JP2005159305A - 金属誘導側面結晶化方法を用いた薄膜トランジスタ及びその製造方法 - Google Patents
金属誘導側面結晶化方法を用いた薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005159305A JP2005159305A JP2004266271A JP2004266271A JP2005159305A JP 2005159305 A JP2005159305 A JP 2005159305A JP 2004266271 A JP2004266271 A JP 2004266271A JP 2004266271 A JP2004266271 A JP 2004266271A JP 2005159305 A JP2005159305 A JP 2005159305A
- Authority
- JP
- Japan
- Prior art keywords
- source
- crystallization
- active layer
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 119
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 54
- 239000002184 metal Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000008025 crystallization Effects 0.000 claims abstract description 113
- 239000010410 layer Substances 0.000 claims abstract description 90
- 239000010408 film Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 230000006698 induction Effects 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 49
- 230000001939 inductive effect Effects 0.000 claims description 35
- 230000001681 protective effect Effects 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 本発明は、特性が均一となる金属誘導側面結晶化方法を用いた薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、ゲート絶縁膜上に形成されたゲート電極と、ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホール及び結晶化誘導パターンを備える層間絶縁膜と、コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極とを含み、結晶化誘導パターンは、ソース／ドレイン領域とソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする。
【選択図】 図５
【解決手段】 絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、ゲート絶縁膜上に形成されたゲート電極と、ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホール及び結晶化誘導パターンを備える層間絶縁膜と、コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極とを含み、結晶化誘導パターンは、ソース／ドレイン領域とソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする。
【選択図】 図５
Description
本発明は、薄膜トランジスタ及びその製造方法に関し、より詳しくは、金属誘導側面結晶化方法(ＭＩＬＣ、Metal Induced Lateral Crystallization、「金属誘起固相成長」ともいう)を用いた薄膜トランジスタ及びその製造方法に関する。
薄膜トランジスタの活性層で用いられる多結晶シリコン膜を形成する方法は、絶縁基板上に非晶質シリコン膜を蒸着した後、所定の温度で結晶化して多結晶シリコン膜を形成する方法を用いた。
この非晶質シリコン膜を結晶化する方法として、熱処理によるＳＰＣ(Solid Phase Crystallization)、レーザー結晶化によるＥＬＡ(Excimer Laser Anealing)、ＭＩＬＣなどが知られている。
ところが、ＳＰＣ方法は、高い結晶化温度及び長時間の工程時間が所要される問題点があり、ＥＬＡ方法は、高価の装備投資及びレーザーの不安定性による時間的、空間的不均一性とレーザーによる縞欠陥が発生する問題点がある。
これに対し、ＭＩＬＣ方法は、通常の熱処理設備を用いて相対的に低い工程温度及び工程時間が短い長所がある。
以下、添付の図面を参照して従来技術について説明する。
図１２は、薄膜トランジスタの、活性層及びゲート電極を限定して示す説明図である。同図に示された薄膜トランジスタは、ソース／ドレイン領域Ｓ、Ｄを備え、ＭＩＬＣ方法によって結晶化された活性層１１０と、ゲート電極１２０と、活性層１１０のソース／ドレイン領域Ｓ、Ｄの一部分を露出させるコンタクトホール１３０とを備える。
図１３〜図１６は、従来の薄膜トランジスタの製造方法を説明するための工程断面図であって、図１２のＩ−Ｉ′ラインの断面図である。
図１３を参照すれば、バッファー層２１０を備える絶縁基板２００上に非晶質シリコンを蒸着し、パターニングしてバッファー層上に非晶質シリコンからなる活性層２２０を形成する。
そして、活性層２２０を形成した後、絶縁基板２００上にゲート絶縁膜２３０とゲート電極物質を順次形成し、ゲート電極物質をパターニングしてゲート電極２４０を形成する。
次いで、ゲート電極２４０を形成した後、ゲート電極２４０をマスクとして、所定の不純物を注入して活性層２２０にソース／ドレイン領域２２１、２２５を形成する。この際、ソース／ドレイン領域２２１、２２５間の領域（符号２２３に示す領域）は、チャンネル領域として作用する。
図１４を参照すれば、ゲート電極２４０を備える絶縁基板２００上に層間絶縁膜２５０を蒸着し、ソース／ドレイン領域２２１、２２５の一部分を露出させるコンタクトホール２５１、２５５を形成する。
次に、絶縁基板２００上にスパッタリングなどの方法で、ニッケル（Ｎｉ）などの結晶化誘導金属膜２６０を蒸着する。
図１５を参照すれば、炉で熱処理して活性層２２０の非晶質シリコン膜が多結晶シリコン膜として結晶化される。
この際、コンタクトホール２５１、２５５内の結晶化誘導金属膜２６０の下部領域２２１ａ、２２５ａの非晶質シリコンは、ＭＩＣ（Metal Induced Crystallization)方法により結晶化され、その以外の領域２２１ｂ、２２５ｂの非晶質シリコンは、ＭＩＬＣ方法により結晶化される。
図１６を参照すれば、結晶化誘導金属膜２６０を除去し、ソース／ドレイン電極２７１、２７５を形成して薄膜トランジスタを形成する。
前述のような工程を通して形成された薄膜トランジスタは、ソース／ドレイン領域２２１、２２５の一部分を露出させるコンタクトホール２５１、２５５を形成する工程で一般的なエッチング液で用いられるフッ化水素（ＨＦ）による不均一なエッチングにより、各コンタクトホールの大きさが不均一となる。また、コンタクトホールの大きさは、全体活性層の幅に比べて非常に小さな部分を占める。
前述したコンタクトホール大きさの不均一、及びコンタクトホールの大きさは、ＭＩＬＣ結晶化工程時に結晶化速度の不均一及び結晶成長速度低下などの問題を引き起こす。従って、薄膜トランジスタの特性が不均一な問題を引き起こす。
従って、本発明は、前述のような従来技術の問題点を解決するためのものであり、ＭＩＬＣ結晶化のための結晶化誘導パターンを別途に形成した薄膜トランジスタ及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に係る金属誘導側面結晶化方法を用いた薄膜トランジスタは、絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極とを含み、前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする。
また、前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする。更に、前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする。また、前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする。
また、本発明に係る金属誘導側面結晶化方法を用いた薄膜トランジスタは、絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極と、前記結晶化誘導パターン内に形成された保護金属膜とを含み、前記結晶化誘導パターン及び前記保護金属膜は、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする。
また、前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする。更に、前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする。また、前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする。
更に、前記保護金属膜は、前記活性層中の、前記結晶化誘導パターンによって露出する領域を保護することを特徴とする。また、前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなることを特徴とする。
また、本発明に係る金属誘導側面結晶化方法を用いた薄膜トランジスタの製造方法は、絶縁基板上に非晶質シリコンからなる活性層を形成するステップと、前記活性層を含む前記絶縁基板の上面にゲート絶縁膜を形成し、且つ、該ゲート絶縁膜上にゲート電極を形成するステップと、前記活性層に所定の不純物を注入してソース／ドレイン領域を形成するステップと、前記ゲート絶縁膜及びゲート電極の上方に、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホール及び少なくとも一つの結晶化誘導パターンを備える層間絶縁膜を形成するステップと、前記絶縁基板全面に、結晶化誘導金属膜を蒸着するステップと、ＭＩＬＣ（Metal Induced Lateral Crystallization)方法を用いて、前記非晶質シリコンの活性層を多結晶シリコンの活性層として結晶化するステップと、前記コンタクトホールを通して、ソース／ドレイン領域と電気的に連結するソース／ドレイン電極を形成するステップと、を含み、前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極とが電気的に連結することに寄与しないことを特徴とする。
また、前記結晶化誘導金属膜は、５０オングストローム以上の厚さを有することを特徴とする。更に、前記結晶化誘導金属膜は、２００オングストローム以上の厚さを有することを特徴とする。また、前記結晶化誘導金属膜は、ニッケル（Ｎｉ）からなることを特徴とする。更に、前記結晶化誘導パターンは、前記コンタクトホールと前記チャンネル領域との間に存在することを特徴とする。
また、前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅よりも大きいことを特徴とする。更に、前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする。
また、前記結晶化誘導パターン内に保護金属膜を更に含むことを特徴とする。更に、前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなり、前記ソース／ドレイン電極形成時に前記活性層中の、前記結晶化誘導パターンによって露出される領域を保護することを特徴とする。
本発明によれば、結晶化誘導金属膜が蒸着される結晶化誘導パターンを別途に形成してＭＩＬＣ結晶化工程を行うことによって、ＭＩＬＣ結晶化速度の不均一及び成長速度低下といった従来の問題を解決することができる。従って、均一な特性を持つ薄膜トランジスタ及びその製造方法を提供できる。
以下、添付の図面を参照して本発明の実施例を説明する。
＜第１の実施形態＞
図１〜図５は、本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための工程断面図である。
図１〜図５は、本発明の第１の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタの製造方法を説明するための工程断面図である。
本発明の第１の実施形態に係る薄膜トランジスタは、図５に示すように、ソース／ドレイン領域３２１、３２５及びチャンネル領域３２３を備える活性層３２０と、ゲート絶縁膜３３０上に形成されたゲート電極３４０と、ソース／ドレイン領域３２１、３２５それぞれの一部分を露出させるコンタクトホール３５１、３５５及び少なくとも一つの結晶化誘導パターン３５７を備える層間絶縁膜３５０と、コンタクトホール３５１、３５５を通してソース／ドレイン領域３２１、３２５と電気的に連結するソース／ドレイン電極３７１、３７５を備えて構成される。この際、結晶化誘導パターン３５７は、ソース／ドレイン領域３２１、３２５とソース／ドレイン電極３７１、３７５が電気的に連結することに寄与しない。
図１を参照すれば、絶縁基板３００上に絶縁基板３００から金属イオンなどの不純物が拡散されて多結晶シリコンの活性層に浸透されることを防止するためのバッファー層３１０を形成する。
次に、バッファー層３１０上に、非晶質シリコンを蒸着し、パターニングして非晶質シリコンからなる活性層３２０を形成する。
図２を参照すれば、活性層３２０を備える絶縁基板３００の上面にゲート絶縁膜３３０とゲート電極物質を順次形成し、このゲート電極物質をパターニングしてゲート電極３４０を形成する。
次いで、ゲート電極３４０を形成した後、このゲート電極３４０をマスクとして所定の不純物を注入し、活性層３２０にソース／ドレイン領域３２１、３２５を形成する。この際、ソース／ドレイン領域間の領域（符号３２３に示す領域）は、チャンネル領域として作用する。
図３を参照すれば、ゲート電極３４０を備える絶縁基板３００上に、層間絶縁膜３５０を蒸着してパターニングし、ソース／ドレイン領域３２１、３２５の一部分を露出させるコンタクトホール３５１、３５５を形成する。
この際、ソース／ドレイン領域３２１、３２５の一部分を露出させるコンタクトホール３５１、３５５を形成すると共に、ＭＩＬＣ結晶化誘導金属を蒸着するためのパターン３５７（以下「結晶化誘導パターン」と称する）を形成する。
この結晶化誘導パターン３５７は、コンタクトホール３５１、３５５とチャンネル領域３２３の間に形成することが望ましい。
即ち、結晶化誘導パターン３５７でＭＩＬＣ結晶が成長してチャンネル領域３２３まで成長する距離は、結晶化誘導パターン３５７が存在しない場合にコンタクトホール３５１、３５５でＭＩＬＣ結晶が成長してチャンネル領域３２３まで成長する距離より短いことが望ましい。
また、結晶化誘導パターン３５７によって活性層３２０が露出される部分の幅は、一つのコンタクトホール３５１，３５５によって活性層３２０が露出される部分の幅より大きいことが望ましく、より望ましくは、チャンネル領域３２３の幅と同じことが望ましい。これは結晶化誘導パターン３５７によって活性層３２０が露出される部分の幅が大きいほど、ＭＩＬＣ結晶化の均一性が増加するためである。
図４を参照すれば、コンタクトホール３５１、３５５及び結晶化誘導パターン３５７を形成した後、絶縁基板３００上にニッケル（Ｎｉ）などの結晶化誘導金属膜３６０を蒸着する。
この際、結晶化誘導金属膜３６０は、非晶質シリコンからなる活性層３２０と反応してシリサイド（シリコンと金属の化合物）を形成するようになって、層間絶縁膜３５０上に形成された結晶化誘導金属は、層間絶縁膜３５０と反応しない。
また、結晶化誘導金属膜３６０は、結晶化誘導パターン３５７に均一に塗布するために、５０オングストローム以上で蒸着することが望ましく、より望ましくは、結晶化誘導金属膜３６０は、２００オングストローム以上で蒸着することが望ましい。これは、従来の結晶化誘導金属膜３６０を原子層単位で形成する場合に、結晶化誘導金属膜の不均一な塗布によってＭＩＬＣ結晶化の不均一が発生するので、これを防止するためである。
結晶化誘導金属膜３６０を蒸着した後、炉で熱処理して、活性層３２０の非晶質シリコンを多結晶シリコンとして結晶化する。
この際、コンタクトホール３５１、３５５及び結晶化誘導パターン３５７によって露出された活性層上に蒸着された結晶化誘導金属膜３６０の下部活性層領域３２１ａ、３２５ａは、ＭＩＣ方法によって結晶化され、その以外の活性層領域３２１ｂ、３２５ｂは、ＭＩＬＣ方法により結晶化される。
図５を参照すれば、残留した結晶化誘導金属膜３６０を除去し、絶縁基板３００上に所定の導電物質を蒸着してパターニングし、ソース／ドレイン電極３７１、３７５を形成して平板表示装置用薄膜トランジスタを形成する。
この際、結晶化誘導パターン３５７内に蒸着される導電物質は、パターニング時にエッチングされて除去される。
即ち、ソース／ドレイン電極３７１、３７５は、コンタクトホール３５１、３５５を通して活性層のソース／ドレイン領域３２１、３２５と電気的に連結し、結晶化誘導パターン３５７を通しては電気的に連結しない。
以後には、図示を省略するが、一般的な平板表示装置の製造方法を行い平板表示装置を形成することができる。
前述のような工程を通して形成された薄膜トランジスタは、結晶化誘導パターン３５７を通して、ＭＩＬＣ方法を採用することにより、ＭＩＬＣ結晶化速度の不均一及び成長速度低下などの問題を解決することができる。従って、活性層３２０のチャンネル領域３２３を效果的に結晶化させ、またチャンネル領域３２３の結晶化の均一性を向上させることができる。
＜第２の実施形態＞
図６は、本発明の第２の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタを説明するための断面図である。
図６は、本発明の第２の実施形態に係るＭＩＬＣ方法を用いた薄膜トランジスタを説明するための断面図である。
本発明の第２の実施形態に係る薄膜トランジスタは、前述した第１の実施形態に係る薄膜トランジスタと構造的に類似する。但し、結晶化誘導パターン４５７内にソース／ドレイン電極４７１、４７５物質が残留する構造となっている点でのみ相違する。
即ち、第１の実施形態と同様に、ソース／ドレイン領域４２１、４２５及びチャンネル領域４２３を備える活性層４２０、ゲート電極４４０、コンタクトホール４５１、４５５及び結晶化誘導パターン４５７を備える。そして、層間絶縁膜４５０を形成した後、活性層４２０をＭＩＬＣ方法により、多結晶シリコンとして結晶化した後、所定の導電物質を蒸着してパターニングし、ソース／ドレイン電極４７１、４７５を形成する。この際、結晶化誘導パターン４５７内の導電物質を一括エッチングして除去せずに、一部分を残留させて保護金属膜４７７を形成する。
保護金属膜４７７を形成する理由は、第１の実施形態に係る薄膜トランジスタにおいて、ソース／ドレイン電極４７１、４７５の形成のためのエッチング時に結晶化誘導パターン内の導電物質を一括してエッチングする場合に、活性層中の、結晶化誘導パターン４５７によって露出された領域がエッチングによる損傷を受けることができるためである。即ち、一括したエッチングによる活性層の損傷を防止するために、所定の導電物質を残留させて保護金属膜４７７を形成するものである。
また、保護金属膜４７７は、結晶化誘導パターン４５７と同様に、ソース／ドレイン領域４２１、４２５とソース／ドレイン電極４７１、４７５が電気的に連結することに寄与しないことが望ましい。
以後、図示を省略するが、一般的な平板表示装置の製造方法を行い、平板表示装置を形成することができる。
一方、図７〜図１１は、本発明の実施形態に係る結晶化誘導パターンが形成された薄膜トランジスタの平面構造を、活性層及びゲート電極に限定して示す説明図である。
図７〜図１１を参照すれば、結晶化誘導パターン５２０は、活性層５００のソース／ドレイン領域Ｓ／Ｄの一部分を露出させるコンタクトホール５１０とゲート電極５３０の下部に形成されるチャンネル領域Ｃ間に位置して多様な形状で形成される。
即ち、結晶化誘導パターン５２０でＭＩＬＣ結晶が成長してチャンネル領域Ｃまで成長する距離は、結晶化誘導パターン５２０が存在しない場合に、コンタクトホール５１０でＭＩＬＣ結晶が成長してチャンネル領域Ｃまで成長する距離より短いことが望ましい。
結晶化誘導パターン５２０によって活性層５００が露出される部分の幅は、一つのコンタクトホール５１０によって活性層５００が露出される部分の幅より大きいことが望ましい。より望ましくは、結晶化誘導パターン５２０によって露出される部分の幅が、チャンネル領域Ｃの幅と同じことが望ましい。
また、結晶化誘導パターン５２０は、ソース／ドレイン領域Ｓ／Ｄ各々に少なくとも一つ以上形成されることが望ましい。
以上、本発明を、好適な実施形態を参照して説明したが、該当技術分野の熟練された当業者は、特許請求範囲に記載された本発明の思想及び領域から外れない範囲内で、本発明を多様に修正及び変更させることができることが分かる。
特性が均一な薄膜トランジスタを提供する上で有用である。
１１０，２２０ 活性層
１２０，２４０ ゲート電極
１３０，２５１，２５５ コンタクトホール
２００ 絶縁基板
２１０ バッファー層
２２１ ソース領域
２２３ チャンネル領域
２２５ ドレイン領域
２３０ ゲート絶縁膜
２５０ 層間絶縁膜
２６０ 結晶化誘導金属膜
２７１ ソース電極
２７５ ドレイン電極
３００，４００ 絶縁基板
３１０，４１０ バッファー層
３２０，４２０，５００ 活性層
３２１，４２１ ソース領域
３２３，４２３ チャネル領域
３２５，４２５ ドレイン領域
３３０，４３０ ゲート絶縁膜
３４０，４４０，５３０ ゲート電極
３５０，４５０ 層間絶縁膜
３５１，３５５，４５１，４５５，５１０ コンタクトホール
３５７，４５７，５２０ 結晶化誘導パターン
３６０ 結晶化誘導金属膜
３７１，４７１，４７１，４７５ ソース電極
３７５，４７５ ドレイン電極
４７７ 保護金属膜
１２０，２４０ ゲート電極
１３０，２５１，２５５ コンタクトホール
２００ 絶縁基板
２１０ バッファー層
２２１ ソース領域
２２３ チャンネル領域
２２５ ドレイン領域
２３０ ゲート絶縁膜
２５０ 層間絶縁膜
２６０ 結晶化誘導金属膜
２７１ ソース電極
２７５ ドレイン電極
３００，４００ 絶縁基板
３１０，４１０ バッファー層
３２０，４２０，５００ 活性層
３２１，４２１ ソース領域
３２３，４２３ チャネル領域
３２５，４２５ ドレイン領域
３３０，４３０ ゲート絶縁膜
３４０，４４０，５３０ ゲート電極
３５０，４５０ 層間絶縁膜
３５１，３５５，４５１，４５５，５１０ コンタクトホール
３５７，４５７，５２０ 結晶化誘導パターン
３６０ 結晶化誘導金属膜
３７１，４７１，４７１，４７５ ソース電極
３７５，４７５ ドレイン電極
４７７ 保護金属膜
Claims (19)
- 絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、
前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、
前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、
前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極とを含み、
前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする薄膜トランジスタ。 - 前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする請求項３に記載の薄膜トランジスタ。
- 絶縁基板上に形成され、ソース／ドレイン領域及びチャンネル領域を備える活性層と、
前記活性層を含む前記絶縁基板の上面に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極と、
前記ゲート絶縁膜及びゲート電極の上方に形成され、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホールと、少なくとも一つの結晶化誘導パターンを備える層間絶縁膜と、
前記コンタクトホールを通してソース／ドレイン領域と電気的に連結するソース／ドレイン電極と、
前記結晶化誘導パターン内に形成された保護金属膜とを含み、
前記結晶化誘導パターン及び前記保護金属膜は、前記ソース／ドレイン領域と前記ソース／ドレイン電極が電気的に連結することに寄与しないことを特徴とする薄膜トランジスタ。 - 前記結晶化誘導パターンは、前記コンタクトホールと、前記チャンネル領域との間に形成されることを特徴とする請求項５に記載の薄膜トランジスタ。
- 前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅より大きいことを特徴とする請求項５に記載の薄膜トランジスタ。
- 前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする請求項７に記載の薄膜トランジスタ。
- 前記保護金属膜は、前記活性層中の、前記結晶化誘導パターンによって露出する領域を保護することを特徴とする請求項７に記載の薄膜トランジスタ。
- 前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなることを特徴とする請求項７に記載の薄膜トランジスタ。
- 絶縁基板上に非晶質シリコンからなる活性層を形成するステップと、
前記活性層を含む前記絶縁基板の上面にゲート絶縁膜を形成し、且つ、該ゲート絶縁膜上にゲート電極を形成するステップと、
前記活性層に所定の不純物を注入してソース／ドレイン領域を形成するステップと、
前記ゲート絶縁膜及びゲート電極の上方に、前記ソース／ドレイン領域それぞれの一部分を露出させるコンタクトホール及び少なくとも一つの結晶化誘導パターンを備える層間絶縁膜を形成するステップと、
前記絶縁基板全面に、結晶化誘導金属膜を蒸着するステップと、
ＭＩＬＣ（Metal Induced Lateral Crystallization)方法を用いて、前記非晶質シリコンの活性層を多結晶シリコンの活性層として結晶化するステップと、
前記コンタクトホールを通して、ソース／ドレイン領域と電気的に連結するソース／ドレイン電極を形成するステップと、を含み、
前記結晶化誘導パターンは、前記ソース／ドレイン領域と前記ソース／ドレイン電極とが電気的に連結することに寄与しないことを特徴とする薄膜トランジスタの製造方法。 - 前記結晶化誘導金属膜は、５０オングストローム以上の厚さを有することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
- 前記結晶化誘導金属膜は、２００オングストローム以上の厚さを有することを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
- 前記結晶化誘導金属膜は、ニッケル（Ｎｉ）からなることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
- 前記結晶化誘導パターンは、前記コンタクトホールと前記チャンネル領域との間に存在することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
- 前記結晶化誘導パターンによって活性層が露出される部分の幅は、一つのコンタクトホールによって活性層が露出される部分の幅よりも大きいことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
- 前記結晶化誘導パターンによって活性層が露出される部分の幅は、前記チャンネル領域の幅と同一であることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
- 前記結晶化誘導パターン内に保護金属膜を更に含むことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
- 前記保護金属膜は、前記ソース／ドレイン電極と同一の物質からなり、前記ソース／ドレイン電極形成時に前記活性層中の、前記結晶化誘導パターンによって露出される領域を保護することを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030083381A KR100611224B1 (ko) | 2003-11-22 | 2003-11-22 | 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005159305A true JP2005159305A (ja) | 2005-06-16 |
| JP4202987B2 JP4202987B2 (ja) | 2008-12-24 |
Family
ID=34587995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004266271A Active JP4202987B2 (ja) | 2003-11-22 | 2004-09-14 | 金属誘導側面結晶化方法を用いた薄膜トランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7202501B2 (ja) |
| JP (1) | JP4202987B2 (ja) |
| KR (1) | KR100611224B1 (ja) |
| CN (1) | CN100388508C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159307A (ja) * | 2003-11-22 | 2005-06-16 | Samsung Sdi Co Ltd | 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法 |
| JP2010021556A (ja) * | 2008-07-14 | 2010-01-28 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置 |
| KR101283008B1 (ko) | 2010-12-23 | 2013-07-05 | 주승기 | 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
| JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686442B1 (ko) * | 2004-06-30 | 2007-02-23 | 네오폴리((주)) | 부식 방지층을 이용한 금속유도측면결정화법에 의한 박막 트랜지스터의 제조방법 |
| KR100624427B1 (ko) * | 2004-07-08 | 2006-09-19 | 삼성전자주식회사 | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 |
| KR100776362B1 (ko) * | 2004-12-03 | 2007-11-15 | 네오폴리((주)) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 |
| KR100703467B1 (ko) * | 2005-01-07 | 2007-04-03 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| KR100875432B1 (ko) * | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR100889626B1 (ko) * | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR100889627B1 (ko) | 2007-08-23 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101002664B1 (ko) | 2008-07-02 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 |
| KR101041144B1 (ko) * | 2009-08-13 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| CN102751200B (zh) * | 2012-06-29 | 2015-06-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法 |
| CN113454792A (zh) * | 2018-12-27 | 2021-09-28 | 深圳市柔宇科技股份有限公司 | 一种功能器件及其制造方法 |
| CN112420849A (zh) * | 2020-11-09 | 2021-02-26 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管及其制作方法 |
| JP2022087756A (ja) * | 2020-12-01 | 2022-06-13 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2023184095A1 (zh) * | 2022-03-28 | 2023-10-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示基板、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3662263B2 (ja) | 1993-02-15 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6011275A (en) * | 1996-12-30 | 2000-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US5940693A (en) * | 1997-07-15 | 1999-08-17 | Sharp Laboratories Of America, Inc. | Selective silicide thin-film transistor and method for same |
| GB0006958D0 (en) * | 2000-03-23 | 2000-05-10 | Koninkl Philips Electronics Nv | Method of manufacturing a transistor |
| KR100439345B1 (ko) | 2000-10-31 | 2004-07-07 | 피티플러스(주) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
| KR100390522B1 (ko) | 2000-12-01 | 2003-07-07 | 피티플러스(주) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 |
| KR100378259B1 (ko) * | 2001-01-20 | 2003-03-29 | 주승기 | 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치 |
| TW546846B (en) * | 2001-05-30 | 2003-08-11 | Matsushita Electric Ind Co Ltd | Thin film transistor and method for manufacturing the same |
| KR100776362B1 (ko) * | 2004-12-03 | 2007-11-15 | 네오폴리((주)) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 |
-
2003
- 2003-11-22 KR KR1020030083381A patent/KR100611224B1/ko active IP Right Grant
-
2004
- 2004-09-14 JP JP2004266271A patent/JP4202987B2/ja active Active
- 2004-11-17 US US10/989,642 patent/US7202501B2/en active Active
- 2004-11-22 CN CNB2004100997543A patent/CN100388508C/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159307A (ja) * | 2003-11-22 | 2005-06-16 | Samsung Sdi Co Ltd | 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法 |
| US7714391B2 (en) | 2003-11-22 | 2010-05-11 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method for fabricating the same |
| JP2010021556A (ja) * | 2008-07-14 | 2010-01-28 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置 |
| JP2013048267A (ja) * | 2008-07-14 | 2013-03-07 | Samsung Display Co Ltd | 薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置 |
| KR101283008B1 (ko) | 2010-12-23 | 2013-07-05 | 주승기 | 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법 |
| JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100611224B1 (ko) | 2006-08-09 |
| CN1645630A (zh) | 2005-07-27 |
| KR20050049684A (ko) | 2005-05-27 |
| US7202501B2 (en) | 2007-04-10 |
| CN100388508C (zh) | 2008-05-14 |
| JP4202987B2 (ja) | 2008-12-24 |
| US20050110022A1 (en) | 2005-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4202987B2 (ja) | 金属誘導側面結晶化方法を用いた薄膜トランジスタ及びその製造方法 | |
| US7390705B2 (en) | Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same | |
| JP4095064B2 (ja) | 薄膜トランジスター及びその製造方法 | |
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| JP2006019697A (ja) | 半導体素子及びその製造方法 | |
| JP4026009B2 (ja) | 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法 | |
| JP4749691B2 (ja) | 金属誘導側面結晶化方法を用いた薄膜トランジスター | |
| US20050130357A1 (en) | Method for manufacturing a thin film transistor using poly silicon | |
| US7863621B2 (en) | Thin film transistor | |
| US8026162B2 (en) | Method of manufacturing layer-stacked wiring | |
| JP2006013425A (ja) | 薄膜トランジスター及びその製造方法 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR100721956B1 (ko) | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 | |
| KR100685421B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR100570999B1 (ko) | 금속 유도 측면 결정화 방법을 사용하여 제조되는 박막트랜지스터 | |
| KR100543006B1 (ko) | 금속 유도화 측면 결정화 방법을 이용한 박막 트랜지스터및 그의 제조 방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| KR100700008B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR100683664B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| JP2007165731A (ja) | 絶縁膜の製造方法、薄膜トランジスタの製造方法及び液晶表示デバイスの製造方法 | |
| JP2000260707A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH088364B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
| KR20050072518A (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061011 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081009 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4202987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |