JP2005116951A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005116951A
JP2005116951A JP2003352335A JP2003352335A JP2005116951A JP 2005116951 A JP2005116951 A JP 2005116951A JP 2003352335 A JP2003352335 A JP 2003352335A JP 2003352335 A JP2003352335 A JP 2003352335A JP 2005116951 A JP2005116951 A JP 2005116951A
Authority
JP
Japan
Prior art keywords
region
semiconductor layer
electrode
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003352335A
Other languages
English (en)
Other versions
JP4253558B2 (ja
Inventor
Yoshikuni Hatsutori
佳晋 服部
Kyoko Nakajima
京子 中島
Shoichi Yamauchi
庄一 山内
Mikimasa Suzuki
幹昌 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2003352335A priority Critical patent/JP4253558B2/ja
Priority to US10/960,286 priority patent/US20050077572A1/en
Publication of JP2005116951A publication Critical patent/JP2005116951A/ja
Application granted granted Critical
Publication of JP4253558B2 publication Critical patent/JP4253558B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 周辺領域に繰り返し領域を備えた半導体装置において、半導体装置の寸法を大きくすることなく、周辺領域のオフ耐圧を向上させること。
【解決手段】 半導体スイッチング素子が形成されている中心領域Ｍと、その中心領域Ｍの周辺に形成されている周辺領域Ｎを有する半導体装置である。その周辺領域Ｎは、ｎ型のｎ型部分領域２２とｐ型のｐ型部分領域２４の組合せからなる互層が繰返して形成されている。電極４５が中心領域Ｍに形成されているｎ＋型のコンタクト領域４６に接触し、中心領域Ｍの最外周に形成されているコンタクト領域４６ａを介して周辺領域Ｎの第２半導体層２８と接続しており、そのコンタクト領域４６ａから繰返し構造２６の周縁までの距離の少なくとも１／８以上の距離に亘って、周辺領域Ｎに伸びていることを特徴とする半導体装置。
【選択図】 図１

Description

本発明は、第１導電型の第１部分領域と第２導電型の第２部分領域の組合せからなる互層が繰返された構造（所謂スーパージャンクション構造）を有する半導体装置に関し、特に半導体装置の周辺領域に形成されたスーパージャンクション構造に関する技術である。
一般的な半導体装置は、半導体スイッチング素子が形成されている中心領域と、その中心領域の周辺に位置して半導体スイッチング素子が形成されていない周辺領域を備えている。この種の半導体装置のオフ耐圧を向上させるには、中心領域と周辺領域の両方のオフ耐圧を向上させることが重要である。
半導体装置の高耐圧化と低オン抵抗化の要求に応えるために、ドリフト領域に、ｎ型の不純物を含有するｎ型コラムとｐ型の不純物を含有するｐ型コラムの組合せを単位とする互層が繰返された構造を形成した半導体装置が提案されている。ｎ型コラムとｐ型コラムの互層が繰返された構造はスーパージャンクション構造と称され、半導体装置の耐圧を高め、ドリフト領域の抵抗を低抵抗化する。
この種の半導体装置の繰返し構造（スーパージャンクション構造）は、中心領域から周辺領域まで連続的に形成され、周辺領域でもスーパージャンクション構造を備えていることが多い。周辺領域にまでスーパージャンクション構造が形成されていると、周辺領域においても空乏層を広げることができるために、オフ耐圧を向上させることができる。
特許文献１には、周辺領域に繰返し構造（スーパージャンクション構造）が形成された半導体装置が記載されている。
特開平２００２−１８４９８５号公報（その公報の図１参照）
特許文献１に記載されている半導体装置では、中心領域に形成されているｐ型のコンタクト領域を利用して、周辺領域に形成されるｐ型コラムをソース電極に接続する。周辺領域で空乏層が広がり易くし、周辺領域の耐圧を高めることができる。
しかしながら、特許文献１の半導体装置でも、周辺領域の耐圧が不充分なことがあり、更なる耐圧向上技術が必要とされている。
本発明者らは、周辺領域にスーパージャンクション構造が形成されており、中心領域に形成されているｐ型のコンタクト領域を利用して、周辺領域に形成されているｐ型コラムがソース電極に接続されている半導体装置の周辺領域のブレークダウン事象を詳細に研究した。その結果、中心領域の最外周に形成されているコンタクト領域とそれと同一導電型の周辺領域の界面近傍に電界が集中し、そこでブレークダウンが生じることを見出した。コンタクト領域は不純物濃度が高く、周辺領域の不純物濃度は低いために、両者が同一導電型であっても、界面近傍に電界が集中し、そこでブレークダウンが生じることを見出した。
本発明の目的は、中心領域の最外周に形成されているコンタクト領域とそれと同一導電型の周辺領域の界面近傍に集中する電界を緩和することによって、周辺領域のオフ耐圧を向上させることを目的とする。具体的には、中心領域に形成されているコンタクト領域に接続されている電極を周辺領域にまで伸ばして配設することによって、周辺領域のオフ耐圧を向上させる。
本発明の半導体装置は、半導体スイッチング素子が形成されている中心領域と、その中心領域の周辺に形成されている周辺領域を有する。その周辺領域は、裏面側の第１導電型の第１半導体層と、表面側の第２導電型の第２半導体層と、両者を分離している中間層と、第２半導体層の表面を覆う絶縁膜と、その絶縁膜の表面に沿って形成されている電極を備えている。その中間層は、第１半導体層から第２半導体層に向かって伸びる第１導電型の第１部分領域と第２半導体層から第１半導体層に向かって伸びる第２導電型の第２部分領域の組合せからなる互層が、第１半導体層と第２半導体層を結ぶ方向に直交する面内で繰返して形成されており、スーパージャンクション構造を実現している。
本発明を具象化した１つの半導体装置では、周辺領域の絶縁膜の表面に沿って形成されている電極が、中心領域に形成されている第２導電型のコンタクト領域に接触し、中心領域の最外周に形成されているコンタクト領域を介して周辺領域の第２半導体層に接続されている。周辺領域の絶縁膜の表面に沿って形成されている電極は、中心領域の最外周に形成されているコンタクト領域から中間層に形成されている繰返し構造の周縁までの距離の少なくとも１／８以上の距離に亘って、周辺領域に伸びている。
なお第１部分領域と第２部分領域は、例えば薄板状、四角柱状、あるいは六角柱状であり、あるいは第１半導体層と第２半導体層を結ぶ方向に直交する面内で広く広がる第１部分領域内に柱状の第２部分領域が分散配置されていてもよい。要は第１半導体層と第２半導体層を結ぶ方向に直交する面内で、第１部分領域と第２部分領域の組合せからなる互層が少なくとも一方方向へ繰返されていればよい。
またここで言う電極は、典型的には中心領域に形成されているソース領域とボディコンタクト領域に接続されているソース電極である。
本発明者らの研究により、周辺領域に繰返し構造（スーパージャンクション構造）が形成されている半導体装置では、中心領域の最外周に形成されているコンタクト領域とそれと同一導電型の周辺領域の界面近傍に電界が集中し、そこでブレークダウンしやすいことを突きとめた。典型的には、不純物が高濃度のボディコンタクト領域とそのボディコンタクト領域を囲繞している不純物が低濃度の周辺領域の半導体層の接合界面であって、そのボディコンタクト領域の曲率の大きい箇所の近傍に電界が集中しやすく、そこでブレークダウンしやすいことを突きとめた。
周辺領域でのオフ耐圧を向上させるには、中心領域の最外周に形成されているコンタクト領域の近傍における電界集中を緩和することが重要である。
周辺領域の耐圧を高めるためにガードリング構造が開発されている。ガードリング構造では、半導体基板の導電型とは異なる導電型のリング構造を周辺領域に配置する。この構造では、導電型の異なるガードリングの界面近傍に電界が集中しやすい。ガードリングのｐｎ接合面の近傍に生じやすい電界集中を緩和するためには、ガードリングの表面側に絶縁層を隔てて電極を配置することが有効であることが知られている。絶縁層を隔てて対向する電極が、ガードリングのｐｎ接合面の近傍に生じやすい電界集中を緩和させる。
しかしながら、周辺領域にスーパージャンクション構造を採用して耐圧を高める半導体装置では、コンタクト領域と接触している電極が周辺領域にまで伸びるようには形成されていない。製造公差によって電極が周辺領域にまで僅かに伸びるように形成されることはあるが、それは製造公差に抗してコンタクト領域の全面に電極が接触することを保証する程度のものであり、周辺領域にまで伸ばしているものではない。コンタクト領域とその周辺の半導体層は同一導電型であり、その界面に電界が集中しやすいことが認識されておらないために、絶縁層を隔てて対向する電極を利用することによって、電界集中が緩和して耐圧が向上するといった知見は全く想像外のことであった。
本発明の半導体装置は、コンタクト領域とその周辺の半導体層が同一導電型であってもその界面に電界が集中しやすいこと、その電界集中が周辺領域の耐圧を下げること、周辺領域に絶縁層を隔てて対向する電極を配置することによって電界集中が緩和して耐圧が向上するといった知見を総合して実現されたものであり、中心領域に形成されている最外周のコンタクト領域から中間層に形成されている繰返し領域の周縁までの距離の少なくとも１／８以上の距離を亘って、電極が周辺領域に伸びて形成されていれば、周辺領域の耐圧が顕著に向上する。
なお、中心領域に形成される半導体スイッチング素子の構成に限定されないで、本発明の効果を奏することができる。
電極が、中心領域の最外周に形成されているコンタクト領域から中間層に形成されている繰返し構造の周縁までの距離の１／８〜７／８の距離に亘って、周辺領域に伸びていることが好ましい。
繰返し構造の周縁近傍まで電極が伸びていると、繰返し構造の周縁近傍の上方に位置する第２半導体層内で電界集中が現われることがある。電極が前記関係を満たしていると、中心領域の最外周に形成されているコンタクト領域から繰返し構造の周縁までの範囲に位置している第２半導体層内の電界強度分布がよく均一化され電界集中が顕著に緩和される。電極が、中心領域の最外周に形成されているコンタクト領域から中間層に形成されている繰返し構造の周縁までの距離の１／８〜７／８の距離に亘って周辺領域に伸びていると、半導体装置のオフ耐圧が向上されることが実験によって検証されている。
本発明は、中心領域に形成されている第２導電型のコンタクト領域に接触するとともに中心領域の最外周に形成されているコンタクト領域を介して周辺領域の第２半導体層に接続されている電極が、最外周に形成されているコンタクト領域の下方に位置する部分領域に隣接する部分領域を超えて周辺領域に伸びていると特徴付けることもできる。
例えば、中心領域の最外周に形成されているコンタクト領域の下方の部分領域が第１部分領域であれば、その第１部分領域に隣接する第２部分領域を超えて、電極が周辺領域に伸びていることが好ましい。
電界が集中しやすい中心領域の最外周に形成されているコンタクト領域の近傍に電界が集中するのを緩和するには、電極がその近傍領域を越えて周辺領域に伸びていることが重要である。コンタクト領域の下方に位置する部分領域に隣接する部分領域（周辺領域側に隣接する領域）を超えるように電極が形成されていると、コンタクト領域と第２半導体層の接合界面に集中しやすい電界を緩和することができる。
電極が、中心領域の最外周に形成されているコンタクト領域の下方に位置する部分領域に隣接する部分領域を超え、中間層に形成されている繰返し構造の最外周の部分領域に至らない範囲で、周辺領域に伸びていることが好ましい。
上記条件が満たされていれば、コンタクト領域と第２半導体層の接合界面近傍の電界集中を緩和するとともに、繰返し構造の周縁近傍の第２半導体層内に電界が過度に集中することも抑制できる。したがって、最外周に形成されているコンタクト領域から繰返し構造の周縁までの範囲に位置する第２半導体層内の電界分布を均質化することができ、周辺領域のオフ耐圧を向上することができる。
周辺領域の中間層に形成されている第１導電型の第１部分領域と第２導電型の第２部分領域の組合せからなる互層の繰返し構造が、中心領域にまで伸びていることが好ましい。
上記の典型的な例は、中心領域の半導体スイッチング素子のドリフト領域に繰返し構造（スーパージャンクション構造）が形成されている場合である。この場合、中心領域の繰返し構造（スーパージャンクション構造）と周辺領域の繰返し構造（スーパージャンクション構造）を同一の工程で製造することができる。本発明の半導体装置は、製造しやすく、耐圧が高く、オン抵抗が低い。
本発明に係る技術は、周辺領域に適用する場合に限って有効というものではない。一般的にいえば、裏面側の第１導電型の第１半導体層と、表面側の第２導電型の第２半導体層と、両者を分離している中間層と、第２半導体層内に選択的に形成されている第２導電型のコンタクト領域と、第２半導体層の表面を覆う絶縁膜と、その絶縁膜の表面に沿って形成されている電極を備えている場合に有効であり、その中間層は、第１半導体層から第２半導体層に向かって伸びる第１導電型の第１部分領域と第２半導体層から第１半導体層に向かって伸びる第２導電型の第２部分領域の組合せからなる互層が、第１半導体層と第２半導体層を結ぶ方向に直交する面内で繰返して形成されており、その電極は、コンタクト領域を介して第２半導体層に接続されており、コンタクト領域の下方に位置する部分領域に隣接する部分領域を超えて絶縁膜上を伸びていることを特徴とする。
本発明の特徴は、電極を利用して、繰り返し構造上に形成されている第２半導体層内とその内部に形成されている第２導電型のコンタクト領域の界面近傍に集中しやすい電界を緩和することである。繰り返し構造上の第２半導体層には、繰り返し構造との界面から空乏層が広がっている。空乏層の横方向の広がりは、繰り返し構造の幅とほぼ同一である。したがってオフ耐圧を向上するにはこの空乏層内を利用して、コンタクト領域近傍に集中しやすい電界を均質化させることが重要である。本発明では、コンタクト領域の下方に位置する部分領域に隣接する部分領域を超えるまで電極を絶縁膜上で伸ばすために、第２半導体層内における電界強度分布を均一化し、高い耐圧を確保できるようにする。
本発明によれば、周辺領域のオフ耐圧を向上させることができ、ひいては半導体装置のオフ耐圧を向上させることができる。電極の配置を最適化することでオフ耐圧が向上し、半導体装置の寸法が大きくなることはない。
以下に説明する実施例の主要な特徴を最初に列記する。
（形態１）第１導電型半導体層の上にスーパージャンクション構造が形成され、その上部に第２導電型半導体層が形成されている。中心領域では、第１導電型半導体層がドレイン層となり、スーパージャンクション構造がドリフト層となり、第２導電型半導体層がボディ層となる。ボディ層となる第２導電型半導体層の表面にはソース領域となる第１導電型半導体領域が形成されている。第２導電型半導体層の表面にはボディコンタクト領域となる第２導電型半導体領域も形成されている。スーパージャンクション構造の第１導電型半導体セルと第１導電型ソース領域を隔てている第２導電型のボディ層にはトレンチが形成され、トレンチ内にはトレンチゲート電極が形成されている。トレンチゲート電極は絶縁膜を介して、スーパージャンクション構造の第１導電型半導体セルと第１導電型ソース領域を隔てている第２導電型のボディ領域に対向している。ソース領域とボディコンタクト領域は共通電極に接触している。以上によって、中心領域にはトレンチゲート型のＭＯＳが形成されている。
第１導電型半導体層と、その上部のスーパージャンクション構造と、その上部の第２導電型半導体層は、周辺領域にまで伸びている。周辺領域では、ソース領域、ボディコンタクト領域、トレンチゲート電極が形成されていない。第２導電型半導体層は、ボディコンタクト領域を介して共通電極に接続されている。
図１に本発明を具現化した実施例の半導体装置の要部斜視図が模式的に示されている。
図１に示す半導体装置１は、半導体スイッチング素子が形成されている中心領域Ｍと、その中心領域Ｍの周辺に形成されている周辺領域Ｎとを同一基板上に有する半導体装置１である。図１では、中心領域Ｍのごく一部のみを示し、実際には多数の半導体スイッチング素子が形成されている。図１に示す半導体装置１の繰返し構造２６は、中心領域Ｍから周辺領域Ｎへ連続して形成されている。
中心領域Ｍには、トレンチゲート電極３０やソース領域３２などが形成されており、半導体スイッチング素子として機能している。図１に示す半導体スイッチング素子はトレンチゲート電極３０を備えた縦型電界効果トランジスタである。
まず、中心領域Ｍと周辺領域Ｎの共通部分に関して説明すると、裏面側のｎ＋型（第１導電型）のシリコン単結晶からなる第１半導体層２０と、表面側のｐ−型（第２導電型）のシリコン単結晶からなる第２半導体層２８と、両者を分離している繰返し構造（中間層）２６が形成されている。なお、中心領域Ｍ側から周辺領域Ｎ側を見たときに、繰返し構造２６のさらに周囲には終端領域２３が形成されている。
この繰返し構造２６は、第１半導体層２０から第２半導体層２８に向かって伸びるｎ型の第１部分領域２２と第２半導体層２８から第１半導体層２０に向かって伸びるｐ型の第２部分領域２４の組合せからなる互層が、第１半導体層２０と第２半導体層２８を結ぶ方向（紙面上下）に直交する面内で繰返して形成されている。図１に示す半導体装置１の各部分領域（２２、２４）は薄板状であり、第１半導体層２０と第２半導体層２８を結ぶ方向（紙面上下）に直交した面で断面視したときに、第１部分領域２２と第２部分領域２４はストライプ状に形成されている。
周辺領域Ｎに関して説明すると、周辺領域Ｎにはソース領域３２やトレンチゲート電極３０やボディコンタクト領域４６が形成されておらず、第２半導体層２８の表面を覆う絶縁層４２と、その絶縁層４２の表面に沿って形成されているソース電極４５を備えている。ソース電極４５は、例えばアルミニウムによって形成されている。絶縁層４２は、ソース電極４５によって第２半導体層２８の上部が反転されない程度の厚みをもって形成されているのが好ましく、典型的には１〜１０μｍであり、より好ましくは１.２〜１.５μmの膜厚である。この場合、半導体装置のオフ状態において、第２半導体層２８内の広い領域に亘って空乏化することができ、また後述するようにこの絶縁層４２上に形成されるソース電極４５の効果を具現化できる。なお、周辺領域Ｎの繰返し構造２６の第１部分領域２２と第２部分領域２４の組み合わせの数は、実際の半導体装置では最適な数に設定されるが、図１ではデフォルメして、通常よりも少なく図示されている。
中心領域Ｍの第２半導体層２８内にｎ＋型の不純物がドープされているソース領域３２とｐ＋型の不純物がドープされているコンタクト領域３４が選択的に形成されている。ソース領域３２とコンタクト領域３４は、ソース電極４５と接触している。したがって、第２半導体層２８はコンタクト領域４６を介してソース電極４５と接続しており、ソース電極４５と同電位に固定されている。なお、ソース領域３２とコンタクト領域４６がソース電極４５と接触する箇所にはコンタクトホール４６が形成されている。
トレンチゲート電極３０が、繰返し構造２６の第１部分領域２２とソース領域３２との間に介在する第２半導体層２８にゲート絶縁膜３１を介して対向している。トレンチゲート電極３０は、例えばポリシリコンによって形成されている。図１に示すトレンチゲート電極３０は、繰り返し構造２６の繰返し方向に対して直交方向（ストライプに対しては平行）に形成されている。なお、トレンチゲート電極３０の上部は絶縁膜３６によって覆われており、その上部に形成されるソース電極４５とは絶縁されている。
トレンチゲート電極３０に正電圧が印加されると、トレンチゲート電極３０に対向する第２半導体層２８内がｎ型に反転され、ソース領域３２から第１半導体層２０までが導通される。
図１に示す半導体装置１では、ソース電極４５を配設する位置に、従来とは異なる特徴がある。従来のこの種の半導体装置では、ソース電極４５が中心領域Ｍの上部に配設されているのみであった。つまり、ソース電極４５は、中心領域Ｍの最外周のコンタクト領域３４ａの位置（Ｌ１）よりも内側にのみ配設されていた。なお、中心領域Ｍの最外周のコンタクト領域３４ａの位置をより詳しく説明すると、コンタクト領域３４ａがソース電極４５と接触するためのコンタクトホール４６のうち、その周辺領域側の側壁（４６ａ）と一致する。なお、この位置（Ｌ１）は絶縁層４２の中心領域Ｍ側の端部（４６ａ）と一致するともいえる。
図１に示す半導体装置１では、中心領域Ｍの最外周に形成されているコンタクト領域３４ａから繰り返し構造２６の周縁の位置（Ｌ２）のまでの距離（Ｘ）内において、ソース電極４５が周辺領域Ｎ側に伸ばして（Ｙの位置に相当する）形成されていることを特徴としている。従来の半導体装置に比してソース電極４５を周辺領域Ｎ側に伸ばして形成することで、周辺領域のオフ耐圧が向上される効果を有するものである。ソース電極４５が伸びて配設される位置は、前記距離（Ｘ）内であって、好ましくはＸ／８〜７Ｘ／８の範囲内である。
図２は、図１の半導体装置１をソース電極４５が配設される面側から平面視しており、半導体装置１の隅部近傍を模式的に示した要部平面図である。なお、第２半導体層２８が除かれており、トレンチゲート電極３０や繰返し構造２６等が露出している状態である。なお、図２中のＩ−Ｉ矢視断面図が図１とほぼ対応している。
図中の破線４４が従来の半導体装置のソース電極の周縁を示し、図中の破線４５が本実施例に係るソース電極４５の周縁を示している。なお、従来の半導体装置のソース電極においても、中心領域の最外周のコンタクト領域３４ａの位置（Ｌ１）よりも周辺領域に伸びて形成されている場合があった。これは中心領域の最外周のコンタクト領域３４ａとソース電極４５とを確実に接触させるための製造公差を考慮したものである。したがって、その伸びている距離は僅かであり、通常は０．５〜１．０μm程度の範囲である。したがって、その中心領域の最外周のコンタクト領域３４ａの下方の部分領域に隣接する部分領域を越えて周辺領域へ伸びていることもなかった。この程度の範囲では、オフ耐圧を向上させるような効果は極めて小さい。
図２に示すように、ソース電極４５は繰返し構造２６の繰り返し方向（紙面左右）と平行方向と、繰り返し方向と直交方向（紙面上下）の両方向に対して周辺領域に伸びて形成されているのが好ましい。この場合でも、中心領域の最外周のコンタクト領域４５ａの位置（Ｌ１）から、繰り返し領域の周縁の位置（Ｌ２）までの距離内（Ｘ）において伸びて形成されていればよい。同様の作用効果によって半導体装置のオフ耐圧が向上される。
また、図１及び図２では、トレンチゲート電極３０が繰返し構造２６の繰り返し方向と直交方向（ストライプに対しては平行）の場合を例示したが、本例示に限定されるものではなく、例えばトレンチゲート電極が繰り返し構造２６の繰り返し方向と平行（ストライプに対して垂直）であってもよく、またストライプに対して傾斜していてもよい。さらにトレンチゲート電極の形状が平面視したときに格子状であってもよく、その他の形状であってもよい。
また、第１部分領域２２と第２部分領域２４の繰返し構造２６の構成もとくに限定されるものではない。図１及び図２に示すように薄板状であれば一方方向に繰返される。柱状であれば２方向に繰返される。六角形が隙間無く並べられていれば３方向に繰返される。少なくとも一方向に繰り返されていればよい。また、いずれかの部分領域内に異なる導電形の部分領域が分散配置されていてもよい。
以下に各実施例を、図面を参照して説明する。略同一の構成要素には同一の番号を付して説明を省略する場合がある。
（第１実施例） 第１実施例では、電極を配設する位置によって、半導体装置のオフ耐圧が向上する効果を検討した。
図３は半導体装置２の要部断面図が示されており、図中にはブレークダウン電圧での等電位線分布が重ねて描かれている。なお、ここでのブレークダウン電圧とは、第１半導体層１２０に接触する図示しない電極に正電圧を印加し、図示１４５の電位を０Ｖとしたときのブレークダウン電圧である。
図３の半導体装置２は、裏面側のｎ＋型の第１半導体層１２０と、表面側のｐ−型の第２半導体層１２８と、両者を分離している繰返し領域１２６と、第２半導体層１２８の表面を覆う絶縁層１４２と、その絶縁層１４２の表面に沿って形成されている電極１４５を備えている。また、繰返し構造１２６に隣接してｎ型の終端領域１２３が形成されている。
その繰返し構造１２６は、第１半導体層１２０から第２半導体層１２８に向かって伸びるｎ型のｎ型コラム１２２と第２半導体層１２８から第１半導体層１２０に向かって伸びるｐ型の第２部分領域１２４の組合せからなる互層（これを一本とする）が、第１半導体層１２０と第２半導体層１２８を結ぶ方向（紙面上下）に直交する面内で繰返して形成されている。ｎ型コラム１２２とｐ型コラム１２４のチャージバランスは確保されている。
第２半導体層１２８内にｐ＋型のコンタクト領域１３４ａが選択的に形成されており、そのｐ＋型のコンタクト領域１３４ａとコンタクトホール１４６を介して電極１４５が接触している。電極１４５は、中心領域の最外周のコンタクト領域１３４ａの位置（Ｌ１）から繰り返し構造１２６と終端領域１２３の界面の位置（Ｌ２）までの距離（Ｘ）の長さの３／４で形成されている。第１実施例の半導体装置２では、コンタクト領域の位置（Ｌ１）から繰り返し構造１２６と終端領域１２３の界面の位置（Ｌ２）までの距離（Ｘ）に、ｎ型コラム１２２とｐ型コラム１２４の単位互層が約５本形成されている。
ここで、図４の半導体装置３について説明すると、図３の半導体装置２と比較すれば、電極２４５以外は半導体装置２と同一構成である。図４の電極２４５は、コンタクト領域２３４ａの位置までしか形成されていない。なお、図４でも図３と同様にブレークダウン電圧での等電位線分布が示されている。
図３と図４のブレークダウン電圧での等電位線分布を比較してみると、図４に示す半導体装置３では、コンタクト領域２３４ａの曲率の大きいコーナー部近傍において、等電位線分布が密になっており、電界が集中していることが分かる。一方、図３に示す半導体装置２では、コンタクト領域１３４ａのコーナー部での電界集中が緩和されていることが分かる。つまり、ソース電極１４５を絶縁層１４２上に伸ばして形成することで、コンタクト領域２３４ａのコーナー部に集中していた電界が緩和されることが分かる。
図５には、図３に示す半導体装置２のインパクトイオン化率の高い箇所が示されており、図中１２の破線で囲まれた領域がインパクトイオン化率の高い箇所である。なお、図中１１は図４に示す従来の半導体装置３におけるインパクトイオン化率の高い箇所であり、対比し易いように対応する箇所に重ねて描かれている。
電極１４５を絶縁層１４２上に形成することで、インパクトイオンの発生し易い箇所が、コンタクト領域１３４ａのコーナー部から、終端領域１２３に隣接するコラム（図５で例示する場合はｐ型コラム）の上部に偏移する。インパクトイオンの発生する箇所は、電極１４５から離れた位置にある方がオフ耐圧の向上には好ましいので、この場合、オフ耐圧を向上させることができる。なお、図３に示す半導体装置２のオフ耐圧は２６４Ｖであり、図４に示す半導体装置３のオフ耐圧は２１８Ｖであった。電極１４５を絶縁膜１４２上に形成することで優位にオフ耐圧が向上していることが分かる。
図６は、図３に示す半導体装置２において、電極１４５が絶縁膜１４２上へ伸びて形成される距離を変えたときの、オフ耐圧の変化に関して検討した結果である。横軸は電極１４５の長さであり、図３中のＹ／Ｘである。したがって、図６中の電極１４５の長さが０の場合は、電極１４５が伸びていない場合となり図４に対応している。図６中の電極の長さが１の場合は、電極１４５が繰返し構造１２６と終端領域１２３の界面の位置（Ｌ２）まで絶縁層１４２上へ伸びて形成されている場合である（この場合の結果は図７参照）。
図６から明らかに、電極１４５の配設する位置を絶縁膜１４２上に形成するとオフ耐圧が向上することが分かる。
しかしながら、電極１４５が繰返し領域１２６と終端領域１２３の界面の位置（Ｌ２）近傍まで形成されるとオフ耐圧がむしろ劣化することが分かる。このときの等電位線分布が図７に示されている。電極１４５が繰り返し領域１４６と終端領域１２３の界面の位置（Ｌ２）まで伸びて形成されていると、空乏層の領域が極端に狭くなり、その箇所で電界が過度に集中し、オフ耐圧が劣化していることが分かる。
図８には、図３、４、７のそれぞれの半導体装置２、３、４の第２半導体層内のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’線に対応して計測される電界強度の分布を示しており、横軸がそれぞれの線の幅に対応しており、縦軸が電界強度の大きさを示している。なお、図中の番号（２〜４）はそれぞれの半導体装置２、３、４の番号である。
図４の半導体装置３では、電界強度がコンタクト領域とそれを囲繞する第２半導体層の接合界面の近傍において電界強度がピークを示していることが分かる。これに比して、図３の半導体装置２では、その箇所での電界強度が緩和され、第２半導体層内に亘って電界強度は一様に均一化されていることが分かる。他方、図７に示す半導体装置４では等電位線分布が偏移し過ぎたために、繰返し領域と終端領域の界面の近傍に対応する位置で電界強度のピークが高くなり、オフ耐圧が劣化していることが分かる。
図８に示す結果は、第１実施例の重要な特徴である。公知技術の一つとしてフィールドプレートを利用する技術がある。この技術は、コンタクト領域とそれを囲繞する反対導電型の半導体領域の接合界面（ｐｎ接合界面）に集中する電界を、ｐｎ接合界面の空乏層を広げることで電界集中を緩和する技術である。空乏層を広げるために、電極の配設する位置を、空乏層を広げたい方向へ伸ばして配設する。
しかしながら、図８の結果から、第１実施例の電極は空乏層の幅を広げることはほとんどないことが分かる。空乏層を広げるのではなく、空乏層内の電界強度を略均一に一様化することで耐圧を向上させる。したがって、従来からの技術のフィールドプレートとはその作用が同一ではないことが分かる。また、フィールドプレートは、ｐｎ接合界面の電界集中を緩和するのに対して、第１実施例では同一導電型の接合界面の電界集中を緩和する点においても異なる技術といえる。
（第２実施例） 図９の実施例は、図３に示す半導体装置２において、コンタクト領域の位置（Ｌ１）から繰り返し構造と終端領域の界面の位置（Ｌ２）までの距離（Ｘ）に、ｎ型コラムとｐ型コラムの単位互層を形成する数を変えた場合の結果である。図３の場合は５本であるのに比して、図９では７本と１０本の場合の結果が示されている。図９中の７が７本の場合の結果であり、図９中の１０は１０本の場合の結果である。横軸は図６の場合と同様にＹ／Ｘであり、縦軸はオフ耐圧が示されている。
図９から、繰り返し領域の単位互層の組み合わせの数とは関係なく、電極を絶縁層上に形成することで、オフ耐圧が向上することが分かる。したがって、電極を形成する位置は、コンタクト領域から繰り返し領域と終端領域の界面までの距離内における比率が重要であることが示唆される。また、図６の結果と同様に、電極が繰返し領域と終端領域の界面近傍まで形成されているとオフ耐圧はむしろ劣化する。図９から電極が７／８を超えない範囲で伸びて形成されていると、従来の半導体装置（０の場合に相当する）に比して耐圧を向上することができ有用であることが分かる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
最良の形態の要部斜視図を示す。 最良の形態の要部平面図を示す。 実施例１の半導体装置２の断面図を示す。 実施例１の半導体装置３の断面図を示す。 実施例１の半導体装置のインパクトイオン化率を示す。 実施例１の半導体装置のソース電極と長さとオフ耐圧の関係を示す。 実施例１の半導体装置４の断面図を示す。 実施例１の半導体装置の第２半導体層内の電界強度分布を示す。 実施例２の半導体装置ソース電極の長さとオフ耐圧の関係を示す。
符号の説明
２０：第１半導体層
２２：ｎ型部分領域（第１部分領域）
２４：ｐ型部分領域（第２部分領域）
２６：繰り返し構造
２８：第２半導体層
３０：トレンチゲート電極
３１：ゲート絶縁膜
３２：ソース領域
３４：コンタクト領域
３６：絶縁膜
４２：絶縁層
４５：ソース電極
４６：コンタクトホール

Claims (6)

  1. 半導体スイッチング素子が形成されている中心領域と、その中心領域の周辺に形成されている周辺領域を有する半導体装置であり、
    その周辺領域は、裏面側の第１導電型の第１半導体層と、表面側の第２導電型の第２半導体層と、両者を分離している中間層と、第２半導体層の表面を覆う絶縁膜と、その絶縁膜の表面に沿って形成されている電極を備えており、
    その中間層は、第１半導体層から第２半導体層に向かって伸びる第１導電型の第１部分領域と第２半導体層から第１半導体層に向かって伸びる第２導電型の第２部分領域の組合せからなる互層が、第１半導体層と第２半導体層を結ぶ方向に直交する面内で繰返して形成されており、
    その電極は、中心領域に形成されている第２導電型のコンタクト領域に接触し、中心領域の最外周に形成されているコンタクト領域を介して周辺領域の第２半導体層に接続されており、その最外周のコンタクト領域から中間層に形成されている繰返し構造の周縁までの距離の少なくとも１／８以上の距離に亘って、周辺領域に伸びていることを特徴とする半導体装置。
  2. 前記電極が、中心領域の最外周に形成されているコンタクト領域から中間層に形成されている繰返し構造の周縁までの距離の１／８〜７／８の距離に亘って、周辺領域に伸びていることを特徴とする請求項１の半導体装置。
  3. 半導体スイッチング素子が形成されている中心領域と、その中心領域の周辺に形成されている周辺領域を有する半導体装置であり、
    その周辺領域は、裏面側の第１導電型の第１半導体層と、表面側の第２導電型の第２半導体層と、両者を分離している中間層と、第２半導体層の表面を覆う絶縁膜と、その絶縁膜の表面に沿って形成されている電極を備えており、
    その中間層は、第１半導体層から第２半導体層に向かって伸びる第１導電型の第１部分領域と第２半導体層から第１半導体層に向かって伸びる第２導電型の第２部分領域の組合せからなる互層が、第１半導体層と第２半導体層を結ぶ方向に直交する面内で繰返して形成されており、
    その電極は、中心領域に形成されている第２導電型のコンタクト領域に接触し、中心領域の最外周に形成されているコンタクト領域を介して周辺領域の第２半導体層に接続されており、その最外周のコンタクト領域の下方に位置する部分領域に隣接する部分領域を超えて周辺領域に伸びていることを特徴とする半導体装置。
  4. 前記電極が、中心領域の最外周に形成されているコンタクト領域の下方に位置する部分領域に隣接する部分領域を超え、中間層に形成されている繰返し構造の最外周の部分領域に至らない範囲で周辺領域に伸びていることを特徴とする請求項３の半導体装置。
  5. 周辺領域の中間層に形成されている第１導電型の第１部分領域と第２導電型の第２部分領域の組合せからなる互層の繰返し構造が、中心領域にまで伸びていることを特徴とする請求項１から４のいずれかの半導体装置。
  6. 裏面側の第１導電型の第１半導体層と、表面側の第２導電型の第２半導体層と、両者を分離している中間層と、第２半導体層内に選択的に形成されている第２導電型のコンタクト領域と、第２半導体層の表面を覆う絶縁膜と、その絶縁膜の表面に沿って形成されている電極を備えており、
    その中間層は、第１半導体層から第２半導体層に向かって伸びる第１導電型の第１部分領域と第２半導体層から第１半導体層に向かって伸びる第２導電型の第２部分領域の組合せからなる互層が、第１半導体層と第２半導体層を結ぶ方向に直交する面内で繰返して形成されており、
    その電極は、コンタクト領域を介して第２半導体層に接続されており、コンタクト領域の下方に位置する部分領域に隣接する部分領域を超えて絶縁膜上を伸びていることを特徴とする半導体装置。
JP2003352335A 2003-10-10 2003-10-10 半導体装置 Expired - Lifetime JP4253558B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003352335A JP4253558B2 (ja) 2003-10-10 2003-10-10 半導体装置
US10/960,286 US20050077572A1 (en) 2003-10-10 2004-10-08 Semiconductor device having periodic construction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003352335A JP4253558B2 (ja) 2003-10-10 2003-10-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2005116951A true JP2005116951A (ja) 2005-04-28
JP4253558B2 JP4253558B2 (ja) 2009-04-15

Family

ID=34419841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003352335A Expired - Lifetime JP4253558B2 (ja) 2003-10-10 2003-10-10 半導体装置

Country Status (2)

Country Link
US (1) US20050077572A1 (ja)
JP (1) JP4253558B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005516A (ja) * 2005-06-23 2007-01-11 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2007012801A (ja) * 2005-06-29 2007-01-18 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007027266A (ja) * 2005-07-13 2007-02-01 Toshiba Corp 半導体素子及びその製造方法
JP2007149736A (ja) * 2005-11-24 2007-06-14 Toshiba Corp 半導体装置
JP2007335844A (ja) * 2006-05-16 2007-12-27 Toshiba Corp 半導体装置
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP2012109599A (ja) * 2004-08-04 2012-06-07 Fuji Electric Co Ltd 半導体素子
WO2021260853A1 (ja) * 2020-06-24 2021-12-30 三菱電機株式会社 炭化珪素半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
JP4536366B2 (ja) 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
US7334706B2 (en) * 2004-12-22 2008-02-26 Lancer Partnership Ltd. Method and apparatus for cleansing a mixing device during a dispense
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US9184277B2 (en) 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9293528B2 (en) * 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
US9281392B2 (en) 2014-06-27 2016-03-08 Infineon Technologies Austria Ag Charge compensation structure and manufacturing therefor
CN106024860A (zh) * 2016-05-25 2016-10-12 电子科技大学 一种超结半导体器件终端结构
KR102463180B1 (ko) * 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US6482935B1 (en) * 2000-05-24 2002-11-19 Applera Corporation Isolated human kinase proteins, nucleic acid molecules encoding human kinase proteins, and uses thereof
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
US7135718B2 (en) * 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109599A (ja) * 2004-08-04 2012-06-07 Fuji Electric Co Ltd 半導体素子
JP2007005516A (ja) * 2005-06-23 2007-01-11 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2007012801A (ja) * 2005-06-29 2007-01-18 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007027266A (ja) * 2005-07-13 2007-02-01 Toshiba Corp 半導体素子及びその製造方法
JP2007149736A (ja) * 2005-11-24 2007-06-14 Toshiba Corp 半導体装置
JP2007335844A (ja) * 2006-05-16 2007-12-27 Toshiba Corp 半導体装置
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP2012533167A (ja) * 2009-07-31 2012-12-20 富士電機株式会社 半導体装置
US9577087B2 (en) 2009-07-31 2017-02-21 Fui Electric Co., Ltd. Semiconductor apparatus
WO2021260853A1 (ja) * 2020-06-24 2021-12-30 三菱電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20050077572A1 (en) 2005-04-14
JP4253558B2 (ja) 2009-04-15

Similar Documents

Publication Publication Date Title
JP4253558B2 (ja) 半導体装置
JP4623956B2 (ja) Ｉｇｂｔ
JP6009731B2 (ja) 半導体装置
JP5664142B2 (ja) 半導体装置
US8884364B2 (en) Semiconductor device with field-plate electrode
TWI553861B (zh) High withstand voltage semiconductor device
JP4940546B2 (ja) 半導体装置
US7936013B2 (en) Charge balance techniques for power devices
JP5196766B2 (ja) 半導体装置
EP2219224B1 (en) Igbt semiconductor device
KR101598060B1 (ko) 쉴드형 게이트 ｍｏｓｆｅｔ 내 쉴드 콘택들 및 그 형성 방법
JP2013149761A (ja) 半導体装置
JP2018120990A (ja) 半導体装置
JP2007157799A (ja) 半導体装置
CN110010687B (zh) 半导体器件
JP7289258B2 (ja) 半導体装置
JP6966844B2 (ja) 半導体装置
JP2019165182A (ja) 半導体装置
JP2007317683A (ja) 半導体装置
JP7052315B2 (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
JP2007157797A (ja) 半導体装置
EP2860761A1 (en) Semiconductor device
JP7175864B2 (ja) 半導体装置
JP2008277353A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

R150 Certificate of patent or registration of utility model

Ref document number: 4253558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term