JP2005091391A - アクティブ基板、表示装置およびその製造方法 - Google Patents

アクティブ基板、表示装置およびその製造方法 Download PDF

Info

Publication number
JP2005091391A
JP2005091391A JP2003320462A JP2003320462A JP2005091391A JP 2005091391 A JP2005091391 A JP 2005091391A JP 2003320462 A JP2003320462 A JP 2003320462A JP 2003320462 A JP2003320462 A JP 2003320462A JP 2005091391 A JP2005091391 A JP 2005091391A
Authority
JP
Japan
Prior art keywords
active substrate
layer
conductor
laser
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003320462A
Other languages
English (en)
Other versions
JP4011002B2 (ja
Inventor
Hideo Kasugai
英夫 春日井
Hironobu Tatsumi
宏伸 巽
Ichiro Shiraki
一郎 白木
Hirofumi Katsuse
浩文 勝瀬
Osamu Sasaki
修 佐々木
Masayuki Inoue
雅之 井上
Mutsumi Nakajima
睦 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003320462A priority Critical patent/JP4011002B2/ja
Priority to US10/937,402 priority patent/US7242442B2/en
Priority to TW093127539A priority patent/TWI306978B/zh
Priority to KR1020040072649A priority patent/KR100665602B1/ko
Priority to CNB2004100903052A priority patent/CN100374942C/zh
Publication of JP2005091391A publication Critical patent/JP2005091391A/ja
Application granted granted Critical
Publication of JP4011002B2 publication Critical patent/JP4011002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136268Switch defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 アクティブマトリクス型表示装置において、製造工程が煩雑にならず、絵素欠陥の修復をより確実に行うことができて、製造歩留まりの向上を図ることができる。
【解決手段】 アクティブマトリクス型表示装置において、点欠陥を修正するためのレーザ照射部の上層側に、レーザ余剰パワー吸収用および導体破片の飛び散り防止用を兼ねた保護膜8を配置する。また、点欠陥を守勢するためのレーザ照射部の上層側に、導体破片の飛び散り防止用および導体の盛り上がり防止用を兼ねたPS部81を配置する。
【選択図】 図1

Description

本発明は、二次元状に配置された複数の表示用絵素電極にそれぞれ各スイッチング素子をそれぞれ介して駆動信号を印加することにより表示画面上に所望の表示画像を表示可能とする液晶表示装置などの表示装置およびその製造方法、この表示装置に用いるアクティブ基板に関する。
従来、この種の表示装置としては、液晶表示装置の他に、EL表示装置およびプラズマ表示装置などがあり、例えばマトリクス状に配置された複数の絵素部を選択的に駆動することにより、表示画面上に所望の表示パターン(画像)を表示して高密度表示を行うことができる。
この絵素部の選択方式として、個々に独立した絵素電極を縦および横方向のマトリクス状に配置し、この各絵素電極のそれぞれにスイッチング素子を接続して選択駆動するアクティブ駆動方式が知られている。複数の絵素電極を選択駆動するスイッチング素子としては、TFT(薄膜トランジスタ)素子、MIM(金属−絶縁膜−金属)素子、MOSトランジスタ素子、ダイオードなどが一般的に使用されている。これらのスイッチング素子により絵素電極を選択的に駆動して、絵素電極とこれに対向する対向電極との間に介在させた液晶、EL発光層またはプラズマ発光体などの各種表示媒体を光学的に駆動させることにより表示パターンとして視認される。このようなアクティブ駆動方式は、高コントラストの表示が可能であり、液晶テレビジョンやコンピュータの端末表示装置などに実用化されている。
図32(a)は、従来のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、図32(b)は(a)のX−X’線部分の断面図であり、図32(c)は(a)のY−Y’線部分の断面図である。
図32(a)〜図32(c)において、従来のアクティブ型液晶表示装置は、一対の基板として、表示媒体としての液晶層を間に挟んで対向配置されるアクティブマトリクス基板100および対向基板を有している。このアクティブマトリクス基板100は、ガラス基板10上に、複数のゲートバスライン1(走査配線)が横方向に所定間隔でそれぞれ平行に配線され、これと直交(または交叉)する縦方向に複数のソースバスライン2(信号配線)が所定間隔でそれぞれ平行に配線されて、両者が格子状(マトリクス状)に配設されている。また、隣接するゲートバスライン1およびソースバスライン2で囲まれた各領域毎(または両配線の交叉部毎)に透明電極からなる各絵素電極3(点線にて囲った部分)がマトリクス状にそれぞれ設けられている。
図32(a)に示すように、ゲートバスライン1から突出した部分には、スイッチング素子として機能するデュアルゲートのTFT4が形成されている。TFT4は、図32(b)のX−X’線断面図に示すように、ガラス基板10上にベースコート膜11を介してシリコン(Si)からなる半導体層が設けられている。この半導体層は、チャネル領域12aと、その両側の高濃度に不純物が添加されたソース領域・ドレイン領域(例えばn+Si層)12cとの間に低濃度に不純物が添加されたLDD領域(例えばn−Si層)12bがそれぞれ設けられている。チャネル領域12a上には、ゲート絶縁膜13を介してゲートバスライン1から突出(分岐)されたゲート電極1aが設けられている。その上を覆うように層間膜14および樹脂層15を介して絵素電極3が設けられている。ここでは図示されていないが、絵素電極3上には配向膜(PI)が設けられ、この配向膜(PI)上に接して液晶層が設けられている。
また、図32(a)に示すように、ゲートバスライン1と同じ工程でパターニングされた金属層(ゲートメタル)からなる付加容量バスライン(付加容量配線)5がゲートバスライン1と平行にゲートバスライン1毎に配置されている。この付加容量部分の積層構造は、図32(c)のY−Y’線断面図に示すように、付加容量バスライン5の幅広部5Aの下側層にはゲート絶縁膜13を介してTFT4のドレイン領域12cから延在された半導体層(延在部12)が重畳されている。この半導体層の延在部12は、ゲート絶縁膜13、層間膜14および樹脂層15に設けられたコンタクトホール部6Aにおいて、ソースバスライン2と同じ工程でパターニングされた金属層(ソースメタル)6を介して絵素電極3と接続されている。これにより、延在部12を一方の付加容量電極と、ゲート絶縁膜13を介した付加容量バスライン5の広幅部5A(他方の付加容量電極)とが対向配設され、これらの延在部12と広幅部5Aとの間に付加容量が構成される。
このように構成された従来のアクティブ型液晶表示装置において、例えばスイッチング素子としてのTFT4が不良素子として形成されると、その不良素子に接続された絵素電極3には、本来与えられるべき信号電圧が入力されない。このため、表示画面上では点状の絵素欠陥(以下、点欠陥という)としてユーザに認識されてしまう。このような点欠陥は、液晶表示装置の表示品位を著しく損ない、製造歩留まりの点でも大きな問題となっている。
このような絵素不良の主原因は、以下の2種類に大別される。
まず、その一つは、TFT4の欠陥などによって、走査信号(ゲートバスライン1からの信号)によってTFT4が選択されている時間内に、ソースバスライン2からの画像信号によって絵素電極3を十分に充電できないために生じる不良(以下、ON不良という)であり、他の一つは、TFT4の欠陥によって、TFT4の非選択時に、絵素電極3に充電された電荷が漏洩する不良(以下、OFF不良という)である。
このうち、ON不良(オン不良)はスイッチング素子としてのTFT4の不良に起因するが、OFF不良(オフ不良)はスイッチング素子としてのTFT4を介して電気的漏洩が起こる場合と、絵素電極3とバスライン1,2との間に電気的漏洩が起こっている場合との2種類がある。ON不良およびOFF不良のいずれの場合にも、絵素電極3と対向電極(図示せず)との間に印加される電圧が必要な表示電圧値に達しなくなる。このため、ノーマリホワイトモード(液晶層に印加される電圧が0Vのときに光の透過率が最大になる表示モード)を採用する場合には絵素不良部が輝点に見え、ノーマリブラックモード(電圧0Vで透過率が最低になる表示モード)を採用する場合は黒点に見えることになる。
このような点欠陥は、スイッチング素子としてのTFT4が形成された一方のアクティブマトリクス基板100に、対向電極が形成された他方の対向基板を貼り合わせ、その間に液晶を封入した段階で、両バスライン1,2に所定の電気信号(検査信号)を印加することによって検査者が目視で検出することができる。その後に、例えばソースバスライン2と絵素電極3とを溶融(メルト)させて短絡させたり、TFT4のドレイン電極を構成する半導体層(ドレイン領域)をTFT4から切断(カット)してTFT4と絵素電極3とを電気的に切断させたりすることによって、ゲートバスライン1の選択・非選択に関わらず、ソースバスライン2からの信号電圧により、絵素電極3の電荷の充放電を行わせる修正作業を要することになる。これにより、その液晶パネルは、検査基準を満たし、正常品とほぼ同等のものとして出荷することができる。
このようなレーザ照射による欠陥絵素部の修正時(レーザリペア時)の成功率を向上させるための手法として、例えば特許文献1に、レーザ照射で切断される部分(カット部)にくびれ部を設け、そのくびれ部(レーザ照射部)の上層部で画素電極(絵素電極)や層間絶縁膜の一部を除去した構成の液晶表示装置が提案されている。これを図33に示している。
図33は、他の従来の液晶表示装置において、一方のアクティブ基板(TFT基板)の概略構成を示す平面図である。
図33において、従来の液晶表示装置は、TFT4のドレイン領域を構成する半導体層12において、TFT4のドレイン領域に設けられたくびれ部aと、平面視下側で隣接するゲートバスライン1(付加容量として機能する部分)と重畳して付加容量を構成する半導体層12との間に設けられたくびれ部bと、ゲート領域1aのゲートバスライン1からの分岐部側に設けられたくびれ部cとを有している。これらのくびれ部a〜c上には、透明電極である絵素電極3(斜線部分)は設けられていない。さらに、くびれ部a〜c上に層間絶縁膜を設けない構成も可能である。なお、絵素電極3の中央部において開口している部分31は絵素電極3と半導体層12とのコンタクト部である。
ここで、例えばTFT4のゲート領域1aとドレイン領域とが短絡している場合には、ノーマリブラックモードではくびれ部aを切断し、ノーマリホワイトモードではくびれ部cを切断して分離(カット)されたゲート領域1aを介してTFT4のソース領域とドレイン領域とが短絡される。
また、D1点で絵素電極3と平面視横側に隣接する別の絵素電極3とが短絡している場合には、ノーマリブラックモードではくびれ部aが切断され、ノーマリホワイトモードでは一方の絵素部のくびれ部aが切断される。
さらに、D2点で半導体層12とこれに隣接する絵素部用の走査バスライン1とが短絡している場合には、ノーマリブラックモードではくびれ部bが切断され、ノーマリホワイトモードではくびれ部cが切断されて分離されたゲート領域1aを介してTFT4のソース領域とドレイン領域とが短絡され、くびれ部bが切断される。
このようにくびれ部a〜cを設けてカット部の幅を通常の幅よりも細くすることにより、レーザ照射でカットされ易くし、容易に欠陥修復を行うことができるようにしている。また、レーザ照射部の上層部に絵素電極3が存在しないようにしているため、レーザ照射で修正箇所が切断された場合に、絵素電極3が変形せず、絵素電極3が、これに対向した対向電極(図示せず)や修正箇所の切断面などと接触するような2次不良が併発され難い。また、層間絶縁膜の破片に導電性の絵素電極3が付着されることがないため、対向電極とその他の電極との導通による不良も生じ難い。また、レーザ照射部の上層側に絵素電極3が存在しないため、レーザパワーが絵素電極3に吸収されず、より低いレーザパワーで切断できるので、配向膜が乱れて液晶の配向乱れによる表示不良が生じたりするおそれも少なくなる。さらに、レーザ照射部の上層側に絵素電極3と層間絶縁膜とを設けない場合には、層間絶縁膜の破片に切断された金属が付着することもなく、切断箇所の再リークの発生もない。さらに、レーザ照射部に層間絶縁膜が存在しないので、レーザパワーが層間絶縁膜に吸収されず、より低いレーザパワーで切断を行うことができる。
特開2000−81639号公報
上述したような点欠陥が生じた場合に、レーザ照射により欠陥修正(レーザリペア)を効率よく行うためには、レーザ照射位置、レーザ光の強度、レーザサイズ(レーザスポットRの大きさ)、レーザ照射回数などを評価・調整する必要がある。しかしながら、これらの評価・調整を行っても、レーザ余剰パワーによる導体破片の周囲への飛び散りや導体の盛り上がりによってリークなどの不具合が発生する場合があり、レーザリペア時の成功率を100%にできるわけではない。したがって、欠陥修復作業をさらに精度良く、かつ、効率良く行うためには、そのようなリークなどの不具合の発生を防ぐことが課題となっている。
上記特許文献1の従来の液晶表示装置では、レーザリペア時の成功率を向上させるために、カット部にくびれ部を設けてカットをし易くし、絵素電極3や層間絶縁膜を一部除去してリークの発生要因を取り除くなどの工夫が施されている。このくびれ部によって、よりパワーの少ないレーザ光にて切断できる。しかしながら、この場合には、レーザ照射部の上層部において、透明電極の絵素電極3や層間絶縁膜の一部を除去するための追加工程が新たに必要となり、製造工程が煩雑になってしまうという問題がある。
本発明は、上記従来の問題を解決するもので、製造工程が煩雑にならず、絵素欠陥の修復をより確実に行うことができて、製造歩留まりの向上を図ることができるアクティブ基板、これを用いた表示装置およびその製造方法を提供することを目的とする。
本発明のアクティブ基板は、二次元状に複数配列された複数の絵素部に欠陥絵素部が存在する場合に、該欠陥絵素部の点欠陥をエネルギー照射により修復可能に構成したアクティブ基板において、点欠陥を修正するためのエネルギー照射部の背後側に、エネルギー余剰パワー吸収および導体破片飛び散り防止用の第1の保護部材と、導体破片飛び散り防止および導体盛り上がり防止用の第2の保護部材のうちいずれかが設けられており、そのことにより上記目的が達成される。
また、本発明のアクティブ基板は、二次元状に複数配列された複数の絵素部に欠陥絵素部が存在する場合に、該欠陥絵素部の点欠陥をエネルギー照射により修復可能に構成したアクティブ基板において、点欠陥を修正するための複数のエネルギー照射部の各背後側にそれぞれ、エネルギー余剰パワー吸収および導体破片飛び散り防止用の第1の保護部材と、導体破片飛び散り防止および導体盛り上がり防止用の第2の保護部材のうちいずれかがそれぞれ設けられており、そのことにより上記目的が達成される。
また、好ましくは、本発明のアクティブ基板における絵素部は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する。
さらに、好ましくは、本発明のアクティブ基板において、走査配線が平行に複数設けられ、前記信号配線が該複数の走査配線と交叉するように平行に複数設けられ、両配線の交叉部毎に前記絵素電極がそれぞれマトリクス状に配設され、該走査配線が前記スイッチング素子の制御領域に接続されている。
さらに、好ましくは、本発明のアクティブ基板におけるエネルギー照射部は、メルト部であり、前記スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第1層と、前記信号配線に接続された導電性物質層または半導体層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳されている。
さらに、好ましくは、本発明のアクティブ基板における第1層は、前記スイッチング素子の他方駆動領域から突出した第1の突出部であり、前記第2層は、前記信号配線とコンタクトホール部を介して接続され、該信号配線から該第1の突出部側に一部重畳するように突出した第2の突出部である。
さらに、好ましくは、本発明のアクティブ基板における第1の突出部と第2の突出部とはそれぞれ、その重畳部よりもさらに所定量だけ互いにそれぞれ突出している。
さらに、好ましくは、本発明のアクティブ基板におけるエネルギー照射部は、カット部であり、前記スイッチング素子から前記絵素電極までにある半導体層の一部である。
さらに、好ましくは、本発明のアクティブ基板における第1の保護部材は、前記エネルギー余剰パワー吸収および導体破片飛び散り防止用の保護膜である。
さらに、好ましくは、本発明のアクティブ基板における第2の保護部材は、前記導体破片飛び散り防止および導体盛り上がり防止用の保護膜である。
さらに、好ましくは、本発明のアクティブ基板における保護膜は、前記エネルギー照射部の上層側であって、前記絵素部毎に設けられた絵素電極の下層側に配設されている。
さらに、好ましくは、本発明のアクティブ基板における保護膜は、前記エネルギー照射部側の面が、該エネルギー照射部側に開く凹形状に構成されている。
さらに、好ましくは、本発明のアクティブ基板における第2の保護部材は、前記導体破片飛び散り防止および導体盛り上がり防止用のスペーサ部材であって、最上層から所定距離だけ突出している。
さらに、好ましくは、本発明のアクティブ基板における第2の保護部材は、前記導体破片飛び散り防止および導体盛り上がり防止用の保護膜と、前記導体破片飛び散り防止および導体盛り上がり防止用のスペーサ部材とからなり、該スペーサ部材は最上層から所定距離だけ突出している。
さらに、好ましくは、本発明のアクティブ基板におけるスイッチング素子は、薄膜トランジスタ素子、MIM素子、MOSトランジスタ素子およびダイオードのいずれかである。
さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、半導体層として多結晶シリコン層を用いた多結晶シリコン薄膜トランジスタである。
さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、チャネル層の上層側に絶縁層を介して制御領域が設けられたトップゲート構造である。
さらに、好ましくは、本発明のアクティブ基板における薄膜トランジスタ素子は、チャネル層の下層側に絶縁層を介して制御領域が設けられたボトムゲート構造である。
さらに、好ましくは、本発明のアクティブ基板における保護膜は、前記走査配線または信号配線と同じ金属層からなる。
さらに、好ましくは、本発明のアクティブ基板における保護膜は着色樹脂層からなる。
さらに、好ましくは、本発明のアクティブ基板における保護膜の形状は、平面視で正方形、長方形、円形、楕円形、多角形および十字形のいずれかである。
さらに、好ましくは、本発明のアクティブ基板における保護膜の平面視サイズは、前記エネルギー照射として、レーザ照射スポットの基準サイズになっている。
本発明の表示装置は、請求項1〜22のいずれかに記載のアクティブ基板と、該アクティブ基板との間に表示媒体を挟んで該アクティブ基板に対向配置され、該アクティブ基板の複数の絵素電極に対向する対向電極が設けられた対向基板とを有し、該絵素電極と対向電極間に印加される表示信号により該表示媒体を駆動して画面表示可能としており、そのことにより上記目的が達成される。
また、好ましくは、本発明の表示装置における複数の絵素部の少なくともいずれかが欠陥絵素部の場合に、該欠陥絵素部のエネルギー照射部にエネルギー照射が為されてメルト処理およびカット処理の少なくともいずれかが為されている。
さらに、好ましくは、本発明の表示装置における表示媒体は、液晶、EL発光層およびプラズマ発光体のいずれかである。
さらに、好ましくは、本発明の表示装置における第2の保護部材として、導体破片飛び散り防止および導体盛り上がり防止用のスペーサ部材が、前記アクティブ基板および対向基板のいずれかに設けられている。
さらに、好ましくは、本発明の表示装置は、透過型、反射型、透過と反射の二つのモードを有する半透過型のいずれかで表示が行われる。
本発明の表示装置の製造方法は、請求項21に記載の表示装置の絵素電極と対向電極間に、前記走査配線および信号配線から所定の信号を印加して前記絵素部の点欠陥を検出する欠陥検出工程と、該点欠陥が検出された欠陥絵素部のエネルギー照射部に対して、基板外側からエネルギー照射を行ってメルト処理およびカット処理の少なくともいずれかを行うエネルギー照射工程とを有しており、そのことにより上記目的が達成される。
また、好ましくは、本発明の表示装置の製造方法におけるエネルギー照射工程において、前記第1の突出部と第2の突出部との重畳部から更に互いに突出した両突出部分および該重畳部を含む隅部にエネルギー照射を行う。
さらに、好ましくは、本発明の表示装置の製造方法におけるエネルギーとしてレーザ光を用いる。
さらに、好ましくは、本発明の表示装置の製造方法における保護部材は、レーザ照射位置を位置決めするための目印として用いられる。
さらに、好ましくは、本発明の表示装置の製造方法における保護部材としての保護膜の平面視サイズは、レーザ照射スポットの基準サイズを確認するための目印として用いられる。
さらに、好ましくは、本発明の表示装置の製造方法におけるメルト処理およびカット処理の両方の処理がある場合には、該メルト処理よりも該カット処理を先に実施する。
上記構成により、以下に、本発明の作用について説明する。
本発明にあっては、照射エネルギーとしてレーザ光が用いられるレーザリペアが行われるレーザ照射部の上層部側(エネルギー照射部の背後側)において、レーザ余剰パワーを吸収させると共に導体破片の飛び散りを防止するために第1の保護部材として保護膜を配置する。
これにより、本来、レーザ光が照射されるべきではない箇所の導体物質(例えば絵素電極)に対して、レーザ余剰パワーによりレーザ光が照射されて導体物質の盛り上がりなどが発生し、他の導体物質(例えば対向電極)との距離が近くなってリークが発生するが、これを防ぐことができる。
また、レーザ照射部に存在する導体物質(例えば短絡される半導体層)に対して、レーザ照射によるその導体物質の飛び散り破片が発生して他の導体物質(例えば絵素電極やソースメタル)との間に飛び散り、他の導体物質との距離が近くなってリークが発生するが、これを防ぐことができる。
また、本発明にあっては、レーザリペアが行われるレーザ照射部の上層部において、導体破片の飛び散りを防止すると共に導体物質の盛り上がりを防ぐために、スペーサ部材(PS部)を配置する。
これにより、従来、レーザ照射部に存在する導体物質(例えば短絡される半導体層)に対して、レーザ照射によるその導体物質の飛び散り破片が発生して他の導体物質(例えば絵素電極やソースメタル)との間に飛び散り、他の導体物質との距離が近くなってリーク等が発生するが、これを防ぐことができる。
また、本来、レーザ光が照射されるべきではない箇所の導体物質(例えば絵素電極)に対して、レーザ余剰パワーによりレーザ光が照射されて導体物質の盛り上がりなどが発生し、他の導体物質(例えば対向電極)との距離が近くなってリークが発生するが、これを防ぐことができる。
以上によって、レーザリペア作業の成功率を向上させることができるため、表示パネルの製造歩留まりを向上させることができる。
本発明によれば、製造工程が煩雑にならず、基板の外側からレーザ光などのエネルギーを照射することにより、絵素欠陥の修正において、絵素欠陥の修復をより確実に行うことができて、より高効率に行うことができる。したがって、高い歩留まりで表示装置を製造することができ、表示装置のコストダウンに寄与することができる。
以下に、本発明のアクティブ基板を用いた表示装置の実施形態1〜5を、アクティブマトリクス基板を用いたアクティブ型液晶表示装置に適用した場合について図面を参照しながら説明する。
(実施形態1)
図1(a)は、本発明のアクティブ型液晶表示装置の実施形態1において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の構成例を示す平面図であり、図1(b)は(a)のA−A’線部分の断面図である。なお、図32(a)〜図32(c)の従来の構成部材とほぼ同様の作用効果を奏する構成部材には同一の符号を付してその説明を省略する。
図1(a)および図1(b)において、このアクティブマトリクス基板110Aは、ガラス基板10上に、図32(a)〜図32(c)に示す従来のアクティブマトリクス基板100の構成に加えて、ソースバスライン2が一方駆動領域(半導体層12の例えばソース領域12c)に接続されたスイッチング素子(ここではTFT4)の他方駆動領域(半導体層12の例えばドレイン領域12c)から付加容量バスライン5の幅広部5Aの下側部まで半導体層12を延在させた部分(延在部)からゲートバスライン1側の方向(ソースバスライン2と平行な方向)に突出させた第1の突出部12A(第1層)が設けられている。この第1の突出部12A(第1層)は半導体層12と同じ製造工程で同じ半導体層の材料から構成されており、以下、これを半導体層突出部12Aという。
また、ソースバスライン2からコンタクトホール部2Aを介して接続された第2の突出部7が設けられている。この第2の突出部7はゲートバスライン1と同じ製造工程で同じ導電性物質層としての金属層からなり、以下、これをゲートメタル突出部7という。
これらの半導体層突出部12Aとゲートメタル突出部7とは、図1(b)に示すように、ゲート絶縁膜13を間に挟んで一部重畳(重畳部7a)されている。さらに、これらの半導体層突出部12Aとゲートメタル突出部7の上側層(層間膜14上)には、半導体層突出部12Aとゲートメタル突出部7を平面視で覆うように、レーザ余剰パワー吸収および導体破片飛び散り防止用に大1の保護部材としての保護膜8が設けられている。
また、TFT4のデュアルゲート間にレーザ照射切断部が設けられており、半導体層12の上方層側に導体破片飛び散り防止および導体盛り上がり防止用の第2の保護部材としての保護膜9が設けられている。これらの保護膜8、9は、ソースバスライン2と同じ金属層からなっており、ソースバスライン2と同じ工程で形成される。
図2は、図1(a)の矢印Zで示す○で囲んだ本発明の要部の拡大図であって、(a)は欠陥修正時のレーザ照射位置としてレーザスポットRが隅部に照射される場合を示す図、(b)は欠陥修正時のレーザ照射位置としてレーザスポットRが重畳部中央に照射される場合を示す図である。
図2(a)に示すように、半導体層突出部12Aは、半導体層12の延在部の左上端部分から上側に向かってソースバスライン2と平行に幅10μmで所定長さだけ突出されている。ゲートメタル突出部7は、ゲートバスライン1と付加容量バスライン5とのほぼ中間位置付近において、ソースバスライン2の下方位置(積層構造の下側層位置)でソースバスライン2と直交(または交叉)するように右側の半導体層突出部12Aに向かって、平面視でソースバスライン2から幅10μmで突出している。また、半導体層突出部12Aとゲートメタル突出部7とはそれぞれ、その重畳部7aからさらに1μm程度それぞれ突出している。なお、レーザスポットRの照射位置については図2(a)および図2(b)を参照して後述する。
図3(a)は、図1のB−B’線断面図であり、図3(b)は、図1のY−Y’線断面図である。
図3(a)および図3(b)において、アクティブ型液晶表示装置110は、一対の基板として、表示媒体である液晶層111を間に挟んで対向配置されたアクティブマトリクス基板110Aおよび対向基板110Bを有している。
アクティブマトリクス基板110Aは、ガラス基板10上に、ベースコート膜11、パターンニングされた半導体層12(延在部を含む)、ゲート絶縁膜13、パターンニングされたゲートバスライン1、層間膜14、パターンニングされたソースバスライン2および保護膜8,9、樹脂層15がこの順に設けられ、さらに、樹脂層15上に、透明電極である絵素電極3、反射膜16さらに配向膜17(PI)がこの順に設けられている。
対向基板110Bは、ガラス基板40上に、透明電極である対向電極41さらに配向膜42(PI)がこの順に設けられている。
液晶層111は、所定の間隔を開けて貼り合わせられたアクティブマトリクス基板110Aと対向基板110B間に、表示媒体として封入されている。この場合の所定の間隔は、図示しないスペーサ部材としてのスペーサ部(PS部)によって調整されている。
ここで、上記構成のアクティブマトリクス基板110Aおよびこれを用いたアクティブ型液晶表示装置110の製造方法について説明する。
まず、厚み0.5mmのガラス基板10上に、プラズマCVD法によりベースコート膜11としてSiON膜を厚み100nm設ける。
次に、プラズマCVD法により半導体層として、シリコン(Si)層を厚み50nm設け、熱処理およびレーザアニールにより結晶化を行う。このシリコン(Si)層を所定形状にパターンニングして、ドレイン領域となる部分(n+層)を構成する半導体層12を形成すると共に、付加容量バスライン5の幅広部5Aの下層側まで延在された延在部12を含む半導体層12を形成し、かつ半導体層12の延在部から突出した半導体層突出部12Aを形成している。
さらに、プラズマCVD法によりゲート絶縁膜13としてSiON膜を厚み115nm設ける。
さらに、ゲート絶縁膜13上に膜厚50nmの窒化タンタル膜および膜厚370nmのタングステン膜を、スパッタリング法にて順次積層し、所定形状にパターンニングを行う。これにより、ゲートバスライン1およびゲート領域1aを形成すると共に、付加容量バスライン5を形成し、ゲートメタル突出部7を形成する。このとき、半導体層突出部12Aおよびゲートメタル突出部7の重畳部7aは、ゲート絶縁膜13によって絶縁されている。なお、ゲート金属層(ゲートメタル)は、上記した窒化タンタルおよびタングステンに代えて、Ta、W、Ti、Mo、AlおよびCuなどの金属材料、またはこれらの金属元素を主成分とする合金材料または化合物材料を用いてもよい。
さらに、画素部およびNチャネル領域12aにはP(リン)をドーピングして、Nチャネル領域に近い側からn−領域(LDD領域12b)さらにn+領域(ソース領域12cとドレイン領域12c)を形成する。その後、熱処理を行って、半導体層に添加された不純物元素を活性化処理する。なお、Pチャネル領域ではB(ボロン)をドーピングする。
さらに、CVD法により層間膜14として厚み250nmのSiN膜と、厚み700nmのSiO膜とを設ける。これに熱処理を行って、シリコン(Si)層を水素化する工程を行う。この工程は、窒化シリコン膜からなる層間膜14に含まれる水素によりシリコン(Si)層のダングリングボンドを終端化する工程である。
さらに、層間膜14にゲートメタル突出部7とソースバスライン2とを接続するためのコンタクトホール部2Aを形成し、また、ゲート絶縁膜13および層間膜14に半導体層12の延在部とソースメタル6とを接続するためのコンタクトホール部6Aを形成する。
その後、層間膜14上に、ソース金属として、Ti、AlおよびTiをそれぞれ100nm、500nmおよび100nmの膜厚でスパッタリング法により順次積層し、所定形状にパターンニングを行う。このパターンニングにより、ソースバスライン2、ソースメタル6および保護膜8、9が形成される。これによって、ソースメタル6と半導体層12の延在部とがコンタクトホール部6Aを介して接続されると共に、ソースバスライン2とゲートメタル突出部7とがコンタクトホール部2Aを介して接続される。
さらに、有機絶縁材料からなる樹脂層15を例えば膜厚1.6μm設ける。この樹脂層15に、透明電極である絵素電極3とソースメタル6とを接続するためのコンタクトホール部6Aを形成する。
さらに、この樹脂層15上に、ITO膜をスパッタリング法により厚み100nm設け、これにパターンニングを行って所定形状の複数の絵素電極3を形成する。これにより、絵素電極3とソースメタル6とがコンタクトホール部3Aを介して接続されている。
その後、反射部の場合にはこの上に反射膜16を200nm設ける。透過部の場合には反射膜16はない。
さらに、その上に配向膜17(PI)を印刷して所定のラビング処理を行い、貼り合わせ間隔設定用の球状スペーサを配向膜17上に散布した後、対向基板110Bの配向膜42側を内側にして貼り合わせ、両基板110A,110Bの間に液晶層111を封入する。
この対向基板110Bは、厚み0.5mmのガラス基板40上に厚み100nmの透明電極である対向電極41が形成され、その上に配向膜42が印刷された後、この配向膜42に対して所定のラビング処理が行われている。
以上により、本実施形態1のアクティブマトリクス基板110Aおよび対向基板110Bを用いた表示装置としてのアクティブ型液晶表示装置110が完成する。
次に、本発明の実施形態1のアクティブ型液晶表示装置110において、絵素部に欠陥が生じた場合の修正方法について説明する。
TFT4に異常が生じたり、ソースバスライン2と絵素電極3との間に電流リークが発生したりすると、絵素欠陥が現れ、表示上の問題が発生する。このような表示上の問題が発生した場合に、本実施形態1では、以下のようにして絵素欠陥を修復することができる。
まず、TFT4が形成された側のアクティブマトリクス基板110A(TFT基板)と、対向基板110Bとが貼り合わされ、その内部に液晶材料が注入された状態で、ゲートバスライン1、ソースバスライン2を介して絵素電極3に所定の電気信号(検査用の表示信号)を印加することによって、目視で点欠陥が検出され得る。
このように点欠陥が検出された絵素部に対して、ゲートメタル突出部7と半導体層突出部12Aとの重畳部7aをレーザ照射することにより、ゲート絶縁膜13を破壊してゲートメタル突出部7と半導体層突出部12Aとをメルトさせて短絡させる。このとき、既にアクティブマトリクス基板110Aと対向側基板110Bとが貼り合わせられているため、レーザ照射は、ガラス基板10の裏側から行われる。このときのレーザ照射は、例えばYAGレーザ光を用いて行われる。また、レーザスポットRは一般的には1辺が数μm程度であり、図2(a)に示すように例えば5μm×5μmの正方形(または長方形)としている。
図2(a)に示すように、半導体層突出部12Aとゲートメタル突出部7とを重畳部7aよりも各1μmづつそれぞれ突出させることにより、レーザ照射時のアライメント精度が向上し、より容易にレーザ照射を行って半導体層突出部12Aとゲートメタル突出部7とを短絡させることができる。
また、図2(a)に示すように、半導体層突出部12Aとゲートメタル突出部7との重畳部7aおよび両突出部を含む隅部にレーザ照射することにより、より容易に半導体層突出部12Aとゲートメタル突出部7とを短絡させることができる。
これに対して、図2(b)に示すように、半導体層突出部12Aとゲートメタル突出部7の重畳部7aの中央部をレーザ照射すると、レーザパワーの大部分が半導体層突出部12Aに吸収されて、図2(a)の場合に比べてゲートメタル突出部7が半導体層突出部12Aと短絡され難くなる。上記図2(a)のレーザスポットRに示すような半導体層(Si層)突出部12Aおよびゲートメタル突出部7の重畳部7aの隅部へのレーザ照射と同じ条件(レーザパワー)にて、図2(b)のレーザスポットRに示すように、Si突出部12Aとゲートメタル突出部7における重畳部7aの中央部をレーザ照射した場合には、半導体層(Si層)突出部12Aとゲートメタル突出部7とを確実に短絡させることができなかった。
これによって、その重畳部7aの隅部へのレーザ照射であれば、重畳部7aの中央部へのレーザ照射の場合に比べて、より少ないレーザパワーにより半導体層(Si層)突出部12Aとゲートメタル突出部7とを短絡させることができる。また、重畳部7aの隅部へのレーザ照射に比べてそのレーザパワーを増大させていくと、図2(b)に示すようにSi層突出部12Aとゲートメタル突出部7との重畳部7aにおける中央部をレーザ照射しても、Si層突出部12Aとゲートメタル突出部7とを短絡させることができる。しかしながら、レーザパワーをあまり強くすると、レーザ照射部以外の領域へのレーザ照射による悪影響が大きくなり、Si層突出部12Aとゲートメタル突出部7以外の素子部分に影響を及ぼすおそれがある。このことについて、図4(a)および図4(b)を用いて説明する。
図4(b)は、図4(a)のレーザ照射による影響部S1に対して、レーザスポットRを同一の大きさにして、レーザパワーのみを増大させた場合のレーザ照射による影響部S2を示す図である。図4の直径L(L1またはL2)で示される影響部は、Siやゲートメタルの飛び散りが発生しており、他の素子がその領域に入ってしまうと、レーザ照射による不良が発生するおそれがある。したがって、可能な限り小さなレーザパワーにてレーザ照射を行うことが好ましく、Si層突出部12Aとゲートメタル突出部7の重畳部7aにおける先端部分の隅部(図2(a)のレーザスポットRの位置)をレーザ照射することが好ましい。なお、レーザ照射位置が重畳部7aの先端部分の隅部以外の隅部(例えばレーザスポットR1の照射位置よりもソースバスライン2寄りの位置)では、ソースバスライン2に近づく分だけソースバスライン2への影響が問題になる。
このようにして、半導体層突出部12Aとゲートメタル突出部7とを短絡させることにより、絵素電極3には、ゲートバスライン1からのゲート信号に関らず、ソースバスライン2からのソース信号(表示信号)がそのまま直に入力されることになる。これにより、その欠陥絵素部は、完全な輝点でも黒点でもない表示状態になる。その結果、上記修正処理(メルト処理)が施された欠陥絵素部は、正常に作動している訳ではないものの、視覚上、欠陥として極めて判別しにくい中間的な表示状態になり、画面表示上、正常な絵素部といってよい状態になる。
このようにして、欠陥絵素を修復してアクティブマトリクス型液晶表示装置110を作製することができる。
ところが、上記点欠陥のレーザリペア(修正)作業において、レーザ照射サイズが大きい場合や、作業効率の向上のためにレーザパワーを増大させた場合には、半導体層突出部12Aとゲートメタル突出部7とを短絡させやすくなるものの、図4(b)に示すように、レーザ照射部以外の領域へのレーザ照射による影響部(影響範囲)が大きくなり、半導体層突出部12Aとゲートメタル突出部7の範囲以外にある素子類にも影響を及ぼす。
今回、点欠陥が発生した絵素部において、レーザリペア(修正)作業のメルト時の一例として説明しているメルト位置として、絵素電極3に接続される半導体層12の延在部への電圧供給を、TFT4からではなくソースバスライン2からするために、半導体層突出部12Aとゲートメタル突出部7との重畳部7aまたはそれを含む隅部に基板外側からレーザ照射を行っている。
レーザ照射場所については、各絵素部において同じであり、点欠陥が発生した絵素部において、今回であれば、半導体層突出部12Aとゲートメタル突出部7とをメルトさせるが、半導体層12の延在部(半導体層突出部12A)とソースバスライン2との間の絶縁膜を介した距離が遠いので、今回の実施評価では、ソースバスライン2からゲートメタル突出部7までコンタクトホール部2Aを使って引き出し、結果的には、そのゲートメタル突出部7と、その延在部から突出した半導体層突出部12Aとをメルトしている。
レーザスポットRの照射サイズ・形状については、短絡(メルト)したいゲートメタル突出部7と半導体層突出部12Aとの幅を考慮して決定する必要があり、今回の実施評価では例えば4.4μm×5.8μmの長方形状とした。また、レーザ照射強度については、メルト時は導体層を盛り上がらせるだけでよいため、後述するカット(切断)時よりは小さいパワーでレーザ照射すればよい。今回の実施評価では、メルト時のレーザ強度は、レーザ装置の強度目盛値(レーザ装置名 NTN製 NRS−09)で4とした。レーザ照射回数については、確実に導電性物質層(半導体層突出部12Aとゲートメタル突出部7)をメルトさせることができる回数が必要であり、今回の実施評価では1回とした。
今回の実施評価では、上記照射条件がメルト作業を成功させるための最適条件となったが、それでも周囲への悪影響を考慮する必要がある。このような悪影響の具体的な内容としては、図5および図6に示すようなリークによる不具合が考えられる。このリークによる不具合の発生を防ぐことが、レーザリペア作業にとって、さらに作業効率を向上させるために重要である。本発明の保護膜8がない場合と保護膜8がある場合について図5〜図7を参照して説明する。
図5および図6は、本発明の保護膜8がない場合に、レーザ照射によるメルト時に発生すると想定されるリークなどの不具合発生について説明するためのメルト前後の状態を示す要部断面図である。ここでは、説明を簡略化するために、配向膜17,42はその記載を省略している。
図5に示すように、ガラス基板10上に、ベースコート膜11〜透明電極である絵素電極3が形成されたTFT基板110Aと、透明電極である対向電極41やカラーフィルタ(CF;図示せず)が形成された対向基板110Bとが液晶層111を挟んで対向配置されている。ここで、点欠陥が検出されると、その絵素部において、ゲートメタル突出部7と半導体層突出部12Aとがガラス基板10の裏側からレーザ照射されてメルトされる(図5の○印部分参照)。
図6では、半導体層突出部12Aは、ガラス基板10の裏側からのレーザ照射によって盛り上がりや捲き上がりなどが起こり、ゲートメタル突出部7と共にメルトされて短絡される。このとき、半導体層突出部12Aの導体破片が飛び散って、ゲートメタル突出部7も盛り上がって、ソースバスライン2と絵素電極3とのリークやゲートメタル突出部7と絵素電極3とのリークなどが生じる原因となる。また、レーザ余剰パワーにより、絵素電極3やその上にある反射膜16(反射型表示モードの場合)もレーザ照射により盛り上がり、対向電極41との間にもリークが生じる原因になる。
図7は、本発明の保護膜8がある場合に、レーザ照射によるメルト時の状態について説明するための要部断面図である。
図7に示すように、レーザ照射部の位置に対応した上層側に保護膜8を設けることによって、半導体層突出部12Aの導体破片が上層に飛び散ることを未然に防止することができる。これにより、ソースバスライン2と絵素電極3とのリークやゲートメタル突出部7と絵素電極3とのリークなどを防止することができる。さらに、その保護膜8によってレーザ余剰パワーを吸収することができるため、絵素電極3およびその上にある反射膜16(反射型表示モードの場合)の盛り上がりを防止することができる。よって、絵素電極3と対向電極41とのリークを防止することができる。
保護膜8のソースメタルは、ソースバスライン2のパターンニング時にマスク形状を変更して、レーザ照射部の上層部に例えば4.4μm×5.8μmの長方形の大きさで追加配置できるように形成することができる。この追加ソースメタル層(保護膜8)の電位については、簡単な構造とするためには、例えばフローティング状態とすることが前提となるが、これをGND電位としたほうが好ましい場合(保護効果が向上する場合)には、保護膜8をGND電位に接続させることもできる。よって、保護膜8の電位は、保護効果に応じて規定すればよい。
保護膜8のサイズについては、基本的には重畳部7aのメルト部のレーザ照射サイズより少し大き目が標準と考えられるが、周囲のスペースの関係や不具合リークの発生率との関係を考慮して、最適なサイズにする必要があるため、保護膜8のサイズがレーザ照射サイズと同じであったり、より小さくなったり、少し大き目よりさらに大きくなったりしてもよく、保護膜8のサイズをレーザ照射サイズに合わせる必要はない。また、保護膜8の形状についても、長方形や正方形の他に丸や楕円形状でもよく、上記サイズの場合と同様に、レーザ照射形状に合わせる必要はない。
以上の保護膜8を設けることにより、レーザリペア作業のメルト時において、保護膜8の位置を目標(目印)としてレーザ照射を行うことができる。この保護膜8の配置位置は、画素部の構造から考えて、裏面から容易に探し出すことができる。これによって、パネル内部の構造にあまり詳しくないレーザリペア作業者にとっても、メルト位置を容易に確認することができるため、保護膜8をレーザ照射時の目標(目印)として、メルト位置を間違えることなく確実にレーザ照射することができる。
保護膜8の形状をレーザ照射部の形状と相似形(例えば長方形;図12参照)にすることにより、その保護膜8の形状の長方形の対角線の交点が、レーザ照射部の中央点となることにより、その保護膜8の形状がレーザ照射時の位置狙い合わせに役に立つ。このため、レーザリペア作業者は狙った位置に確実にレーザ照射することができる。よって、パネル照射作業にあまり詳しくないレーザリペア作業者にとっては、メルト照射位置合わせが容易に確認できることになり、メルト照射位置合わせを間違えることなく確実にレーザ照射することができる。このため、レーザリペア作業の作業効率が向上する。
図12は、図1の保護膜8,9の形状を示す図である。
図12に示すように、レーザ照射時の位置合わせにおいて、上述したように保護膜8の位置、形状、サイズを目安にして、レーザリペア作業者は、レーザ照射部の位置合わせ、レーザスポットR1の形状およびそのサイズを決定することができる。
例えば、保護膜8のサイズ・形状を、レーザリペア作業のメルト時において、レーザ照射部のサイズ・形状と同じサイズ・形状にした場合には、その保護膜8のサイズ・形状が、レーザ照射時のサイズ・形状と同じ為、保護膜8のサイズ・形状に合わせてレーザ照射サイズ・形状を設定でき、保護膜8のサイズ・形状に合わせてレーザ照射サイズの確認できることになる。よって、保護膜8のサイズ・形状をレーザ照射部のサイズ・形状と同じサイズ・形状にした場合には、決まったサイズ・形状で確実にレーザ照射することにさらに役に立つ。よって、総合的な内容として、パネル照射作業にあまり詳しくないレーザリペア作業者にとっては、メルト照射位置確認、メルト照射位置合わせ、メルト照射サイズ・形状設定が容易に確認できることになり、メルト照射位置確認、メルト照射位置合わせ、メルト照射サイズ・形状設定の間違いを起こさないことにも役立つ。このため、レーザリペア作業の作業効率が向上する。
このような保護膜8,9の配置位置、形状およびサイズについては、後述するリペア作業のカット時にも適用することができる。
以上では、レーザリペア作業のメルト作業の場合について具体的に説明したが、メルト時と同様に、レーザリペア作業のカット作業の場合についてもカット作業を実施するレーザ照射部の上側層部にソースメタルの保護膜9を追加配置することにより、前述したメルト作業の場合の作用効果と同様の作用効果が得られる。
図8は、図1(a)のTFT切断部分を示す平面図であり、図9は図8のB−B’線断面図である。図10は、参考例のTFT切断部分を示す平面図であり、図11は図10のB−B’線断面図である。
本実施形態1(図8および図9)と参考例(図10および図11)との違いは、図8および図9に示すように、TFT4のレーザ照射切断部において、半導体層12上方の層間膜14上にソースメタルからなる保護膜9が設けられていない点である。レーザ照射部(カット部)B1の上層部側に保護膜9をソースバスライン2と同じ金属層で形成する。
今回、レーザリペア作業のカット時の一例として説明するカット位置は、点欠陥の発生した絵素(画素)において、半導体層のドレイン部への電圧供給をTFT4からではなく、ソースバスライン2から直にするため、絵素電極3に接続された半導体層のドレイン部とTFT4とを切断するための位置であり、図8のカット部B1をレーザ照射によりカットする。このときには、既に、TFT基板110Aと対向基板110Bとは貼り合わされており、レーザ照射はガラス基板10の裏面から行われる。
レーザ照射場所については、各絵素部において同じであり、点欠陥が発生した絵素部において、その一例として、画素TFT部(デュアルゲート間)の半導体層12のドレイン領域を、今回の実施評価ではカットを行った。レーザ照射サイズ・形状については、カットしたいシリコン幅(半導体層12の幅)を考慮して決定する必要があり、今回の実施評価では8.8μm×4.2μmの長方形状で行った。
レーザ照射強さについては、カット時は、半導体層12を盛り上がらせるだけではなく、半導体層12を切断する必要があるので、メルト時よりも大きいパワーにてレーザ照射する必要があり、今回の実施評価ではレーザ強度5(レーザ装置の強度目盛値)で行った。また、レーザ照射回数については、確実にカットが実現できる回数が必要であり、今回の実施評価では3回で行った。
今回の実施評価において、これらの各条件がカット作業を成功させるための最適条件になるが、それでもカット部周囲への悪影響を考慮する必要がある。この悪影響の具体的な内容としては、まず、他の部材へのリーク系の不具合が考えられる。このリーク系の不具合の発生を防ぐことが、レーザリペア作業のカット時にとって、更に作業効率を上げるためには重要である。
また、以上の最適条件であるレーザサイズ、強さおよび回数にてレーザリペア作業を実施した場合において、この実施評価結果により、メルト時よりもカット時の方が、レーザサイズが大きくなり、レーザ強さが強くなり、レーザ照射回数が増える。このため、メルト時よりもカット時の方が、周囲への悪影響を考慮する必要性が大きくなる。
図13および図14は、本発明の保護膜9がない場合に、参考例として、レーザ照射によるカット時に発生すると想定されるリークなどの不具合発生について説明するためのカット前後の状態を示す要部断面図である。ここでは、説明を簡略化するために、配向膜17,42はその記載を省略している。
図13に示すように、ガラス基板10上に、ベースコート膜11〜透明な絵素電極3が順次積層されたTFT基板110Aと、透明な対向電極41やカラーフィルタ(CF)が形成された対向基板110Bとが間に液晶層111を挟んで対向配置されている。点欠陥が検出されると、その半導体層のカット部B1に、ガラス裏面側からレーザ照射して画素TFT部(デュアルゲート間)の半導体層12をカットする。
図14に示すように、そのガラス裏面側からのレーザ照射により、TFT4のドレイン領域(半導体層12)は、カット部で、盛り上がり、捲き上がりしつつカットされる。このとき、半導体層12の導体破片が飛び散って、半導体層12と絵素電極3とのリークやソースメタルと絵素電極3とのリークなどが生じる原因となる。さらに、レーザ余剰パワーが影響して、絵素電極3(反射膜16がある場合にはその上の反射膜16も)が盛り上がり、絵素電極3と対向電極41との間にもリークが生じる原因となる。
図15は、本発明の保護膜9がある場合に、レーザ照射によるカット時の状態について説明するための要部断面図である。
図15に示すように、層間膜14上に保護膜9がある場合には、保護膜9によって半導体層12の導体破片の周囲への飛び散りが防止され、レーザ余剰パワーが吸収されるので、絵素電極3(反射膜16がある場合にはその上の反射膜16も)の盛り上がりが防止されて、絵素電極3と対向電極41との間にもリークが防止される。
なお、本実施形態1では、保護膜8,9の材料として、ソースバスライン2のソースメタル(ソースSE膜)で構成することを前提に説明してきたが、プロセス条件や層間での各層の位置関係などにおいて、可能であるならば、ゲートメタル1(GE膜)で構成してもよい。また、標準プロセスにて使用していない材料などで保護膜8,9を構成してもよい。この場合には、プロセスの追加になるが、そのようにする必要がある(メリットがある)ならばよく、いずれにせよ実施可能である。したがって、本発明の保護膜8,9の材質としてはソースメタルやゲートメタルに限定する必要がない。
また、上記実施例1では、点欠陥を修正するためのレーザ照射部の上層側(背後部側)に、レーザ余剰パワー吸収および導体破片飛び散り防止用の保護膜8(メルト時)と、導体破片飛び散り防止および導体盛り上がり防止用の保護膜9(カット時)とを設けた場合について説明したが、本発明はこれに限らず、これらのいずれかの保護膜だけを用いていてもよく、これらの保護膜を三つ以上用いていてもよい。
(実施形態2)
本実施形態2では、点欠陥を修正するためのレーザ照射部の上層側(背後部側)に、導体破片飛び散り防止および導体盛り上がり防止用のスペーサ部(PS部)を設ける場合について説明する。
図16は、本実施形態2の液晶表示装置において液晶層を挟んで対向配置される一対の基板のうちの一方のTFT基板の基本単位毎の要部構成例を示す平面図であり、図17は図16のC−C’線断面図である。図18は、参考例のTFT切断部分を示す平面図であり、図19は図18のC−C’線断面図である。なお、図16および図18では、説明を簡単にするために絵素電極3の記載を省略している。
本実施形態2(図16および図17)と参考例(図18および図19)との違いは、図16および図17に示すように、TFT4のレーザ照射切断部(デュアルゲート間)において、半導体層12の上方の樹脂層15を壁状に所定高さだけ突出させた基板間隔保持用のスペーサ部81(PS部)が設けられている点である。
図16および図17に示すように、カット時のレーザ照射部C1の上層側(背後側)に導体破片飛び散り防止および導体盛り上がり防止用の第2の保護部材(スペーサ部材)としてのスペーサ部81(PS部)が設けられている。このPS部81は、TFT基板(アクティブマトリクス基板)において樹脂層15と一体的に形成され、最上層の表面から所定距離(基板間隔)だけ保持するべく突出している。
従来から、セル厚の精度を確保するためには、PS(仮称円筒状スペーサ)を使用する技術と、PB(仮称球状ビーズ)を使用する技術とが知られている。PBを使用する場合には、位置を固定せずに貼り合わせ時にPBを散布し、その大きさ(高さ)により、TFT基板と対向基板の貼り合わせ時の基板間隔(スペース;セル厚)が確保される。透過型液晶表示装置においては、このPBが用いられることが多い。一方、PSを使用する場合には、任意の位置にPSを固定して作製することにより、TFT基板と対向基板との貼り合わせ時の基板間隔(スペース;セル厚)が確保される。特に、最近では、透過型表示モードと反射型表示モードの二つのモードを有する半透過型液晶表示装置において、PSが用いられていることが多い。
レーザ照射部(TFT部付近が多い)は、透過部に配置するとその透過率がその領域分だけ減少してしまうので、反射部に配置すると、反射膜16の下側に位置するので、透過率には影響しない。このように、レーザ照射部は透過部よりも反射部に配置される方が好ましい場合が多く、大抵の場合、レーザ照射部は平面視反射部側に配置されている。これによって、PS部81の配置も反射部側となる。半透過型液晶表示装置の場合には、反射部は透過部に比べてセル厚を1/2とする必要があるので、図20および図21では、ガラス基板40上にCF層43(CF;カラーフィルタ)が設けられ、その上に、反射部のみCF(White)44が設けられ、さらにその上に透明な対向電極41が設けられている。このように、反射部のみ対向基板にCF(White)44を配置することにより、セル厚の調整が行われている。なお、遮光が必要なときは、BM(ブラックマトリクス)がガラス基板40上に存在することがあるが、ここではそのBMは省略している。図21では、反射部上にPS部81を形成するために、このCF44のサイズや形状を考慮する必要があるため、そのPS部81は、TFT基板と対向基板との貼り合わせ時にPBを散布するのではなく、予めTFT基板または対向基板に配置形成しておく必要がある。
TFT基板側でPS部81を形成する場合は、PS部81の材質は、通常、樹脂を用いても問題ないため、樹脂層15と同じ材料にて同時に作製(同じ材料にて共通化)することが可能である。この場合、樹脂層15の作製工程において、通常の樹脂層15の厚みに追加して、PS部81の配置位置についてはさらに樹脂層を追加形成してPS部81を作製することができる。
なお、PS部81の材質は樹脂に限らず、新たな工程が追加されても、特定の材質でPS部81を製作する必要がある場合には、その特定の材質でPS部81を作製しても問題はない。即ち、PS部81の材料は樹脂に限らない。その場合には、PS部81の作製プロセスが追加され、PS部81の作成する前に、透明電極3と反射膜16の工程がはいる場合もある(図17(b))。
また、PS部81が樹脂層15と同じ材料でも、透明電極3と反射膜16の工程が、PS部の作製する前にはいり、樹脂層の工程が2回に分かれる場合もある。(図17(b))。即ち、その2回の工程の間に透明電極3と反射膜16の工程がはいる。
さらに、PS部81が樹脂層15と違う樹脂材料でも問題はない。このときも工程は2回に分かれる。この場合にも、その2回の樹脂工程の間に透明電極3と反射膜16の工程がはいる。
PS部81が樹脂からなる場合、レーザリペア時、レーザ照射部の上層部側(背後側)にPS部81を配置できるように設計しておけば、PS部81がレーザ余剰パワーを吸収することはできないが、レーザ余剰パワーにより絵素電極3(反射膜がある場合には反射膜も)が盛り上がりそうな場合にも、PS部81がこれらの押さえとなって、その盛り上がりを防止することができる。また、絵素電極3(反射膜がある場合には反射膜も)の導電体片が飛び散りそうな場合においても、それの押さえとなってその飛び散りを防止することができる。これによって、レーザリペア作業時に、リークなどの不具合が発生することを防いで、レーザリペア作業のメルト時およびカット時において、さらに作業効率を向上させることができる。
因みに、透明な絵素電極3の上層側には導体(アルミニウム)からなる反射膜があり、レーザ余剰パワーは透明な絵素電極3にはあまり悪影響を及ぼしにくいが、反射膜16(反射電極)はレーザ余剰パワーを吸収するので、反射膜16には悪影響を及ぼす。
図22は、本発明のPS部が設けられていない場合の透過型の対向基板であるCF基板の要部断面図であり、図23は、本発明のPS部が設けられている場合の透過型の対向基板であるCF基板の要部断面図である。
図22においては、対向基板であるCF基板において、ガラス基板40上にCF層43が設けられ、この上に透明な対向電極41が設けられている。
図23においては、対向基板であるCF基板において、ガラス基板40上にCF層43が設けられ、この上に透明な対向電極41が設けられ、さらにこの上にPS部81が設けられている。
このCF基板の製造方法について説明すると、まず、0.5mmの厚さのガラス基板40上にCF層43の載せ、この上に透明な対向電極41をスパッタリング法により100nmの膜厚に積層し、これを所定の形状にパターンニングする。このCF基板とTFT基板とを張り合わせプロセスは、CF基板の絵素電極3およびTFT基板の対向電極上にそれぞれ印刷された各配向膜(PI)にラビング処理をそれぞれ施し、両基板を対向させて張り合わせ、その間に液晶層111を封止する。
図24は、本発明のPS部81を形成した場合のメルト後の状態を示す要部断面図であり、図25は、本発明のPS部81を形成した場合のカット後の状態を示す要部断面図である。
図24に示すように、短絡(メルト)させるためのレーザ照射位置に対するレーザ照射時に、レーザ照射部の上層側にPS部81を設けたので、レーザ余剰パワーでの絵素電極3およびその上にある反射膜16の盛り上がりが防止される。これは、メルト処理が行われる短絡部分(レーザ照射部)の上層側(背後側)にPS部81を配置させる場合である。
図25に示すように、切断(カット)させるためのレーザ照射位置に対するレーザ照射時に、レーザ照射部の上層側にPS部81を設けたので、レーザ余剰パワーでの絵素電極3およびその上にある反射膜16の盛り上がりおよび導体片の飛び散りが防止される。
これによって、レーザリペア作業時に発生するリーク系の不具合の発生を防止することができ、レーザリペア作業時のメルト時、カット時にとって、更に作業効率を上げることができる。
本実施形態2において、PS部81の形状とサイズについては、通常は円筒形の形状であり、サイズは直径9μm程度である。このPS部81のサイズがあまり小さいと、PS部81の形成時の作成が困難であり、セル厚の精度を確保するときに、形状が変化してしまう心配がある。よって、PS部81のサイズは、レーザ照射サイズよりも基本的には大きいため、そのリーク防止機能は十分に果たすことができる。
(実施形態3)
上記実施形態2では、PS部81をTFT基板側に形成したが、本実施形態3では、その他の事例として、PS部82として対向基板側に形成する場合について更に説明する。
図26および図27はそれぞれ、本実施形態3の液晶表示装置の各例において、TFT基板と対向基板とを貼りあわせた状態について、図18のC−C’線部分に相当する部分の断面図である。
図26および図27に示すように、カット時のレーザ照射部(カットC1)の上層側にPS部82が設けられている。このPS部82は、対向基板(CF基板)側に設けられている。
PS部82を対向基板側に設ける場合には、例えばPS部82の材質が樹脂ならば、対向基板を作製する工程において、樹脂層を形成する工程が追加される。その追加工程は、透明電極である対向電極41を形成する工程の前工程(図26;PS部82の所には対向電極41がない)または後工程(図27;PS部82の所にも対向電極41がある)において行われる。
どちらの工程順序を採用するかについては、設計時にPS部82の材質やコスト、日程などを考慮して総合的に判断して決定する必要がある。
PS部82が樹脂層からなる場合、上記実施形態2の場合と同様に、レーザリペア時のレーザ照射部の上層側(背後側)にPS部82を配置しておけば、PS部82はレーザ余剰パワーを吸収することはできないが、レーザ余剰パワーにより絵素電極3が盛り上がりそうな場合にも、その押さえとなって、盛り上がりを防止することができる。これによって、レーザリペア作業時に、リークなどの不具合が発生することを防いで、レーザリペア作業のメルト時およびカット時において、さらに作業効率を向上させることができる。このPS部82の材料についても、樹脂に限られず、プロセスは追加されるが、必要に応じて他の材料でPS部を作製することができる。
(実施形態4)
レーザリペア作業において、メルト処理とカット処理の両方の作業を実施して、絵素部の点欠陥を修復する場合には、メルト処理よりもカット処理を先に行う方が処理が効率的になる。
本来の絵素部の点欠陥の修復という意味では、メルト処理とカット処理の両方の作業を一連の作業として行い、両方の処理を最後まで行ってから、レーザリペア作業が成功したかということを確認する。即ち、絵素部の点欠陥が問題ないというレベルになっているかどうかということを確認することが普通であるが、この場合には、両方の作業が成功していないと意味がない。
したがって、どちらかの作業(メルト処理またはカット処理)のみをした時点で、まず、今、実施した方の作業の成功だけを先に確認できれば、作業効率がよいはずである。仮に、その作業が失敗していれば、その片方の作業が終了した時点でその作業は終了できるからである。どちらの処理を先にするかということについてはメルト処理またはカット処理の作業の内容から、カット処理の方がレーザ強度は強く、レーザ照射回数も多いということで、失敗する確率が高くなる。また、処理が成功しているかどうかの確認についても、簡易的ではあるが、目視のみによるチェックが可能であることから、カット処理をメルト処理よりも先に行うべきである。カット処理が成功したかどうかを確認することは、半導体層などのレーザ照射部が切断されているかどうかを確認するので、基板裏面から光学的な目視により物理的に部材が離間しているかどうかを確認することができる。これに対して、メルト処理の場合の確認は、層間のショートであるから、層間が電気的に接続(短絡)されているかどうかを目視にて確認することは困難である。
よって、メルト処理とカット処理の両方の作業を実施する場合には、レーザリペア作業の順番については、成功率が低いカット処理が終わってから、確認に時間がかかるメルト処理を行う。これによって、作業効率が向上する。
(実施形態5)
上記実施例1〜4では、半導体シリコン(Si)層の上層側に制御電極としてのゲート電極(ゲート金属層;ゲートメタル)が配置されているトップゲート構造について説明したが、本実施形態5では、半導体シリコン(Si)層の下層側に制御電極としてのゲート電極(ゲート金属層;ゲートメタル)が配置されているボトムゲート構造においても、本発明は適用可能であり、レーザ照射部の上層側に保護部材としての保護膜8,9やPS部81,82を形成することができる。
図28は、ボトムゲート構造のアクティブマトリクス型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のTFT側基板の構成例を示す平面図であり、図29は図28のY−Y’線部分の断面図であり、図30は図28のX−X’線部分の断面図であり、図31は図28のA−A’線部分の断面図である。
図28〜図31に示すように、ボトムゲート構造のアクティブマトリクス型液晶表示装置は、ゲートバスライン1、付加容量バスライン5およびゲートメタル突出部7Bを構成するゲート金属層の上にゲート絶縁膜13を介してドレイン領域および半導体層(Si層)突出部12Aを構成する半導体層12が設けられている。それ以外は、図1に示すアクティブマトリクス型液晶表示装置の構成と同様である。
図28〜図31に示すアクティブマトリクス型液晶表示装置においても、ゲートメタル突出部7Bおよび半導体層突出部12Aとの重畳部にレーザ照射を行ってゲート絶縁膜13を破壊させ、ゲートメタル突出部7Bおよび半導体層突出部12Aを短絡させることにより、欠陥絵素を修正することが可能である。
また、レーザ照射部の上層側に保護膜8Aを設けることにより、レーザリペア時のメルト作業時に、レーザ余剰パワーによる導体の盛り上がりや導体破片飛び散りを防止して、レーザ修正作業の効率を向上させることができる。
また、レーザ照射部の上層側にPS部81,82を設けることにより、レーザリペア時のカット作業時に、導体破片の飛び散りや導体の盛り上がりを防止して、レーザ修正作業の効率を向上させることができる。
なお、上記実施形態1〜5では、表示装置として、表示媒体として液晶を用いた液晶表示装置について説明したが、これに限らず、EL発光層やプラズマ発光体を用いた表示装置についても適用可能である。また、上記実施形態1〜5では、スイッチング素子として薄膜トランジスタ(TFT4)を用いたアクティブ型液晶表示装置について説明したが、これに限らず、MIM素子やダイオード素子、MOSトランジスタなどを用いた液晶表示装置などの各種の表示装置についても適用可能である。
また、上記実施形態1〜5では、第1の突出部および第2の突出部の重畳部を含む隅部にYAGレーザ光を照射し第1の突出部および第2の突出部を短絡させるように構成したが、これに限らず、YAGレーザ光以外のレーザ光(レーザビーム)などの熱エネルギーを照射して第1の突出部および第2の突出部を短絡させることもできる。
さらに、上記実施形態1〜5では、レーザ照射部の材質については特に説明しなかったが、半導体層の他、導電性物質層として、窒化タンタルおよびタングステンの積層構造、Ta、W、Ti、Mo、AlおよびCuなどの金属材料、またはこれらの金属元素を主成分とする合金材料または化合物材料を用いてもよい。要は、短絡(メルト)および電気的接続に対して相性がよく、効率的かつ確実に短絡および電気的接続し安いもの、またはカットしやすいものであればよい。
さらに、上記実施形態1〜5では、保護部材として金属層で構成された保護膜8,9およびPS部81,82のレーザ照射部側の面は、平坦であったが、これに限らず、下に凹形状(下方向に開いた断面コ字状)であってもよい。保護膜8,9は、エネルギーを吸収可能とする着色した樹脂層であってもよい。着色した樹脂層は層間膜14の内部に埋め込むように構成してもよい。
さらに、上記実施形態1、4,5では、保護部材として金属層で構成された保護膜8,9の形状が平面視で正方形または長方形の四角形で構成したが、これに限らず、四角形以外の三角形、五角形および六角形などの目印として有効な形状の多角形であってもよく、また、目印として有効な形状の円形、楕円形および十字形などであってもよい。この保護部材としての保護膜は、レーザ照射位置を位置決め(レーザ照射位置合わせ)するための目印(目安)として用いられる。また、保護部材として金属層で構成された保護膜8,9の平面視サイズがレーザ照射スポットと同じ形状でレーザ照射スポットのサイズよりも大ききかまたは同じ大きさとしてもよい。要は、保護膜8,9の平面視サイズがレーザ照射スポットの基準サイズになっていれば、容易にレーザ照射スポットのサイズを合わせたり確認したりすることができる。
例えば液晶テレビジョンやコンピュータ端末表示装置など画像表示装置の分野において、製造工程が煩雑にならず、絵素欠陥の修復をより確実に行うことができて、製造歩留まりの向上を図ることができる。
(a)は、本発明のアクティブ型液晶表示装置の実施形態1において、液晶層を間に挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板の構成例を示す平面図であり、(b)は(a)のA−A’線部分の断面図である。 図1(a)の矢印Zで示す○で囲んだ本発明の要部の拡大図であって、(a)は欠陥修正時のレーザ照射位置としてレーザスポットRが隅部に照射される場合を示す図、(b)は欠陥修正時のレーザ照射位置としてレーザスポットRが重畳部中央に照射される場合を示す図である。 (a)は、図1のB−B’線断面図であり、(b)は、図1のY−Y’線断面図である。 (a)はレーザ照射による影響部S1を示す図であり、(b)は、(a)のレーザ照射による影響部S1に対して、レーザスポットRを同一の大きさにして、レーザパワーのみを増大させた場合のレーザ照射による影響部S2を示す図である。 本発明の保護膜がない場合に、レーザ照射によるメルト時に発生すると想定されるリークなどの不具合発生について説明するためのメルト前の状態を示す要部断面図である。 本発明の保護膜がない場合に、レーザ照射によるメルト時に発生すると想定されるリークなどの不具合発生について説明するためのメルト後の状態を示す要部断面図である。 本発明の保護膜がある場合に、レーザ照射によるメルト時の状態について説明するための要部断面図である。 図1(a)のTFT切断部分を示す平面図である。 図8のB−B’線断面図である。 参考例のTFT切断部分を示す平面図である。 図10のB−B’線断面図である。 図1の保護膜の形状を示す図である。 本発明の保護膜がない場合に、参考例として、レーザ照射によるカット時に発生すると想定されるリークなどの不具合発生について説明するためのカット前の状態を示す要部断面図である。 本発明の保護膜がない場合に、参考例として、レーザ照射によるカット時に発生すると想定されるリークなどの不具合発生について説明するためのカット後の状態を示す要部断面図である。 本発明の保護膜がある場合に、レーザ照射によるカット時の状態について説明するための要部断面図である。 本実施形態2の液晶表示装置において液晶層を挟んで対向配置される一対の基板のうちの一方のTFT基板の基本単位毎の要部構成例を示す平面図である。 図16のC−C’線断面図である。 参考例のTFT切断部分を示す平面図である。 図18のC−C’線断面図である。 本発明のPS部が設けられていない場合の半透過型の対向基板であるCF基板の要部断面図である。 本発明のPS部が設けられている場合の半透過型の対向基板であるCF基板の要部断面図である。 本発明のPS部が設けられていない場合の透過型の対向基板であるCF基板の要部断面図である。 本発明のPS部が設けられている場合の透過型の対向基板であるCF基板の要部断面図である。 本発明のPS部を形成した場合のメルト後の状態を示す要部断面図である。 本発明のPS部を形成した場合のカット後の状態を示す要部断面図である。 本実施形態3の液晶表示装置の一例において、TFT基板と対向基板とを貼りあわせた状態について、図18のC−C’線部分に相当する部分の断面図である。 本実施形態3の液晶表示装置の他の一例において、TFT基板と対向基板とを貼りあわせた状態について、図18のC−C’線部分に相当する部分の断面図である。 本発明のアクティブ型液晶表示装置の実施形態5(ボトムゲート構造)において、液晶層を挟んで対向配置される一対の基板のうちの一方のTFT側基板の構成例を示す平面図である。 図28のY−Y’線部分の断面図である。 図28のX−X’線部分の断面図である。 図28のA−A’線部分の断面図である。 (a)は、従来のアクティブ型液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうちの一方のアクティブマトリクス基板における基本単位の構成例を示す平面図であり、(b)は(a)のX−X’線部分の断面図であり、(c)は(a)のY−Y’線部分の断面図である。 他の従来の液晶表示装置において、一方のアクティブ基板(TFT基板)の概略構成を示す平面図である。
符号の説明
1 ゲートバスライン
1a ゲート領域
2 ソースバスライン
2A コンタクトホール部
3 絵素電極(透明電極)
4 TFT
5 付加容量バスライン(ゲートメタル)
5A ゲートメタル
6 ソースメタル
6A コンタクトホール
7,7B ゲートメタル突出部
8,8A,9,9A ソースメタル(保護膜)
10 ガラス基板
11 ベースコート膜
12 半導体層
12a チャネル領域
12b N−層(LDD領域)
12c N+層(ソース領域、ドレイン領域)
13 ゲート絶縁膜
14 層間膜
15 樹脂層
16 反射膜
17,42 配向膜(PI)
40 ガラス基板
41 対向電極
43 CF(RED、GREEN、BLUE)
44 CF(WHITE)
81,82 PS部
110 液晶表示装置
110A アクティブマトリクス基板(TFT基板)
110B 対向基板(CF基板)
111 液晶層

Claims (33)

  1. 二次元状に複数配列された複数の絵素部に欠陥絵素部が存在する場合に、該欠陥絵素部の点欠陥をエネルギー照射により修復可能に構成したアクティブ基板において、
    点欠陥を修正するためのエネルギー照射部の背後側に、エネルギー余剰パワー吸収および導体破片飛び散り防止用の第1の保護部材と、導体破片飛び散り防止および導体盛り上がり防止用の第2の保護部材のうちいずれかが設けられているアクティブ基板。
  2. 二次元状に複数配列された複数の絵素部に欠陥絵素部が存在する場合に、該欠陥絵素部の点欠陥をエネルギー照射により修復可能に構成したアクティブ基板において、
    点欠陥を修正するための複数のエネルギー照射部の各背後側にそれぞれ、エネルギー余剰パワー吸収および導体破片飛び散り防止用の第1の保護部材と、導体破片飛び散り防止および導体盛り上がり防止用の第2の保護部材のうちいずれかがそれぞれ設けられているアクティブ基板。
  3. 前記絵素部は、信号配線が一方駆動領域に接続されたスイッチング素子と、該スイッチング素子の他方駆動領域に接続された絵素電極とを有する請求項1または2に記載のアクティブ基板。
  4. 走査配線が平行に複数設けられ、前記信号配線が該複数の走査配線と交叉するように平行に複数設けられ、両配線の交叉部毎に前記絵素電極がそれぞれマトリクス状に配設され、該走査配線が前記スイッチング素子の制御領域に接続されている請求項3に記載のアクティブ基板。
  5. 前記エネルギー照射部は、メルト部であり、前記スイッチング素子の他方駆動領域を構成する半導体層または該半導体層に接続された導電性物質層からなる第1層と、前記信号配線に接続された導電性物質層または半導体層からなる第2層とが間に絶縁膜を挟んで、エネルギー付与により短絡可能なように一部重畳されている請求項3に記載のアクティブ基板。
  6. 前記第1層は、前記スイッチング素子の他方駆動領域から突出した第1の突出部であり、前記第2層は、前記信号配線とコンタクトホール部を介して接続され、該信号配線から該第1の突出部側に一部重畳するように突出した第2の突出部である請求項5に記載のアクティブ基板。
  7. 前記第1の突出部と第2の突出部とはそれぞれ、その重畳部よりもさらに所定量だけ互いにそれぞれ突出している請求項6に記載のアクティブ基板。
  8. 前記エネルギー照射部は、カット部であり、前記スイッチング素子から前記絵素電極までにある半導体層の一部である請求項3に記載のアクティブ基板。
  9. 前記第1の保護部材は、前記エネルギー余剰パワー吸収および導体破片飛び散り防止用の保護膜である請求項1または2に記載のアクティブ基板。
  10. 前記第2の保護部材は、前記導体破片飛び散り防止および導体盛り上がり防止用の保護膜である請求項1または2に記載のアクティブ基板。
  11. 前記保護膜は、前記エネルギー照射部の上層側であって、前記絵素部毎に設けられた絵素電極の下層側に配設されている請求項9または10に記載のアクティブ基板。
  12. 前記保護膜は、前記エネルギー照射部側の面が、該エネルギー照射部側に開く凹形状に構成されている請求項9または10に記載のアクティブ基板。
  13. 前記第2の保護部材は、前記導体破片飛び散り防止および導体盛り上がり防止用のスペーサ部材であって、最上層から所定距離だけ突出している請求項1または2に記載のアクティブ基板。
  14. 前記第2の保護部材は、前記導体破片飛び散り防止および導体盛り上がり防止用の保護膜と、前記導体破片飛び散り防止および導体盛り上がり防止用のスペーサ部材とからなり、該スペーサ部材は最上層から所定距離だけ突出している請求項2に記載のアクティブ基板。
  15. 前記スイッチング素子は、薄膜トランジスタ素子、MIM素子、MOSトランジスタ素子およびダイオードのいずれかである請求項3に記載のアクティブ基板。
  16. 前記薄膜トランジスタ素子は、半導体層として多結晶シリコン層を用いた多結晶シリコン薄膜トランジスタである請求項15に記載のアクティブ基板。
  17. 前記薄膜トランジスタ素子は、チャネル層の上層側に絶縁層を介して制御領域が設けられたトップゲート構造である請求項15に記載のアクティブ基板。
  18. 前記薄膜トランジスタ素子は、チャネル層の下層側に絶縁層を介して制御領域が設けられたボトムゲート構造である請求項15に記載のアクティブ基板。
  19. 前記保護膜は、前記走査配線または信号配線と同じ金属層からなる請求項9または10に記載のアクティブ基板。
  20. 前記保護膜は、着色樹脂層からなる請求項9または10に記載のアクティブ基板。
  21. 前記保護膜の形状は、平面視で正方形、長方形、円形、楕円形、多角形および十字形のいずれかである請求項9または10に記載のアクティブ基板。
  22. 前記保護膜の平面視サイズは、前記エネルギー照射として、レーザ照射スポットの基準サイズになっている請求項9または10に記載のアクティブ基板。
  23. 請求項1〜22のいずれかに記載のアクティブ基板と、該アクティブ基板との間に表示媒体を挟んで該アクティブ基板に対向配置され、該アクティブ基板の複数の絵素電極に対向する対向電極が設けられた対向基板とを有し、該絵素電極と対向電極間に印加される表示信号により該表示媒体を駆動して画面表示可能とする表示装置。
  24. 前記複数の絵素部の少なくともいずれかが欠陥絵素部の場合に、該欠陥絵素部のエネルギー照射部にエネルギー照射が為されてメルト処理およびカット処理の少なくともいずれかが為されている請求項23に記載の表示装置。
  25. 前記表示媒体は、液晶、EL発光層およびプラズマ発光体のいずれかである請求項23に記載の表示装置。
  26. 前記第2の保護部材として、導体破片飛び散り防止および導体盛り上がり防止用のスペーサ部材が、前記アクティブ基板および対向基板のいずれかに設けられている請求項23に記載の表示装置。
  27. 透過型、反射型、透過と反射の二つのモードを有する半透過型のいずれかで表示が行われる請求項23に記載の表示装置。
  28. 請求項23に記載の表示装置の絵素電極と対向電極間に、前記走査配線および信号配線から所定の信号を印加して前記絵素部の点欠陥を検出する欠陥検出工程と、
    該点欠陥が検出された欠陥絵素部のエネルギー照射部に対して、基板外側からエネルギー照射を行ってメルト処理およびカット処理の少なくともいずれかを行うエネルギー照射工程とを有する表示装置の製造方法。
  29. 前記エネルギー照射工程において、前記第1の突出部と第2の突出部との重畳部から更に互いに突出した両突出部分および該重畳部を含む隅部にエネルギー照射を行う請求項28に記載の表示装置の製造方法。
  30. 前記エネルギーとしてレーザ光を用いる請求項28または29に記載の表示装置の製造方法。
  31. 前記保護部材は、レーザ照射位置を位置決めするための目印として用いられる請求項30に記載の表示装置の製造方法。
  32. 前記保護部材としての保護膜の平面視サイズは、レーザ照射スポットの基準サイズを確認するための目印として用いられる請求項30に記載の表示装置の製造方法。
  33. 前記メルト処理およびカット処理の両方の処理がある場合には、該メルト処理よりも該カット処理を先に実施する請求項28に記載の表示装置の製造方法。
JP2003320462A 2003-09-11 2003-09-11 アクティブ基板、表示装置およびその製造方法 Expired - Fee Related JP4011002B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003320462A JP4011002B2 (ja) 2003-09-11 2003-09-11 アクティブ基板、表示装置およびその製造方法
US10/937,402 US7242442B2 (en) 2003-09-11 2004-09-10 Active matrix substrate, display apparatus, and method for producing the same
TW093127539A TWI306978B (en) 2003-09-11 2004-09-10 Active matrix substrate, display apparatus, and method for producing the same
KR1020040072649A KR100665602B1 (ko) 2003-09-11 2004-09-10 액티브 매트릭스 기판, 표시 장치, 및 그의 제조 방법
CNB2004100903052A CN100374942C (zh) 2003-09-11 2004-09-13 有源矩阵基板和显示设备及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003320462A JP4011002B2 (ja) 2003-09-11 2003-09-11 アクティブ基板、表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005091391A true JP2005091391A (ja) 2005-04-07
JP4011002B2 JP4011002B2 (ja) 2007-11-21

Family

ID=34452406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320462A Expired - Fee Related JP4011002B2 (ja) 2003-09-11 2003-09-11 アクティブ基板、表示装置およびその製造方法

Country Status (5)

Country Link
US (1) US7242442B2 (ja)
JP (1) JP4011002B2 (ja)
KR (1) KR100665602B1 (ja)
CN (1) CN100374942C (ja)
TW (1) TWI306978B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279616A (ja) * 2006-04-12 2007-10-25 Sony Corp 駆動基板の製造方法および駆動基板
JP2010281972A (ja) * 2009-06-03 2010-12-16 Toshiba Mobile Display Co Ltd 液晶表示装置
WO2015071989A1 (ja) * 2013-11-14 2015-05-21 堺ディスプレイプロダクト株式会社 回路基板及び表示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282001B (en) * 2003-09-19 2007-06-01 Sharp Kk Active substrate, display apparatus and method for producing display apparatus
JP2005252228A (ja) * 2004-02-05 2005-09-15 Sharp Corp 表示装置及びその製造方法
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006330469A (ja) * 2005-05-27 2006-12-07 Fujifilm Holdings Corp 有機エレクトロルミネッセンス表示装置
TWI280666B (en) * 2005-08-24 2007-05-01 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and repairing method thereof
WO2007034622A1 (ja) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha 液晶表示装置
JP4678291B2 (ja) * 2005-11-29 2011-04-27 三菱電機株式会社 表示装置及び表示装置の修復方法
KR101209809B1 (ko) * 2006-03-08 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP4057037B2 (ja) * 2006-04-21 2008-03-05 シャープ株式会社 欠陥修復装置、欠陥修復方法、プログラム及びコンピュータ読み取り可能な記録媒体
TWI337273B (en) * 2006-06-19 2011-02-11 Au Optronics Corp Repair structrue and active device array substrate
CN100454556C (zh) * 2006-07-05 2009-01-21 友达光电股份有限公司 修补结构与主动元件阵列基板
US8592262B2 (en) * 2006-11-16 2013-11-26 Au Optronics Corporation Residue isolation process in TFT LCD fabrication
US7649580B2 (en) * 2007-01-11 2010-01-19 Hannstar Display Corp. Liquid crystal display panel and repairing method thereof
CN101706636B (zh) * 2007-07-05 2011-06-29 瀚宇彩晶股份有限公司 液晶显示面板与其修补方法
CN100501507C (zh) * 2007-07-09 2009-06-17 昆山龙腾光电有限公司 液晶显示面板及其制造方法和包含其的装置
CN101369079B (zh) * 2007-08-15 2013-12-11 群创光电股份有限公司 液晶显示面板以及应用此液晶显示面板的液晶显示器
US20120012854A1 (en) * 2009-04-10 2012-01-19 Toshihiro Kaneko Active matrix substrate, display panel, display device, and laser irradiation method
CN103293794B (zh) * 2012-02-22 2015-10-21 上海中航光电子有限公司 一种薄膜晶体管液晶显示装置及其修复方法
US20160048066A1 (en) * 2013-08-07 2016-02-18 Sakai Display Products Corporation Method for Manufacturing Display Panel and Display Panel
EP3155556B1 (en) * 2014-06-10 2019-12-18 Sicpa Holding SA Substrate with a fragmented marking thereon
KR102359100B1 (ko) * 2014-12-12 2022-02-07 엘지디스플레이 주식회사 유기전계 발광소자
CN106339144B (zh) * 2016-09-09 2018-01-30 京东方科技集团股份有限公司 激光触控面板、显示设备、显示系统和激光触控方法
WO2020112340A1 (en) * 2018-11-26 2020-06-04 Corning Incorporated Methods for forming patterned insulating layers on conductive layers and devices manufactured using such methods
CN114578595A (zh) * 2022-03-11 2022-06-03 Tcl华星光电技术有限公司 液晶显示面板和显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168652A (ja) * 1983-03-16 1984-09-22 Hitachi Ltd 素子修正方法及びその装置
US5076666A (en) * 1988-12-06 1991-12-31 Sharp Kabushiki Kaisha Active matrix display apparatus with drain electrode extensions
JP2630663B2 (ja) * 1990-03-09 1997-07-16 セイコー電子工業株式会社 電気光学装置
JPH055895A (ja) 1991-06-21 1993-01-14 Sharp Corp アクテイブマトリクス表示装置
WO1993011455A1 (en) * 1991-11-29 1993-06-10 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
JP3272028B2 (ja) * 1992-05-13 2002-04-08 株式会社東芝 電子回路
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
JP3224942B2 (ja) * 1994-06-28 2001-11-05 株式会社東芝 液晶表示装置の輝点欠陥修正方法、その輝点欠陥修正装置及び液晶表示装置の製造方法
JP3105408B2 (ja) * 1994-10-19 2000-10-30 シャープ株式会社 液晶表示素子
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
US5748268A (en) * 1995-03-30 1998-05-05 Kaiser Aerospace & Electronics Co. Quasi-tiled active matrix display
TW300341B (ja) * 1995-05-30 1997-03-11 Advanced Display Kk
JP2842426B2 (ja) * 1997-01-28 1999-01-06 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP3076030B2 (ja) 1998-07-14 2000-08-14 東芝電子エンジニアリング株式会社 アクティブマトリクス型液晶表示装置
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
JP3525058B2 (ja) 1998-09-04 2004-05-10 シャープ株式会社 液晶表示装置
JP2000292808A (ja) 1999-04-06 2000-10-20 Toshiba Corp 半導体装置
JP2000331782A (ja) * 1999-05-19 2000-11-30 Pioneer Electronic Corp 有機el素子及びその修理方法
JP3840010B2 (ja) * 1999-10-19 2006-11-01 東北パイオニア株式会社 発光ディスプレイの製造方法
JP3469143B2 (ja) * 1999-11-02 2003-11-25 シャープ株式会社 アクティブマトリクス基板及びそれを備えた二次元画像検出器
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
US6542205B2 (en) * 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4282219B2 (ja) * 2000-11-28 2009-06-17 三洋電機株式会社 画素暗点化方法
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3705156B2 (ja) * 2001-06-04 2005-10-12 株式会社日立製作所 平面ディスプレイパネルの配線欠陥修正方法
JP2003216062A (ja) * 2002-01-18 2003-07-30 Sharp Corp 表示装置
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279616A (ja) * 2006-04-12 2007-10-25 Sony Corp 駆動基板の製造方法および駆動基板
JP2010281972A (ja) * 2009-06-03 2010-12-16 Toshiba Mobile Display Co Ltd 液晶表示装置
WO2015071989A1 (ja) * 2013-11-14 2015-05-21 堺ディスプレイプロダクト株式会社 回路基板及び表示装置
CN105745698A (zh) * 2013-11-14 2016-07-06 堺显示器制品株式会社 电路基板和显示装置
US10031388B2 (en) 2013-11-14 2018-07-24 Sakai Display Products Corporation Circuit board and display apparatus
CN105745698B (zh) * 2013-11-14 2019-06-18 堺显示器制品株式会社 电路基板和显示装置

Also Published As

Publication number Publication date
US20050116915A1 (en) 2005-06-02
CN100374942C (zh) 2008-03-12
KR100665602B1 (ko) 2007-01-10
JP4011002B2 (ja) 2007-11-21
TWI306978B (en) 2009-03-01
TW200519502A (en) 2005-06-16
US7242442B2 (en) 2007-07-10
CN1598679A (zh) 2005-03-23
KR20050027077A (ko) 2005-03-17

Similar Documents

Publication Publication Date Title
JP4011002B2 (ja) アクティブ基板、表示装置およびその製造方法
US7330222B2 (en) Display device and method for fabricating the same
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
US20080049155A1 (en) Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof
JP2669954B2 (ja) アクティブマトリクス表示装置
JP6629441B2 (ja) 液晶表示装置
CN105974705B (zh) 阵列基板、其制作方法、修复方法、显示面板及显示装置
KR100866941B1 (ko) 액정표시장치 및 그 결함화소 수복방법
EP0380265B1 (en) A method of manufacturing active matrix display apparatuses
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
JP4004050B2 (ja) アクティブ基板、表示装置およびその製造方法
JP3973223B2 (ja) アクティブ基板、表示装置およびその製造方法
JP2000292808A (ja) 半導体装置
US7436477B2 (en) Active substrate, display apparatus and method for producing display apparatus
JPH0786617B2 (ja) アクティブマトリクス表示装置
JP2009151098A (ja) 平面表示装置、アレイ基板及びその製造方法
KR20090099281A (ko) 박막 트랜지스터 기판 및 이의 리페어 방법
JP2004109512A (ja) 液晶表示装置及びその製造方法
JPH0324524A (ja) アクティブマトリクス表示装置
JP2716108B2 (ja) アクティブマトリクス表示装置の線欠陥修正方法
JP2000075319A (ja) アクティブマトリクス基板の欠陥修正方法、製造方法及び欠陥修正装置
JP4455704B2 (ja) 液晶表示装置及び画素欠陥修復方法
JP2760459B2 (ja) アクティブマトリクス型基板
JPH0317614A (ja) アクティブマトリクス表示装置の製造方法
JPH06289426A (ja) アクティブマトリクス表示装置の修正方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees