KR102359100B1 - 유기전계 발광소자 - Google Patents

Abstract

본 발명은, 리페어(repair) 시 레이저 빔 조사에 의한 금속층의 전이(migration)에 의한 전극간, 배선간 혹은 전극과 배선간의 쇼트 불량을 억제할 수 있는 유기전계 발광소자 및 이의 리페어 방법에 관한 것으로, 다수의 화소영역이 정의된 기판과, 상기 화소영역 경계 또는 상기 화소영역 내에 구비된 다수의 배선과, 상기 기판 상의 각 화소영역 내에 구비되며, 반도체층을 사이에 두고 게이트 절연막과 층간절연막이 위치한 것을 특징으로 하는 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와, 상기 다수의 박막트랜지스터 위로 구비된 보호막과, 상기 보호막 위로 구비된 평탄화층과, 상기 평탄화층 위로 구비된 유기전계 발광 다이오드와, 상기 박막트랜지스터를 이루는 구성요소 중 금속물질로 이루어진 어느 하나의 전극 또는 상기 다수의 배선 중 어느 하나와 중첩하며 아일랜드 형태로 플로팅되어 구비된 크랙 억제 패턴을 포함하는 유기전계 발광소자를 제공한다.

Description

유기전계 발광소자{Organic electro luminescent device}

본 발명은 유기전계 발광소자(organic electro luminescent device)에 관한 것이며, 특히 리페어(repair) 시 레이저 빔 조사에 의한 금속층의 전이(migration)에 의한 전극간, 배선간 혹은 전극과 배선간의 쇼트 불량을 억제할 수 있는 유기전계 발광소자 및 이의 리페어 방법에 관한 것이다.

평판 디스플레이(FPD ; Flat Panel Display)중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다.

또한, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.

따라서 전술한 바와 같은 장점을 갖는 유기전계 발광소자는 최근에는 TV, 모니터, 핸드폰 등 다양한 IT기기에 이용되고 있다.

이하, 유기전계 발광소자의 기본적인 구조에 대해서 조금 더 상세히 설명한다.

유기전계 발광소자는 크게 어레이 소자와 유기전계 발광 다이오드로 이루지고 있다. 상기 어레이 소자는 게이트 및 데이터 배선과 연결된 스위칭 박막트랜지스터와, 상기 유기전계 발광 다이오드와 연결된 적어도 하나의 구동 박막트랜지스터로 이루어지며, 상기 유기전계 발광 다이오드는 상기 구동 박막트랜지스터와 연결된 제 1 전극과 유기 발광층 및 제 2 전극으로 이루어지고 있다.

이러한 구성을 갖는 유기전계 발광소자는 상기 유기 발광층 자체가 각각 적, 녹, 청색을 발광하는 발광물질로 형성하여 풀 컬러를 표시하거나, 또는 상기 유기 발광층 전체를 화이트를 발광하는 유기 발광물질을 형성함으로써 백색광을 발광하도록 하고, 각 화소영역에 대응하여 적, 녹, 청색 안료를 포함하는 컬러필터 패턴을 형성하여 백색광을 발광하는 유기 발광층으로부터 나온 백색광이 상기 적, 녹, 청색 컬러필터 패턴을 통과하도록 함으로써 풀 컬러를 표시하고 있다.

하지만, 전술한 구성을 갖는 유기전계 발광소자는 배선과 스위칭 및 구동 박막트랜지스터를 제조하는 과정에서 박막트랜지스터의 특성 저하 또는 내부 쇼트 발생으로 정상 구동이 이루어지지 않는 불량이 발생되고 있다.

이렇게 하나의 화소영역 내에 형성된 박막트랜지스터가 정상 구동이 되지 않는 경우, 이러한 박막트랜지스터와 연결된 상기 유기전계 발광 다이오드로 전류 또는 전압이 인가되지 않으므로 암점화 되거나, 또는 구동 박막트랜지스터의 소스 전극과 드레인 전극이 쇼트되는 경우 구동 박막트랜지스터가 정상 구동되지 않고 소스 전극으로 인가된 전압이 온(on)/오프(off) 되지 않고 바로 드레인 전극으로 직접 인가됨으로서 이러한 구동을 하는 화소영역은 항상 온(on) 상태가 되어 휘점화 되고 있다.

이렇게 하나의 특정 화소영역이 암점화 또는 휘점화 되는 경우, 암점화된 화소영역은 현 구조 특성 상 리페어가 불가하므로 암점화된 상태 그대로 두고 있으며, 휘점화된 화소영역은 구동 박막트랜지스터와 상기 제 1 전극과의 전기적 연결 부분 또는(및) 구동 박막트랜지스터와 스위칭 박막트랜지스터와의 전기적 연결부분을 소정의 에너지 밀도를 갖는 레이저 빔을 조사하여 절단함으로서 유기 발광 다이오드로 전류가 흐리지 못하도록 하여 암점화하고 있다.

이렇게 휘점화된 불량이 발생된 화소영역을 암점화하는 것은 휘점화 불량은 시인성이 좋아 사용자의 눈에 띄게 되어 표시품질을 저하시키는 원인이 되므로 표시영역 전면에 하나만 발생되어도 표시장치로서 불량이 되어 최종 제품화될 수 없지만, 암점화된 화소영역은 사용자가 거의 인지하지 못하므로 통상 표시영역 전체에 10 내지 20개 정도가 발생되어도 표시장치로 제품화될 수 있기 때문이다.

하지만, 도 1(종래의 유기전계 발광소자의 화소영역 일부에 대한 개략적인 단면도로서 게이트 배선과 스위칭 박막트랜지스터 간의 연결부분에 대해 레이저 빔을 조사하는 부분 주위에서 쇼트 불량이 발생된 것을 나타낸 도면)을 참조하면, 종래의 유기전계 발광소자(1)는 이렇게 휘점화 불량이 발생된 화소영역에 있어 특정 영역 즉, 구동 박막트랜지스터(미도시)와 유기전계 발광 다이오드(E)의 제 1 전극(60)과의 전기적 연결 부분, 구동 박막트랜지스터(미도시)와 스위칭 박막트랜지스터(미도시)와의 전기적 연결부분, 게이트 배선(GL)과 스위칭 박막트랜지스터(미도시)간의 연결부분 중 어느 한군데 이상에 대해 레이저 빔을 조사하여 절단시킴으로서 전기적 연결을 끊고 있는데, 이러한 레이저 빔 조사 시 상기 레이저 빔 자체의 에너지에 의해 절단 부분 주위에서 열이 발생되고, 이에 영향을 받아 무기 또는 유기 물질로 이루어진 절연막(18, 40, 50)을 내부에 크랙이 발생되고 있다.

이렇게 절연막(18, 40, 50)에 크랙이 발생한 경우, 시간이 경과함에 따라 상기 절연막(18, 40, 50)의 사이에 두고 위치하는 금속물질로 이루어진 전극(미도시) 또는 배선(GL, DL)이 상기 크랙 부분을 통해 전이됨으로서 상기 크랙이 발생된 절연막(18, 40, 50)을 사이에 둔 전극(미도시)간, 전극(미도시)과 배선(GL, DL)간, 또는 배선(GL, DL)간의 도통이 이루어짐으로서 쇼트 불량이 발생되고 있다.

이렇게 절연막(18, 40, 50)을 사이에 두고 상하로 이웃하는 전극(미도시)간, 전극(미도시)과 배선(GL, DL)간, 또는 배선(GL, DL)간의 쇼트가 발생하는 경우 암점화된 화소영역이 다시 휘점화될 수도 있으며, 혹은 이웃하는 화소영역에 영향을 미쳐 화소라인 전체가 휘점화 혹은 암점화되는 불량이 발생되는 문제가 발생되고 있는 실정이다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 레이저 빔 조사를 통한 리페어 진행 시 절연막에 크랙이 발생되더라도 금속물질의 전이에 의한 상기 크랙이 발생된 절연막을 사이에 둔 전극간, 배선간, 또는 전극과 배선간의 쇼트를 억제할 수 있는 유기전계 발광소자를 제공하는 것을 그 목적으로 하고 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 유기전계 발광소자는, 다수의 화소영역이 정의된 기판과, 상기 화소영역 경계 또는 상기 화소영역 내에 구비된 다수의 배선과, 상기 기판 상의 각 화소영역 내에 구비되며, 반도체층을 사이에 두고 게이트 절연막과 층간절연막이 위치한 것을 특징으로 하는 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와, 상기 다수의 박막트랜지스터 위로 구비된 보호막과, 상기 보호막 위로 구비된 평탄화층과, 상기 평탄화층 위로 구비된 유기전계 발광 다이오드와, 상기 박막트랜지스터를 이루는 구성요소 중 금속물질로 이루어진 어느 하나의 전극 또는 상기 다수의 배선 중 어느 하나와 중첩하며 아일랜드 형태로 플로팅되어 구비된 크랙 억제 패턴을 포함한다.

이때, 상기 크랙 억제 패턴은 상기 게이트 절연막 또는 보호막 상에 구비되거나 또는 상기 박막트랜지스터를 이루는 구성요소 중 금속물질로 이루어진 어느 하나의 전극 또는 상기 다수의 배선 중 어느 하나의 위로 추가적인 절연막이 개재되어 상기 추가적인 절연막과 상기 게이트 절연막 또는 보호막 사이에 구비될 수 있다.

또한, 상기 크랙 억제 패턴은 금속물질로 이루어지는 것이 바람직하다.

그리고 상기 각 화소영역에는 상기 구동 박막트랜지스터와 연결된 센스 박막트랜지스터와 상기 센스 박막트랜지스터와 연결된 제 1 보조배선 및 제 2 보조배선이 구비되며, 상기 다수의 배선은 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 전극과 각각 연결된 게이트 배선 및 데이터 배선과, 상기 구동 박막트랜지스터와 연결된 전원배선인 것이 특징이다.

이때, 상기 크랙 억제 패턴이 구비된 부분은 리페어 공정 진행 시 레이저 빔이 조사되는 부분이 되며, 상기 레이저 빔이 조사되는 부분은, 상기 스위칭 박막트랜지스터와 게이트 배선의 연결 부분, 상기 구동 박막트랜지스터와 유기전계 발광 다이오드의 연결 부분 및 상기 센스 박막트랜지스터와 제 2 보조배선이 연결된 부분인 것이 특징이다.

본 발명의 실시예에 따른 유기전계 발광소자는, 불량이 발생되어 휘점화된 화소영역을 암점화 상태로 만들기 위해 리페어 공정 진행 시 레이저 빔이 조사된다 하더라도 절연막 내부에서의 크랙이 한정적으로 발생되며, 이러한 크랙을 통해 금속물질의 전이가 발생한다 하더라도 크랙 방지 패턴에 의해 상기 크랙이 발생된 절연막을 사이에 둔 전극간, 배선간 혹은 전극 및 배선간의 쇼트는 원천적으로 억제될 수 있으므로 리페어 불량을 저감키는 효과가 있다.

도 1은 종래의 유기전계 발광소자의 화소영역 일부에 대한 개략적인 단면도로서 게이트 배선과 스위칭 박막트랜지스터 간의 연결부분에 대해 레이저 빔을 조사하는 부분 주위에서 쇼트 불량이 발생된 것을 나타낸 도면.
도 2는 일반적인 하나의 스위칭 박막트랜지스터와 하나의 구동 박막트랜지스터를 구비한 유기전계 발광소자의 하나의 화소영역에 대한 회로도.
도 3은 하나의 스위칭 박막트랜지스터와 하나의 구동 박막트랜지스터 및 보조 박막트랜지스터로서 하나의 센스 박막트랜지스터를 구비한 유기전계 발광소자의 하나의 화소영역에 대한 회로도.
도 4는 본 발명의 실시예에 따른 유기전계 발광소자의 하나의 화소영역에 대한 개략적인 회로도로서 암점화를 위해 레이저 빔을 조사하여 절단되는 부분 및 본 발명의 특징적인 구성인 크랙 확장 방지 패턴을 함께 도시한 도면.
도 5는 본 발명의 실시예에 따른 유기전계 발광소자에 있어 구동 박막트랜지스터가 형성된 부분에 대한 단면도.
도 6은 본 발명의 실시예에 따른 유기전계 발광소자에 있어 리페어를 위한 레이저 빔이 조사되는 게이트 배선과 스위칭 박막트랜지스터 간의 연결 부분 및 이의 주변에 위치하는 구성요소에 대한 단면도.
도 7은 본 발명의 실시예에 따른 유기전계 발광소자에 있어 리페어를 위한 레이저 빔이 조사되는 센스 박막트랜지스터와 제 2 보조배선간의 연결 부분 및 이의 주변에 위치하는 구성요소 대한 단면도.
도 8은 본 발명의 실시예의 변형예에 따른 유기전계 발광소자 및 비교예에 따른 하나의 절연층을 사이에 두고 금속물질로 이루어진 패턴이 구비된 유기전계 발광소자의 단면도로서 레이저 빔 조사를 통한 리페어 공정 진행 시를 도시한 도면.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.

우선, 유기전계 발광소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.

도 2는 일반적인 하나의 스위칭 박막트랜지스터와 하나의 구동 박막트랜지스터를 구비한 유기전계 발광소자의 하나의 화소영역에 대한 회로도이다.

도시한 바와 같이 하나의 스위칭 박막트랜지스터(Tr1)와 하나의 구동 박막트랜지스터(Tr2)를 구비한 유기전계 발광소자(ELD1)에 있어 하나의 화소영역(P)에는 스위칭(switching) 박막트랜지스터(Tr1)와 구동(driving) 박막트랜지스터(Tr2), 스토리지 커패시터(StgC), 그리고 유기전계 발광 다이오드(E)가 구성되고 있다.

즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있으며, 상기 데이터 배선(DL)과 이격하며 전원전압(VDD)을 인가하기 위한 전원배선(PL)이 형성되어 있다.

또한, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(Tr1)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(Tr1)와 전기적으로 연결된 구동 박막트랜지스터(Tr2)가 형성되어 있다.

상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(Tr2)의 드레인 전극과 연결되고, 타측 단자인 제 2 전극은 접지되고 있으며, 상기 구동 박막트랜지스터(Tr2)의 소스 전극은 상기 전원배선(PL)과 연결되고 있으며, 따라서 상기 전원배선(PL)은 전원전압(VDD)을 상기 유기전계 발광 다이오드(E)로 전달하게 된다.

그리고 상기 구동 박막트랜지스터(Tr2)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다.

따라서 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(Tr1)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(Tr2)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(Tr2)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다.

이때, 상기 구동 박막트랜지스터(Tr2)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 상기 유기전계발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 되며, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(Tr1)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(Tr2)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(Tr1)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.

이러한 구성을 갖는 유기전계 발광소자(ELD1)는 가장 기본적인 것으로 각 화소영역(P)에 하나의 스위칭 박막트랜지스터(Tr1)와 하나의 구동 박막트랜지스터(Tr2)가 구비된 것을 보이고 있다.

하지만, 유기전계 발광소자는 상기 구동 박막트랜지스터(Tr2)는 이의 안정적인 구동, 또는 표시영역 내 화소영역의 위치를 고려하여 휘도 특성을 신뢰성 있게 안정적으로 구현하기 위해 다수의 보조 박막트랜지스터가 더 구비될 수 있으며, 이 경우 이러한 다수의 보조 박막트랜지스터와 구동 박막트랜지스터간의 연결과 상기 다수의 보조 박막트랜지스터와 스위칭 박막트랜지스터 또는 전원배선과의 연결이 다양하게 변형될 수 있다.

도 3은 하나의 스위칭 박막트랜지스터와 하나의 구동 박막트랜지스터 및 보조 박막트랜지스터로서 하나의 센스 박막트랜지스터를 구비한 유기전계 발광소자의 하나의 화소영역에 대한 회로도이다.

도시한 바와같이, 화소영역(P) 내에 3개의 박막트랜지스터(Tr1, Tr2, Tr3)가 구비된 유기전계 발광소자(ELD2)의 표시영역에는 서로 교차하며 게이트 배선(GL) 및 데이터 배선(DL)이 형성되고 있다.

또한, 상기 게이트 배선(GL)과 나란하게 제 1 보조배선(SL)이 형성되고 있으며, 상기 데이터 배선(DL)과 나란하게 전원전압(VDD) 인가를 위한 전원배선(PL) 및 제 2 보조배선(Vref)이 형성되고 있다.

이때, 상기 각 화소영역(P) 내의 소자영역(DA)에는 상기 게이트 배선(GL) 및 데이터 배선(DL)과 연결된 스위칭 박막트랜지스터(Tr1)와, 상기 스위칭 박막트랜지스터(Tr1)와 전원배선(PL)과 연결된 구동 박막트랜지스터(Tr2)와, 상기 구동 박막트랜지스터(Tr2)와 제 1 보조배선(SL) 및 제 2 보조배선(Vref)과 연결된 센스 박막트랜지스터(Tr3)가 구비되고 있다.

상기 제 1 보조배선(SL)은 센스 박막트랜지스터(Tr3)의 게이트 전극과 연결되고 있으며, 상기 제 2 보조배선(Vref)은 상기 센스 박막트랜지스터(Tr3)의 소스 전극과 전기적으로 연결되고 있다.

조금 더 구체적으로 각 화소영역(P)에 구비된 구성요소간의 연결 관계를 살펴보면, 상기 구동 박막트랜지스터(Tr2)의 소스 전극은 상기 전원배선(PL)과 연결되고 있으며, 상기 구동 박막트랜지스터(Tr2)의 드레인 전극은 상기 센스 박막트랜지스터(Tr3)의 드레인 전극 및 스토리지 커패시터(StgC)와 연결되고 있으며, 상기 스위칭 박막트랜지스터(Tr1)의 드레인 전극은 상기 구동 박막트랜지스터(Tr2)의 게이트 전극과 연결되고 있다.

상기 제 1 보조배선(SL)은 상기 스위칭 박막트랜지스터(Tr1)의 게이트 전극에 스캔 전압(scan voltage)을 인가하는 게이트 배선(GL)과 동일한 역할을 하는 것으로 상기 센스 박막트랜지스터(Tr3)의 게이트 전극에 센스 전압(sense voltage)을 인가하는 센스 배선의 역할을 하는 것이다.

또한, 상기 제 2 보조배선(Vref)은 기준 전압인 공통전압을 인가하는 레퍼런스 배선의 역할을 하는 것이다.

그리고 상기 구동 박막트랜지스터(Tr2)의 드레인 전극과 연결되며 제 1 전극과 유기 발광층 및 제 2 전극으로 이루어진 유기전계 발광 다이오드(E)가 구비되고 있으며, 상기 구동 박막트랜지스터(Tr2)의 드레인 전극과 상기 유기전계 발광 다이오드(E)의 제 1 전극이 서로 연결된 구성을 이루고 있다.

이렇게 하나의 화소영역(P)에 내부에 제 1 보조배선(SL) 및 제 2 보조배선(Vref)과 연결된 하나의 센스 박막트랜지스터(Tr3)가 더 구비되는 경우, 상기 센스 박막트랜지스터 없이 스위칭 및 구동 박막트랜지스터(도 2의 Tr1, Tr2)를 구비한 유기전계 발광소자(도 2의 ELD1) 대비 더욱 안정적으로 유기전계 발광 다이오드(E)에 인가되는 전원을 콘트롤 할 수 있으므로 표시품질을 향상시킬 수 있다.

이러한 구성요소를 포함하는 유기전계 발광소자(ELD2)는 이러한 다수의 구성요소를 구현해야 하므로 제조 공정 중 이물 불량이 발생하거나 혹은 정전기 등이 발생하거나, 또는 제조 공정적으로 환경 또는 공정 조건 등의 변화에 의해 정상적으로 형성되지 않고 쇼트 혹은 단선 등의 불량이 발생될 수 있으며, 이러한 쇼트 혹은 단선 불량 발생에 의해 최종적으로 불량이 발생된 화소영역이 휘점화 또는 암점화 되는 현상이 발생된다.

특히, 도 2에 개시된 2개의 박막트랜지스터(도 2의 Tr1, Tr2)를 구비한 유기전계 발광소자(도 2의 ELD1) 대비 하나의 센스 박막트랜지스터(Tr3)와 2개의 보조배선(SL, Vref)이 더욱 구비되는 상대적으로 더욱 복잡한 구성을 갖는 도 3에 개시된 유기전계 발광소자(도 3의 ELD2)가 휘점화 또는 암점화 불량이 상대적으로 더 많이 발생되고 있는 실정이다.

이후에는 상대적으로 복잡한 구조를 가져 리페어 빈도가 높은 도 3에 개시된 유기전계 발광소자(ELD2)를 위주로 하여 설명한다. 이 경우 본 발명에 따른 발명의 사상은 도 3에 개시된 유기전계 발광소자(ELD2)뿐만이 아니라 도 2에 개시된 화소영역 별로 2개의 박막트랜지스터(도 2의 Tr1, Tr2)가 구비된 유기전계 발광소자(도 2의 EDL1)에도 적용될 수 있음은 자명하다 할 것이다.

한편, 전술한 바와같은 구성을 갖는 유기전계 발광소자(ELD2)는 화소영역(P) 내의 쇼트 및 단선 불량 발생 시 특히 휘점화된 화소영역(P)에 대해서는 특정 영역에 대해 레이저 빔 조사를 통해 단선시킴으로서 암점화되도록 리페어 공정을 진행하고 있다.

도 4는 본 발명의 실시예에 따른 유기전계 발광소자의 하나의 화소영역에 대한 개략적인 회로도로서 암점화를 위해 레이저 빔을 조사하여 절단되는 부분 및 본 발명의 특징적인 구성인 크랙 억제 패턴을 함께 도시한 도면이다.

이때, 도 4에 개시되는 본 발명의 실시예에 따른 유기전계 발광소자(101)는 크랙 억제 패턴 이외의 구성요소는 도 3에 개시된 유기전계 발광소자(도 3의 ELD2)와 동일하며 이러한 구성요소간의 배치 및 연결 관계는 도 3을 통해 설명했으므로 이에 대해서는 생략한다.

본 발명의 실시예에 따른 유기전계 발광소자(101)에 있어서 가장 특징적인 구성 중 하나로서 리페어를 위한 레이저 빔 조사에 의해 상기 레이저 빔이 조사되는 부근의 절연막(미도시)에 크랙이 발생되고 이에 의해 시간이 지남에 따라 금속성 물질로 이루어진 전극 또는 배선(GL, DL, PL, SL, Vref)이 상기 크랙을 통해 전이함으로서 다른 전극 혹은 배선(GL, DL, PL, SL, Vref)과 쇼트 불량을 야기시키는 것을 억제시키기 위해 상기 레이저 빔이 조사되는 부분(A1, A2, A3)을 포함하여 이의 주변에 금속물질로 이루어지며 타 구성요소와 이격하여 접촉되지 않는 아일랜드 형태로 크랙 확장을 억제시키는 역할을 하는 크랙 억제 패턴(SM1, SM2, SM3)이 구비되고 있는 것이 특징이다.

이때, 암점화를 위해 레이저 빔이 조사되는 부분(A1, A2, A3)은 스위칭 박막트랜지스터(Tr1)와 게이트 배선(GL)간의 연결 부분(A1), 구동 박막트랜지스터(Tr2)와 유기전계 발광 다이오드(E)간의 연결 부분(A2) 및 보조 박막트랜지스터인 센스 박막트랜지스터(Tr3)와 제 2 보조배선(Vref) 간의 연결 부분(A3)이 되고 있다.

따라서 이렇게 암점화를 위해 레이저 빔을 조사되는 각 부분(A1, A2, A3)에 있어서 상기 레이저 빔에 의해 절단되어야 하는 금속물질로 이루어진 전극 혹은 배선(GL, DL, PL, SL, Vref)을 덮으며 구비된 절연막 상부에 레이저 빔이 직접 조사되는 부분(A1, A2, A3)의 면적보다 큰 면적을 가지며 상기 절연막 상에 플로팅된 아일랜드 형태를 갖는 크랙 억제 패턴(SM1, SM2, SM3)이 구비되고 있는 것이 특징이다.

이러한 크랙 억제 패턴(SM1, SM2, SM3)은 각 화소영역(P)에 구비되는 구성요소와는 전기적으로 연결되지 않으므로 하나의 화소영역(P)에 대한 회로적 구동은 도 3에 개시된 유기전계 발광소자(도 3의 ELD2)와 동일한 동작을 하게 되며, 이러한 크랙 억제 패턴(SM1, SM2, SM3)은 단면적으로 레이저 빔 조사에 의해 절단되는 전극 또는 배선(GL, DL, PL, SL, Vref)의 위치 변화에 따라 그 적층 배치 구조가 달라지는 것이 특징이므로 이하 단면도를 참조하여 더 상세히 설명한다.

도 5는 본 발명의 실시예에 따른 유기전계 발광소자에 있어 구동 박막트랜지스터가 형성된 부분에 대한 단면도이며, 도 6은 본 발명의 실시예에 따른 유기전계 발광소자에 있어 리페어를 위한 레이저 빔이 조사되는 게이트 배선과 스위칭 박막트랜지스터 간의 연결 부분 및 이의 주변에 위치하는 구성요소에 대한 단면도이며, 도 7은 본 발명의 실시예에 따른 유기전계 발광소자에 있어 리페어를 위한 레이저 빔이 조사되는 센스 박막트랜지스터와 제 2 보조배선간의 연결 부분 및 이의 주변에 위치하는 구성요소 대한 단면도이다.

이때, 또 다른 레이저 빔이 조사되는 부분인 유기전계 발광 다이오드(E)와 구동 박막트랜지스터(Tr2) 간의 연결 부분(도 4의 A2)은 실질적으로 그 적층 구조적으로 상기 센스 박막트랜지스터(Tr3)와 제 2 보조배선(Vref)간의 연결 부분(A3)과 동일하므로 이에 대해서는 생략하였다.

또한, 각 화소영역(P) 내의 소자영역(DA)에 형성된 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3)는 모두 동일한 단면 구성을 가지므로 대표적으로 구동 박막트랜지스터(Tr2)의 단면 구성에 대해서만 설명하며, 설명의 편의를 위해 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3)를 구성하는 구성요소 중 이들 각 박막트랜지스터(미도시, Tr2, Tr3)에 대응해서만 형성되는 구성요소 즉, 게이트 전극(115)과 산화물 반도체층(120)과 서로 이격하는 소스 전극(133) 및 드레인 전극(136)에 대해서는 동일한 숫자의 도면부호를 부여함과 동시에 스위칭, 구동 및 센스 박막트랜지스터(미도시, Tr2, Tr3) 순으로 각 숫자의 도면부호 끝에 a, b, c를 함께 부여하였으며, 게이트 절연막(118)과 층간절연막(123) 및 보호막(140)은 표시영역에 전면에 걸쳐 서로 연결된 상태로 형성되는 구성요소이므로 동일한 숫자의 도면부호만을 부여하였다.

도시한 바와 같이, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 다수의 박막트랜지스터(미도시, Tr3, Tr2)와 유기전계 발광 다이오드(E)가 구비된 제 1 기판(110)과, 이와 대향하여 상기 유기전계 발광 다이오드(E)를 보호하고 외부로부터의 습기 또는 산소 유입을 방지하는 인캡슐레이션을 위한 제 2 기판(170)을 포함하여 구성되고 있다.

이때, 도면에 나타내지 않았지만 상기 제 1 기판(110)에 있어 표시영역 외측의 비표시영역에는 구동을 위한 구동회로(미도시) 등이 구비된 인쇄회로기판(미도시)이 실장되고 있다.

한편, 상기 제 2 기판(170)은 본 발명의 실시예에 따른 유기전계 발광소자(101)에 있어서 상기 제 1 기판(110)과 마주하여 이격하는 형태로 구비된 것을 나타내고 있지만, 상기 제 2 기판(170)은 점착층을 포함하는 필름 형태로 상기 제 1 기판(110)의 최상층에 구비된 상기 제 2 전극(168)과 접촉하도록 구성될 수도 있으며, 또는 상기 제 2 전극(168) 상부로 유기절연막(미도시) 또는 무기절연막(미도시)이 더욱 구비되어 그 자체로 인캡슐레이션 막(미도시)으로 이용됨으로서 생략할 수도 있다.

본 발명의 실시예에 따른 유기전계 발광소자(101)는 제 1 기판(110)에 구성적 특징이 있으므로 이후 제 1 기판(110)의 구성을 위주로 하여 설명한다.

상기 제 1 기판(110)에는 각 화소영역(P) 내에 스위칭 박막트랜지스터(미도시)와, 구동 및 센스 박막트랜지스터(Tr2, Tr3)로 이루어진 3개의 박막트랜지스터(미도시, Tr2, Tr3)가 구비되고 있으며, 상기 구동 박막트랜지스터(Tr2)와 연결되며 유기전계 발광 다이오드(E)가 구비되고 있다.

그리고 상기 스위칭 박막트랜지스터(미도시)와 연결되며 서로 교차하는 게이트 배선(GL) 및 데이터 배선(DL)이 구비되고 있으며, 상기 게이트 배선(GL) 또는 데이터 배선(DL)과 나란하게 이격하며 전원배선(도 4의 PL)과 제 1 및 제 2 보조배선(도 4의 SL, Vref)이 더욱 구비되고 있다.

이때, 상기 구동 박막트랜지스터(Tr2)는 상기 스위칭 박막트랜지스터(미도시) 및 센스 박막트랜지스터(Tr3)와 연결되는 동시에 상기 전원배선(도 4의 PL) 및 유기전계 발광 다이오드(E)와 연결되고 있으며, 상기 센스 박막트랜지스터(Tr3)는 상기 구동 박막트랜지스터(Tr2)와 더불어 상기 제 1 및 제 2 보조배선(도 4의 SL, Vref)과 연결되고 있다.

상기 구동 박막트랜지스터(Tr2)는 게이트 전극(115b)과, 게이트 절연막(118)과, 산화물 반도체층(120b)과, 반도체층 콘택홀(125)이 구비된 층간절연막(123)과, 상기 층간절연막(123) 상에서 서로 이격하며 각각 상기 반도체층 콘택홀(125)을 통해 상기 산화물 반도체층(120b)과 각각 접촉하는 소스 전극(133b) 및 드레인 전극(136b)으로 구성되고 있다.

그리고 상기 스위칭 박막트랜지스터(미도시)와 센스 박막트랜지스터(Tr3) 또한 상기 구동 박막트랜지스터(Tr2)와 동일한 적층 구조를 이루고 있다.

이때, 상기 구동 박막트랜지스터(Tr2)의 게이트 전극(115b)이 형성된 동일한 층 즉, 제 1 기판(1410) 상에는 상기 게이트 전극(115b)과 동일한 금속물질로 이루어지며 일 방향으로 연장하는 상기 게이트 배선(GL)과 이와 이격하며 나란하게 상기 제 1 보조배선(미도시)이 형성되고 있다.

또한, 상기 구동 박막트랜지스터(Tr2)의 소스 및 드레인 전극(133b, 136b)이 형성된 동일한 층 즉, 층간절연막(123) 상에는 상기 소스 및 드레인 전극(133b, 136b)과 동일한 금속물질로 이루어지며 상기 게이트 배선(GL)과 교차하는 방향으로 연장하며 상기 데이터 배선(DL)이 형성되고 있으며, 상기 데이터 배선(DL)과 이격하며 나란하게 전원배선(도 4의 PL) 및 제 2 보조배선(Vref)이 형성되고 있다.

한편, 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)은 상기 게이트 배선(GL)과 연결되며, 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)은 상기 데이터 배선(DL)과 연결되고 있다.

그리고 상기 제 1 보조배선(도 4의 SL)은 상기 센스 박막트랜지스터(Tr3)의 게이트 전극(115c)과 연결되고 있으며, 상기 제 2 보조배선(Vref)은 상기 센스 박막트랜지스터(Tr3)의 소스 전극(133c)과 연결되고 있으며, 상기 전원배선(도 4의 PL)은 상기 구동 박막트랜지스터(Tr2)의 소스 전극(133b)과 연결되고 있다.

한편, 도면에 있어서는 상기 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3)가 보텀 게이트 구조를 이루는 것을 일례로 나타내었지만, 상기 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3)의 적층 구성은 다양하게 변형이 가능함은 자명하다 할 것이다.

일례로, 상기 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3)는 폴리실리콘의 반도체층을 가지며 탑 게이트 타입(Top gate type)으로 구성될 수도 있다.

이러한 경우, 상기 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3)는 순수 폴리실리콘의 액티브 영역과 이의 양측에 불순물이 도핑된 폴리실리콘의 소스 및 드레인 영역으로 이루어진 반도체층과, 게이트 절연막과, 상기 액티브영역과 중첩하여 형성된 게이트 전극과, 상기 소스 및 드레인 영역을 각각 노출시키는 반도체층 콘택홀을 갖는 층간절연막과, 상기 반도체층 콘택홀을 통해 각각 상기 소스 및 드레인 영역과 접촉하며 서로 이격하며 형성된 소스 및 드레인 전극을 포함하여 구성된다.

한편, 비록 도면에 나타나지 않았지만, 상기 데이터 배선(DL)이 형성된 동일한 층 즉, 층간절연막(123) 상에는 전원배선(도 4의 PL)이 형성되고 있으며, 이러한 전원배선(도 4의 PL)은 상기 구동 박막트랜지스터(Tr2)의 소스 전극(133b)과 연결되고 있다.

이때, 상기 게이트 전극(115b)과 게이트 배선(GL), 데이터 배선(DL)과 전원배선(도 4의 PL), 소스 및 드레인 전극(133b, 136b)과, 제 1 및 제 2 보조배선(도 4의 SL, Vrf)은 저저항 특성을 갖는 금속물질 예를들면 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 선택된 하나 또는 둘 이상의 물질로 이루어짐으로서 단일층 또는 이중층 이상의 다중층 구조를 이루게 된다.

한편, 상기 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3) 위로 무기절연물질 예를들면 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 보호막(140)이 형성되어 있다.

이때, 상기 보호막(140)에는 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)을 노출시키는 제 1 드레인 콘택홀(143)이 구비되고 있다.

이때, 본 발명의 실시예에 따른 유기전계 발광소자(101)에 있어서 가장 특징적인 구성 중 하나로서 리페어 공정 진행시 레이저 빔이 조사되는 부분(A1, A2, A3) 즉, 스위칭 박막트랜지스터(미도시)와 게이트 배선(GL)간의 연결 부분(A1), 구동 박막트랜지스터(Tr2)와 유기전계 발광 다이오드(E)간의 연결 부분(미도시) 및 센스 박막트랜지스터(Tr3)와 제 2 보조배선(Vref) 간의 연결 부분(A3)에 있어서 금속물질로 이루어진 것을 특징으로 하며, 상기 게이트 절연막(118), 층간절연막(123), 혹은 상기 스위칭 및 구동 박막트랜지스터(미도시, Tr2)와 센스 박막트랜지스터(Tr3)를 덮으며 구비된 보호막(140) 상에 플로팅된 형태로 상기 유기전계 발광소자(101)를 이루는 어떠한 구성요소와도 연결되지 않은 아일랜드 형태의 크랙 억제 패턴(SM1, 미도시, SM3)이 구비되고 있는 것이 특징이다.

이러한 크랙 억제 패턴(SM1, 미도시, SM3)은 상기 레이저 빔이 조사되는 영역의 면적보다 큰 면적을 가지며, 상기 레이저 빔이 조사되어 절단되어야 할 전극 또는 배선(Vref, GL)과 중첩하며 이의 상부에 위치하는 절연막(118, 123, 140) 상부에 형성되고 있는 것이 특징이다.

도면에 있어서는 스위칭 박막트랜지스터(미도시)와 게이트 배선(GL)간의 연결 부분(A1)에 대응해서는 게이트 절연막(118) 상에 제 1 크랙 억제 패턴(SM1)이 구비되고 있으며, 센스 박막트랜지스터(Tr3)와 제 2 보조배선(Vref) 간의 연결 부분(A3)에 있어서는 상기 보호막(140) 상부로 제 3 크랙 억제 패턴(SM3)이 구비됨을 보이고 있다.

이때, 도면에 나타내지 않았지만, 구동 박막트랜지스터(Tr2)와 유기전계 발광 다이오드(E)간의 연결 부분(도 4의 A2)에 대응해서도 상기 보호막(140) 상부에 제 2 크랙 억제 패턴(도 4의 SM2)이 구비되고 있다.

이러한 크랙 억제 패턴(SM1, 미도시, SM3)은 상기 게이트 배선(GL) 또는 데이터 배선(DL)을 이루는 저저항 특성을 갖는 동일한 금속물질로 이루어질 수도 있으며, 또는 전기적 연결이 이루어지지 않으므로 저저항 특성을 갖는 금속물질 이외에 다른 금속물질로 이루어져도 무방하다.

이러한 크랙 억제 패턴(SM1, 미도시, SM3)은 레이저 빔 조사에 의해 절단되는 전극 또는 배선(GL, Vref) 부분이 절단되는 시점에서 이의 상부에 위치하는 무기물질 또는 유기물질로 이루어진 절연막(118, 123, 140, 150)에 높은 열에너지가 전달됨으로서 크랙이 발생시키게 되는데, 이러한 레이저 빔이 조사되는 전극 혹은 배선(GL, Vref) 상부에 위치하는 절연막(118, 123 )에 대해서만 상기 크랙 억제 패턴(SM1, 미도시, SM3)이 위치하는 부분까지만 크랙이 형성되며, 상기 크랙 억제 패턴(SM1, 미도시, SM3) 각각의 상부에 위치하는 절연막(123, 140, 150)에 대해서는 크랙 발생이 억제시키는 역할을 한다.

이때, 상기 레이저 빔 조사는 제 1 기판(110)의 저면을 통해 이루어는 것이 특징이다. 상기 제 1 기판(110)의 최상부에는 유기전계 발광 다이오드(E)를 이루는 제 2 전극(168)이 표시영역 전면에 형성되고 있는 바, 레이저 빔 조사 시 위치 파악이 용이하기 않다.

그리고 상기 제 2 기판(170)을 통해 레이저 빔을 조사하게 되면 제 2 전극(168) 자체에 손상이 가해지게 된다.

또한, 상기 제 2 전극(170)을 통과하여 이의 하부에 위치하는 전극 또는 배선(GL, Vref)에 대해 조사되어야 하므로 레이저 빔의 에너지 밀도가 상대적으로 제 1 기판(110)을 통해 조사하는 것 대비 높아지게 되며, 이 경우 더욱더 절연막(118, 123, 140, 150) 내에 크랙이 발생된다.

따라서 이를 방지하고자 상기 레이저 빔 조사는 제 1 기판(110)의 저면을 통해 하나의 전극 또는 배선(GL, Vref)에 대해서만 절단이 가능한 수준의 에너지 밀도를 갖는 레이저 빔이 조사되도록 진행되고 있다.

따라서 리페어를 위한 레이저 빔이 상기 제 1 기판(110)의 저면을 통해 조사된다 하더라도 상기 레이저 빔이 조사되는 전극 또는 배선(GL, Vref)을 기준으로 이와 접촉하며 이의 상부에 위치하는 절연막(118, 123)에 대해서만 크랙이 발생되며, 상기 크랙 억제 패턴(SM1, 미도시, SM3)에 의해 저지되어 크랙은 더 이상 상부로 진행되지 못하게 된다.

그러므로 상기 크랙이 발생된 부분을 통해 금속재질로 이루어진 전극 혹은 배선(GL, Vref)이 전이한다 하더라도 종래의 유기전계 발광소자(도 1의 1)에서와 같은 서로 절연막(18, 23, 40)을 사이에 두고 서로 이웃하는 전극간, 배선(도 1의 GL, DL)간 혹은 전극과 배선 간의 쇼트는 억제될 수 있다.

본 발명의 실시예에 따른 유기전계 발광소자(101) 또한 한정적으로 절연막(118, 123)에 대해 크랙이 발생되며, 이러한 크랙을 통해 전극 또는 배선(GL, Vref)을 이루는 금속물질이 전이한다.

하지만 이러한 금속물질의 전이는 상기 크랙 억제 패턴(SM1, 미도시, SM3)까지만 이루어지게 되며, 크랙이 발생된 부분을 통해 전이된 금속물질에 의해 전극 또는 배선(GL, Vref)과 상기 크랙 억제 패턴(SM1, 미도시, SM3)과의 쇼트가 발생되지만 상기 크랙 억제 패턴(SM1, 미도시, SM3)은 아일랜드 형태로 절연막(118, 123) 상에 플로팅 된 형태로 어떠한 구성요소와 전기적 연결없이 형성된 것이므로 각 화소영역 내에서 회로 구동적으로 어떠한 문제도 발생되지 않는다.

따라서 크랙을 통해 금속물질의 전이가 발생된 전극 또는 배선(GL, Vred)과 크랙 억제 패턴(SM1, 미도시, SM3)간의 쇼트는 전혀 문제되지 않으며, 상기 크랙이 상부로 퍼지는 것을 억제하게 됨으로서 금속물질로 이루어진 유기전계 발광소자(101)의 구성요소간의 쇼트 발생을 억제시키는 역할을 하게 된다.

리페어 공정은 하나의 레이어를 이루는 금속물질로 이루어진 전극 또는 배선(GL, Vref)에 대해서만 절단이 가능한 정도의 에너지 밀도를 갖는 레이저 빔을 조사하게 되며, 이러한 레이저 빔 조사에 의해서는 서로 중첩되는 두 개의 금속층 모두를 절단할 수 있는 충분한 에너지를 갖지 못하므로 레이저 빔 조사에 의해 금속물질로 이루어진 상기 크랙 억제 패턴(SM1, 미도시, SM3) 자체가 절단되는 일은 발생되지 않으며, 이에 의해 상기 크랙 억제 패턴(SM1, 미도시, SM3) 상부에 위치하는 절연막에 대해서는 크랙이 발생되지 않는다.

한편, 상기 보호막(140) 위로 그 표면이 평탄한 상태의 평탄화층(150)이 표시영역 전면에 대해 형성되고 있다.

이때, 상기 평탄화층(150)에는 상기 구동 박막트랜지스터(Tr2)에 대응하여 이의 드레인 전극(136b)을 노출시키는 제 2 드레인 콘택홀(153)이 구비되고 있으며, 이러한 제 2 드레인 콘택홀(153)은 화소영역(P)의 개구율 향상을 위해 상기 구동 박막트랜지스터(Tr2)의 드레인 전극(136b)을 노출시키는 상기 제 1 드레인 콘택홀(143)과 중첩되고 있는 것이 특징이다.

또한, 상기 평탄화층(150) 위로 각 화소영역(P)별로 서로 연결된 상기 제 1 및 제 2 드레인 콘택홀(143, 153)을 통해 상기 드레인 전극(136b)과 접촉하며 일함수 값이 큰 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO)로 이루어져 애노드 전극의 역할을 하는 제 1 전극(160)이 형성되고 있다.

한편, 상기 제 1 전극(160) 위로 각 화소영역(P)의 경계에는 뱅크(163)가 형성되어 있다.

이때, 상기 뱅크(163)는 각 화소영역(P)을 둘러싸는 형태로 상기 제 1 전극(160)의 가장자리 소정폭과 중첩하며 상기 제 1 전극(160)의 중앙부를 노출시키며 형성되고 있다.

이러한 구성을 갖는 상기 뱅크(163)는 투명한 유기절연물질 예를들면 폴리이미드(poly imide)로 이루어지거나, 또는 블랙을 나타내는 물질 예를들면 블랙수지로 이루어지고 있다.

그리고 상기 각 화소영역(P)의 상기 뱅크(163)로 둘러싸인 제 1 전극(160)의 상부에는 유기 발광층(165)이 형성되어 있다.

또한, 상기 유기 발광층(165)과 상기 뱅크(163) 상부에는 표시영역 전면에 대해 캐소드 전극을 역할을 하도록, 일함수 값이 비교적 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag), 마그네슘(Mg), 금(Au), 알루미늄마그네슘 합금(AlMg) 중 어느 하나 또는 둘 이상의 섞인 물질로 이루어진 제 2 전극(168)이 형성되고 있다.

한편, 각 화소영역에 있어 상기 제 1, 2 전극(160, 168)과 그 사이에 형성된 상기 유기 발광층(165)은 유기전계 발광 다이오드(E)를 이루게 된다.

도면에 나타나지 않았지만, 상기 제 1 전극(160)과 유기 발광층(165) 사이 및 상기 유기 발광층(165)과 제 2 전극(168) 사이에는 각각 상기 유기 발광층(165)의 발광 효율 향상을 위해 다층 구조의 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)이 더욱 형성될 수도 있다.

이때, 다층의 상기 제 1 발광보상층(미도시)은 상기 제 1 전극(160) 상부로 순차 적층되며 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)으로 이루어질 수 있으며, 상기 제 2 발광보상층(미도시)은 상기 유기 발광층(165)으로부터 순차 적층되며 전자수송층(electron transporting layer)과 전자주입층(electron injection layer)으로 이루어질 수 있다.

한편, 상기 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)은 이중층 구조를 이루는 것을 일례로 나타내었지만, 반드시 이중층 구조를 이룰 필요는 없다. 즉, 상기 제 1 발광보상층(미도시)은 정공주입층 또는 정공수송층이 되어 단일층 구조를 이룰 수도 있고, 상기 제 2 발광보상층(미도시) 또한 전자주입층 또는 전자수송층이 되어 단일층 구조를 이룰 수도 있다.

더불어 상기 제 1 발광보상층(미도시)은 전자블록킹층이 더욱 포함될 수도 있으며, 상기 제 2 발광보상층(미도시)은 정공블록킹층이 더욱 포함될 수도 있다.

한편, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 도면에 나타내지 않았지만, 상기 각 화소영역(P)에는 상기 보호막(140)과 상기 평탄화층(150) 사이에 선택적으로 화소영역(P)별로 순차 반복하며 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(미도시)이 더욱 구비될 수도 있다.

이렇게 보호막(140)과 평탄화층(150) 사이에 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(미도시)이 구비된 경우, 상기 유기 발광층(165)은 화소영역(P)별로 구분없이 표시영역 전면에서 화이트를 발광하는 화이트 유기 발광층(165)을 이루는 것이 특징이며, 유기 발광층(165)으로 나온 화이트 광이 상기 적, 녹, 청색 컬러필터 패턴(미도시)을 투과함으로서 풀 컬러를 구현하게 된다.

이때, 상기 적, 녹, 청색 컬러필터 패턴(미도시)이 구비되지 않는 화소영역은 화이트를 구현하게 됨으로서 적, 녹, 청 및 화이트의 4색 구현에 의해 화이트와 블랙의 명암비를 더욱 향상시키는 효과를 갖는다.

한편, 상기 적, 녹, 청색 컬러필터 패턴(미도시)은 본 발명의 실시에에 따른 유기전계 발광소자(101)와 같이 생략될 수도 있으며, 이 경우 상기 유기 발광층(165)이 화소영역(P)별로 순차 반복하는 형태로 적, 녹, 청색을 발광하는 구성 또는 적, 녹, 청 및 화이트를 발광하는 구성을 이루게 됨으로서 풀 컬러를 구현할 수 있다.

그리고 본 발명의 실시예에 따른 유기전계 발광소자(101)는 전술한 구성을 갖는 상기 제 1 기판(110)에 대응하여 상기 유기전계 발광 다이오드(E)의 인캡슐레이션을 위한 제 2 기판(미도시)이 구비되고 있다.

이 경우, 상기 제 1 기판(110)과 제 2 기판(미도시)은 그 가장자리를 따라 실란트 또는 프릿으로 이루어진 접착제(미도시)가 구비되고 있으며, 이러한 접착제(미도시)에 의해 상기 제 1 기판(110)과 제 2 기판(미도시)이 합착되어 패널상태를 유지하고 있다.

이때, 서로 이격하는 상기 제 1 기판(110)과 제 2 기판(미도시) 사이에는 진공의 상태를 갖거나 또는 불활성 기체로 채워짐으로써 불활성 가스 분위기를 가질 수 있다.

상기 인캡슐레이션을 위한 상기 제 2 기판(미도시)은 유연한 특성을 갖는 플라스틱으로 이루어질 수도 있으며, 또는 유리기판으로 이루어질 수도 있다.

한편, 본 발명의 실시예에 따른 유기전계 발광소자(101)는 인캡슐레이션을 위한 상기 제 2 기판(미도시)이 생략된 구성을 이룰 수도 있다.

즉, 상기 제 2 기판(미도시)은 점착층을 포함하는 필름 형태로 상기 제 1 기판(110)의 최상층에 구비된 상기 제 2 전극(168)과 접촉하도록 구성될 수도 있으며, 또는 상기 제 2 전극(168) 상부로 유기절연막(미도시) 또는 무기절연막(미도시)이 더욱 구비되어 캡핑막이 형성될 수 있으며, 상기 유기절연막(미도시) 또는 무기절연막(미도시)은 그 자체로 인캡슐레이션 막(미도시)으로 이용될 수도 있으며, 이 경우 상기 제 2 기판(미도시)은 생략된다.

이러한 구성을 갖는 본 발명의 실시예에 따른 유기전계 발광소자(101)는 불량이 발생되어 특히 휘점화된 화소영역(P)을 암점화 상태로 만들기 위해 리페어 공정 진행 시 레이저 빔이 조사된다 하더라도 절연막(118, 123) 내부에서의 크랙이 한정적으로 발생되며, 이러한 크랙을 통해 금속물질의 전이가 발생한다 하더라도 크랙 억제 패턴(SM1, 미도시, SM3)에 의해 상기 크랙이 발생된 절연막(118, 123)을 사이에 둔 전극간 혹은 전극 및 배선간의 쇼트는 원천적으로 억제될 수 있으므로 리페어 불량을 저감키는 효과를 갖는다.

한편, 본 발명의 실시예에 따른 유기전계 발광소자(101)에 있어서는 상기 크랙 억제 패턴(SM1, 미도시, SM3)이 유기전계 발광소자(101) 구현을 위해 구비된 절연막인 게이트 절연막(118) 또는(및) 보호막(140) 상에 형성됨을 보이고 있다.

이렇게 상기 크랙 억제 패턴(SM1, 미도시, Sm3)은 유기전계 발광소자(101)의 구성요소인 상기 게이트 절연막(118) 및 보호막(140)과 더불어 층간절연막(123) 상에 형성될 수도 있지만, 도 8(본 발명의 실시예의 변형예에 따른 유기전계 발광소자 및 비교예에 따른 하나의 절연층을 사이에 두고 금속물질로 이루어진 패턴이 구비된 유기전계 발광소자의 단면도로서 레이저 빔 조사를 통한 리페어 공정 진행 시를 도시한 도면)을 참조하면, 비교예에 따른 유기전계 발광소자(ELD3)로서 박막트랜지스터(미도시)의 적층 구조상 리페어를 위해 레이저 빔 조사가 이루어지는 전극 또는 배선(이하 제 1 금속 패턴(MP1)이라 칭함)에 대해 이의 상부로 하나의 절연막(이하 제 1 절연막(IL1)이라 칭함)이 존재하고, 상기 제 1 절연막(IL1) 상에 또 다른 전극 또는 배선(이하 제 2 금속 패턴(MP2)이라 칭함)이 구비된 구성을 이루는 경우, 상기 제 1 절연막(IL1) 상에 크랙 억제 패턴을 형성하더라도 상기 제 2 금속 패턴(MP2)과 동일한 층에 위치하게 됨으로서 상기 제 1 절연막(IL1)에 크랙이 발생되면 상기 제 1 금속패턴(MP1)과 제 2 금속패턴(MP2)간의 쇼트는 억제할 수 없다.

따라서 이러한 문제를 해결하기 위해 본 발명의 실시예의 변형예에 따른 유기전계 발광소자(201)는 상기 제 1 절연막(IL1)과 이의 상부에 위치하는 상기 제 2 금속패턴(MP2) 사이에 별도의 제 2 절연막(IL2)을 재개시킨 후, 상기 제 1 절연막(IL1)과 추가된 제 2 절연막(IL2) 사이에 상기 레이저 빔이 조사되는 부분(SM4)에 대응하여 이보다 더 큰 면적을 가지며 타 구성요소와 연결되지 않는 아일랜드 형태의 크랙 억제 패턴(SM4)이 구비된 구성을 이로도록 한 것이 특징이다.

그 외의 구성은 앞서 설명한 본 발명의 실시예에 따른 유기전계 발광소자와 동일하므로 이하 그 설명은 생략한다.

본 발명은 전술한 실시예 및 변형예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.

101: 유기전계 발광소자
110: 제 1 기판
118: 게이트 절연막
123: 층간절연막
140 : 보호막
150: 평탄화층
160: 제 1 전극
156: 유기 발광층
168: 제 2 전극
170: 제 2 기판
A1: 레이저빔 조사 부분 1
DL: 데이터 배선
E: 유기전계 발광 다이오드
GL: 게이트 배선

Claims (8)

1. 다수의 화소영역이 정의된 기판과;
   상기 화소영역의 경계를 따라서 위치하는 뱅크와;
   상기 화소영역 경계 또는 상기 화소영역 내에 구비된 다수의 배선과;
   상기 기판 상의 각 화소영역 내에 구비되며, 반도체층을 사이에 두고 게이트 절연막과 층간절연막이 위치한 것을 특징으로 하는 하나의 스위칭 박막트랜지스터와 이와 연결된 하나의 구동 박막트랜지스터를 포함하는 다수의 박막트랜지스터와;
   상기 다수의 박막트랜지스터 위로 구비된 보호막과;
   상기 보호막 위로 구비된 평탄화층과;
   상기 평탄화층 위로 구비된 유기전계 발광 다이오드와;
   상기 박막트랜지스터를 이루는 구성요소 중 금속물질로 이루어진 어느 하나의 전극 또는 상기 다수의 배선 중 어느 하나와 중첩하며 아일랜드 형태로 플로팅되어 구비된 크랙 억제 패턴을 포함하며,
   상기 크랙 억제 패턴은 상기 게이트 절연막 또는 보호막 상에 구비되며,
   상기 전극 또는 상기 배선 중 어느 하나는 조사되는 레이저 빔에 의해 상기 게이트 절연막 또는 상기 보호막에 형성된 크랙을 통해 상기 크랙 억제 패턴과 접촉되며,
   상기 크랙 억제 패턴은 상기 박막트랜지스터의 일측으로 위치하여, 상기 반도체층과 상기 크랙 억제 패턴은 서로 중첩되어 위치하지 않으며,
   상기 크랙 억제 패턴은 상기 뱅크와 중첩되어 위치하는 유기전계 발광소자.
   
2. 삭제
3. 제 1 항에 있어서,
   상기 크랙 억제 패턴은 상기 박막트랜지스터를 이루는 구성요소 중 금속물질로 이루어진 어느 하나의 상기 전극 또는 상기 다수의 배선 중 어느 하나의 위로 추가적인 절연막이 개재되어 상기 추가적인 절연막과 상기 게이트 절연막 또는 보호막 사이에 구비된 유기전계 발광소자.
   
4. 제 1 항에 있어서,
   상기 크랙 억제 패턴은 금속물질로 이루어진 유기전계 발광소자.
   
5. 제 1 항에 있어서,
   상기 각 화소영역에는 상기 구동 박막트랜지스터와 연결된 센스 박막트랜지스터와 상기 센스 박막트랜지스터와 연결된 제 1 보조배선 및 제 2 보조배선이 구비되며,
   상기 다수의 배선은 상기 스위칭 박막트랜지스터의 게이트 전극 및 소스 전극과 각각 연결된 게이트 배선 및 데이터 배선과, 상기 구동 박막트랜지스터와 연결된 전원배선인 유기전계 발광소자.
   
6. 제 5 항에 있어서,
   상기 크랙 억제 패턴이 구비된 부분은 리페어 공정 진행 시 상기 레이저 빔이 조사되는 부분인 유기전계 발광소자.
   
7. 제 6 항에 있어서,
   상기 레이저 빔이 조사되는 부분은,
   상기 스위칭 박막트랜지스터와 게이트 배선의 연결 부분, 상기 구동 박막트랜지스터와 유기전계 발광 다이오드의 연결 부분 및 상기 센스 박막트랜지스터와 제 2 보조배선이 연결된 부분인 유기전계 발광소자.
8. 삭제

Images