KR20090099281A - 박막 트랜지스터 기판 및 이의 리페어 방법 - Google Patents
박막 트랜지스터 기판 및 이의 리페어 방법 Download PDFInfo
- Publication number
- KR20090099281A KR20090099281A KR1020080024434A KR20080024434A KR20090099281A KR 20090099281 A KR20090099281 A KR 20090099281A KR 1020080024434 A KR1020080024434 A KR 1020080024434A KR 20080024434 A KR20080024434 A KR 20080024434A KR 20090099281 A KR20090099281 A KR 20090099281A
- Authority
- KR
- South Korea
- Prior art keywords
- repair pattern
- pixel electrode
- thin film
- pattern
- film transistor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000000926 separation method Methods 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 10
- 230000002950 deficient Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 50
- 239000004973 liquid crystal related substance Substances 0.000 description 23
- 230000007547 defect Effects 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910019923 CrOx Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 기판 및 이의 리페어 방법에 관한 것이다.
본 발명에 의하면 리페어 패턴을 화소 전극과 분리하여 전단 게이트 라인과 중첩되도록 형성하고, 레이저 조사에 의해 리페어 패턴이 용융되면서 화소 전극과 리페어 패턴이 연결되도록 한다. 또한, 리페어 패턴을 화소 전극과 일부 연결되어 전단 게이트 라인과 중첩 형성한다.
따라서, 리페어 패턴이 화소 전극과 분리 또는 일부 연결되기 때문에 리페어 패턴과 게이트 라인에 의한 부가 용량을 줄이거나 발생되지 않도록 한다. 이에 따라 게이트 신호의 지연 및 화질 저하를 방지할 수 있다.
리페어, 휘점 불량, 리페어 패턴, 보조 리페어 패턴, 부가 용량
Description
본 발명은 박막 트랜지스터 기판 및 이의 리페어 방법에 관한 것으로, 특히 부가 용량을 줄이거나 발생을 방지하면서 불량 화소를 리페어(repair)할 수 있는 박막 트랜지스터 기판 및 이의 리페어 방법에 관한 것이다.
평판형 표시 장치의 하나인 액정 표시 장치(Liquid Crystal Display; LCD)는 게이트 라인, 데이터 라인, 화소 전극, 박막 트랜지스터 등이 형성된 박막 트랜지스터 기판과 공통 전극, 컬러 필터 등이 형성된 컬러 필터 기판, 그리고 이들 사이에 형성된 액정층을 포함하는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동부 등을 포함한다. 이러한 액정 표시 장치는 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치는 모듈 완성 후 액정 표시 패널에 테스트 패턴을 띄워 불량 화소의 유무를 확인하고, 불량 화소가 발견되면 이에 대한 리페어 작업을 수행하게 된다. 액정 표시 패널의 불량에는 화소별 색상 불량, 휘점 불량, 암점 불 량 등의 점 결함과, 게이트 라인과 인접한 데이터 라인간의 단락(short)으로 인해 발생하는 라인 결합(line defect) 등이 있다. 여기서, 암점 불량은 높은 그레이, 즉 화이트 상태를 구현하는 경우 빛샘에 의해 일 영역이 어둡게 보이는 것이고, 휘점 불량은 낮은 그레이, 즉 블랙 상태를 구현하는 경우 빛샘에 의해 일 영역이 밝게 보이는 것이다. 그런데, 사람의 눈은 밝은 상태에서의 암점 불량보다는 상대적으로 어두운 상태에서의 휘점 불량에 민감하기 때문에 액정 표시 패널의 양불 판정시 암점 불량보다는 휘점 불량에 더 엄격한 기준을 부여하게 된다. 휘점 불량은 데이터 라인과 화소 전극 사이에 도전 물질이 잔류하여 이들이 전기적으로 단락되는 경우, 화소 전극과 공통 전극이 단락되는 경우, 화소 전극과 박막 트랜지스터의 접촉 불량이 발생되는 경우 등에 의해 발생한다.
이러한 휘점 불량을 리페어하기 위해 종래에는 화소 전극으로부터 일정 폭 및 높이로 돌출된 돌출 패턴을 형성하고, 돌출 패턴이 전단 게이트 라인 상부에 중첩되도록 형성한다. 즉, 종래의 돌출 패턴은 소정 면적을 갖는 직사각형 또는 정사각형으로 형성된다. 그리고, 휘점 불량이 발생된 불량 셀의 자기 박막 트랜지스터의 드레인 전극을 오픈한 후 화소 전극의 돌출된 부분에 레이저를 조사하여 화소 전극과 게이트 라인이 단락되도록 한다.
화소 전극의 돌출 패턴을 전단 게이트 라인과 중첩되도록 형성하는 종래의 방법은 일 화소마다 액정 용량(Clc) 및 축적 용량(Cst) 뿐만 아니라 화소 전극의 돌출 패턴과 전단 게이트 라인의 중첩에 의한 부가 용량(Cpa)이 추가로 형성된다. 이러한 부가 용량에 의해 일 화소의 전체 용량이 증가하고, 이러한 용량 증가에 따 라 액정 표시 패널의 게이트 로드(gate load)가 증가한다. 따라서, 게이트 신호의 전달 지연 및 화질 저하 등을 발생하게 된다.
본 발명은 부가 용량을 줄이거나 형성되지 않도록 리페어 패턴을 형성하는 박막 트랜지스터 기판 및 이의 리페어 방법을 제공한다.
본 발명은 화소 전극과 리페어 패턴을 이격시켜 부가 용량이 형성되지 않는 박막 트랜지스터 기판 및 이의 리페어 방법을 제공한다.
본 발명은 화소 전극과 리페어 패턴을 일부 연결하여 부가 용량을 줄일 수 있는 박막 트랜지스터 기판 및 이의 리페어 방법을 제공한다.
본 발명의 일 양태에 따른 박막 트랜지스터 기판은 일 방향으로 연장된 복수의 게이트 라인; 상기 게이트 라인과 절연되어 타 방향으로 연장된 복수의 데이터 라인; 상기 게이트 라인 및 데이터 라인이 교차되는 영역에 형성된 화소 전극; 및 상기 화소 전극과 분리되어 전단 게이트 라인과 일부 중첩되는 리페어 패턴을 포함한다.
상기 게이트 라인은 상기 리페어 패턴과 중첩되는 중첩 영역이 다른 영역보다 폭이 넓거나 좁게 형성된다.
상기 화소 전극은 상기 게이트 라인의 중첩 영역과 이격되어 형성되고, 상기 리페어 패턴은 상기 중첩 영역의 일변과 접하여 상기 중첩 영역상에 형성된다.
상기 화소 전극은 상기 중첩 영역의 일변과 접하여 형성되고, 상기 중첩 영역과 접하는 부분이 다른 부분보다 적어도 일부 돌출되며, 상기 리페어 패턴은 상 기 중첩 영역의 일변과 이격되어 상기 중첩 영역 상에 형성된다.
상기 게이트 라인의 상기 중첩 영역 및 상기 리페어 패턴 사이에 이들과 절연되고 이들과 적어도 일부 중첩된 보조 리페어 패턴을 더 포함하고, 상기 보조 리페어 패턴은 상기 데이터 라인과 동일층에 형성된다.
본 발명의 다른 양태에 따른 박막 트랜지스터 기판은 일 방향으로 연장된 복수의 게이트 라인; 상기 게이트 라인과 절연되어 타 방향으로 연장된 복수의 데이터 라인; 상기 게이트 라인 및 데이터 라인이 교차되는 영역에 형성된 화소 전극; 및 전단 게이트 라인과 일부 중첩되는 리페어 패턴을 포함하며, 상기 리페어 패턴은 상기 화소 전극과 소정 폭 및 간격으로 연결된 적어도 하나의 연결 패턴을 포함한다.
상기 게이트 라인은 상기 리페어 패턴과 중첩되는 중첩 영역이 다른 영역보다 폭이 넓거나 좁게 형성된다.
상기 화소 전극은 상기 리페어 패턴과 연결되지 않는 부분이 상기 중첩 영역과 이격되어 형성된다.
상기 리페어 패턴은 상기 라인 패턴과 이격되고, 상기 화소 전극과 이격되어 상기 중첩 영역 상에 형성된 적어도 하나의 분리 패턴을 더 포함한다.
상기 게이트 라인의 상기 중첩 영역 및 상기 리페어 패턴 사이에 이들과 절연되고 이들과 일부 중첩된 보조 리페어 패턴을 더 포함하고, 상기 보조 리페어 패턴은 상기 데이터 라인과 동일층상에 형성된다.
본 발명의 또다른 양태에 따른 박막 트랜지스터 기판의 리페어 방법은 일 방 향으로 연장된 복수의 게이트 라인과, 상기 게이트 라인과 게이트 절연막에 의해 절연되는 복수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인이 교차되는 영역의 보호막 상부에 형성된 화소 전극과, 상기 화소 전극과 분리되어 전단 게이트 라인과 일부 중첩되는 리페어 패턴을 포함하고, 상기 불량 셀의 상기 리페어 패턴에 레이저를 조사하여 상기 리페어 패턴 하부의 상기 게이트 절연막 및 보호막에 홀을 형성하고, 상기 리페어 패턴이 용융되면서 상기 홀에 유입되어 상기 게이트 라인과 단락되는 동시에 상기 화소 전극과 단락된다.
본 발명에 의하면, 리페어 패턴을 화소 전극과 분리하여 전단 게이트 라인과 중첩되도록 형성하고, 레이저 조사에 의해 리페어 패턴이 용융되면서 화소 전극과 리페어 패턴이 연결되도록 한다. 또한, 리페어 패턴을 화소 전극과 일부만 연결시켜 전단 게이트 라인과 중첩 형성한다.
따라서, 리페어 패턴이 화소 전극과 분리 또는 일부 연결되기 때문에 리페어 패턴과 게이트 라인의 중첩에 의한 부가 용량을 줄이거나 발생되지 않도록 한다. 이에 따라 게이트 신호의 지연 및 화질 저하를 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제 공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 리페어 패턴을 구비하는 박막 트랜지스터 기판을 포함하는 액정 표시 패널의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도이고, 도 3은 도 1의 Ⅱ-Ⅱ' 라인을 절취한 상태의 단면도이다. 또한, 도 4는 도 1의 A 부분의 확대 평면도이다.
도 1, 도 2, 도 3 및 도 4를 참조하면, 본 발명의 일 실시 예에 따른 액정 표시 장치는 게이트 라인(110), 데이터 라인(160), 보호막(170), 화소 전극(180), 리페어 패턴(185)을 포함하는 박막 트랜지스터 기판(100)과, 컬러 필터(230) 및 공통 전극(240)을 포함하는 컬러 필터 기판(200)과, 이들 사이에 형성된 액정층(300)을 포함한다.
박막 트랜지스터 기판(100)은 기판(101) 상에 일 방향으로 연장된 복수의 게이트 라인(110a 및 110b; 110), 게이트 라인(110)과 교차되는 타 방향으로 연장된 복수의 데이터 라인(160), 게이트 라인(110) 및 데이터 라인(160)에 의해 정의된 화소 영역에 형성된 화소 전극(180), 전단 게이트 라인(110)과 상하 중첩되도록 형성된 리페어 패턴(185), 그리고 게이트 라인(110), 데이터 라인(160) 및 화소 전 극(180)에 연결된 박막 트랜지스터(T)를 포함한다.
게이트 라인(110)은 일 방향, 예를들어 가로 방향으로 연장되며, 게이트 라인(110)의 일부가 상부 또는 하부로 돌출되어 게이트 전극(111)이 형성된다. 또한, 게이트 라인(110)은 게이트 전극(111)을 제외한 일 영역, 예를들어 리페어 패턴(185)과 중첩되는 중첩 영역(112)이 다른 영역보다 넓은 폭으로 형성되는 것이 바람직하다. 즉, 중첩 영역(112)은 게이트 라인(110)의 일 변이 인접하는 화소 영역으로 돌출되어 이를테면 후단의 화소 전극(180) 방향으로 돌출되어 다른 영역보다 넓은 폭으로 형성된다. 이렇게 중첩 영역(112)의 폭을 다른 영역보다 넓게 하면 이후 레이저를 조사할 때 레이저 조사 위치를 보다 용이하게 검출할 수 있다. 한편, 게이트 라인(110)은 소정의 굴곡 패턴을 갖도록 형성될 수 있다. 또한, 중첩 영역(112)은 게이트 라인(110)의 다른 영역보다 좁은 폭으로도 형성될 수 있다.
또한, 게이트 라인(110)과 이격되어 유지 전극 라인(미도시)이 형성될 수 있다. 유지 전극 라인(미도시)은 두 게이트 라인(110) 사이에서 게이트 라인(110)과 평행하게 형성되며, 게이트 라인(110) 사이의 중앙부에 형성될 수도 있고, 일 게이트 라인(110)에 근접하게 형성될 수도 있다. 또한, 유지 전극 라인(미도시)은 게이트 라인(110)과 동일 공정에 의해 동일 두께로 형성되고, 동일 폭으로 형성될 수 있으나, 다른 폭으로도 형성될 수 있다.
여기서, 게이트 라인(110) 및 유지 전극 라인(미도시)은 알루미늄(Al), 구리(Cu), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo)을 포함하는 금속 물질중에서 적어도 하나 또는 합금으로 형성될 수 있고, 단일층 또는 다중층으로 형성될 수 있으며, 기판(101)내에 매립되어 형성될 수도 있다.
게이트 절연막(130)은 게이트 라인(110) 및 유지 전극 라인(미도시)이 형성된 기판(101) 상부에 형성된다. 게이트 절연막(130)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등의 무기 절연막을 이용하여 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(111) 상부의 게이트 절연막(130) 상부에는 제 1 반도체 물질로 이루어진 활성층(140)이 형성되며, 활성층(140)의 상부에는 제 2 반도체 물질로 이루어진 오믹 콘택층(150)이 형성된다. 여기서, 제 1 반도체 물질은 비정질 실리콘 등을 포함하고, 제 2 반도체 물질은 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등을 포함한다.
게이트 절연막(130), 활성층(140) 및 오믹 콘택층(150)을 포함한 기판(101) 전체 상부에 데이터 라인(160)이 형성된다. 데이터 라인(160)은 게이트 라인(110)과 교차되는 방향, 예를들어 세로 방향으로 연장된다. 또한, 데이터 라인(160)으로부터 돌출되어 소오스 전극(161)이 형성되며, 소오스 전극(161)과 소정 간격 이격되어 드레인 전극(162)이 형성된다. 소오스 전극(161) 및 드레인 전극(162)은 적어도 일부가 활성층(140) 및 오믹 콘택층(150) 상부에 형성된다. 소오스 전극(161) 및 드레인 전극(162)을 포함한 데이터 라인(160)은 게이트 라인(110) 및 유지 전극 라인을 형성하기 위해 이용하는 물질을 이용하여 형성할 수 있으며, 단일층 또는 다중층으로 형성할 수 있다. 또한, 데이터 라인(160)은 소정의 굴곡 패턴으로 형성될 수 있다.
박막 트랜지스터(T)는 게이트 라인(110)에 공급되는 신호에 응답하여 데이터 라인(160)에 공급되는 화소 신호가 화소 전극(180)에 충전되도록 한다. 따라서, 박막 트랜지스터(T)는 게이트 라인(110)에 접속된 게이트 전극(111)과, 데이터 라인(160)에 접속된 소오스 전극(161)과, 화소 전극(180)에 접속된 드레인 전극(162)과, 게이트 전극(111)과 소오스 전극(161) 및 드레인 전극(162) 사이에 순차적으로 형성된 게이트 절연막(130), 활성층(140) 및 오믹 콘택층(150)을 포함한다. 이때, 오믹 콘택층(150)은 채널부를 제외한 활성층(140) 상에 형성될 수 있다.
박막 트랜지스터(T) 및 데이터 라인(160) 상부에는 감광성을 갖는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 저유전율 절연 물질 또는 질화 실리콘 등의 무기 물질로 이루어진 보호막(170)이 형성된다. 보호막(170)의 일부가 제거되어 드레인 전극(162)의 일부를 노출시키는 콘택홀(191)이 형성된다.
화소 전극(180)은 게이트 라인(110)과 데이터 라인(160)이 이루는 화소 영역의 보호막(170)상에 형성되며, 콘택홀(191)을 통해 드레인 전극(162)과 연결된다. 또한, 화소 전극(180)은 게이트 라인(110) 및 데이터 라인(160)과 이격되어 형성되며, 게이트 전극(111) 및 소오스 전극(161)과도 이격되어 형성된다. 그러나, 화소 전극(180)은 드레인 전극(162)과 일부 중첩되어 형성된다. 한편, 화소 전극(180)은 액정의 배열 방향을 조정하기 위한 도메인 규제수단으로 절개 패턴(미도시)을 가질 수도 있다. 화소 전극(180)은 액정 분자의 배향을 위한 도메인 규제수단으로 절개 패턴(미도시) 대신에 돌기를 포함할 수도 있다. 이때, 화소 전극(180)의 절개 패턴(미도시)은 후술할 공통 전극(240)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 분할하기 위해 형성될 수 있다.
리페어 패턴(185)은 화소 전극(180) 형성시 형성되며, 이웃하는 화소 영역, 바람직하게는 상측의 화소 영역에 게이트 신호를 전달하는 전단 게이트 라인(110a)과 중첩되어 형성된다. 즉, 리페어 패턴(185)은 전단 게이트 라인(110a)의 중첩 영역(112) 상부의 보호막(170) 상부에 형성된다. 따라서, 리페어 패턴(185)과 게이트 라인(110a) 사이에는 게이트 절연막(130) 및 보호막(170)이 존재하게 된다. 또한, 리페어 패턴(185)은 소정 폭으로 형성되어 소정 간격을 갖는 복수의 라인 형상의 연결 패턴(185a)으로 형성될 수 있다. 여기서, 리페어 패턴(185)을 이루는 복수의 연결 패턴(185a)은 동일 간격 및 동일 폭으로 형성될 수 있고, 다른 간격 및 동일 폭으로 형성될 수 있으며, 동일 간격 및 다른 폭으로 형성될 수 있다. 또한, 리페어 패턴(185)은 화소 전극(180)과 연결된다. 즉, 리페어 패턴(185)의 복수의 연결 패턴(185a)은 일 화소 영역의 화소 전극(180)으로부터 중첩 영역(112)으로 연장되어 형성된다. 이렇게 리페어 패턴(185)을 소정의 간격 및 폭을 갖고 화소 전극(180)과 부분적으로 연결된 복수의 연결 패턴(185a)으로 형성하면 게이트 라인(110)과 리페어 패턴(185)의 중첩 면적이 현저하게 작아져 게이트 라인(110a)과 리페어 패턴(185) 사이의 부가 용량(Cpa)이 종래보다 적게 발생된다. 즉, 종래의 리페어 패턴은 화소 전극으로부터 돌출되어 소정의 면적을 갖는 직사각형 또는 정 사각형 형상으로 형성되었지만, 본 발명에 따른 리페어 패턴(185)은 화소 전극(180)으로부터 소정 간격 및 폭으로 돌출 형성된다. 따라서, 본 발명에 따른 리페어 패턴(185)은 간격 및 폭에 따라 종래보다 1/2 이하이 면적으로 중첩되고, 이에 따라 부가 용량(Cpa)이 종래보다 적게 발생된다.
한편, 상부 기판(200)은 제 2 절연 기판(210) 상에 형성된 선택적으로 형성된 블랙 매트릭스(220), 블랙 매트릭스(220) 사이에 형성된 컬러 필터(230) 및 전체 상부에 형성된 공통 전극(240)을 포함한다.
블랙 매트릭스(220)는 화소 영역 사이에 형성되며, 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 또한, 블랙 매트릭스(220)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다. 한편, 블랙 매트릭스(220)는 Cr, CrOx 등의 금속 물질을 이용할 수도 있다.
컬러 필터(230)는 블랙 매트릭스(220)를 경계로 하여 적색(R), 녹색(G) 및 청색(B) 필터가 반복되어 형성된다. 컬러 필터(230)는 광원으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 하며, 감광성 유기 물질로 형성될 수 있다.
공통 전극(240)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성되며, 블랙 매트릭스(220) 및 컬러 필터(230) 상부에 형성된다. 공통 전극(240)은 하부 기판(100)의 화소 전극(180)과 함께 액정층에 전압을 인가한다. 공통 전극(240)에는 절개 패턴(미도시)이 형성될 수도 있는데, 공통 전 극(240)의 절개 패턴(미도시)은 화소 전극(180)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 나누는 역할을 한다.
상기한 바와 같이 리페어 패턴(185)을 화소 전극(180)과 일부 연결되고 소정의 폭 및 간격을 갖는 복수의 라인 패턴으로 형성하면 리페어 패턴(185)의 면적이 종래보다 작기 때문에 종래보다 부가 용량(Cpa)이 적게 발생되어 게이트 신호의 지연 및 화질 저하 등을 방지할 수 있다. 또한, 일 화소에서 휘점 불량이 발생되는 경우 그 화소의 박막 트랜지스터(T)의 드레인 전극(162)을 오픈하고, 리페어 패턴(185)이 형성된 부분에 레이저를 조사하는데, 레이저가 조사된 보호막(170) 및 게이트 절연막(130)에 게이트 라인(110a)의 중첩 영역(112)을 노출시키는 홀이 형성된다. 그리고, 레이저의 열에 의해 리페어 패턴(185)이 용융되어 홀을 따라 흘러들어 리페어 패턴(185)과 게이트 라인(110a)이 단락된다. 이때, 레이저는 높은 에너지로 리페어 패턴(185)의 일부 연결 패턴(185a)에만 국부적으로 조사될 수 있다. 따라서, 일 화소의 화소 전극(180)과 전단 게이트 라인(110a)이 단락되어 일 화소는 어둡게 표시되는 암점으로 표시된다.
상기 본 발명의 일 실시 예는 리페어 패턴(185)이 화소 전극(180)과 연결된 라인 패턴의 연결 패턴(185a)으로 형성된다. 즉, 리페어 패턴(185)이 화소 전극(180)의 일 단부로부터 전단 게이트 라인(110a) 방향으로 연장되어 형성된다. 이러한 리페어 패턴(185)의 형상은 화소 전극(180)과 일부 연결되어 중첩 영역(112) 상부에 리페어 패턴(185)이 형성되는 경우가 모두 해당될 수 있다. 예를들어 도 5에 도시된 바와 같이 화소 전극(180)의 일부가 전단 게이트 라인(110a)의 중첩 영 역(112)의 하측 변과 단면상으로 접하도록 다른 부분보다 돌출 형성되고, 복수의 라인 패턴(185a)으로 이루어진 리페어 패턴(185) 또한 중첩 영역(112)의 하측 변과 단면상으로 경계를 이루도록 연장 형성된다. 그리고, 화소 전극(180)과 리페어 패턴(185)이 중첩 영역(112)의 하측 변 상에서 서로 연결된다.
또한, 본 발명의 다른 실시 예로서, 리페어 패턴(185)이 화소 전극(180)과 분리되어 형성될 수 있는데, 이러한 실시 예에 따른 리페어 패턴(185)을 설명하면 다음과 같다.
도 6은 본 발명의 다른 실시 예에 따른 리페어 패턴을 설명하기 위한 평면 개략도로서, 도 1의 A 부분의 확대도에 해당한다.
도 6을 참조하면, 전단 게이트 라인(110a)의 중첩 영역(112)과 단면상으로 경계를 이루도록 화소 전극(180)의 일부가 돌출된다. 그리고, 중첩 영역(112) 상에 리페어 패턴(185)이 복수의 섬 형상으로 형성된 분리 패턴(185b)이 형성된다. 분리 패턴(185b)은 소정 크기를 갖고 서로 소정 간격 이격되어 형성된다. 또한, 분리 패턴(185b)은 도시된 바와 같이 정사각형 모양일 수 있고, 그밖의 원형이나 타원형 등 다양한 형상의 섬 모양으로 형성될 수 있으며, 규칙적으로 배열되거나 불규칙적으로 배열될 수 있다. 그리고, 분리 패턴(185b)은 이들 사이의 간격과 화소 전극(180) 사이의 간격이 동일할 수도 있고, 서로 다를 수도 있다. 또한, 중첩 영역(112)의 하측과 인접하게 형성된 분리 패턴(185b)은 화소 전극(180)과 소정 간격 이격되는데, 바람직하게는 분리 패턴(185b)이 레이저의 열에 의해 용융될 경우 화소 전극(180)과 단락될 수 있을 정도의 간격으로 형성된다.
이렇게 리페어 패턴(185)이 섬 모양의 분리 패턴(185b)으로 형성될 경우 레이저가 조사되면 리페어 패턴(185)과 게이트 라인(110a) 사이의 게이트 절연막(130) 및 보호막(170)에 홀이 형성되고, 레이저의 열에 의해 리페어 패턴(185)이 용융되어 홀을 통해 게이트 라인(110a)과 단락된다. 또한, 섬 형태의 리페어 패턴(110)도 용융되어 서로 단락되고, 화소 전극(180)과 단락된다. 따라서, 화소 전극(180)과 게이트 라인(110a)이 단락된다.
도 7은 본 발명의 다른 실시 예의 변형 예에 따른 리페어 패턴을 설명하기 위한 평면 개략도로서, 도 1의 A 부분에 해당한다.
도 7을 참조하면, 전단 게이트 라인(110a)의 중첩 영역(112)과 대응되는 부분의 화소 전극(180)에 복수의 돌출부(181)가 형성된다. 화소 전극(180)의 돌출부(181)는 소정의 폭 및 간격으로 형성된다. 또한, 화소 전극(180)의 돌출부(181)는 전단 게이트 라인(110a)의 중첩 영역(112)과 소정 간격 이격된다. 그리고, 리페어 패턴(185)은 화소 전극(180)과 분리되어 소정 폭 및 간격으로 형성되며, 일 방향으로 연장된 직사각형 모양의 분리 패턴(185b)으로 형성될 수 있다. 또한, 분리 패턴(185b)은 중첩 영역(112)의 일측 변과 단면상으로 경계를 이루어 중첩 영역(112) 방향으로 연장 형성될 수 있다. 여기서, 화소 전극(180)의 돌출부(181)와 분리 패턴(185b)은 분리 패턴(185b)이 용융될 경우 화소 전극(180)과 분리 패턴(185b)이 단락될 수 있을 정도의 간격을 유지하는 것이 바람직하다. 또한, 화소 전극(180)의 돌출부(181)와 리페어 패턴(185)의 분리 패턴(185b)은 서로 마주보도록 형성된다.
이렇게 리페어 패턴(185)이 형성될 경우 레이저 조사에 의해 게이트 절연막(130) 및 보호막(170)에 홀이 형성되고, 레이저의 열에 의해 리페어 패턴(185)이 용융되어 홀로 흘러들어 게이트 라인(110a)과 단락된다. 또한, 리페어 패턴(185)이 용융되어 화소 전극(180), 바람직하게는 화소 전극(180)의 돌출부(181)과 단락된다. 따라서, 화소 전극(180)과 게이트 라인(110a)이 단락된다.
상기 본 발명의 일 실시 예 및 다른 실시 예에 따른 리페어 패턴(185)의 형상을 조합하여 리페어 패턴(185)을 형성할 수 있는데, 이 경우의 예를 도 8 및 도 9에 도시하였다.
도 8을 참조하면, 전단 게이트 라인(110a)의 중첩 영역(112)과 단면상으로 경계를 이루도록 화소 전극(180)의 일부가 돌출된다. 그리고, 중첩 영역(112) 상에 리페어 패턴(185)이 형성되는데, 리페어 패턴(185)은 적어도 하나의 연결 패턴(185a)과 복수의 분리 패턴(185b)을 포함한다. 즉, 화소 전극(180)의 돌출 영역과 연결되어 소정 폭의 연결 패턴(185a)이 중첩 영역(112) 방향으로 연장되어 형성되고, 분리 패턴(185b)은 연결 패턴(185a)과 이격되면서 서로 이격되어 복수 형성된다. 또한, 중첩 영역(112)의 하측과 인접하게 형성된 분리 패턴(185b)은 화소 전극(180)과 소정 간격 이격되는데, 바람직하게는 분리 패턴(185b)이 레이저의 열에 의해 용융될 경우 화소 전극(180)과 단락될 수 있을 정도의 간격으로 형성된다.
도 9를 참조하면, 리페어 패턴(185)은 복수의 연결 패턴(185a)과 복수의 분리 패턴(185b)을 포함한다. 연결 패턴(185a)은 게이트 라인(110a)의 중첩 영역(112)과 일부 중첩되도록 화소 전극(180)으로부터 돌출되어 형성된다. 연결 패 턴(185a)은 소정의 폭 및 간격으로 형성된다. 또한, 분리 패턴(185b)은 연결 패턴(185a)과 소정 간격 이격되어 중첩 영역(112)상에 형성된다. 분리 패턴(185b)은 연결 패턴(185a)와 마주보도록 형성되며, 따라서 분리 패턴(185b)은 연결 패턴(185a)의 간격과 동일 간격으로 형성된다.
상기 실시 예 이외에 리페어 패턴(185)이 화소 전극(180)과 일부 연결되어 전단 게이트 라인(110a)의 중첩 영역(112)상에 형성되거나, 리페어 패턴(185)이 화소 전극(180)과 소정 간격 이격되어 전단 게이트 라인(110a)의 중첩 영역(112) 상에 형성되어 리페어 패턴(185)과 전단 게이트 라인(110a)의 부가 용량(Cpa)를 줄이거나 방지하는 모든 경우가 본 발명의 사상에 해당될 수 있다.
한편, 상기 실시 예들에 따른 리페어 패턴(185)과 게이트 라인(110a) 사이에 게이트 절연막(130) 및 보호막(170)이 형성되어 있는데, 게이트 절연막(130)은 예를들어 4000Å의 두께로 형성되고, 보호막(170)은 예를들어 2000Å의 두께로 형성된다. 따라서, 레이저를 조사하더라도 게이트 절연막(130)과 보호막(170)에 홀이 형성되지 않는 경우가 발생될 수 있다. 이를 방지하기 위해 본 발명에서는 게이트 라인(110a)의 중첩 영역(112)과 일부 중첩되도록 도 10에 도시된 바와 같이 보조 리페어 패턴(165)을 형성한다. 보조 리페어 패턴(165)은 데이터 라인(160) 형성시 데이터 라인(160)으로부터 분리되어 형성될 수 있다.
또한, 상기 리페어 패턴은 LCD 이외에 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 등 다양한 표시 장치에 이용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 리페어 패턴이 형성된 박막 트랜지스터 기판을 구비하는 표시 장치의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.
도 3은 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.
도 4는 도 1의 A 부분의 확대 평면도.
도 5는 본 발명의 일 실시 예의 변형 예에 따른 리페어 패턴의 평면도.
도 6은 본 발명의 다른 실시 예에 따른 리페어 패턴의 평면도.
도 7은 본 발명의 다른 실시 예의 변형 예에 따른 리페어 패턴의 평면도.
도 8은 본 발명의 다른 실시 예의 다른 변형 예에 따른 리페어 패턴의 평면도.
도 9는 본 발명의 다른 실시 예의 또다른 변형 예에 따른 리페어 패턴의 평면도.
도 10은 본 발명의 또다른 실시 예에 따른 리페어 패턴을 설명하기 위해 도 8의 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 게이트 라인 111 : 게이트 전극
112 : 중첩 영역 120 : 유지 전극 라인
130 : 게이트 절연막 140 : 활성층
150 : 오믹 콘택층 160 : 데이터 라인
161 : 소오스 전극 162 : 드레인 전극
165 : 보조 리페어 패턴 170 : 보호막
180 : 화소 전극 181 : 리페어 패턴
Claims (16)
- 일 방향으로 연장된 복수의 게이트 라인;상기 게이트 라인과 절연되어 타 방향으로 연장된 복수의 데이터 라인;상기 게이트 라인 및 데이터 라인이 교차되는 영역에 형성된 화소 전극; 및상기 화소 전극과 분리되어 전단 게이트 라인과 일부 중첩되는 리페어 패턴을 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서, 상기 게이트 라인은 상기 리페어 패턴과 중첩되는 중첩 영역이 다른 영역보다 폭이 넓거나 좁게 형성된 박막 트랜지스터 기판.
- 제 2 항에 있어서, 상기 화소 전극은 상기 게이트 라인의 중첩 영역과 이격되어 형성된 박막 트랜지스터 기판.
- 제 3 항에 있어서, 상기 리페어 패턴은 상기 중첩 영역의 일변과 접하여 상기 중첩 영역상에 형성된 박막 트랜지스터 기판.
- 제 2 항에 있어서, 상기 화소 전극은 상기 중첩 영역의 일변과 접하여 형성된 박막 트랜지스터 기판
- 제 5 항에 있어서, 상기 화소 전극은 상기 중첩 영역과 접하는 부분이 다른 부분보다 적어도 일부 돌출된 박막 트랜지스터 기판.
- 제 6 항에 있어서, 상기 리페어 패턴은 상기 중첩 영역의 일변과 이격되어 상기 중첩 영역 상에 형성된 박막 트랜지스터 기판.
- 제 2 항에 있어서, 상기 게이트 라인의 상기 중첩 영역 및 상기 리페어 패턴 사이에 이들과 절연되고 이들과 적어도 일부 중첩된 보조 리페어 패턴을 더 포함하는 박막 트랜지스터 기판.
- 제 8 항에 있어서, 상기 보조 리페어 패턴은 상기 데이터 라인과 동일층상에 형성된 박막 트랜지스터 기판.
- 일 방향으로 연장된 복수의 게이트 라인;상기 게이트 라인과 절연되어 타 방향으로 연장된 복수의 데이터 라인;상기 게이트 라인 및 데이터 라인이 교차되는 영역에 형성된 화소 전극; 및전단 게이트 라인과 일부 중첩되는 리페어 패턴을 포함하며,상기 리페어 패턴은 상기 화소 전극과 소정 폭 및 간격으로 연결된 적어도 하나의 연결 패턴을 포함하는 박막 트랜지스터 기판.
- 제 10 항에 있어서, 상기 게이트 라인은 상기 리페어 패턴과 중첩되는 중첩 영역이 다른 영역보다 폭이 넓거나 좁게 형성된 박막 트랜지스터 기판.
- 제 11 항에 있어서, 상기 화소 전극은 상기 리페어 패턴과 연결되지 않는 부분이 상기 중첩 영역과 이격되어 형성된 박막 트랜지스터 기판.
- 제 12 항에 있어서, 상기 리페어 패턴은 상기 라인 패턴과 이격되고, 상기 화소 전극과 이격되어 상기 중첩 영역 상에 형성된 적어도 하나의 분리 패턴을 더 포함하는 박막 트랜지스터 기판.
- 제 13 항에 있어서, 상기 게이트 라인의 상기 중첩 영역 및 상기 리페어 패턴 사이에 이들과 절연되고 이들과 일부 중첩된 보조 리페어 패턴을 더 포함하는 박막 트랜지스터 기판.
- 제 14 항에 있어서, 상기 보조 리페어 패턴은 상기 데이터 라인과 동일층상에 형성된 박막 트랜지스터 기판.
- 일 방향으로 연장된 복수의 게이트 라인과, 상기 게이트 라인과 게이트 절연막에 의해 절연되는 복수의 데이터 라인과, 상기 게이트 라인 및 데이터 라인이 교차되는 영역의 보호막 상부에 형성된 화소 전극과, 상기 화소 전극과 분리되어 전 단 게이트 라인과 일부 중첩되는 리페어 패턴을 포함하고,상기 불량 셀의 상기 리페어 패턴에 레이저를 조사하여 상기 리페어 패턴 하부의 상기 게이트 절연막 및 보호막에 홀을 형성하고, 상기 리페어 패턴이 용융되면서 상기 홀에 유입되어 상기 게이트 라인과 단락되는 동시에 상기 화소 전극과 단락되는 박막 트랜지스터 기판의 리페어 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080024434A KR101448909B1 (ko) | 2008-03-17 | 2008-03-17 | 박막 트랜지스터 기판 및 이의 리페어 방법 |
| US12/405,657 US8174637B2 (en) | 2008-03-17 | 2009-03-17 | Thin-film transistor substrate comprising a repair pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080024434A KR101448909B1 (ko) | 2008-03-17 | 2008-03-17 | 박막 트랜지스터 기판 및 이의 리페어 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090099281A true KR20090099281A (ko) | 2009-09-22 |
| KR101448909B1 KR101448909B1 (ko) | 2014-10-13 |
Family
ID=41062042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080024434A KR101448909B1 (ko) | 2008-03-17 | 2008-03-17 | 박막 트랜지스터 기판 및 이의 리페어 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8174637B2 (ko) |
| KR (1) | KR101448909B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160088536A (ko) * | 2015-01-15 | 2016-07-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 리페어 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130231025A1 (en) * | 2012-03-02 | 2013-09-05 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method and device for manufacturing liquid crystal panel |
| CN103792747B (zh) * | 2014-02-10 | 2016-05-04 | 北京京东方显示技术有限公司 | 一种阵列基板及其制作方法、修复方法及显示装置 |
| CN112051692A (zh) * | 2020-05-30 | 2020-12-08 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、维修方法、显示面板、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448579B1 (en) * | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
| KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JP4173332B2 (ja) | 2002-08-09 | 2008-10-29 | 三菱電機株式会社 | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 |
| KR20050041548A (ko) * | 2003-10-31 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
| KR20050066718A (ko) * | 2003-12-27 | 2005-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 이의 제조방법 |
| US7221413B2 (en) * | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
| TWI287296B (en) * | 2005-06-23 | 2007-09-21 | Au Optronics Corp | Active device matrix substrate and repair method of pixel unit thereof |
| KR100806811B1 (ko) | 2005-12-21 | 2008-02-25 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 이의 리페어 방법 |
| CN100501507C (zh) * | 2007-07-09 | 2009-06-17 | 昆山龙腾光电有限公司 | 液晶显示面板及其制造方法和包含其的装置 |
-
2008
- 2008-03-17 KR KR1020080024434A patent/KR101448909B1/ko active IP Right Grant
-
2009
- 2009-03-17 US US12/405,657 patent/US8174637B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160088536A (ko) * | 2015-01-15 | 2016-07-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 리페어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8174637B2 (en) | 2012-05-08 |
| US20090230398A1 (en) | 2009-09-17 |
| KR101448909B1 (ko) | 2014-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019464B2 (en) | Liquid crystal display device and method for repairing the same | |
| US7330222B2 (en) | Display device and method for fabricating the same | |
| US7714948B2 (en) | Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device | |
| KR101327847B1 (ko) | 액정표시장치와 그 제조방법 | |
| US6515720B1 (en) | Active matrix liquid crystal display device | |
| KR101303476B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| US7499140B2 (en) | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device | |
| KR101820032B1 (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 이들의 리페어 방법 | |
| US7417692B2 (en) | Laser repair structure and method for TFT-LCD | |
| KR0149447B1 (ko) | 액티브매트릭스표시장치와 그 제조방법 | |
| EP2672317B1 (en) | Liquid crystal display panel and production method for same | |
| KR20060046241A (ko) | 액정표시소자 | |
| JP2005316489A (ja) | 表示装置とそれに生じる欠陥の修復方法 | |
| US9419017B2 (en) | Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate | |
| JP2005018080A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
| US10634967B2 (en) | Display device, brightness defect correction method for display device, and brightness defect correction device for display device | |
| KR101448909B1 (ko) | 박막 트랜지스터 기판 및 이의 리페어 방법 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| KR20080026277A (ko) | 박막 트랜지스터 기판 및 그 리페어 방법 | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
| KR101013647B1 (ko) | 채널부 리페어방법 및 이를 적용한 액정표시소자 | |
| KR100835171B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20080053832A (ko) | 액정 표시 장치 및 그의 불량 화소 제거 방법 | |
| JP2005173499A (ja) | 液晶表示装置及びその製造方法 | |
| KR101376754B1 (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 6 |