JP2005064384A - インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク - Google Patents

インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク Download PDF

Info

Publication number
JP2005064384A
JP2005064384A JP2003295418A JP2003295418A JP2005064384A JP 2005064384 A JP2005064384 A JP 2005064384A JP 2003295418 A JP2003295418 A JP 2003295418A JP 2003295418 A JP2003295418 A JP 2003295418A JP 2005064384 A JP2005064384 A JP 2005064384A
Authority
JP
Japan
Prior art keywords
interface module
signal processing
heat
processing lsi
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003295418A
Other languages
English (en)
Other versions
JP3834023B2 (ja
Inventor
Hideto Furuyama
英人 古山
Hiroshi Hamazaki
浩史 濱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003295418A priority Critical patent/JP3834023B2/ja
Priority to US10/920,365 priority patent/US7154751B2/en
Priority to CNB2004100578450A priority patent/CN100356508C/zh
Publication of JP2005064384A publication Critical patent/JP2005064384A/ja
Priority to US11/496,446 priority patent/US7330352B2/en
Application granted granted Critical
Publication of JP3834023B2 publication Critical patent/JP3834023B2/ja
Priority to US11/779,964 priority patent/US7554806B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

【課題】 信号処理ＬＳＩとインターフェイスモジュールを同一のインターポーザに搭載する場合であっても、大掛りな構成変更や構造の複雑化を伴わずにそれぞれを効果的に冷却することができ、歩留まり向上及びローコスト化をはかる。
【解決手段】 実装ボード接続用電気端子を有し信号処理ＬＳＩ３が搭載されたインターポーザ１と、インターポーザ１に機械的に信号処理ＬＳＩ３に電気的に接続された信号伝送用のインターフェイスモジュール３５と、信号処理ＬＳＩ３とインターフェイスモジュール３５にそれぞれ接触して設けられ、信号処理ＬＳＩ３及びインターフェイスモジュール３５の熱を放散する１つのヒートシンク９とを備えたインターフェイスモジュール付ＬＳＩパッケージにおいて、ヒートシンク９に対し、信号処理ＬＳＩ３の放熱部とインターフェイスモジュール３５の放熱部との間に熱抵抗部としての空隙１１を設けた。
【選択図】 図１

Description

本発明は、高速信号を外部配線するための信号伝送用高速インターフェイスモジュールを備えたインターフェイスモジュール付ＬＳＩパッケージ及びそれに用いるヒートシンクに関する。
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上により、大規模集積回路（ＬＳＩ）においては飛躍的な動作速度向上が図られてきている。しかしながら、ＬＳＩ内部動作が高速化されても、それを実装するプリント基板レベルの動作速度はＬＳＩ内部動作より低く抑えられ、そのプリント基板を装着したラックレベルでは更に動作速度が低く抑えられている。これらは動作周波数上昇に伴う電気配線の伝送損失や雑音、電磁障害の増大に起因するものであり、信号品質を確保するため長い配線ほど動作周波数を低く抑える必然性によるものである。このため、電気配線装置においてはＬＳＩ動作速度より実装技術がシステム動作速度を支配するという傾向が近年益々強まってきている。
このような電気配線装置の問題を鑑み、ＬＳＩ間を光で接続する光配線装置が幾つか提案されている。光配線は、直流から１００ＧＨｚ以上の周波数領域で損失等の周波数依存性が殆ど無く、配線路の電磁障害や接地電位変動雑音も無いため、数十Ｇｂｐｓの配線が容易に実現できる。この種のＬＳＩ間光配線としては、例えば非特許文献１などが知られている。
また、信号処理ＬＳＩを搭載したインターポーザに高速信号を外部配線するためのインターフェイスモジュールを直接搭載した構造が提案されている（例えば、非特許文献２，３参照）。しかし、この構造においては、信号処理ＬＳＩとインターフェイスモジュールの段差が大きく、またインターフェイスモジュールが信号処理ＬＳＩ放熱方向（裏面方向）に光コネクタを有し信号処理ＬＳＩと同じ方向に放熱できないため、１つのヒートシンクで信号処理ＬＳＩとインターフェイスモジュールを効率良く冷却することは困難である。また、ＬＳＩチップを多数搭載するパッケージの放熱器を複数に分割して配置する構造も知られている（例えば、特許文献１参照）が、このような分割ヒートシンクを用いる方法は、部品点数が増加し、装着組み立てコストも増加するだけでなく、複数ヒートシンクの取付け不良（アライメントずれ）といった不良モードの増加による製造、組み立て歩留まりの低下といったコストの増加が見逃せなくなる。
特開平１０−１７３１１４号公報 Proceedings 51st Electronic Components and Technology Conference, IEEE, PP.880-5, 2001 Hot Interconnects 9. Symposium on High Performance Interconnects, IEEE, PP.31-5, 2001 日経エレクトロニクス８１０号、pp.121-122、２００１年１２月３日
このように従来、信号処理ＬＳＩと光インターフェイスモジュールを同一のインターポーザに搭載した場合、信号処理ＬＳＩと光インターフェイスモジュールを１つのヒートシンクで効率良く冷却することは困難であった。また、複数のヒートシンクを用いると、製造，組み立て歩留まりの低下といったコストの増加を招くことになる。
本発明は、上記事情を考慮して成されたもので、その目的とするところは、信号処理ＬＳＩとインターフェイスモジュールを同一のインターポーザに搭載する場合であっても、大掛りな構成変更や構造の複雑化を伴わずに信号処理ＬＳＩとインターフェイスモジュールを効果的に冷却することができ、歩留まり向上及びローコスト化をはかり得るインターフェイスモジュール付ＬＳＩパッケージ及びそれに用いるヒートシンクを提供することにある。
本発明の骨子は、信号処理ＬＳＩとインターフェイスモジュールの間の実効的熱分離を行うものであり、１つのヒートシンクを領域分割し、その領域間の熱抵抗を増加させることでこれを達成する。また、この熱抵抗増加は一体型ヒートシンクの中で行うため、複数ヒートシンクを用いるような場合の問題も生じない。
即ち本発明は、実装ボード接続用電気端子を有するインターポーザと、このインターポーザに搭載された信号処理ＬＳＩと、前記インターポーザに機械的に接続され且つ前記信号処理ＬＳＩに電気的に接続された信号伝送用のインターフェイスモジュールと、前記信号処理ＬＳＩと前記インターフェイスモジュールにそれぞれ接触して設けられ、前記信号処理ＬＳＩ及び前記インターフェイスモジュールの熱を放散する１つの放熱器とを具備してなるインターフェイスモジュール付ＬＳＩパッケージにおいて、前記放熱器は、前記信号処理ＬＳＩに対する放熱部と前記インターフェイスモジュールに対する放熱部との間に熱抵抗部が設けられていることを特徴とする。
ここで、本発明の望ましい実施態様としては次のものがあげられる。
(1) 信号処理ＬＳＩに対する放熱部の熱抵抗及びインターフェイスモジュールに対する放熱部の熱抵抗が、信号処理ＬＳＩと前記インターフェイスモジュールとの間の熱抵抗より低いこと。
(2) 放熱器に、信号処理ＬＳＩに対する放熱部とインターフェイスモジュールに対する放熱部とを結ぶ直線経路を遮断する溝又は空隙部を設けてなること。
(3) インターフェイスモジュールによる信号伝送の外部配線手段として、光配線を用いたこと。
(4) 信号処理ＬＳＩとインターフェイスモジュールのそれぞれの最上面はほぼ同じ高さであること。
(5) 信号処理ＬＳＩはインターポーザの中央部に配置され、インターフェイスモジュールはインターポーザの周辺部に複数個配置されていること。
また本発明は、異なる被放熱体にそれぞれ接触する複数の受熱領域を有するヒートシンクにおいて、各々の受熱領域間の熱抵抗を上昇させるための溝又は空隙部を有してなることを特徴とする。
また本発明は、実装ボード接続用電気端子を有するインターポーザと、このインターポーザに搭載された信号処理ＬＳＩと、前記インターポーザに機械的に接続され且つ前記信号処理ＬＳＩに電気的に接続された信号伝送用のインターフェイスモジュールと、を備えたインターフェイスモジュール付ＬＳＩパッケージに取り付けられるヒートシンクであって、前記信号処理ＬＳＩと前記インターフェイスモジュールにそれぞれ接触する複数の受熱領域を有し、各々の受熱領域間の熱抵抗を上昇させるための溝又は空隙部が設けられていることを特徴とする。
(1) 受熱領域間を結ぶ直線経路を遮断する溝又は空隙部を設けてなること。
(2) 受熱領域間の少なくとも一部は、信号処理ＬＳＩ側及びインターフェイスモジュール側のそれぞれが受熱面と反対の放熱面まで延長されて接続されていること。
本発明によれば、１つの放熱器（ヒートシンク）に熱抵抗部を設けて信号処理ＬＳＩの放熱部とインターフェイスモジュールの放熱部とに領域分割することにより、従来技術と同等の部品点数及び製造工程でインターフェイスモジュールと信号処理ＬＳＩの放熱を分離することが可能となる。このため、信号処理ＬＳＩとインターフェイスモジュールを同一のインターポーザに搭載する場合であっても、大掛りな構成変更や構造の複雑化を伴わずに信号処理ＬＳＩとインターフェイスモジュールを効果的に冷却することができ、歩留まり向上及びローコスト化をはかることができる。従って、ＬＳＩの高速チップ間配線をローコストで実現することができ、情報通信機器等の高度化の促進に寄与することが可能となる。
本発明の実施形態を説明する前に、本発明者らが先に提案したインターフェイスモジュール付ＬＳＩパッケージ（特願２００３−３９８２８号）について、図７及び図８を参照して説明する。これは、高速インターフェイスモジュールの外部配線として光配線を用いた例を示している。
図７中の１はインターポーザ基板、２は半田ボール、３は信号処理ＬＳＩ、４は光素子駆動ＩＣ、５は光電変換部、６は光ファイバ、７は配線基板、８は異方性導電フィルム、９はヒートシンク、１０は冷却ファンである。信号処理ＬＳＩ３からの高速信号は、半田ボール２を通じて実装ボード側に供給されるのではなく、異方性導電フィルム８及び配線基板７を通じて光素子駆動ＩＣ４に供給される。そして、光電変換部５により光信号となり、光ファイバ６に与えられる。なお、インターポーザとは、ＩＣパッケージの中で半導体チップをマザーボード等につなぐ役目をするものであり、リードフレーム，ＴＡＢテープ，樹脂基板等がある。
図８は、図７のインターフェイスモジュール付ＬＳＩパッケージの完成形態と動作時の熱流を模式的に示したものである。インターポーザ基板１に対し、信号処理ＬＳＩ３とインターフェイスモジュール３５（光素子駆動ＩＣ４，光電変換部５，配線基板７）の最上面がほぼ同じ高さとなっており、信号処理ＬＳＩ３及びインターフェイスモジュール３５はヒートシンク９の下面に熱伝導グリース等を介して密着するようになっている。１４は信号処理ＬＳＩ３からの熱流、１５は光素子駆動ＩＣ４からの熱流を示している。
信号処理ＬＳＩ３は高速動作するため非常に大きな発熱を伴うことが多く、例えば近年の１〜３ＧＨｚ動作のＣＰＵ等では、１０ｍｍ□程のサイズで５０〜７０Ｗ（５０〜７０Ｗ／ｃｍ2 ）といった非常に大きな電力を消費する。一方、光素子駆動ＩＣ４は４０Ｇｂｐｓ（１０Ｇｂｐｓ×４ｃｈ）程のスループットで、２ｍｍ□程度のサイズで１Ｗ弱（〜２０Ｗ／ｃｍ2 ）の比較的小さな電力消費となる。このため、図８のように信号処理ＬＳＩ３と光素子駆動ＩＣ４を同じヒートシンク９で冷却しようとすると、絶対消費電力的にも電力消費密度的にもかなり大きな電力を消費する信号処理ＬＳＩ３から光素子駆動ＩＣ４側に熱流１６が生じ、しばしば、光素子駆動ＩＣ４が冷却できなくなる問題が生じる。
このため、特許文献１に示されているような分割ヒートシンクを用い、信号処理ＬＳＩと光素子駆動ＩＣ（インターフェイスモジュール主要発熱部）を別々に冷却する必要があった。しかしながら、分割ヒートシンクを用いる方法は、部品点数が増加し、装着組み立てコストも増加するだけでなく、複数ヒートシンクの取付け不良（アライメントずれ）といった不良モードの増加による製造、組立て歩留まりの低下といったコストの増加が見逃せなくなる。
そこで本発明は、信号処理ＬＳＩと光インターフェイスモジュールを同一のインターポーザに搭載する場合であっても、大掛りな構成変更や構造の複雑化を伴わずに信号処理ＬＳＩとインターフェイスモジュールを、１つのヒートシンクで効果的に冷却する構造を提案する。
以下、本発明の実施形態を図面を参照して説明する。ここでは、高速インターフェイスモジュールの外部配線として光配線を用いる例を示していくが、これは小型同軸ケーブルアレイなどの電気配線であっても構わないものである。電気配線の場合、光素子駆動ＩＣや光素子の代わりに、ラインドライバー及びラインレシーバーなどの高速配線インターフェイスＩＣを搭載し、必要に応じてプリエンファシス回路、イコライザ回路などを含むようにすればよい。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図である。
図中の１はＢＧＡ（Ball Grid Array）インターポーザ基板、２は半田ボール、３は信号処理ＬＳＩ、４は光素子駆動ＩＣ、５は光電変換部、６は光ファイバ、７は配線基板、８は異方性導電フィルム、９はヒートシンク、１０は冷却ファンである。ＢＧＡインターポーザ基板１は、ＰＧＡ（Pin Grid Array）やＬＧＡ（Land Grid Array）等の電極形式であっても構わなく、以下単にインターポーザ基板と記す。また、光電変換部５は、半導体レーザや受光素子が光ファイバと光結合されて内蔵されており、光素子駆動ＩＣ４との電気接続が可能なように電極が引き出されている。光素子駆動ＩＣ４は、光電変換部５に内蔵されていても構わない。ここで、光駆動ＩＣ４，光電変換部５，及び配線基板７を光インターフェイスモジュール３５と称することにする。
図１の１１は、ヒートシンク９に設けた空隙であり、ＬＳＩ放熱部（中央）とインターフェイスモジュール放熱部（左右）との熱分離を行わせるための熱抵抗部である。ヒートシンク９は、信号処理ＬＳＩ３の放熱部とインターフェイスモジュール３５の放熱部が一体化されており、両放熱部の一部が連結された構造となっている。これを図２により説明する。
図２は、図１の実施形態で用いたヒートシンクを上面から見た図であり、信号処理ＬＳＩ３，光素子駆動ＩＣ４，光電変換部５の配置位置を透かし図で示している。ここでは、ヒートシンク９の放熱部形式をフィンとピンの混合型としており、図の二重長方形はフィンの頂部と底部、二重正方形はピンの頂部と底部を表している。また、１１はフィンを間引きして空隙（熱抵抗部）を設けた部分であり、信号処理ＬＳＩ３と光素子駆動ＩＣ４の間の直線的な熱伝導経路を取り除いたものである。このようなヒートシンク９は、例えばアルミニウムの押し出し成型と打抜きなど、一般的なヒートシンクの製法を用いて作製することができる。
図２において、信号処理ＬＳＩ３の放熱部は放熱ピンを用い、その最外部のみ放熱フィンを設けているが、これは、温風（冷却ファン１０によるＬＳＩ冷却風）でインターフェイスモジュール部が加熱されないよう、信号処理ＬＳＩ３の冷却風がインターフェイスモジュール間（ヒートシンク角方向）に噴出されるようにする邪魔板の役目を持つ。これにより、空隙１１でヒートシンク材を伝わる熱を防ぐ他、外周放熱フィンにより強制対流により伝わる熱も防ぐことができる。
なお、上記説明は冷却ファン１０がヒートシンク９側に風を送る場合についてであるが、逆にヒートシンク９から冷却ファン１０の方向に風を送る場合でも同様な効果があり、フィンがヒートシンク９の空隙間の橋渡し部を効果的に冷却するための風通路制限部として機能し、橋渡し部を通じた信号処理ＬＳＩ３からインターフェイスモジュール３５への熱干渉を抑制する。また、インターフェイス部ヒートシンクは最内周部をフィンとすれば、それ以外はピンとしても構わない。さらに、信号処理ＬＳＩ３の発熱量によっては、冷却ファン１０を省略することも可能である。
図３は、本実施形態のインターフェイスモジュール付ＬＳＩパッケージの実際の実装状態を示す斜視図である。他の実装部品と共に信号処理ＬＳＩ３が搭載されたインターポーザ１が実装ボード３１に実装された後、図中矢印で示したように、光インターフェイスモジュール３５及びヒートシンク９（図示せず）がインターポーザ１上に搭載されて完成する。実装ボード３１上の３２は配線、３３はチップ部品である。また、光ファイバ６の光インターフェイスモジュール３５の反対端には、外部光ファイバとの接続用の光コネクタ３６が接続されている。
このように本実施形態によれば、信号処理ＬＳＩ３と光インターフェイスモジュール３５の高さ位置を揃え、これらを１つのヒートシンク９に接触させて冷却する構成とし、更にヒートシンク９に熱抵抗部を設けて信号処理ＬＳＩ３の放熱部とインターフェイスモジュール３５の放熱部とに領域分割することにより、信号処理ＬＳＩ３からの熱がインターフェイスモジュール３５に伝わり、インターフェイスモジュール３５の冷却が不十分になる不都合を避けることができる。即ち、１つのヒートシンク９で信号処理ＬＳＩ３とインターフェイスモジュール３５を効果的に冷却することができる。従って、大掛りな構成変更や構造の複雑化を伴わずに信号処理ＬＳＩとインターフェイスモジュールを効果的に冷却することができ、歩留まり向上及びローコスト化をはかることができる。
また、図３に示すように、光インターフェイスモジュール３５から離れた場所で光コネクタ３６を接続することにより、光コネクタ構造が大きくなることによる実装制限を解決することにも本発明は有効である。
（第２の実施形態）
図４は、本発明の第２の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、ヒートシンクの構造が異なるだけで、他の構成は基本的に第１の実施形態と同じである。図４中の１２は、ヒートシンク９の型押し加工により形成した溝であり、ＬＳＩ放熱部とインターフェイスモジュール放熱部との熱分離を行わせる熱抵抗部である。溝１２はヒートシンク９の底部（受熱部）から頂部近傍にまで達しており、信号処理ＬＳＩ３が発する熱はヒートシンク９の低温部を通ってインターフェイスモジュール３５に伝わることになる。即ち、冷却ファン１０による放熱が十分行われていれば、信号処理ＬＳＩ３からインターフェイスモジュール３５へ伝わる熱は殆ど無くなることになる。また、この実施形態では信号処理ＬＳＩ３からインターフェイスモジュール３５への熱経路がＬＳＩ３の放熱経路とインターフェイスモジュール３５の放熱経路の加算値以上であり、信号処理ＬＳＩ３からインターフェイスモジュール３５への熱抵抗をＬＳＩ３の熱抵抗及びインターフェイスモジュール３５の熱抵抗より高くし易い特徴がある。
図４の構成断面図においては、信号処理ＬＳＩ３の放熱部（中央部）の冷却風出口が無いようにも思えるが、これは図５に示すようにインターフェイスモジュール３５の無い方向（ヒートシンク角方向）に溝１２の切り欠き１３を設けることで解決する。また、図５の構成により、溝１２が信号処理ＬＳＩ３の冷却風（温風）でインターフェイスモジュール３５が加熱されないようにする邪魔板の役目を持ち、図２の場合と同様な効果が得られるようになる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。インターポーザ基板上に搭載する信号処理ＬＳＩとインターフェイスモジュールとの関係は、必ずしも第１及び第２の実施形態に限定されるものではなく、インターポーザ基板に対して信号処理ＬＳＩとインターフェイスモジュールの最上面の高さがほぼ同じであればよく、例えば図６（ａ）（ｂ）のような変形が可能である。図６の（ａ）は、インターフェイスモジュール３５を接続ピン３７でインターポーザ基板１の上面に接続したものである。（ｂ）は、インターフェイスモジュール３５を接続ピン３９でインターポーザ基板１の側面に接続したものである。
また、ヒートシンクの形成材料はアルミニウムに限るものではなく、銅などの材料であってもよい。さらに、そのヒートシンクの作製方法としては成型法以外に、カシメ法や溶接法などを用いてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 第１の実施形態におけるヒートシンク構造を示す上面図。 第１の実施形態におけるインターフェイスモジュール，信号処理ＬＳＩ，及びインターポーザ基板の関係を示す斜視図。 第２の実施形態に係わるインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 第２の実施形態におけるヒートシンク構造を示す上面図。 本発明の変形例を示す断面図。 本発明者らが既に提案したインターフェイスモジュール付ＬＳＩパッケージの概略構成を示す断面図。 図７のインターフェイスモジュール付ＬＳＩパッケージにおける熱流状況を説明するための断面図。
符号の説明
１…インターポーザ基板
２…半田ボール
３…信号処理ＬＳＩ
４…光素子駆動ＩＣ
５…光電変換部
６…光ファイバ
７…配線基板
８…異方性導電シート
９…ヒートシンク
１０…冷却ファン
１１…空隙
１２…溝
１３…切り欠き部
１４，１５，１６…熱の流れ
３１…実装ボード
３２…配線
３３…チップ部品
３５…インターフェイスモジュール
３７，３９…接続ピン

Claims (7)

  1. 実装ボード接続用電気端子を有するインターポーザと、このインターポーザに搭載された信号処理ＬＳＩと、前記インターポーザに機械的に接続され且つ前記信号処理ＬＳＩに電気的に接続された信号伝送用のインターフェイスモジュールと、前記信号処理ＬＳＩと前記インターフェイスモジュールにそれぞれ接触して設けられ、前記信号処理ＬＳＩ及び前記インターフェイスモジュールの熱を放散する１つの放熱器とを具備してなり、
    前記放熱器は、前記信号処理ＬＳＩに対する放熱部と前記インターフェイスモジュールに対する放熱部との間に熱抵抗部が設けられていることを特徴とするインターフェイスモジュール付ＬＳＩパッケージ。
  2. 前記信号処理ＬＳＩに対する放熱部の熱抵抗及び前記インターフェイスモジュールに対する放熱部の熱抵抗が、前記信号処理ＬＳＩと前記インターフェイスモジュールとの間の熱抵抗より低いことを特徴とする請求項１記載のインターフェイスモジュール付ＬＳＩパッケージ。
  3. 前記放熱器に、前記信号処理ＬＳＩに対する放熱部と前記インターフェイスモジュールに対する放熱部とを結ぶ直線経路を遮断する溝又は空隙部を設けてなることを特徴とする請求項１又は２に記載のインターフェイスモジュール付ＬＳＩパッケージ。
  4. 前記インターフェイスモジュールによる信号伝送の外部配線手段として、光配線を用いたことを特徴とする請求項１〜３の何れかに記載のインターフェイスモジュール付ＬＳＩパッケージ。
  5. 異なる被放熱体にそれぞれ接触する複数の受熱領域を有し、各々の受熱領域間の熱抵抗を上昇させるための溝又は空隙部を有してなることを特徴とするヒートシンク。
  6. 実装ボード接続用電気端子を有するインターポーザと、このインターポーザに搭載された信号処理ＬＳＩと、前記インターポーザに機械的に接続され且つ前記信号処理ＬＳＩに電気的に接続された信号伝送用のインターフェイスモジュールと、を備えたインターフェイスモジュール付ＬＳＩパッケージに取り付けられるヒートシンクであって、
    前記信号処理ＬＳＩと前記インターフェイスモジュールにそれぞれ接触する複数の受熱領域を有し、各々の受熱領域間の熱抵抗を上昇させるための溝又は空隙部が設けられていることを特徴とするヒートシンク。
  7. 前記受熱領域間の少なくとも一部は、前記信号処理ＬＳＩ側及びインターフェイスモジュール側のそれぞれが受熱面と反対の放熱面まで延長されて接続されていることを特徴とする請求項６記載のヒートシンク。
JP2003295418A 2003-08-19 2003-08-19 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク Expired - Fee Related JP3834023B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003295418A JP3834023B2 (ja) 2003-08-19 2003-08-19 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
US10/920,365 US7154751B2 (en) 2003-08-19 2004-08-18 Interface module-mounted LSI package
CNB2004100578450A CN100356508C (zh) 2003-08-19 2004-08-19 Lsi封装、散热器和安装散热器的接口模块
US11/496,446 US7330352B2 (en) 2003-08-19 2006-08-01 Interface module-mounted LSI package
US11/779,964 US7554806B2 (en) 2003-08-19 2007-07-19 Interface module-mounted LSI package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003295418A JP3834023B2 (ja) 2003-08-19 2003-08-19 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク

Publications (2)

Publication Number Publication Date
JP2005064384A true JP2005064384A (ja) 2005-03-10
JP3834023B2 JP3834023B2 (ja) 2006-10-18

Family

ID=34371679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003295418A Expired - Fee Related JP3834023B2 (ja) 2003-08-19 2003-08-19 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク

Country Status (3)

Country Link
US (3) US7154751B2 (ja)
JP (1) JP3834023B2 (ja)
CN (1) CN100356508C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214771A (ja) * 2013-07-11 2013-10-17 Meidensha Corp 電子部品冷却構造
JP2014194505A (ja) * 2013-03-29 2014-10-09 Funai Electric Co Ltd プロジェクタ、及び、ヘッドアップディスプレイ装置
JP2015090877A (ja) * 2013-11-05 2015-05-11 日立金属株式会社 伝送モジュールの実装構造
JP2019126130A (ja) * 2018-01-15 2019-07-25 富士電機株式会社 電力変換装置
WO2024071110A1 (ja) * 2022-09-26 2024-04-04 京セラ株式会社 半導体モジュール

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP2006053266A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
US7352935B2 (en) 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
US7606049B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7593230B2 (en) * 2005-05-05 2009-09-22 Sensys Medical, Inc. Apparatus for absorbing and dissipating excess heat generated by a system
JP4241756B2 (ja) * 2005-05-13 2009-03-18 オムロン株式会社 部品実装基板構造
US20070014089A1 (en) * 2005-07-18 2007-01-18 Jia-Lie Huang Radiator unit for an electronic component
US7345879B2 (en) * 2006-05-15 2008-03-18 Fu Zhun Precision Industry (Shen Zhen) Co., Ltd. Heat dissipation device
JP2008166433A (ja) * 2006-12-27 2008-07-17 Toshiba Corp 複合モジュール
US20080157349A1 (en) * 2006-12-28 2008-07-03 Hon Hai Precision Ind. Co., Ltd. IC package having improved structure
JPWO2009104558A1 (ja) * 2008-02-19 2011-06-23 日本電気株式会社 光インターコネクション装置
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
JP5644574B2 (ja) * 2011-02-18 2014-12-24 日本電気株式会社 光モジュール及び光モジュール搭載基板
US8790964B2 (en) * 2012-06-29 2014-07-29 Freescale Semiconductor, Inc. Power transistor with heat dissipation and method therefor
US9230878B2 (en) * 2013-04-12 2016-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit package for heat dissipation
CN110010477B (zh) * 2018-10-10 2020-10-27 浙江集迈科微电子有限公司 一种侧面散热型密闭射频芯片封装工艺

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244328A (ja) * 1993-02-19 1994-09-02 Fujitsu Ltd ヒートシンク
JPH06268122A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH09283675A (ja) * 1996-04-10 1997-10-31 Oki Electric Ind Co Ltd 放熱フィン取付構造
JPH10173114A (ja) 1996-12-13 1998-06-26 Hitachi Ltd マルチチップモジュールの冷却構造
JPH10224061A (ja) * 1997-02-10 1998-08-21 Matsushita Electric Ind Co Ltd ヒートシンクユニット及び電子機器
JP3285539B2 (ja) 1998-06-05 2002-05-27 日本電信電話株式会社 光モジュール実装構造
JP2000124374A (ja) * 1998-10-21 2000-04-28 Furukawa Electric Co Ltd:The 板型ヒートパイプとそれを用いた冷却構造
JP2000174186A (ja) * 1998-12-08 2000-06-23 Hitachi Ltd 半導体装置およびその実装方法
JP4493117B2 (ja) * 1999-03-25 2010-06-30 レノボ シンガポール プライヴェート リミテッド ノートブック型パーソナルコンピューターの冷却方法及び冷却装置
US6516104B1 (en) * 1999-06-25 2003-02-04 Kabushiki Kaisha Toshiba Optical wiring device
US20020008963A1 (en) * 1999-07-15 2002-01-24 Dibene, Ii Joseph T. Inter-circuit encapsulated packaging
JP3690729B2 (ja) * 2000-09-11 2005-08-31 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気回路装置及びコンピュータ
JP2002289750A (ja) 2001-03-26 2002-10-04 Nec Corp マルチチップモジュールおよびその放熱構造
US7952194B2 (en) * 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
US6750536B2 (en) * 2001-12-14 2004-06-15 Intel Corporation Current supply and support system for a thin package
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
JP2003289191A (ja) * 2002-03-28 2003-10-10 Denso Corp 電子制御装置
JP4043986B2 (ja) * 2003-03-31 2008-02-06 古河電気工業株式会社 放熱フィンを備えたヒートシンクおよび放熱フィンの固定方法
JP3795877B2 (ja) * 2003-07-28 2006-07-12 株式会社東芝 光半導体モジュール及びその製造方法
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
US6982877B2 (en) * 2004-02-20 2006-01-03 Hewlett-Packard Development Company, L.P. Heat sink having compliant interface to span multiple components
JP4138689B2 (ja) * 2004-03-30 2008-08-27 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ
US7352935B2 (en) * 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP4086822B2 (ja) * 2004-08-19 2008-05-14 富士通株式会社 熱伝導構造体及び熱伝導構造体の製造方法
JP4241756B2 (ja) * 2005-05-13 2009-03-18 オムロン株式会社 部品実装基板構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014194505A (ja) * 2013-03-29 2014-10-09 Funai Electric Co Ltd プロジェクタ、及び、ヘッドアップディスプレイ装置
JP2013214771A (ja) * 2013-07-11 2013-10-17 Meidensha Corp 電子部品冷却構造
JP2015090877A (ja) * 2013-11-05 2015-05-11 日立金属株式会社 伝送モジュールの実装構造
JP2019126130A (ja) * 2018-01-15 2019-07-25 富士電機株式会社 電力変換装置
JP7069734B2 (ja) 2018-01-15 2022-05-18 富士電機株式会社 電力変換装置
WO2024071110A1 (ja) * 2022-09-26 2024-04-04 京セラ株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP3834023B2 (ja) 2006-10-18
US7330352B2 (en) 2008-02-12
US20080192433A1 (en) 2008-08-14
CN1585092A (zh) 2005-02-23
US20060268522A1 (en) 2006-11-30
CN100356508C (zh) 2007-12-19
US20050231911A1 (en) 2005-10-20
US7554806B2 (en) 2009-06-30
US7154751B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
JP3834023B2 (ja) インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
US6712621B2 (en) Thermally enhanced interposer and method
US8971045B1 (en) Module having at least one thermally conductive layer between printed circuit boards
US5933324A (en) Apparatus for dissipating heat from a conductive layer in a circuit board
US20050018406A1 (en) Stack up assembly
KR20190122133A (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
US9515005B2 (en) Package mounting structure
JP2006287080A (ja) メモリモジュール
TW200915056A (en) Structure and method for efficient thermal dissipation in an electronic assembly
JP5115200B2 (ja) 電子素子、それを有するパッケージ及び電子装置
JP2803603B2 (ja) マルチチップパッケージ構造
JP4493026B2 (ja) 冷却装置付き回路基板の製造方法
JPH07106721A (ja) プリント回路板及びその放熱方法
JP2007188934A (ja) マルチチップモジュール
JP2009253034A (ja) 半導体素子冷却装置
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
US6399877B1 (en) Heat sink
JP2008205250A (ja) 冷却板および電子装置
US20080011459A1 (en) Thermally conductive cover directly attached to heat producing component
JP2006135202A (ja) 電子機器の放熱構造
WO2023145964A1 (ja) 半導体モジュール
KR20130025641A (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2006140203A (ja) Ｓｉｐ放熱パッケージ
JP3460930B2 (ja) 電子回路パッケージ
JP3640833B2 (ja) 高速信号処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees