JP2005056214A

JP2005056214A - クロック制御回路と集積回路

Info

Publication number: JP2005056214A
Application number: JP2003287340A
Authority: JP
Inventors: Shigenari Kawabata; 重成川端
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-08-06
Filing date: 2003-08-06
Publication date: 2005-03-03
Anticipated expiration: 2023-08-06
Also published as: US7284145B2; US20080028257A1; US20050030077A1; EP1505479A3; EP1505479A2; JP4051682B2

Abstract

【課題】対象回路に有効クロックを供給するクロック制御回路を、有効入力フラグや有効出力フラグの様々な波形に対応し得るように共通化する。
【解決手段】継続期間調整回路１００は、継続期間カウント定数１０３に従って継続期間信号１９１を生成する。論理和回路２１０は、有効入力フラグ５０２と継続期間信号１９１との論理和を生成し、ラッチ入力信号２１１として出力する。クロックイネーブラ３００は、ラッチ入力信号２１１をイネーブル信号として入力する。クロックイネーブラ３００は、ラッチ回路３１０において補正されたイネーブル信号（ラッチ出力信号３１１）を使用して、論理積回路３２０によってクロック３０４をマスクする。クロックイネーブラ３００は、これにより得られたクロックを有効クロック３９４として対象回路５００に供給する。
【選択図】図１

Description

本発明は、クロック制御回路と集積回路に関し、特に対象回路に供給されるクロック信号を制御することにより消費電力を削減するクロック制御回路と集積回路に関する。

集積回路では、内部のフリップフロップ回路などに対してクロック信号が分配される。フリップフロップ回路はクロック信号に同期して入力データを取り込むため、フリップフロップ回路に保持されるべきデータに変更がない場合であっても、クロック信号が変化することにより不要な電力を消費することになる。従って、集積回路における対象回路にクロック信号を供給する場合には、必要最小限の期間に限ってクロック信号を供給することが消費電力の観点からも望ましい。

クロック信号の供給を制限するために、例えばラッチ回路と論理ゲートを組み合わせたクロックイネーブラが提案されている。このクロックイネーブラでは、ラッチ回路のゲート端子にクロック信号の反転信号を入力して、ラッチ回路のデータ入力端子にイネーブル信号を入力することにより、補正されたイネーブル信号をラッチ回路のデータ出力端子に得る。この補正されたイネーブル信号とクロック信号との論理積を論理ゲートにより生成することにより、期間を制限したクロック信号が得られる。補正されたイネーブル信号の状態が変化するのは、クロックがローレベルの状態にあるときに限られるため、論理ゲートにより生成されたクロック信号の波形（デューティ比）は元のクロック信号と変わらない。これにより、元のイネーブル信号のタイミングのずれに影響を受けずに、期間を制限したクロック信号が得られる（例えば、特許文献１参照。）。
特開平９−２８４１０１号公報（図１）

上述のクロックイネーブラによれば、イネーブル信号を与えることにより、対象回路に供給されるクロック信号を必要最小限の期間に制限することができる。この場合、このクロックイネーブラに与えるイネーブル信号は、対象回路が動作している間、有効状態に保たれなければならない。しかしながら、このようなイネーブル信号の生成回路を対象回路毎に設計することは煩雑な作業となる。

一方、対象回路の入力データのタイミングを示す有効入力フラグや出力データのタイミングを示す有効出力フラグの波形は、様々な形状をとり得る。例えば、入力データが毎クロック入力されて、出力データが４クロックおきに出力されるような対象回路の場合、有効出力フラグが無効状態になった時点でクロックの供給を止めてしまうと、本来出力されるべきデータが対象回路の中に残ってしまう。従って、有効入力フラグや有効出力フラグの波形を考慮してイネーブル信号を生成する必要がある。

そこで、本発明は、対象回路に有効クロックを供給するクロック制御回路を、有効入力フラグや有効出力フラグの様々な波形に対応し得るように共通化することを目的とする。

上記課題を解決するために本発明の請求項１記載のクロック管理制御回路は、対象回路へのデータ入力のタイミングを示す有効入力指示信号が無効状態から有効状態に変化するとシステムクロック信号に基づいて上記対象回路へのクロック信号の供給を開始し、上記対象回路からのデータ出力のタイミングを示す有効出力指示信号が有効状態から無効状態に変化するとさらに、外部より設定された期間経過後に当該クロック信号の供給を終了するものである。これにより、有効入力指示信号が無効状態から有効状態に変化したときから、有効出力指示信号が有効状態から無効状態に変化した後に外部より設定された期間が経過するまでの間、対象回路に対してクロック信号を供給せしめるという作用をもたらす。

また、本発明の請求項２記載のクロック管理制御回路は、システムクロック信号に基づいて対象回路に有効クロック信号を供給するクロック制御回路であって、上記対象回路へのデータ入力のタイミングを示す有効入力指示信号が無効状態から有効状態に変化したときから、上記対象回路からのデータ出力のタイミングを示す有効出力指示信号が無効状態から有効状態に変化して再び無効状態に戻るまでの間にカウンタ設定信号を有効状態にするカウンタ設定信号生成手段と、上記有効クロック信号が第１の状態から第２の状態に変化する直前の時点で上記カウンタ設定信号が有効状態である場合に継続期間カウント定数が設定され、上記有効クロック信号が第１の状態から第２の状態に変化する度にカウントするカウンタ手段と、上記カウンタ手段において上記継続期間カウント定数が設定されてから当該継続期間カウント定数に相当する数をカウントするまで継続期間信号を有効状態にするカウント検知手段と、上記継続期間信号または上記有効入力指示信号の何れかが有効状態である場合にラッチ入力信号を有効状態にするイネーブル信号生成手段と、上記システムクロック信号が上記第１の状態のときは上記ラッチ入力信号をラッチ出力信号としてそのまま出力し上記システムクロック信号が上記第２の状態のときは上記システムクロック信号が上記第１の状態から上記第２の状態に変化する直前の時点での上記ラッチ入力信号をラッチ出力信号として出力するラッチ手段と、上記ラッチ出力信号が有効状態である場合に上記システムクロック信号を上記有効クロック信号として出力する有効クロック出力手段とを具備する。これにより、有効入力指示信号が無効状態から有効状態に変化したときから対象回路に対して有効クロック信号の供給を開始させ、有効出力指示信号が有効状態から無効状態に変化した後に継続期間カウント定数に相当する数をカウントしたことをカウント検知手段により検知すると有効クロック信号の供給を終了させるという作用をもたらす。

また、本発明の請求項３記載のクロック管理制御回路は、システムクロック信号に基づいて対象回路に有効クロック信号を供給するクロック制御回路であって、選択制御信号が無効状態であれば上記対象回路へのデータ入力のタイミングを示す有効入力指示信号を選択信号として出力し、上記選択制御信号が有効状態であれば上記対象回路からのデータ出力のタイミングを示す有効出力指示信号の反転信号を上記選択信号として出力する選択器と、上記システムクロック信号が第１の状態から第２の状態に変化する直前の時点での上記選択信号を保持して上記選択制御信号として出力するフリップフロップと、上記有効入力指示信号と上記有効出力指示信号と上記選択制御信号との何れかが有効状態であればカウンタ設定信号を有効状態にする第１の論理和回路と、上記有効クロック信号が上記第１の状態から上記第２の状態に変化する直前の時点で上記カウンタ設定信号が有効状態である場合に継続期間カウント定数が設定され、上記有効クロック信号が第１の状態から第２の状態に変化する度に、設定された上記継続期間カウント定数を減算するカウンタと、上記カウンタに設定された値がゼロであれば継続期間信号を無効状態とし、ゼロでなければ上記継続期間信号を有効状態とする第２の論理和回路と、上記継続期間信号または上記有効入力指示信号の何れかが有効状態である場合にラッチ入力信号を有効状態にする第３の論理和回路と、上記システムクロック信号が上記第１の状態のときは上記ラッチ入力信号をラッチ出力信号としてそのまま出力し上記システムクロック信号が上記第２の状態のときは上記システムクロック信号が上記第１の状態から上記第２の状態に変化する直前の時点での上記ラッチ入力信号をラッチ出力信号として出力するラッチ回路と、上記ラッチ出力信号が有効状態である場合に上記システムクロック信号を上記有効クロック信号として出力する論理積回路とを具備する。これにより、有効入力指示信号が無効状態から有効状態に変化したときから対象回路に対して有効クロック信号の供給を開始させ、有効出力指示信号が有効状態から無効状態に変化したことを第１の論理和回路で検出し、その後で継続期間カウント定数に相当する数をカウントしたことを第２の論理和回路により検知すると有効クロック信号の供給を終了させるという作用をもたらす。

また、本発明の請求項４記載の集積回路は、有効クロック信号に同期して入力データと上記入力データの入力タイミングを示す有効入力指示信号とを受けて出力データと上記出力データの出力タイミングを示す有効出力指示信号とを出力する対象回路と、選択制御信号が無効状態であれば上記有効入力指示信号を選択信号として出力し、上記選択制御信号が有効状態であれば上記有効出力指示信号の反転信号を上記選択信号として出力する選択器と、システムクロック信号が第１の状態から第２の状態に変化する直前の時点での上記選択信号を保持して上記選択制御信号として出力するフリップフロップと、上記有効入力指示信号と上記有効出力指示信号と上記選択制御信号との何れかが有効状態であればカウンタ設定信号を有効状態にする第１の論理和回路と、上記有効クロック信号が上記第１の状態から上記第２の状態に変化する直前の時点で上記カウンタ設定信号が有効状態である場合に継続期間カウント定数が設定され、上記有効クロック信号が第１の状態から第２の状態に変化する度に設定された上記継続期間カウント定数を減算するカウンタと、上記カウンタに設定された値がゼロであれば継続期間信号を無効状態とし、ゼロでなければ上記継続期間信号を有効状態とする第２の論理和回路と、上記継続期間信号または上記有効入力指示信号の何れかが有効状態である場合にラッチ入力信号を有効状態にする第３の論理和回路と、上記システムクロック信号が上記第１の状態のときは上記ラッチ入力信号をラッチ出力信号としてそのまま出力し、上記システムクロック信号が上記第２の状態のときは上記システムクロック信号が上記第１の状態から上記第２の状態に変化する直前の時点での上記ラッチ入力信号をラッチ出力信号として出力するラッチ回路と、上記ラッチ出力信号が有効状態である場合に上記システムクロック信号を上記有効クロック信号として出力する論理積回路とを具備する。これにより、有効入力指示信号が無効状態から有効状態に変化したときから対象回路への有効クロック信号の供給を開始し、有効出力指示信号が有効状態から無効状態に変化したことを第１の論理和回路で検出し、その後で継続期間カウント定数に相当する数をカウントしたことを第２の論理和回路により検知すると有効クロック信号の供給を終了するという作用をもたらす。

また、本発明の請求項５記載の集積回路は、請求項４記載の集積回路において、上記対象回路が、有効なデータが出力されている期間は上記有効出力指示信号を常に有効状態にするというものである。このような有効出力指示信号の波形であっても、特別な調整を行うことなく対象回路に対して必要かつ十分な有効クロック信号が供給される。

また、本発明の請求項６記載の集積回路は、請求項４記載の集積回路において、上記対象回路が、有効なデータが出力される期間において少なくとも最終のデータが出力されている間は上記有効出力指示信号を有効状態にするというものである。このような有効出力指示信号の波形であっても、特別な調整を行うことなく対象回路に対して必要かつ十分な有効クロック信号が供給される。

また、本発明の請求項７記載の集積回路は、請求項４記載の集積回路において、上記対象回路が、有効なデータが出力される期間の終点から所定期間遡ったタイミングで上記有効出力指示信号を有効状態にするものであり、上記所定期間は上記継続期間カウント定数に応じて決定されるものである。このような有効出力指示信号の波形であっても、継続期間カウント定数を調整することにより対象回路に対して必要かつ十分な有効クロック信号が供給される。

本発明によれば、対象回路に有効クロックを供給するクロック制御回路を、有効入力フラグや有効出力フラグの様々な波形に対応し得るように共通化することができるという優れた効果を奏し得る。

次に本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の実施の形態におけるクロック制御回路と対象回路との関係の一例を示す図である。対象回路５００は、入力データ５０１と、有効入力フラグ５０２と、クロック制御回路４００から供給される有効クロック３９４とを入力信号とし、出力データ５９１と、有効出力フラグ５９２とを出力信号とする。対象回路５００は、有効クロック３９４に同期して、入力データ５０１を取り込み、出力データ５９１を出力する。有効入力フラグ５０２は、入力データ５０１のタイミングを示す信号である。また、有効出力フラグ５９２は、出力データ５９１のタイミングを示す信号である。これら有効入力フラグ５０２および有効出力フラグ５９２は、後述のように様々な波形を有し得る。

クロック制御回路４００は、対象回路５００に有効クロック３９４を供給するクロックイネーブラ３００と、継続期間信号１９１を生成する継続期間調整回路１００と、継続期間信号１９１と有効入力フラグ５０２とからクロックイネーブラ３００のイネーブル信号（ラッチ入力信号２１１）を生成する論理和回路２１０とを備える。クロックイネーブラ３００により生成される有効クロック３９４は、対象回路５００に供給されるとともに、継続期間調整回路１００に入力される。継続期間調整回路１００には、他にも、対象回路５００に入力される有効入力フラグ５０２と、対象回路５００から出力される有効出力フラグ５９２とが入力される。さらに、継続期間調整回路１００には、継続期間カウント定数１０３が与えられる。

継続期間調整回路１００から出力される継続期間信号１９１は、論理和回路２１０の一方の入力端子に入力される。論理和回路２１０の他方の入力端子には有効入力フラグ５０２が入力される。論理和回路２１０は、継続期間信号１９１と有効入力フラグ５０２の論理和を生成してラッチ入力信号２１１として出力する。すなわち、継続期間信号１９１か有効入力フラグ５０２の何れかが有効状態である場合にはラッチ入力信号２１１を有効状態とし、継続期間信号１９１および有効入力フラグ５０２の両者が無効状態であればラッチ入力信号２１１を無効状態とする。

クロックイネーブラ３００は、ラッチ回路３１０と、論理積回路３２０とを備える。ラッチ回路３１０は、クロック３０４の反転信号をゲート信号としてラッチ入力信号２１１をラッチする。すなわち、クロックイネーブラ３００は、クロック３０４がローレベルであればラッチ入力信号２１１をそのままラッチ出力信号３１１として出力し、クロック３０４がハイレベルであればローレベルからハイレベルに変化した直前の時点でのラッチ入力信号２１１をラッチ出力信号３１１として出力する。論理積回路３２０は、ラッチ出力信号３１１とクロック３０４の論理積を生成して有効クロック３９４として出力する。すなわち、論理積回路３２０は、ラッチ出力信号３１１が有効状態であればクロック３０４をそのまま有効クロック３９４として出力し、ラッチ出力信号３１１が無効状態であればクロック３０４を出力せずに無効状態の信号を有効クロック３９４として出力する。

図２は、本発明の実施の形態におけるクロックイネーブラ３００のタイミング例を示す図である。ラッチ入力信号２１１は、上述のように有効入力フラグ５０２と継続期間信号１９１の論理和として論理和回路２１０により生成される。従って、このラッチ入力信号２１１は、有効入力フラグ５０２のタイミングによっては、中途半端な位置で立ち上がる可能性がある。また、立下りのタイミングも同様である。このラッチ入力信号２１１をそのまま使用してクロック３０４との論理積を生成した場合には、クロックがハイレベルにある途中の状態で信号が変化してしまい、意図しないパルスを生じるおそれがある。

そこで、このクロックイネーブラ３００では、ラッチ回路３１０によってこのラッチ入力信号２１１を補正してラッチ出力信号３１１を生成する。このラッチ出力信号３１１は、クロック３０４がハイレベルであるときにはホールドされ、クロック３０４がローレベルであるときにのみ変化する。従って、ラッチ出力信号３１１を利用してクロック３０４との論理積を生成すれば、クロックがハイレベルにある途中の状態で信号が変化することはない。

図３（ａ）は、本発明の実施の形態における継続期間調整回路１００の一構成例を示す図である。この継続期間調整回路１００は、選択器１１０と、フリップフロップ１２０と、論理和回路１３０と、カウンタ１４０と、論理和回路１５０とを備えており、有効入力フラグ５０２と、有効出力フラグ５９２と、継続期間カウント定数１０３と、有効クロック３９４とを入力信号とし、継続期間信号１９１を出力信号とする。

選択器１１０は、有効中信号１２９が無効状態であれば有効入力フラグ５０２を選択信号１１９として出力し、有効中信号１２９が有効状態であれば有効出力フラグ５９２の反転信号を選択信号１１９として出力する。フリップフロップ１２０は、有効クロック３９４がローレベルからハイレベルに変化した直前の時点での選択信号１１９を取り込み、有効中信号１２９として出力する。従って、有効中信号１２９が無効状態である場合に有効入力フラグ５０２が有効状態となると、次の有効クロック３９４の立上りエッジで有効中信号１２９が有効状態となる。そして、有効中信号１２９が有効状態である場合に有効出力フラグ５９２が無効状態であれば有効中信号１２９そのまま有効状態を維持し、その後、有効出力フラグ５９２が有効状態となると、次の有効クロック３９４の立上りエッジで有効中信号１２９が無効状態となる。

論理和回路１３０は、有効入力フラグ５０２と有効出力フラグ５９２と有効中信号１２９との論理和を生成してカウンタ設定信号１３９として出力する。すなわち、有効入力フラグ５０２と有効出力フラグ５９２と有効中信号１２９との何れかが有効状態であればカウンタ設定信号１３９を有効状態にし、有効入力フラグ５０２と有効出力フラグ５９２と有効中信号１２９との全てが無効状態であればカウンタ設定信号１３９を無効状態にする。

カウンタ１４０は、内部に保持された値を有効クロック３９４に同期して減算して、カウンタ出力信号１４９として出力する。カウンタ設定信号１３９が有効状態を示している場合には、カウンタ１４０は、有効クロック３９４がローレベルからハイレベルに変化した直前の時点での継続期間カウント定数１０３を内部に保持する。

論理和回路１５０は、カウンタ出力信号１４９の全てのビットの論理和を生成して、継続期間信号１９１として出力する。すなわち、論理和回路１５０は、カウンタ出力信号１４９がゼロである場合に継続期間信号１９１を無効状態とし、カウンタ出力信号１４９が非ゼロである場合（ゼロでない場合）に継続期間信号１９１を有効状態とする。

図３（ｂ）は、図３（ａ）に示した継続期間調整回路１００の機能構成を示す図である。選択器１１０と、フリップフロップ１２０と、論理和回路１３０とからなるブロックはカウンタ設定信号生成部１３として機能する。すなわち、このカウンタ設定信号生成部１３は、有効入力フラグ５０２が無効状態から有効状態に変化したときから有効出力フラグ５９２が無効状態から有効状態に変化して再び無効状態に戻るまでの間、カウンタ設定信号１３９を有効状態にする。

カウンタ部１４は、カウンタ１４０に相当するものであり、有効クロック３９４がローレベルからハイレベルに変化する直前の時点でカウンタ設定信号１３９が有効状態である場合に継続期間カウント定数１０３が内部に設定され、有効クロック３９４がローレベルからハイレベルに変化する度にその内部の値を減算する。

カウント検知部１５は、論理和回路１５０に相当するものであり、カウンタ部１４において継続期間カウント定数１０３が設定されてからこの継続期間カウント定数１０３に相当する数をカウントするまで継続期間信号１９１を有効状態にする。

図４は、本発明の実施の形態におけるカウンタ１４０の一構成例を示す図である。このカウンタ１４０は、内部状態を保持するレジスタ１４１と、減算器１４２と、選択器１４３および１４４とを備える。このカウンタ１４０は、継続期間カウント定数１０３と、カウンタ設定信号１３９と、有効クロック３９４とを入力信号とし、カウンタ出力信号１４９を出力信号とする。

レジスタ１４１は、カウンタ１４０としての内部状態を保持するものであり、このレジスタ１４１に保持される内容はカウンタ出力信号１４９としてカウンタ１４０の外部に出力される。このレジスタ１４１は、有効クロック３９４がローレベルからハイレベルに変化した直前の時点での選択器１４４の出力信号を内部に保持する。

減算器１４２は、レジスタ１４１の保持する内部状態（カウンタ出力信号１４９）から「１」を減算する回路である。選択器１４３は、カウンタ出力信号１４９がゼロを示している場合にはそのカウンタ出力信号１４９を選択し、カウンタ出力信号１４９が非ゼロを示している場合（ゼロを示していない場合）には減算器１４２の出力を選択する。従って、カウンタ出力信号１４９がゼロを示している場合には選択器１４３の出力はゼロになり、カウンタ出力信号１４９が非ゼロを示している場合（ゼロを示していない場合）には選択器１４３の出力はそのカウンタ出力信号１４９から「１」を減算したものになる。

選択器１４４は、カウンタ設定信号１３９が無効状態であれば選択器１４３の出力を選択し、カウンタ設定信号１３９が有効状態であれば継続期間カウント定数１０３を選択する。従って、カウンタ出力信号１４９が非ゼロを示している場合（ゼロを示していない場合）にカウンタ設定信号１３９が無効状態であればレジスタ１４１には直前の値から「１」を減じた値が設定され、カウンタ設定信号１３９が有効状態であればレジスタ１４１には継続期間カウント定数１０３が設定されることになる。

次に、本発明の実施の形態における有効入力フラグ５０２および有効出力フラグ５９２の波形について図面を参照して説明する。

図５は、本発明の実施の形態における入力データと有効入力フラグとの関係を示す図である。入力データとして５つのデータが連続して入力されたと仮定し、有効入力フラグとして、（ａ）から（ｃ）の３つのパターンを想定する。（ａ）のパターンでは、入力データの有効区間において常に有効状態を示している。一方、（ｂ）のパターンでは、入力データの有効区間において先頭のデータが入力されている間にのみ有効状態を示している。また、（ｃ）のパターンでは、入力データの有効区間においてクロックの一周期毎に有効状態と無効状態とを繰り返している。

（ａ）のパターンは最も典型的な例であり、対象回路のパイプラインの各段にバリッドビットを保持するよう構成する場合によく用いられるパターンである。一方、（ｂ）のパターンは先頭データを示すために用いられるものであり、対象回路において入力データを一まとめにして取り扱うような場合に用いられるパターンである。また、（ｃ）のパターンは、入力データを一定間隔で取り込むために用いられるパターンである。

上述のように継続期間調整回路１００では、有効入力フラグ５０２が一旦有効状態になると、その後は有効出力フラグ５９２の状態を参照するため、有効入力フラグとしては少なくとも先頭のデータが入力されている間に有効状態であれば正常な動作が保証されるようになっている。

図６は、本発明の実施の形態における出力データと有効出力フラグとの関係を示す図である。出力データとして５つのデータが連続して出力されたと仮定し、有効出力フラグとして、（ａ）から（ｄ）の４つのパターンを想定する。（ａ）のパターンでは、出力データの有効区間において常に有効状態を示している。一方、（ｂ）のパターンでは、出力データの有効区間において先頭のデータが出力されている間にのみ有効状態を示している。また、（ｃ）のパターンでは、出力データの有効区間においてクロックの一周期毎に有効状態と無効状態とを繰り返している。そして、（ｄ）のパターンでは、出力データの有効区間において最後のデータが出力されている間にのみ有効状態を示している。

（ａ）のパターンは最も典型的な例であり、対象回路のパイプラインの各段にバリッドビットを保持するよう構成する場合によく用いられるパターンである。一方、（ｂ）のパターンは先頭データを示すために用いられるものであり、対象回路において出力データを一まとめにして取り扱うような場合に用いられるパターンである。また、（ｃ）のパターンは、出力データを一定間隔で出力するために用いられるパターンである。また、（ｄ）のパターンは、最終データを示すために用いられるパターンである。

上述のように継続期間調整回路１００では、有効出力フラグ５９２が有効状態から無効状態に変化した後、カウンタ１４０におけるレジスタ１４１に保持された継続期間カウント定数１０３から「１」ずつ減算が行われて、カウンタ出力信号１４９がゼロになるまで継続期間信号１９１が有効状態を維持する。従って、（ａ）および（ｄ）のパターンの場合には継続期間カウント定数１０３として「１」を設定しておくことによって、必要な有効クロック３９４を対象回路５００に供給した後でクロックの供給を止めるよう制御することができる。

一方、（ｂ）のパターンの場合には、継続期間カウント定数１０３として「２」以上の値を設定する必要がある。例えば、（ｂ）の例をそのまま用いる場合には、継続期間カウント定数１０３として「４」を設定すればよい。

また、（ｃ）のパターンの場合には、有効出力フラグが「ｎ」（ｎは自然数）クロックおきに有効状態となるのであれば、継続期間カウント定数１０３として「ｎ＋１」を設定する必要がある。例えば、（ｃ）の例をそのまま用いる場合には、継続期間カウント定数１０３として「２」を設定すればよい。

図７は、本発明の実施の形態における入力データ有効区間と出力データ有効区間との関係を示す図である。（ａ）のケースは、入力データ有効区間と出力データ有効区間とがオーバラップしている場合である。この場合、例えば有効入力フラグおよび有効出力フラグがそれぞれ図５および図６における（ａ）のパターンであれば、本発明の実施の形態のように継続期間調整回路１００を用いなくても、有効入力フラグおよび有効出力フラグの論理和をとることによりクロックイネーブラに対するイネーブル信号を生成することが可能である。しかし、例えば有効入力フラグが図５における（ａ）のパターンで、有効出力フラグが図６における（ｄ）のパターンであれば、単純に両者の論理和を生成しただけでは有効クロックを適切に供給することができなくなる。本発明の実施の形態によれば、図７（ａ）のケースにおいて、有効入力フラグおよび有効出力フラグの波形が図５および図６における何れのパターンであっても有効クロックを適切に供給することができる。

図７の（ｂ）のケースは、入力データ有効区間と出力データ有効区間との間にギャップがある場合である。この場合、有効入力フラグおよび有効出力フラグの波形が図５および図６における何れのパターンであっても、単純に両者の論理和を生成しただけでは有効クロックを適切に供給することができない。本発明の実施の形態によれば、図７（ｂ）のケースにおいて、有効入力フラグおよび有効出力フラグの波形が図５および図６における何れのパターンであっても有効クロックを適切に供給することができる。

次に、本発明の実施の形態における継続期間調整回路１００の動作について図面を参照して説明する。

図８は、継続期間カウント定数１０３が「１」の場合における継続期間調整回路１００の動作タイミングの例を示す図である。期間Ｔ１において、有効入力フラグ５０２が無効状態から有効状態に変化すると、次の有効クロック３９４の立上りタイミングで有効中信号１２９が有効状態を示すようになる。また、カウンタ設定信号１３９は有効入力フラグ５０２と有効出力フラグ５９２と有効中信号１２９との論理和であるから、有効入力フラグ５０２が無効状態から有効状態に変化すると、このカウンタ設定信号１３９も有効状態となる。これにより、カウンタ１４０のレジスタ１４１には、期間Ｔ２の有効クロック３９４の立上りタイミングで継続期間カウント定数１０３の「１」が設定される。このカウンタ１４０のカウンタ出力信号１４９が非ゼロである「１」になることに伴い、継続期間信号１９１が有効状態を示すようになる。

そして、期間Ｔ８において有効出力フラグ５９２が無効状態から有効状態になると、期間Ｔ９の有効クロック３９４の立上りタイミングで有効中信号１２９は無効状態になる。これに伴い、カウンタ設定信号１３９は期間Ｔ９において無効状態となる。なお、この例では、有効出力フラグ５９２が有効状態となるタイミングが一周期早い期間Ｔ７（点線により表示）であっても、上述のようにカウンタ設定信号１３９は有効入力フラグ５０２と有効出力フラグ５９２と有効中信号１２９との論理和であるから、カウンタ設定信号１３９には変化が起こらない。

期間Ｔ９においてカウンタ設定信号１３９が有効状態から無効状態になると、カウンタ１４０におけるカウントダウンが始まり、レジスタ１４１に設定されている値が「１」であることから、期間Ｔ１０の有効クロック３９４の立上りタイミングでカウンタ出力信号１４９がゼロになる。これに伴い、継続期間信号１９１は有効状態から無効状態になる。これにより、クロックイネーブラ３００に供給されるイネーブル信号（ラッチ入力信号２１１）が無効状態になり、期間Ｔ１０までで有効クロック３９４の供給が停止する。

図９は、継続期間カウント定数１０３が「２」の場合における継続期間調整回路１００の動作タイミングの例を示す図である。期間Ｔ１において、有効入力フラグ５０２が無効状態から有効状態に変化すると、次の有効クロック３９４の立上りタイミングで有効中信号１２９が有効状態を示すようになる。また、カウンタ設定信号１３９は有効入力フラグ５０２と有効出力フラグ５９２と有効中信号１２９との論理和であるから、有効入力フラグ５０２が無効状態から有効状態に変化すると、このカウンタ設定信号１３９も有効状態となる。これにより、カウンタ１４０のレジスタ１４１には、期間Ｔ２の有効クロック３９４の立上りタイミングで継続期間カウント定数１０３の「２」が設定される。このカウンタ１４０のカウンタ出力信号１４９が非ゼロである「２」になることに伴い、継続期間信号１９１が有効状態を示すようになる。

そして、期間Ｔ７において有効出力フラグ５９２が無効状態から有効状態になると、期間Ｔ８の有効クロック３９４の立上りタイミングで有効中信号１２９は無効状態になる。これに伴い、カウンタ設定信号１３９は期間Ｔ８において無効状態となる。

期間Ｔ８においてカウンタ設定信号１３９が有効状態から無効状態になると、カウンタ１４０におけるカウントダウンが始まり、レジスタ１４１に設定されている値が「２」であることから、期間Ｔ１０の有効クロック３９４の立上りタイミングでカウンタ出力信号１４９がゼロになる。これに伴い、継続期間信号１９１は有効状態から無効状態になる。これにより、クロックイネーブラ３００に供給されるイネーブル信号（ラッチ入力信号２１１）が無効状態になり、期間Ｔ１０までで有効クロック３９４の供給が停止する。

なお、例えば有効出力フラグ５９２が無効状態から有効状態になるタイミングが期間Ｔ５であったとすると（点線により表示）、有効中信号１２９は期間Ｔ６の有効クロック３９４の立上りタイミングで無効状態になる。この場合でも、期間Ｔ６において有効出力フラグ５９２が有効状態を維持すれば、カウンタ設定信号１３９には変化が起こらない。これは、期間Ｔ６において有効出力フラグ５９２が無効状態から有効状態に変化した場合も同様である。一方、有効出力フラグ５９２が期間Ｔ５において無効状態から有効状態になり、期間Ｔ６において再び無効状態になった場合には、カウンタ設定信号１３９が期間Ｔ６において無効状態となるため、期間Ｔ６からカウンタ１４０におけるカウントダウンが始まる。但し、この場合でも、カウンタ設定信号１３９が期間Ｔ７において有効状態を示す限り、カウンタ出力信号１４９がゼロに達しないため、結果的には上述のように期間Ｔ１０まで有効クロック３９４が供給される。

図１０は、継続期間カウント定数１０３が「３」の場合における継続期間調整回路１００の動作タイミングの例を示す図である。期間Ｔ１において、有効入力フラグ５０２が無効状態から有効状態に変化すると、次の有効クロック３９４の立上りタイミングで有効中信号１２９が有効状態を示すようになる。また、カウンタ設定信号１３９は有効入力フラグ５０２と有効出力フラグ５９２と有効中信号１２９との論理和であるから、有効入力フラグ５０２が無効状態から有効状態に変化すると、このカウンタ設定信号１３９も有効状態となる。これにより、カウンタ１４０のレジスタ１４１には、期間Ｔ２の有効クロック３９４の立上りタイミングで継続期間カウント定数１０３の「３」が設定される。このカウンタ１４０のカウンタ出力信号１４９が非ゼロである「３」になることに伴い、継続期間信号１９１が有効状態を示すようになる。

そして、期間Ｔ６において有効出力フラグ５９２が無効状態から有効状態になると、期間Ｔ７の有効クロック３９４の立上りタイミングで有効中信号１２９は無効状態になる。これに伴い、カウンタ設定信号１３９は期間Ｔ７において無効状態となる。

期間Ｔ７においてカウンタ設定信号１３９が有効状態から無効状態になると、カウンタ１４０におけるカウントダウンが始まり、レジスタ１４１に設定されている値が「３」であることから、期間Ｔ１０の有効クロック３９４の立上りタイミングでカウンタ出力信号１４９がゼロになる。これに伴い、継続期間信号１９１は有効状態から無効状態になる。これにより、クロックイネーブラ３００に供給されるイネーブル信号（ラッチ入力信号２１１）が無効状態になり、期間Ｔ１０までで有効クロック３９４の供給が停止する。

なお、例えば有効出力フラグ５９２が無効状態から有効状態になるタイミングが期間Ｔ３であったとすると（点線により表示）、有効中信号１２９は期間Ｔ４の有効クロック３９４の立上りタイミングで無効状態になる。この場合でも、期間Ｔ４において有効出力フラグ５９２が有効状態を維持すれば、カウンタ設定信号１３９には変化が起こらない。これは、期間Ｔ４において有効出力フラグ５９２が無効状態から有効状態に変化して、期間Ｔ５において有効状態を維持した場合も同様である。

一方、有効出力フラグ５９２が期間Ｔ３において無効状態から有効状態になり、期間Ｔ４において再び無効状態になった場合には、カウンタ設定信号１３９が期間Ｔ４において無効状態となるため、期間Ｔ４からカウンタ１４０におけるカウントダウンが始まる。また、有効出力フラグ５９２が期間Ｔ４において無効状態から有効状態になり、期間Ｔ５において再び無効状態になった場合には、カウンタ設定信号１３９が期間Ｔ５において無効状態となるため、期間Ｔ５からカウンタ１４０におけるカウントダウンが始まる。但し、これらの場合でも、カウンタ設定信号１３９が期間Ｔ６において有効状態を示す限り、カウンタ出力信号１４９がゼロに達しないため、結果的には上述のように期間Ｔ１０まで有効クロック３９４が供給される。

次に、本発明の実施の形態において対象回路５００を接続した場合の動作について図面を参照して説明する。

図１１は、本発明の実施の形態におけるクロック制御回路４００に接続する対象回路５００の構成例を示す図である。この対象回路５００は、有効クロック３９４に同期して動作する７つのフリップフロップ５１１、５１２、５２１、５２２、５２５、５３１および５３２と、排他的論理和回路５２３と、論理積回路５２４とを備えている。７つのフリップフロップのうち、フリップフロップ５１１、５２１および５３１はデータのパイプラインを構成し、フリップフロップ５１２、５２２、５２５および５３２は有効フラグのパイプラインを構成する。

データのパイプラインにおいて、フリップフロップ５１１には入力データ５０１が入力され、フリップフロップ５２１にはフリップフロップ５１１の出力が入力され、フリップフロップ５３１には排他的論理和回路５２３の出力が入力される。この排他的論理和回路５２３は、フリップフロップ５１１の出力とフリップフロップ５２１の出力との排他的論理和を生成するものである。

有効フラグのパイプラインにおいて、フリップフロップ５１２には有効入力フラグ５０２が入力され、フリップフロップ５２２にはフリップフロップ５１２の出力が入力され、フリップフロップ５２５には論理積回路５２４の出力が入力され、フリップフロップ５３２にはフリップフロップ５２５の出力が入力される。論理積回路５２４は、フリップフロップ５１２の出力とフリップフロップ５２２の反転出力との論理積を生成するものである。

図１２は、図１１の対象回路５００を本発明の実施の形態におけるクロック制御回路４００に接続した場合の動作タイミング例を示す図である。この例では、期間Ｔ１に入力データ５０１「Ａ」が、期間Ｔ２に入力データ５０１「Ｂ」がそれぞれ入力され、これら期間Ｔ１およびＴ２に有効入力フラグ５０２が有効状態になっている。

まず、期間Ｔ１およびＴ２において有効入力フラグ５０２が有効状態になったことにより、フリップフロップ５１２の出力は期間Ｔ２およびＴ３において有効状態になる。そして、フリップフロップ５２２の出力は期間Ｔ３およびＴ４において有効状態になる。一方、フリップフロップ５２５の入力部には論理積回路５２４が接続されており、フリップフロップ５２５の出力は期間Ｔ３において有効状態になる。従って、フリップフロップ５２５の出力である有効出力フラグ５９２は期間Ｔ４において有効状態を示す。

一方、期間Ｔ１およびＴ２においてそれぞれ入力データ５０１「Ａ」および「Ｂ」が入力されたことにより、フリップフロップ５１１は期間Ｔ２およびＴ３においてそれぞれデータ「Ａ」および「Ｂ」を出力する。そして、フリップフロップ５２１は期間Ｔ３およびＴ４においてそれぞれデータ「Ａ」および「Ｂ」を出力する。一方、フリップフロップ５３１の入力部には排他的論理和回路５２３が接続されており、フリップフロップ５３１は期間Ｔ４およびＴ５においてそれぞれデータ「Ａ」と「Ｂ」との排他的論理和および「Ｂ」を出力データ５９１として出力する。

期間Ｔ１において有効入力フラグ５０２が有効状態になると、有効中信号１２９は期間Ｔ２において有効状態となる。また、期間Ｔ４において有効出力フラグ５９２が有効状態になると、有効中信号１２９は期間Ｔ５において無効状態となる。これにより、カウンタ設定信号１３９は、期間Ｔ１において有効入力フラグ５０２とともに有効状態になり、期間Ｔ５において有効中信号１２９とともに無効状態になる。

期間Ｔ１においてカウンタ設定信号１３９が有効状態となったことにより、カウンタ１４０には期間Ｔ２において継続期間カウント定数１０３が設定される。この例では、継続期間カウント定数１０３として「１」を想定している。これに伴い、継続期間信号１９１は期間Ｔ２において有効状態になる。また、期間Ｔ５においてカウンタ設定信号１３９が無効状態となったことにより、カウンタ１４０はカウントダウンを開始する。これにより、カウンタ出力信号１４９は期間Ｔ６においてゼロとなる。これに伴い、継続期間信号１９１は期間Ｔ６において無効状態になる。従って、この例では、有効クロック３９４は期間Ｔ２からＴ６の間、供給されることになる。

このように、本発明の実施の形態によれば、継続期間調整回路１００において継続期間カウント定数１０３に従った継続期間信号１９１を生成して、この継続期間信号１９１に基づいたイネーブル信号（ラッチ入力信号２１１）をクロックイネーブラ３００に供給することにより、有効入力フラグ５０２および有効出力フラグ５９２の様々な波形に対応するクロック制御回路４００を実現することができる。

なお、本発明の実施の形態では、各フリップフロップやラッチのトリガーとしてクロックの立上りエッジを利用しているが、クロックの立下りエッジを利用するようにしても構わない。また、本発明の実施の形態では、論理回路の極性として正論理を採用しているが、これは負論理により実現しても構わない。

なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、以下に示すように特許請求の範囲における発明特定事項とそれぞれ対応関係を有するが、これに限定されるものではなく本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。

すなわち、請求項１において、対象回路は例えば対象回路５００に対応する。また、有効入力指示信号は例えば有効入力フラグ５０２に対応する。また、システムクロック信号は例えばクロック３０４に対応する。また、クロック信号は例えば有効クロック３９４に対応する。また、有効出力指示信号は例えば有効出力フラグ５９２に対応する。また、継続期間カウント定数は例えば継続期間カウント定数１０３に対応する。また、クロック制御回路は例えばクロック制御回路４００に対応する。

また、請求項２において、システムクロック信号は例えばクロック３０４に対応する。また、対象回路は例えば対象回路５００に対応する。また、有効クロック信号は例えば有効クロック３９４に対応する。また、クロック制御回路は例えばクロック制御回路４００に対応する。また、有効入力指示信号は例えば有効入力フラグ５０２に対応する。また、有効出力指示信号は例えば有効出力フラグ５９２に対応する。また、カウンタ設定信号は例えばカウンタ設定信号１３９に対応する。また、カウンタ設定信号生成手段は例えばカウンタ設定信号生成手部１３に対応する。また、継続期間カウント定数は例えば継続期間カウント定数１０３に対応する。また、継続期間信号は例えば継続期間信号１９１に対応する。また、カウンタ手段は例えばカウンタ部１４に対応する。また、カウント検知手段は例えばカウント検知部１５に対応する。また、ラッチ入力信号は例えばラッチ入力信号２１１に対応する。また、イネーブル信号生成手段は例えば論理和回路２１０に対応する。また、ラッチ出力信号は例えばラッチ出力信号３１１に対応する。また、ラッチ手段は例えばラッチ回路３１０に対応する。また、有効クロック出力手段は例えば論理積回路３２０に対応する。

また、請求項３および４において、システムクロック信号は例えばクロック３０４に対応する。また、対象回路は例えば対象回路５００に対応する。また、有効クロック信号は例えば有効クロック３９４に対応する。また、クロック制御回路は例えばクロック制御回路４００に対応する。また、有効入力指示信号は例えば有効入力フラグ５０２に対応する。また、有効出力指示信号は例えば有効出力フラグ５９２に対応する。また、選択器は例えば選択器１１０に対応する。また、フリップフロップは例えばフリップフロップ１２０に対応する。また、カウンタ設定信号生成手段は例えばカウンタ設定信号生成手部１３に対応する。また、第１の論理和回路は例えば論理和回路１３０に対応する。また、継続期間カウント定数は例えば継続期間カウント定数１０３に対応する。また、カウンタは例えばカウンタ１４０に対応する。また、第２の論理和回路は例えば論理和回路１５０に対応する。また、ラッチ入力信号は例えばラッチ入力信号２１１に対応する。また、第３の論理和回路は例えば論理和回路２１０に対応する。また、ラッチ出力信号は例えばラッチ出力信号３１１に対応する。また、ラッチ回路は例えばラッチ回路３１０に対応する。また、論理積回路は例えば論理積回路３２０に対応する。

本発明の活用例として、例えば集積回路における各ブロックにクロックを分配する際に本発明を適用することができる。

本発明の実施の形態におけるクロック制御回路と対象回路との関係の一例を示す図である。本発明の実施の形態におけるクロックイネーブラ３００のタイミング例を示す図である。本発明の実施の形態における継続期間調整回路１００の一構成例を示す図である。本発明の実施の形態におけるカウンタ１４０の一構成例を示す図である。本発明の実施の形態における入力データと有効入力フラグとの関係を示す図である。本発明の実施の形態における出力データと有効出力フラグとの関係を示す図である。本発明の実施の形態における入力データ有効区間と出力データ有効区間との関係を示す図である。継続期間カウント定数１０３が「１」の場合における継続期間調整回路１００の動作タイミングの例を示す図である。継続期間カウント定数１０３が「２」の場合における継続期間調整回路１００の動作タイミングの例を示す図である。継続期間カウント定数１０３が「３」の場合における継続期間調整回路１００の動作タイミングの例を示す図である。本発明の実施の形態におけるクロック制御回路４００に接続する対象回路５００の構成例を示す図である。図１１の対象回路５００を本発明の実施の形態におけるクロック制御回路４００に接続した場合の動作タイミング例を示す図である。

符号の説明

１３カウンタ設定信号生成部
１４カウンタ部
１５カウント検知部
１００継続期間調整回路
１０３継続期間カウント定数
１１０選択器
１１９選択信号
１２０フリップフロップ
１２９有効中信号
１３０論理和回路
１３９カウンタ設定信号
１４０カウンタ
１４１レジスタ
１４２減算器
１４３、１４４選択器
１４９カウンタ出力信号
１５０論理和回路
１９１継続期間信号
２１０論理和回路
２１１ラッチ入力信号
３００クロックイネーブラ
３０４クロック
３１０ラッチ回路
３１１ラッチ出力信号
３２０論理積回路
３９４有効クロック
４００クロック制御回路
５００対象回路
５０１入力データ
５０２有効入力フラグ
５１１、５１２、５２１、５２２、５２５、５３１、５３２フリップフロップ
５２３排他的論理和回路
５２４論理積回路
５９１出力データ
５９２有効出力フラグ

Claims

対象回路へのデータ入力のタイミングを示す有効入力指示信号が無効状態から有効状態に変化するとシステムクロック信号に基づいて前記対象回路へのクロック信号の供給を開始し、前記対象回路からのデータ出力のタイミングを示す有効出力指示信号が有効状態から無効状態に変化するとさらに、外部より設定された期間経過後に当該クロック信号の供給を終了する
ことを特徴とするクロック制御回路。
システムクロック信号に基づいて対象回路に有効クロック信号を供給するクロック制御回路であって、
前記対象回路へのデータ入力のタイミングを示す有効入力指示信号が無効状態から有効状態に変化したときから、前記対象回路からのデータ出力のタイミングを示す有効出力指示信号が無効状態から有効状態に変化して再び無効状態に戻るまでの間にカウンタ設定信号を有効状態にするカウンタ設定信号生成手段と、
前記有効クロック信号が第１の状態から第２の状態に変化する直前の時点で前記カウンタ設定信号が有効状態である場合に継続期間カウント定数が設定され、前記有効クロック信号が第１の状態から第２の状態に変化する度にカウントするカウンタ手段と、
前記カウンタ手段において前記継続期間カウント定数が設定されてから当該継続期間カウント定数に相当する数をカウントするまで継続期間信号を有効状態にするカウント検知手段と、
前記継続期間信号または前記有効入力指示信号の何れかが有効状態である場合にラッチ入力信号を有効状態にするイネーブル信号生成手段と、
前記システムクロック信号が前記第１の状態のときは前記ラッチ入力信号をラッチ出力信号としてそのまま出力し前記システムクロック信号が前記第２の状態のときは前記システムクロック信号が前記第１の状態から前記第２の状態に変化する直前の時点での前記ラッチ入力信号をラッチ出力信号として出力するラッチ手段と、
前記ラッチ出力信号が有効状態である場合に前記システムクロック信号を前記有効クロック信号として出力する有効クロック出力手段と
を具備することを特徴とするクロック制御回路。
システムクロック信号に基づいて対象回路に有効クロック信号を供給するクロック制御回路であって、
選択制御信号が無効状態であれば前記対象回路へのデータ入力のタイミングを示す有効入力指示信号を選択信号として出力し、前記選択制御信号が有効状態であれば前記対象回路からのデータ出力のタイミングを示す有効出力指示信号の反転信号を前記選択信号として出力する選択器と、
前記システムクロック信号が第１の状態から第２の状態に変化する直前の時点での前記選択信号を保持して前記選択制御信号として出力するフリップフロップと、
前記有効入力指示信号と前記有効出力指示信号と前記選択制御信号との何れかが有効状態であればカウンタ設定信号を有効状態にする第１の論理和回路と、
前記有効クロック信号が前記第１の状態から前記第２の状態に変化する直前の時点で前記カウンタ設定信号が有効状態である場合に継続期間カウント定数が設定され、前記有効クロック信号が第１の状態から第２の状態に変化する度に、設定された前記継続期間カウント定数を減算するカウンタと、
前記カウンタに設定された値がゼロであれば継続期間信号を無効状態とし、ゼロでなければ前記継続期間信号を有効状態とする第２の論理和回路と、
前記継続期間信号または前記有効入力指示信号の何れかが有効状態である場合にラッチ入力信号を有効状態にする第３の論理和回路と、
前記システムクロック信号が前記第１の状態のときは前記ラッチ入力信号をラッチ出力信号としてそのまま出力し前記システムクロック信号が前記第２の状態のときは前記システムクロック信号が前記第１の状態から前記第２の状態に変化する直前の時点での前記ラッチ入力信号をラッチ出力信号として出力するラッチ回路と、
前記ラッチ出力信号が有効状態である場合に前記システムクロック信号を前記有効クロック信号として出力する論理積回路と
を具備することを特徴とするクロック制御回路。
有効クロック信号に同期して入力データと前記入力データの入力タイミングを示す有効入力指示信号とを受けて出力データと前記出力データの出力タイミングを示す有効出力指示信号とを出力する対象回路と、
選択制御信号が無効状態であれば前記有効入力指示信号を選択信号として出力し、前記選択制御信号が有効状態であれば前記有効出力指示信号の反転信号を前記選択信号として出力する選択器と、
システムクロック信号が第１の状態から第２の状態に変化する直前の時点での前記選択信号を保持して前記選択制御信号として出力するフリップフロップと、
前記有効入力指示信号と前記有効出力指示信号と前記選択制御信号との何れかが有効状態であればカウンタ設定信号を有効状態にする第１の論理和回路と、
前記有効クロック信号が前記第１の状態から前記第２の状態に変化する直前の時点で前記カウンタ設定信号が有効状態である場合に継続期間カウント定数が設定され、前記有効クロック信号が第１の状態から第２の状態に変化する度に設定された前記継続期間カウント定数を減算するカウンタと、
前記カウンタに設定された値がゼロであれば継続期間信号を無効状態とし、ゼロでなければ前記継続期間信号を有効状態とする第２の論理和回路と、
前記継続期間信号または前記有効入力指示信号の何れかが有効状態である場合にラッチ入力信号を有効状態にする第３の論理和回路と、
前記システムクロック信号が前記第１の状態のときは前記ラッチ入力信号をラッチ出力信号としてそのまま出力し、前記システムクロック信号が前記第２の状態のときは前記システムクロック信号が前記第１の状態から前記第２の状態に変化する直前の時点での前記ラッチ入力信号をラッチ出力信号として出力するラッチ回路と、
前記ラッチ出力信号が有効状態である場合に前記システムクロック信号を前記有効クロック信号として出力する論理積回路と
を具備することを特徴とする集積回路。
前記対象回路は、有効なデータが出力されている期間は前記有効出力指示信号を常に有効状態にする
ことを特徴とする請求項４記載の集積回路。
前記対象回路は、有効なデータが出力される期間において少なくとも最終のデータが出力されている間は前記有効出力指示信号を有効状態にする
ことを特徴とする請求項４記載の集積回路。
前記対象回路は、有効なデータが出力される期間の終点から所定期間遡ったタイミングで前記有効出力指示信号を有効状態にし、
前記所定期間は前記継続期間カウント定数に応じて決定される
ことを特徴とする請求項４記載の集積回路。