JP2004235238A - 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置および電子機器 - Google Patents

薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2004235238A
JP2004235238A JP2003019126A JP2003019126A JP2004235238A JP 2004235238 A JP2004235238 A JP 2004235238A JP 2003019126 A JP2003019126 A JP 2003019126A JP 2003019126 A JP2003019126 A JP 2003019126A JP 2004235238 A JP2004235238 A JP 2004235238A
Authority
JP
Japan
Prior art keywords
thin film
substrate
film transistor
active matrix
element chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003019126A
Other languages
English (en)
Other versions
JP4389447B2 (ja
Inventor
Mutsumi Kimura
睦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003019126A priority Critical patent/JP4389447B2/ja
Priority to TW092135858A priority patent/TW200423412A/zh
Priority to KR1020040002995A priority patent/KR20040069265A/ko
Priority to CNB2004100022168A priority patent/CN100411086C/zh
Priority to EP04250274A priority patent/EP1443556A3/en
Priority to US10/765,200 priority patent/US7074644B2/en
Publication of JP2004235238A publication Critical patent/JP2004235238A/ja
Application granted granted Critical
Publication of JP4389447B2 publication Critical patent/JP4389447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L9/00—Rigid pipes
    • F16L9/12—Rigid pipes of plastics with or without reinforcement
    • F16L9/121—Rigid pipes of plastics with or without reinforcement with three layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B1/00—Layered products having a non-planar shape
    • B32B1/08—Tubular products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2597/00—Tubular articles, e.g. hoses, pipes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】本発明の目的は、第１基板上に機能素子が形成され、第２基板２１上に配線が形成され、第１基板上から機能素子をひとつ以上含む素子チップ１４が剥離され、第２基板２１上へ転写され、第２基板２１が曲げられて使用される、電子回路、また、この電子回路において、機能素子が薄膜トランジスタである薄膜トランジスタ回路、また、この薄膜トランジスタ回路において、薄膜トランジスタをアクティブマトリクス素子として用いることを特徴とする、アクティブマトリクス型表示装置で、第２基板２１や配線を可曲なもので形成して、可曲な電子回路や薄膜トランジスタ回路やアクティブマトリクス型表示装置を得る場合に、第２基板２１から素子チップ１４が剥れてしまったり、素子チップ１４が割れてしまったりしないようにすることである。
【解決手段】素子チップ１４が矩形であり、素子チップ１４の短辺と、第２基板２１が曲げられる方向とが、一致している。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、機能素子等の薄膜素子の基板間転写技術を応用した薄膜素子の製造方法、並びに薄膜トランジスタ回路およびこれを備えたアクティブマトリクス型表示装置、電気光学装置、電子機器に関する。
【０００２】
【従来の技術】
機能素子、例えば、薄膜トランジスタや有機エレクトロルミネッセンス素子と、この機能素子間の配線や支持基板を備えた電子回路では、機能素子は全体の一部分で、それ以外は配線や支持基板である場合が少なくない。この電子回路を、機能素子と配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、高機能の機能素子を作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。
【０００３】
しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、機能素子と、配線や支持基板を別個に作成し、必要とされる部分にだけ機能素子を配置することができれば、全体として平均すれば、この電子回路の製造コストを低減することが可能である。
【０００４】
そこで、第１基板上に機能素子が形成され、第２基板上に配線が形成され、第１基板上から機能素子をひとつ以上含む素子チップが剥離され、第２基板上へ転写される、電子回路、また、この電子回路において、機能素子が薄膜トランジスタである薄膜トランジスタ回路、また、この薄膜トランジスタ回路において、薄膜トランジスタをアクティブマトリクス素子として用いることを特徴とする、アクティブマトリクス型表示装置が開発されている。
【０００５】
この方法によれば、必要とされる部分にだけ機能素子を配置することができるので、全体として平均すれば、この電子回路や薄膜トランジスタ回路やアクティブマトリクス型表示装置の製造コストを低減することが可能である。なお、このとき、剥離や転写のプロセスとしては、レーザーアビュレーションや接着剤が用いられる。（例えば非特許文献参照）
図１は、剥離転写方法の工程図である。第１基板１１上に、剥離層１２を介して、機能素子１３が形成される。第２基板２１上に、配線２２とパッド２３が形成される。第１基板１１上から、機能素子１３をひとつ以上含む素子チップ１４が、レーザー３１の照射でレーザーアビュレーションにより剥離される。第２基板２１上には、あらかじめ接着剤３２が塗布してあり、素子チップ１４は、第２基板２１上に転写される。
【０００６】
図２は、素子チップの平面図である。素子チップ１４の形状は矩形であり、第１基板１１上に配置されている。
【０００７】
【非特許文献】
Ｔ． Ｓｈｉｍｏｄａ， ｅｔ ａｌ， Ｔｅｃｈｎ． Ｄｉｇ． ＩＥＤＭ １９９９， ２８９、Ｓ． Ｕｔｓｕｎｏｍｉｙａ， ｅｔ ａｌ， Ｄｉｇ． Ｔｅｃｈ． Ｐａｐ． ＳＩＤ ２０００、９１６、Ｔ． Ｓｈｉｍｏｄａ， Ｐｒｏｃ． Ａｓｉａ Ｄｉｓｐｌａｙ ／ ＩＤＷ ’０１， ３２７、Ｓ． Ｕｔｓｕｎｏｍｉｙａ， ｅｔ ａｌ， Ｐｒｏｃ． Ａｓｉａ Ｄｉｓｐｌａｙ ／ ＩＤＷ ’０１， ３３９
【０００８】
【発明が解決しようとする課題】
第１基板から、機能素子をひとつ以上含む素子チップが剥離されて、実使用基板である第２基板上へ転写されることにより製造される薄膜回路では、その使用時において、この第２基板が曲げられて使用される場合がある。
【０００９】
こういった使用の形態にあわせるため、第２基板や配線を可曲なもので形成すれば、可曲可能な電子回路や薄膜トランジスタ回路やアクティブマトリクス型表示装置を容易に得ることができるわけである。
【００１０】
しかしながらこの場合、第２基板が曲げられて使用されるときに、第２基板から素子チップが剥れてしまったり、素子チップが割れてしまったりすることが懸念される。
【００１１】
そこで本発明は、上述の薄膜回路、あるいは電子回路、薄膜トランジスタ回路やアクティブマトリクス型表示装置等において、第２基板から素子チップが剥れたり、素子チップが割れたりしないようにすることを目的とするものである。
【００１２】
【課題を解決するための手段】
上記課題を解決するため本発明においては、第１の基板上に形成された複数の機能素子の少なくとも１つを含む素子チップを、可曲性を有する第２の基板に転写する工程を含む薄膜素子の製造方法であって、前記素子チップの外形は矩形であり、前記素子チップの短辺と、前記第２基板が曲げられる方向とが、一致していることを特徴とする。
【００１３】
このような構成にて製造される素子チップを搭載する基板では、素子チップの長辺と、前記第２基板が曲げられる方向とが、一致している時に比べて、第２基板から素子チップが剥れてしまったり、素子チップが割れてしまったりしにくくすることができる。
【００１４】
また本発明においては、前記機能素子が薄膜トランジスタであることが好ましく、この場合において本発明では上述の効果を承継した薄膜トランジスタ回路が提供される。
【００１５】
さらに本発明においては、上記の薄膜トランジスタ回路において、薄膜トランジスタをアクティブマトリクス素子として用いることを特徴とするアクティブマトリクス型表示装置が提供される。
【００１６】
このような薄膜トランジスタ回路ならば、上述の効果を継承したアクティブマトリクス型表示装置を得ることができる。
【００１７】
また、本発明においては、本発明の薄膜素子の製造方法を用いて製造された薄膜トランジスタ回路を搭載した電気光学装置および電子機器が提供される。
【００１８】
なお、本発明の思想の一部は、素子チップの剥離や転写が、他の方法による場合でも、有効であることは言うまでもない。
【００１９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明する。なお、転写方法に関する一連の態様に関しては、出願人が開示した、特願２００１−２８２４２３号、特願２００１−２８２４２４号等においても記載されている。
【００２０】
（第１の実施例）
本発明の薄膜素子の製造方法において、従来技術と重複する部分は図１を用いて説明する。
【００２１】
まず図１のごとく、第１の基板に形成された機能素子１３を第２の基板に転写して薄膜素子を形成する点においては従来と同様である。
【００２２】
まず第１基板１１上に、剥離層１２を介して、機能素子１３が形成される。
【００２３】
ここで剥離層は、後述する照射光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものである。なお、第１の基板１１上の全面に形成されているが、とくにこれに限定されることはなく、例えば剥離層１２は、素子チップごとに区分けされていてもよい。この剥離層１２は、組成または特性の異なる少なくとも２つの層を含んでおり、特に、照射光を吸収する光吸収層と、該光吸収層とは組成または特性の異なる他の層とを含んでいるのが好ましい。また、前記他の層は、照射光を遮光する遮光層（反射層）であるのが好ましい。この遮光層は、光吸収層に対し照射光の入射方向と反対側に位置しており、照射光を反射または吸収して、照射光が被転写層側へ侵入するのを阻止または抑制する機能を発揮する。
【００２４】
本実施例では、遮光層として、照射光を反射する反射層を、剥離層に対し光の照射側と反対側に形成してもよい。この反射層は、照射光を好ましくは１０％以上、より好ましくは３０％以上の反射率で反射し得るものであればよい。このような反射層としては、単層または複数の層よりなる金属薄膜、屈折率の異なる複数の薄膜の積層体よりなる光学薄膜等が挙げられるが、形成が容易である等の理由から、主に金属薄膜で構成されているのが好ましい。
【００２５】
金属薄膜の構成金属としては、例えば、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｉ、Ｃｏ、Ｔｉ、Ｐｔ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ等、あるいはこれらのうちの少なくとも１種を基本成分とする合金が挙げられる。合金を構成する好ましい添加元素としては、例えば、Ｆｅ、Ｃｕ、Ｃ、Ｓｉ、Ｂが挙げられる。これらを添加することにより、熱伝導率や反射率を制御することができる。また、反射層を物理蒸着により形成する場合、ターゲットを簡単に製造することができるという利点もある。さらに、合金化することで、純金属より材料の入手が容易であり、かつ低コストであるという利点もある。また、このような反射層（遮光層）の厚さは、特に限定されないが、通常、１０ｎｍ〜１０μｍ 程度が好ましく、５０ｎｍ〜５μｍ 程度がより好ましい。この厚さが厚過ぎると、反射層の形成に時間がかかり、また、後に行われる反射層の除去にも時間がかかる。また、この厚さが薄過ぎると、膜組成によっては遮光効果が不十分となる場合がある。
【００２６】
光吸収層は、剥離層の剥離に寄与する層であり、照射光を吸収し、当該光吸収層を構成する物質の原子間または分子間の結合力が消失または減少すること、現象論的には、アブレーション等を生ぜしめることにより層内剥離および／または界面剥離に至る。
【００２７】
さらに、照射光の照射により、光吸収層から気体が放出され、剥離効果が発現される場合もある。すなわち、光吸収層に含有されていた成分が気体となって放出される場合と、剥離層が光を吸収して一瞬気体になり、その蒸気が放出され、剥離に寄与する場合とがある。
【００２８】
このような光吸収層の組成としては、例えば次のようなものが挙げられる。
【００２９】
▲１▼ 非晶質シリコン（ａ−Ｓｉ）
この非晶質シリコン中には、Ｈ（水素）が含有されていてもよい。この場合、Ｈの含有量は、２ａｔ％以上程度であるのが好ましく、２〜２０ａｔ％程度であるのがより好ましい。このように、Ｈが所定量含有されていると、照射光の照射により、水素が放出され、剥離層に内圧が発生し、それが上下の薄膜を剥離する力となる。
【００３０】
非晶質シリコン中のＨの含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００３１】
▲２▼ 酸化ケイ素またはケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化合物等の各種酸化物セラミックス、誘電体（強誘電体）あるいは半導体、酸化ケイ素としては、ＳｉＯ、ＳｉＯ２ 、Ｓｉ３ Ｏ２ が挙げられ、ケイ酸化合物としては、例えばＫ２ ＳｉＯ３ 、Ｌｉ２ ＳｉＯ３ 、ＣａＳｉＯ３ 、ＺｒＳｉＯ４ 、Ｎａ２ ＳｉＯ３ が挙げられる。
【００３２】
酸化チタンとしては、ＴｉＯ、Ｔｉ２ Ｏ３ 、ＴｉＯ２ が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉＯ４ 、ＢａＴｉＯ３ 、Ｂａ２ Ｔｉ９ Ｏ２０、ＢａＴｉ５ Ｏ１１、ＣａＴｉＯ３ 、ＳｒＴｉＯ３ 、ＰｂＴｉＯ３ 、ＭｇＴｉＯ３ 、ＺｒＴｉＯ２ 、ＳｎＴｉＯ４ 、Ａｌ２ ＴｉＯ５ 、ＦｅＴｉＯ３ が挙げられる。
【００３３】
酸化ジルコニウムとしては、ＺｒＯ２ が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ３ 、ＺｒＳｉＯ４ 、ＰｂＺｒＯ３ 、ＭｇＺｒＯ３ 、Ｋ２ ＺｒＯ３ が挙げられる。
【００３４】
▲３▼ ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
▲４▼ 窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
▲５▼ 有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＨ２ −、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、−ＣＨ＝Ｎ−（シフ）等の結合（照射光７の照射によりこれらの結合が切断される）を有するもの、特にこれらの結合を多く有するものであればいかなるものでもよい。具体的には、例えば、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、エポキシ樹脂等が挙げられる。
【００３５】
▲６▼ 金属
金属としては、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎや、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、Ｓｍ、Ｇｄのような希土類金属、またはこれらのうちの少なくとも１種を含む合金が挙げられる。
【００３６】
▲７▼ 水素吸蔵合金
具体例としては、ＬａＮｉ５ のような希土類遷移金属化合物の水素吸蔵合金またはＴｉ系、Ｃａ系の水素吸蔵合金に水素を吸蔵させたものが挙げられる。
【００３７】
▲８▼ 窒素吸蔵合金
具体例としては、Ｓｍ−Ｆｅ系、Ｎｄ−Ｃｏ系のような希土類鉄、希土類コバルト、希土類ニッケルや、希土類マンガン化合物に窒素を吸蔵させたものが挙げられる。
【００３８】
また、光吸収層２１の厚さは、剥離目的や剥離層の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ 程度であるのが好ましく、１０ｎｍ〜２μｍ 程度であるのがより好ましく、４０ｎｍ〜１μｍ 程度であるのがさらに好ましい。
【００３９】
光吸収層の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、良好な剥離性を確保するために、照射光のパワー（光量）を大きくする必要があるとともに、後に剥離層を除去する際にその作業に時間がかかる。なお、光吸収層および反射層の膜厚は、できるだけ均一であるのが好ましい。
【００４０】
また、前記と同様の理由から、剥離層の合計厚さは、２ｎｍ〜５０μｍ 程度であるのがより好ましく、２０ｎｍ〜２０μｍ 程度であるのがさらに好ましい。
【００４１】
剥離層１２を構成する層の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。例えば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・ブロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。なお、光吸収層と反射層の形成方法は、同一でも異なっていてもよく、その組成等に応じて適宜選択される。
【００４２】
例えば、光吸収層の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【００４３】
また、光吸収層をゾル−ゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
【００４４】
また、金属薄膜による反射層は、蒸着、分子線蒸着（ＭＢ）、レーザアブレーション蒸着、スパッタリング、イオンプレーティング、前記各種メッキ等により形成するのが好ましい。
【００４５】
また、剥離層１２を構成する各層の形成は、それぞれ、２工程以上の工程（例えば、層の形成工程と熱処理工程）で行われてもよい。
【００４６】
これと平行して、あるいは別工程にて、第２基板２１上に、配線２２とパッド２３が形成される。
【００４７】
そして第１基板１１上から、機能素子１３を１つ以上含む素子チップ１４が、レーザー３１の照射でレーザーアビュレーションにより剥離される。第２基板２１上には、あらかじめ接着剤３２が塗布してあり、素子チップ１４は、第２基板２１上に転写される。
【００４８】
なお第１基板に機能素子を１つ以上含む素子チップ１４や剥離層１２を形成する工程とは別に、第２基板２１上に、配線２２とパッド２３が形成される。
【００４９】
もちろん予め配線２２とパッド２３が形成された第２基板２１を別途用意しておいてもよい。
【００５０】
図３は、本発明の実施例としての、素子チップの短辺と基板が曲げられる方向とが一致している電子回路の、（ａ）概観図と（ｂ）素子チップと基板の接着部分の拡大図である。ここでは、素子チップ１４の外形の形状は矩形であり、この素子チップ１４の短辺と、第２基板２１が曲げられる方向とが、一致している。
【００５１】
すなわち、上記構造を採用することにより、第２基板２１の曲率半径に対して、比較的素子チップ１４の接触長が短いので、第２基板２１から素子チップ１４が剥れてしまったり、素子チップ１４が割れてしまったりしにくくすることができるのである。
【００５２】
図４は、本発明の比較例としての、素子チップの長辺と基板が曲げられる方向とが一致している電子回路の、（ａ）概観図と（ｂ）素子チップと基板の接着部分の拡大図である。
【００５３】
このような構造では、図４からもわかるとおり、第２基板２１の曲率半径に対して、素子チップ１４の接触長が長いので、第２基板２１から素子チップ１４が剥れてしまったり、素子チップ１４が割れてしまったりしやすくなる。
【００５４】
（本発明を用いて製造される機能素子の応用例）
図５は、本発明の薄膜素子の製造方法を応用した形態（薄膜トランジスタ回路をそなえた基板、アクティブマトリクス型基板）を示す図である。
【００５５】
本実施の形態は、上記図３において示すごとく素子チップが基板上に配置され、これに所定の配線が施されてアクティブマトリクス型基板等を構成するものである。
【００５６】
本実施の形態では、最終基板として、アクティブマトリクス型基板等の電子光学装置用の各種基板などの、基板上に導体からなる配線、回路パターンが形成されたものが用いられる。なお、（機能）素子６０は、ＴＦＴの他、シフトレジスタ、ＤＡコンバータ、ＳＲＡＭ、ＤＲＡＭ、電流補償回路、ＩＣ、ＬＳＩなどの各種の回路単位を用いることもできる。
【００５７】
予め最終基板上に形成された配線６１，６２と素子６０とを電気的に接続するため、素子６０の転写後に形成される導体からなる配線６３，６４は、例えば金線などの金属線のボンディング；レジスト膜やマスクとスパッタリング法、真空蒸着法、ＣＶＤ法、無電解メッキ法などの薄膜形成法と組み合わせた金属薄膜やＩＴＯ薄膜などの導電材料のコーティング技術；塗布後に基板を熱処理することによって金属導体が形成される導電性塗布液を所定位置に塗布する印刷法；または前記導電性塗布液を用いるインクジェットコーティング法、などの方法を用いて形成することができ、特に導電性塗布液をインクジェットコーティング法によって所定位置に塗布した後、基板に熱処理を施して金属導体からなる回路を形成する方法が好ましい。
【００５８】
なお、もちろん配線６３、６４は、素子６０の転写前に形成されていてもよく、この場合は配線６１、６２と同じ工程にて配線６３、６４が形成できるため、工程の簡略化にもつながる。
【００５９】
図６は、本発明を用いて製造される薄膜素子の応用例の第２の形態（電子ペーパー）を示す図である。
【００６０】
例えば上記図３のごとく機能チップを形成した基板を電子ペーパーとして適用することができる。さらに本発明の電子ペーパーは、例えば電子ブックとして適用することが可能である。すなわち、複数枚の電子ペーパー５１が、筐体であるバインダで綴じられることにより、バインダ型電子ブックを実現することができる。バインダ型電子ブックの外観が図７（ａ）に示されている。同図においては、複数枚綴じられた電子ペーパー５１が、筐体であるバインダ５３に綴じられている。この場合、綴じられた各電子ペーパー１には、貫通孔３０ａ，３０ｂが設けられ、これら貫通孔３０ａ，３０ｂがバインダ５３に設けられている棒状磁性体４ａ，４ｂによって貫かれている。棒状磁性体４ａ，４ｂは両端部がバインダ５３に取り付けられており、その中間部分が分割できる構造になっていてもよい。この中間部分を分割した状態では、電子ペーパー５１がバインダ５３から脱着自在となる。つまり、棒状磁性体４ａ，４ｂは、分割されている中間部分において開閉自在とし、電子ペーパー５１の装着時に磁気の閉ループを形成するように構成することもできる。
【００６１】
バインダ５３は同図（ｂ）に示されているように、棒状磁性体４ａ，４ｂに対応して設けられた制御用コイル３ａ，３ｂと、これら制御用コイル３ａ，３ｂに電流を流すためのアンプ部３ｃと、このアンプ部３ｃを制御するためのＣＰＵ部３ｄとを含んで構成されている。
【００６２】
同図（ｃ）に示されているように、電子ペーパー５１は、表示領域１００と、この表示領域１００以外の位置で、かつ、上述した棒状磁性体４ａ，４ｂに対応する位置に設けられた貫通孔３０ａ，３０ｂとを有している。同図（ｄ）には、電子ペーパー５１のより詳細な構成が示されている。同図に示されているように、貫通孔３０ａ，３０ｂの周囲にはループコイル３１ａ，３１ｂが内蔵され、これらループコイルの中心部を貫通孔が貫通している。これらループコイル３１ａ，３１ｂにはアンプ部１５０ａが接続されており、ループコイル３１ａ，３１ｂにおいて生じる電流がアンプ部１５０ａに与えられる。アンプ部１５０ａは、表示すべき内容に関するデータ等を非接触データ通信集積回路１５０に与える。集積回路１５０は、スキャンドライバ領域１３及びデータドライバ領域１４を駆動制御する。これにより、表示領域１００に所望のデータを表示させる。
【００６３】
以上のように、本例の電子ペーパー５１は、ループコイル３１ａ，３１ｂと、その中心部を貫通する貫通孔３０ａ，３０ｂとからなる非接触端子を有し、この非接触端子を介して信号の送受信および電力の供給を受ける。ループコイル及び貫通孔の個数は、同図に示されている場合では２個であるが、１個又は複数個設けられていれば問題はない。
【００６４】
一方、バインダ５３側には、電子ペーパー５１の貫通孔３０ａ，３０ｂに対応する棒状磁性体４ａ，４ｂが設けられており、この棒状磁性体４ａ，４ｂによって貫通孔３０ａ，３０ｂを貫通させることにより、閲覧や運搬が可能となる。棒状磁性体４ａ，４ｂには、制御用コイル３ａ，３ｂが巻回されているので、綴じられている各電子ペーパーのループコイルと筐体の制御コイルとの間の電磁誘導を用いることにより、筐体から電子ペーパーへ磁気を介して、給電および両者間での信号の送受信を行う。このような非接触での給電および信号送受信は、例えば特開平１１−０３９４４０号公報に開示されている手法を適用することができる。送受信する信号に、特定のＩＤコード（識別コード）を含ませることにより、綴じられている複数の電子ペーパーの内の所望の電子ペーパーだけを選択してその内容を書換えることもできる。
【００６５】
このようなバインダ型電子ブックにおいては、複数の電子ペーパーを適宜脱着しながら印刷、閲覧、運搬等を行うことができるという効果がある。また、給電および信号送受信を非接触式で行っているため、電子ペーパーおよび電子ブック筐体部には露出した端子部を必要とせず、したがって可曲性に優れ、あらに信頼性、耐久性に優れたバインダ型電子ブックを提供できるという効果がある。
【００６６】
図８は本発明に係るアクティブマトリクス型表示装置の一例である液晶電気光学装置の概略構成を示す図であり、この液晶電気光学装置７０は、アクティブマトリクス基板８０とカラーフィルタ７３とそれらの間の空間７４に設けられた液晶材料を主な構成要素として備えている。アクティブマトリクス基板８０は、ガラス基板の外側に偏光板７５、内側に駆動回路８０Ａ、その上に配向膜（図示略）が設けられている。カラーフィルタ７３は、ガラス基板７２の外側に偏光板７１、内側に詳細な図示は略すがブラックマトリクス、ＲＧＢカラーフィルタ層、オーバーコート層、透明電極、配向膜の順に積層された構造となっている。下方の偏光板７５の外側にはバックライト７６が設けられている。
【００６７】
また本発明に係る電気光学装置は、前述した本発明に係るアクティブマトリクス基板を用いて製造されたものなので、従来品のアクティブマトリクス基板を用いて製造した電気光学装置と比べコスト低減および品質向上を図ることができる。なお、本実施の形態では、アクティブマトリクス型表示装置として液晶電気光学装置を例示したが、有機エレクトロルミネッセンス装置、電気泳動ディスプレイ装置などの他の電気光学装置に適用することも勿論可能である。また、本発明によれば、微小な素子を最終基板の所定位置に正確に配置することによって基板の曲げに対する追従性が向上し、フレキシブルな基板を用いることによって、しなやかで、軽く、曲げに強いアクティブマトリクス基板を提供することができる。さらに、局面ディスプレイなどの局面を有するアクティブマトリクス基板を提供することもできる。
【００６８】
そしてこれらの電気光学装置は、例えば携帯電話等の電子機器に搭載されるので、本発明においては、上記利点を享受された電子機器を提供することができる。
【図面の簡単な説明】
【図１】剥離転写方法の工程図。
【図２】素子チップの平面図。
【図３】本発明の実施例としての、素子チップの短辺と基板が曲げられる方向とが一致している電子回路の、（ａ）概観図と（ｂ）素子チップと基板の接着部分の拡大図。
【図４】本発明の比較例としての、素子チップの長辺と基板が曲げられる方向とが一致している電子回路の、（ａ）概観図と（ｂ）素子チップと基板の接着部分の拡大図。
【図５】本発明の薄膜素子の製造方法を応用した形態（薄膜トランジスタ回路をそなえた基板、アクティブマトリクス型基板）を示す図である。
【図６】本発明を用いて製造される薄膜素子の応用例の第２の形態（電子ペーパー）を示す図である。
【図７】本発明を用いて製造される薄膜素子の応用例の第２の形態（電子ブック）を示す図である。
【図８】本発明に係るアクティブマトリクス基板を用いた液晶電気光学装置の概略構成を示す図である。
【符号の説明】
１１ 第１基板
１２ 剥離層
１３ 機能素子
１４ 素子チップ
２１ 第２基板
２２ 配線
２３ パッド
３１ レーザー
３２ 接着剤
５１ 電子ペーパー
５３ バインダ
６０ 素子（機能素子）
６１ 配線
６２ 配線
６３ 配線
６４ 配線
７０ 液晶電気光学装置
７３ カラーフィルタ
８０ アクティブマトリクス基板

Claims (6)

  1. 第１の基板上に形成された複数の機能素子の少なくとも１つを含む素子チップを、可曲性を有する第２の基板に転写する工程を含む薄膜素子の製造方法であって、
    前記素子チップの外形は矩形であり、
    前記素子チップの短辺と、前記第２基板が曲げられる方向とが、一致していることを特徴とする薄膜素子の製造方法。
  2. 前記機能素子が薄膜トランジスタであることを特徴とする請求項１に記載の薄膜素子の製造方法。
  3. 請求項２に記載の薄膜素子の製造方法によって製造された薄膜トランジスタを備えた薄膜トランジスタ回路基板。
  4. 請求項３に薄膜トランジスタ回路を、アクティブマトリクス素子として用いることを特徴とするアクティブマトリクス型表示装置。
  5. 請求項３に記載の薄膜トランジスタ回路基板を備えた電気光学装置。
  6. 請求項５に記載の電気光学装置を備えた電子機器。
JP2003019126A 2003-01-28 2003-01-28 電気光学装置の製造方法 Expired - Fee Related JP4389447B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003019126A JP4389447B2 (ja) 2003-01-28 2003-01-28 電気光学装置の製造方法
TW092135858A TW200423412A (en) 2003-01-28 2003-12-17 Manufacturing method of thin film device, thin film transistor circuit substrate, active matrix type display apparatus, optoelectronic apparatus, and electronic machine
KR1020040002995A KR20040069265A (ko) 2003-01-28 2004-01-15 박막 소자의 제조 방법, 박막 트랜지스터 회로 기판,액티브 매트릭스형 표시 장치, 전기 광학 장치 및 전자 기기
CNB2004100022168A CN100411086C (zh) 2003-01-28 2004-01-15 薄膜元件制造方法、薄膜晶体管电路板、有源矩阵型显示装置
EP04250274A EP1443556A3 (en) 2003-01-28 2004-01-20 Method of manufacturing thin film element, thin film transistor circuit substrate, active matrix display device, electro-optical device, and electronic apparatus
US10/765,200 US7074644B2 (en) 2003-01-28 2004-01-28 Method of manufacturing thin film element, thin film transistor circuit substrate, active matrix display device, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003019126A JP4389447B2 (ja) 2003-01-28 2003-01-28 電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004235238A true JP2004235238A (ja) 2004-08-19
JP4389447B2 JP4389447B2 (ja) 2009-12-24

Family

ID=32652849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003019126A Expired - Fee Related JP4389447B2 (ja) 2003-01-28 2003-01-28 電気光学装置の製造方法

Country Status (6)

Country Link
US (1) US7074644B2 (ja)
EP (1) EP1443556A3 (ja)
JP (1) JP4389447B2 (ja)
KR (1) KR20040069265A (ja)
CN (1) CN100411086C (ja)
TW (1) TW200423412A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008137264A1 (en) * 2007-05-04 2008-11-13 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
US7638416B2 (en) 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
US7871912B2 (en) 2005-12-13 2011-01-18 Versatilis Llc Methods of making semiconductor-based electronic devices by forming freestanding semiconductor structures
JP2014082505A (ja) * 2004-09-24 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016178226A (ja) * 2015-03-20 2016-10-06 デクセリアルズ株式会社 異方性接続構造体
JPWO2015087498A1 (ja) * 2013-12-11 2017-03-16 株式会社Ｊｏｌｅｄ 表示装置
US10888261B2 (en) 2014-10-14 2021-01-12 Becton, Dickinson And Company Blood sample management using open cell foam

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007029028A1 (en) 2005-09-06 2007-03-15 Plastic Logic Limited Laser ablation of electronic devices
GB0518105D0 (en) * 2005-09-06 2005-10-12 Plastic Logic Ltd Step-and-repeat laser ablation of electronic devices
GB0511132D0 (en) 2005-06-01 2005-07-06 Plastic Logic Ltd Layer-selective laser ablation patterning
KR100649445B1 (ko) * 2005-10-17 2006-11-27 삼성전기주식회사 배선형성 방법 및 장치
KR101246830B1 (ko) * 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US20090161223A1 (en) * 2007-02-26 2009-06-25 Hirotoschi Ichikawa Anti-reflection layer with nano particles
TWI384619B (zh) * 2007-05-03 2013-02-01 United Microelectronics Corp 半導體裝置及其形成方法
JP5094250B2 (ja) * 2007-07-10 2012-12-12 株式会社ジャパンディスプレイイースト 表示装置
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
KR101315473B1 (ko) 2009-12-07 2013-10-04 성균관대학교산학협력단 전이 박막트랜지스터 및 그의 제조방법
JP5704136B2 (ja) * 2012-08-22 2015-04-22 コニカミノルタ株式会社 画像形成装置、電子ペーパー印刷方法及び同印刷プログラム
JP2018195717A (ja) * 2017-05-17 2018-12-06 富士電機株式会社 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
TW360901B (en) 1996-08-27 1999-06-11 Seiko Epson Corp Method of peeling thin-film device, method of transferring thin-film device, thin-film device thereby, thin-film IC circuit device, and liquid crystal display device
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
JPH10223495A (ja) * 1997-02-04 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 柔軟な構造を有する半導体装置とその製造方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JPH1139440A (ja) 1997-07-15 1999-02-12 Nippon Telegr & Teleph Corp <Ntt> 非接触ｉｃカード、ｉｃカードアクセス装置および非接触ｉｃカードシステム
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3395126B2 (ja) 1998-03-27 2003-04-07 日本航空電子工業株式会社 Ｐｃカード
US6261881B1 (en) * 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
US6452091B1 (en) * 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
JP2001282423A (ja) 2000-03-29 2001-10-12 Aiwa Co Ltd キー操作処理方法およびキー操作処理装置
JP2001282424A (ja) 2000-03-29 2001-10-12 Seiko Epson Corp プレゼンテーションシステム及びワイヤレスリモコン
JP4754677B2 (ja) * 2000-07-31 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
JP3890921B2 (ja) 2001-06-05 2007-03-07 ソニー株式会社 素子の配列方法及び画像表示装置の製造方法
JP3994681B2 (ja) 2001-04-11 2007-10-24 ソニー株式会社 素子の配列方法及び画像表示装置の製造方法
JP2002314123A (ja) 2001-04-18 2002-10-25 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3608615B2 (ja) 2001-04-19 2005-01-12 ソニー株式会社 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
DE10122324A1 (de) * 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrierte monolithische Schaltung
JP2002343944A (ja) 2001-05-14 2002-11-29 Sony Corp 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003077940A (ja) 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4078825B2 (ja) 2001-10-30 2008-04-23 ソニー株式会社 回路基板の製造方法、並びに表示装置の製造方法
JP2003258210A (ja) 2001-12-27 2003-09-12 Canon Inc 表示装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082505A (ja) * 2004-09-24 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US7638416B2 (en) 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
US7700471B2 (en) 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
US7871912B2 (en) 2005-12-13 2011-01-18 Versatilis Llc Methods of making semiconductor-based electronic devices by forming freestanding semiconductor structures
WO2008137264A1 (en) * 2007-05-04 2008-11-13 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
JPWO2015087498A1 (ja) * 2013-12-11 2017-03-16 株式会社Ｊｏｌｅｄ 表示装置
US10159155B2 (en) 2013-12-11 2018-12-18 Joled Inc. Display device
US10888261B2 (en) 2014-10-14 2021-01-12 Becton, Dickinson And Company Blood sample management using open cell foam
JP2016178226A (ja) * 2015-03-20 2016-10-06 デクセリアルズ株式会社 異方性接続構造体

Also Published As

Publication number Publication date
EP1443556A3 (en) 2006-08-09
US7074644B2 (en) 2006-07-11
CN100411086C (zh) 2008-08-13
EP1443556A2 (en) 2004-08-04
TW200423412A (en) 2004-11-01
US20050130344A1 (en) 2005-06-16
KR20040069265A (ko) 2004-08-05
CN1518062A (zh) 2004-08-04
JP4389447B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4389447B2 (ja) 電気光学装置の製造方法
US7719010B2 (en) Thin film transistor, thin film transistor substrate including the same and method of manufacturing the same
USRE38466E1 (en) Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP1455394B1 (en) Transfer method
TWI363300B (en) Ic card
TW519767B (en) Liquid crystal display device and method of manufacturing the same
JP3738799B2 (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP5364242B2 (ja) 半導体装置の作製方法
CN103258800A (zh) 半导体器件及其制造方法
KR20070106460A (ko) 반도체 디바이스의 제조방법
KR101376896B1 (ko) 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치
JPH11243209A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
KR20040066015A (ko) 액정표시장치 및 액정표시장치의 제조방법
CN101276743A (zh) 半导体装置的制造方法
KR20070014057A (ko) 반도체장치 제조방법
JP2004119725A (ja) 電気光学装置の製造方法、電気光学装置、転写チップ、転写元基板、電子機器
JP2012004570A (ja) パターン付基板の作製方法、及び半導体装置の作製方法
JP2008141167A (ja) 導電層及び導電層を有する基板の形成方法、並びに半導体装置の作製方法
JP2004133047A (ja) 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
JP4019305B2 (ja) 薄膜装置の製造方法
KR101192626B1 (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
US7737436B2 (en) Method for manufacturing semiconductor device, semiconductor device, and electrooptical device
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP2004158701A (ja) 素子チップ実装用のバンプ構造及びその形成方法
JP2004281424A (ja) 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4389447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees