JP2004281424A - 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器 - Google Patents

薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器 Download PDF

Info

Publication number
JP2004281424A
JP2004281424A JP2003019125A JP2003019125A JP2004281424A JP 2004281424 A JP2004281424 A JP 2004281424A JP 2003019125 A JP2003019125 A JP 2003019125A JP 2003019125 A JP2003019125 A JP 2003019125A JP 2004281424 A JP2004281424 A JP 2004281424A
Authority
JP
Japan
Prior art keywords
substrate
thin film
manufacturing
chips
element chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003019125A
Other languages
English (en)
Inventor
Mutsumi Kimura
睦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003019125A priority Critical patent/JP2004281424A/ja
Publication of JP2004281424A publication Critical patent/JP2004281424A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】第1基板上に形成された機能素子をひとつ以上含む素子チップが剥離され、配線が形成された第2基板上へ転写されるアクティブマトリクス型表示装置等の電子回路に関して、剥離のプロセスとしてレーザーアビュレーションを用いる場合、素子チップの形状にレーザーの形状を整形することを容易にし、剥離のプロセスを確実なものとする。また、レーザーの形状または位置が多少ずれても、剥離のプロセスを確実なものとする。
【解決手段】第1基板11上の素子チップ14を正方形、正六角形、円形、あるいは楕円形の形状にし、さらに千鳥状に配列する。第1基板11と素子チップ14の間にある剥離層の幅を素子チップの幅よりも小さくする。
【選択図】図3

Description

【0001】
【発明の属する技術分野】
本発明は、機能素子等の薄膜素子の基板間転写技術を応用した薄膜素子の製造方法、並びに薄膜トランジスタ回路およびこれを備えたアクティブマトリクス型表示装置、電気光学装置、電子機器に関する。
【0002】
【従来の技術】
機能素子、例えば、薄膜トランジスタや有機エレクトロルミネッセンス素子と、この機能素子間の配線や支持基板を備えた電子回路では、機能素子は全体の一部分で、それ以外は配線や支持基板である場合が少なくない。この電子回路を、機能素子と配線や支持基板を一体として同一の製造プロセスを経て製造する場合には、高機能の機能素子を作成するための高度で複雑な製造プロセスが必要とされるため、一般的に、製造コストが高額になる。
【0003】
しかしながら、配線や支持基板だけのためには、高度で複雑な製造プロセスは必要とされず、製造コストは安価である。もし、機能素子と、配線や支持基板を別個に作成し、必要とされる部分にだけ機能素子を配置することができれば、全体として平均すれば、この電子回路の製造コストを低減することが可能である。
【0004】
そこで、第1基板上に機能素子が形成され、第2基板上に配線が形成され、第1基板上から機能素子をひとつ以上含む素子チップが剥離され、第2基板上へ転写される、電子回路、また、この電子回路において、機能素子が薄膜トランジスタである薄膜トランジスタ回路、また、この薄膜トランジスタ回路において、薄膜トランジスタをアクティブマトリクス素子として用いることを特徴とする、アクティブマトリクス型表示装置が開発されている。
【0005】
この方法によれば、必要とされる部分にだけ機能素子を配置することができるので、全体として平均すれば、この電子回路や薄膜トランジスタ回路やアクティブマトリクス型表示装置の製造コストを低減することが可能である。なお、このとき、剥離や転写のプロセスとしては、レーザーアビュレーションや接着剤が用いられる。(例えば非特許文献参照)
【非特許文献】
T. Shimoda, et al, Techn. Dig. IEDM 1999, 289、S. Utsunomiya, et al, Dig. Tech. Pap. SID 2000、916、T. Shimoda, Proc. Asia Display / IDW ’01, 327、S. Utsunomiya, et al, Proc. Asia Display / IDW ’01, 339
【0006】
【発明が解決しようとする課題】
図1は、従来の工程図である。第1基板11上に、剥離層12を介して、機能素子13が形成される。第2基板21上に、配線22とパッド23が形成される。第1基板11上から、機能素子13をひとつ以上含む素子チップ14が、レーザー31の照射でレーザーアビュレーションにより剥離される。第2基板21上には、あらかじめ接着剤32が塗布してあり、素子チップ14は、第2基板21上に転写される。
【0007】
図2は、従来の素子チップの平面図である。素子チップ14が矩形であり、第1基板11上に配置されている。剥離のプロセスとして、レーザーアビュレーションを用いる場合には、図1からもわかるように、素子チップ14の形状に、レーザー31の形状を整形しなければならない。レーザー31の形状は、レンズやプリズムやスリットや遮光マスクなどにより整形するのであるが、レーザー31の干渉・散乱や前述の光学装置の精度などにより、レーザー31の形状を矩形に整形することは困難である。
【0008】
すなわち、全体に楕円形になってしまったり、頂点の部分が丸みを帯びてしまったりする。また、素子チップ14の位置に、レーザー31の位置を正確にあわさねばならないが、ある程度の誤差は必ず存在する。
【0009】
そこで本発明の目的は、剥離のプロセスとして、レーザーアビュレーションを用いる場合において、素子チップ14の形状にレーザー31の形状を整形することを容易にし、剥離のプロセスを確実なものとすることにある。また、レーザー31の形状または位置が多少ずれても、剥離のプロセスを確実なものとすることである。これにより、良品率向上、コスト削減、性能向上を実現することをも目的とするものである。
【0010】
【課題を解決するための手段】
上記課題を解決するため、本発明は、第1の基板上に形成された複数の機能素子の少なくとも1つを含む素子チップを第2の基板に転写する工程を含む薄膜素子の製造方法であって、前記第1の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して前記素子チップを所定の形状となるように複数形成する工程と、複数の前記素子チップの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも1つの前記素子チップを前記第2の基板に転写する工程と、を有することを特徴とする。
【0011】
なお、ここで、複数の機能素子をまとめて素子チップとし、これを第2の基板に転写することももちろん可能である。
【0012】
レーザーの形状は、レンズやプリズムやスリットや遮光マスクなどにより整形するのであるが、本発明によれば、機能素子の形状を予め定めた形状にあわせるため、例えばエネルギ照射効率のよいレーザーの形状(上記所定の形状に相当)に合わせて機能素子を第1の基板上に複数形成すれば、レーザーの形状を成形する必要がなくなり遮光マスクなどが不要となる。
【0013】
なお、前記素子チップの所定の形状は、正方形であることが好ましい。
【0014】
または前記素子チップの形状は、正六角形であることが好ましい。
【0015】
または前記素子チップの形状は、円形であることが好ましい。
【0016】
または前記素子チップの形状は、楕円形であることが好ましい。
【0017】
上述のようにレーザーの形状は、レンズやプリズムやスリットや遮光マスクなどにより整形するのであるが、レーザーの形状を上記正方形、正六角形、円形および楕円形に整形することは、比較的容易である。従って、本発明によれば、機能素子あるいは素子チップの形状にレーザーの形状を整形することが容易となる。
【0018】
さらに、本発明においては、前記第1の基板上に形成された複数の前記素子チップは、千鳥形状に配列してなることが好ましい。
【0019】
レーザーを剥離層に照射して機能素子を第1の基板から剥離し、これを第2基板に転写する。本発明によれば、レーザー照射の際に、レーザーの位置が多少ずれても、隣接する素子チップを誤って剥離することなく、所望の素子チップを剥離することが可能となる。
【0020】
また前記第2の基板上に所定形状の配線を形成する工程をさらに有し、前記素子チップを前記第1の基板から前記配線と接続するように転写することが好ましい。
【0021】
また、上記課題を解決するため本発明は、第1の基板上に形成された複数の機能素子の少なくとも1つを含む素子チップを第2の基板に転写する工程を含む薄膜素子の製造方法であって、
前記第1の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を形成する工程と、
前記剥離層上に前記素子チップを複数形成する工程と、
複数の前記素子チップの少なくとも1つの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも1つの前記素子チップを前記第2の基板に転写する工程と、を有し、前記剥離層は、前記複数の素子チップに対応して複数に分割されてなり、各々の前記剥離層の幅は、各々の前記素子チップの幅よりも狭くなるように分割されてなることを特徴とする。
【0022】
これによりレーザーの形状または位置が多少ずれても、剥離のプロセスを確実なものとすることができる。
【0023】
また本発明は前記機能素子が薄膜トランジスタであることを特徴とする。
【0024】
さらに本発明においては、上記薄膜トランジスタを備えた薄膜トランジスタ回路が提供される。
【0025】
また、本発明においては、上記薄膜トランジスタをアクティブマトリクス素子として搭載したことを特徴とするアクティブマトリクス型表示装置が提供される。
【0026】
さらに、薄膜トランジスタ回路を備えた電気光学装置、この電気光学装置を備えた電子機器が提供される。
【0027】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明する。なお、転写方法に関する一連の態様に関しては、出願人が開示した、特願2001−282423号、特願2001−282424号等においても記載されている。
【0028】
(第1の実施例)
本発明の薄膜素子の製造方法において、従来技術と重複する部分は図1を用いて説明する。
【0029】
まず図1のごとく、第1の基板に形成された機能素子13を第2の基板に転写して薄膜素子を形成する点においては従来と同様である。
【0030】
まず第1基板11上に、剥離層12を介して、機能素子13が形成される。
【0031】
ここで剥離層は、後述する照射光を吸収し、その層内および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う)を生じるような性質を有するものである。なお、第1の基板11上の全面に形成されているが、とくにこれに限定されることはなく、例えば剥離層12は、素子チップごとに区分けされていてもよい。この剥離層12は、組成または特性の異なる少なくとも2つの層を含んでおり、特に、照射光を吸収する光吸収層と、該光吸収層とは組成または特性の異なる他の層とを含んでいるのが好ましい。また、前記他の層は、照射光を遮光する遮光層(反射層)であるのが好ましい。この遮光層は、光吸収層に対し照射光の入射方向と反対側に位置しており、照射光を反射または吸収して、照射光が被転写層側へ侵入するのを阻止または抑制する機能を発揮する。
【0032】
本実施例では、遮光層として、照射光を反射する反射層を、剥離層に対し光の照射側と反対側に形成してもよい。この反射層は、照射光を好ましくは10%以上、より好ましくは30%以上の反射率で反射し得るものであればよい。このような反射層としては、単層または複数の層よりなる金属薄膜、屈折率の異なる複数の薄膜の積層体よりなる光学薄膜等が挙げられるが、形成が容易である等の理由から、主に金属薄膜で構成されているのが好ましい。
【0033】
金属薄膜の構成金属としては、例えば、Ta、W、Mo、Cr、Ni、Co、Ti、Pt、Pd、Ag、Au、Al等、あるいはこれらのうちの少なくとも1種を基本成分とする合金が挙げられる。合金を構成する好ましい添加元素としては、例えば、Fe、Cu、C、Si、Bが挙げられる。これらを添加することにより、熱伝導率や反射率を制御することができる。また、反射層を物理蒸着により形成する場合、ターゲットを簡単に製造することができるという利点もある。さらに、合金化することで、純金属より材料の入手が容易であり、かつ低コストであるという利点もある。また、このような反射層(遮光層)の厚さは、特に限定されないが、通常、10nm〜10μm 程度が好ましく、50nm〜5μm 程度がより好ましい。この厚さが厚過ぎると、反射層の形成に時間がかかり、また、後に行われる反射層の除去にも時間がかかる。また、この厚さが薄過ぎると、膜組成によっては遮光効果が不十分となる場合がある。
【0034】
光吸収層は、剥離層の剥離に寄与する層であり、照射光を吸収し、当該光吸収層を構成する物質の原子間または分子間の結合力が消失または減少すること、現象論的には、アブレーション等を生ぜしめることにより層内剥離および/または界面剥離に至る。
【0035】
さらに、照射光の照射により、光吸収層から気体が放出され、剥離効果が発現される場合もある。すなわち、光吸収層に含有されていた成分が気体となって放出される場合と、剥離層が光を吸収して一瞬気体になり、その蒸気が放出され、剥離に寄与する場合とがある。
【0036】
このような光吸収層の組成としては、例えば次のようなものが挙げられる。
【0037】
▲1▼ 非晶質シリコン(a−Si)
この非晶質シリコン中には、H(水素)が含有されていてもよい。この場合、Hの含有量は、2at%以上程度であるのが好ましく、2〜20at%程度であるのがより好ましい。このように、Hが所定量含有されていると、照射光の照射により、水素が放出され、剥離層に内圧が発生し、それが上下の薄膜を剥離する力となる。
【0038】
非晶質シリコン中のHの含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【0039】
▲2▼ 酸化ケイ素またはケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化合物等の各種酸化物セラミックス、誘電体(強誘電体)あるいは半導体、酸化ケイ素としては、SiO、SiO 、Si が挙げられ、ケイ酸化合物としては、例えばK SiO 、Li SiO 、CaSiO 、ZrSiO 、Na SiO が挙げられる。
【0040】
酸化チタンとしては、TiO、Ti 、TiO が挙げられ、チタン酸化合物としては、例えば、BaTiO 、BaTiO 、Ba Ti20、BaTi11、CaTiO 、SrTiO 、PbTiO 、MgTiO 、ZrTiO 、SnTiO 、Al TiO 、FeTiO が挙げられる。
【0041】
酸化ジルコニウムとしては、ZrO が挙げられ、ジルコン酸化合物としては、例えばBaZrO 、ZrSiO 、PbZrO 、MgZrO 、K ZrO が挙げられる。
【0042】
▲3▼ PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)
▲4▼ 窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
▲5▼ 有機高分子材料
有機高分子材料としては、−CH−、−CH −、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、−CH=N−(シフ)等の結合(照射光7の照射によりこれらの結合が切断される)を有するもの、特にこれらの結合を多く有するものであればいかなるものでもよい。具体的には、例えば、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート(PMMA)、ポリフェニレンサルファイド(PPS)、ポリエーテルスルホン(PES)、エポキシ樹脂等が挙げられる。
【0043】
▲6▼ 金属
金属としては、例えば、Al、Li、Ti、Mn、In、Snや、Y、La、Ce、Nd、Pr、Sm、Gdのような希土類金属、またはこれらのうちの少なくとも1種を含む合金が挙げられる。
【0044】
▲7▼ 水素吸蔵合金
具体例としては、LaNi のような希土類遷移金属化合物の水素吸蔵合金またはTi系、Ca系の水素吸蔵合金に水素を吸蔵させたものが挙げられる。
【0045】
▲8▼ 窒素吸蔵合金
具体例としては、Sm−Fe系、Nd−Co系のような希土類鉄、希土類コバルト、希土類ニッケルや、希土類マンガン化合物に窒素を吸蔵させたものが挙げられる。
【0046】
また、光吸収層21の厚さは、剥離目的や剥離層の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm 程度であるのが好ましく、10nm〜2μm 程度であるのがより好ましく、40nm〜1μm 程度であるのがさらに好ましい。
【0047】
光吸収層の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、良好な剥離性を確保するために、照射光のパワー(光量)を大きくする必要があるとともに、後に剥離層を除去する際にその作業に時間がかかる。なお、光吸収層および反射層の膜厚は、できるだけ均一であるのが好ましい。
【0048】
また、前記と同様の理由から、剥離層の合計厚さは、2nm〜50μm 程度であるのがより好ましく、20nm〜20μm 程度であるのがさらに好ましい。
【0049】
剥離層12を構成する層の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。例えば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・ブロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。なお、光吸収層と反射層の形成方法は、同一でも異なっていてもよく、その組成等に応じて適宜選択される。
【0050】
例えば、光吸収層の組成が非晶質シリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。
【0051】
また、光吸収層をゾル−ゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
【0052】
また、金属薄膜による反射層は、蒸着、分子線蒸着(MB)、レーザアブレーション蒸着、スパッタリング、イオンプレーティング、前記各種メッキ等により形成するのが好ましい。
【0053】
また、剥離層12を構成する各層の形成は、それぞれ、2工程以上の工程(例えば、層の形成工程と熱処理工程)で行われてもよい。
【0054】
これと平行して、あるいは別工程にて、第2基板21上に、配線22とパッド23が形成される。
【0055】
そして第1基板11上から、機能素子13をひとつ以上含む素子チップ14が、レーザー31の照射でレーザーアビュレーションにより剥離される。第2基板21上には、あらかじめ接着剤32が塗布してあり、素子チップ14は、第2基板21上に転写される。
【0056】
図3〜図6の説明において詳述するが、第1基板11上には、少なくとも1つの機能素子を含む素子チップ13が所定間隔をあけて画定されている。そして本実施例では、画定された各々の素子チップ13が、例えば、一定の機能を担って転写単位ともなる薄膜トランジスタ回路となっている。
【0057】
なお、この素子チップ13の上に予め接着剤32を塗布してもよい。例えば、転写すべき単位の素子チップ13にのみ接着剤32を塗布する。
【0058】
また、第2基板21は、例えば予め配線が形成された回路基板などが適用できる。
【0059】
なお、本実施例において従来の技術と大きく異なるところは、主に素子チップの形状であり、これにより従来の技術と比して大きな効果が得られる。
【0060】
図3は、本発明の第1の実施例の第1の素子チップの例の平面図である。この実施例においては、素子チップ14が正方形であり、第1基板11上に配置されている。レーザー31の形状を正方形に整形することは比較的容易であるので、素子チップ14の形状にレーザー31の形状を整形することが容易となる。また、素子チップが第1基板上に千鳥形状をなすように配列してなる。このように、第1基板11上に素子チップ14が、千鳥に配列しているので、レーザー31の位置が多少ずれても、隣接する素子チップ14を誤って剥離することなく、所望の素子チップ14のみを剥離することが可能となる。
【0061】
つぎに図4は、本発明の第1の実施例の第2の素子チップの例の平面図である。この素子チップの例においては、素子チップ14が正六角形の形状を有し、第1基板11上に配置されている。この例においてもまた、レーザー31の形状を正六角形に整形することが比較的容易であるので、素子チップ14の形状にレーザー31の形状を整形することが容易となる。また、本発明の第1の実施例の第1の素子チップの例と同じく、素子チップ14が、千鳥に配列しているので、レーザー31の位置が多少ずれても、隣接する素子チップ14を誤って剥離することなく、所望の素子チップ14を剥離することが可能となる。
【0062】
また、図5は、第1の実施例の第3の素子チップの例の平面図である。この素子チップの例においては、素子チップ14が円形であり、第1基板11上に配置されている。この例においてもまた、レーザー31の形状を円形に整形することは比較的容易であるので、素子チップ14の形状にレーザー31の形状を整形することが容易となる。また、本発明の第1の実施例の第1の素子チップの例と同じく、素子チップ14が、千鳥に配列しているので、レーザー31の位置が多少ずれても、隣接する素子チップ14を誤って剥離することなく、所望の素子チップ14を剥離することが可能となる。
【0063】
図6は、第1の実施例の第4の素子チップの例の平面図である。この素子チップの例においては、素子チップ14が楕円形であり、第1基板11上に配置されている。ここで、レーザー31の形状を楕円形に整形することも比較的容易であるので、素子チップ14の形状にレーザー31の形状を整形することが容易となる。また、本発明の第1の実施例の第1の素子チップの例と同じく、素子チップ14が、千鳥に配列しているので、レーザー31の位置が多少ずれても、隣接する素子チップ14を誤って剥離することなく、所望の素子チップ14を剥離することが可能となる。
【0064】
(第2の実施例)
素子基板の製造方法の大要は、第1の実施例と同じである。
【0065】
図7は、本発明の第2の実施例の素子チップの断面図である。ここで、第1基板11と素子チップ14の間に剥離層12が存在し、素子チップ14の幅よりも、剥離層12の幅が、小さくなっている。つまり剥離層12の第1の基板11と対向する側の面積が、素子チップ14の剥離層12と接触する側における面積よりも小さいものとなっている。このような剥離層12の形状を形成するためには、例えば剥離層12を、ドライエッチングやウェットエッチングでオーバーエッチングすることによりサイドエッチング状態にすることで、本実施例の構造を得ることができる。
【0066】
このような構成をとると、レーザー照射の位置が所望の素子チップに対応した領域から若干ずれた場合においても、あるいはレーザー31の形状が多少ずれても、剥離される部分は剥離層12によって規定されるので、不要な素子チップの剥離を生じさせず、剥離のプロセスを確実なものとすることができる。
【0067】
(本発明を用いて製造される機能素子の応用例)
図8は、本発明の薄膜素子の製造方法を応用した形態(薄膜トランジスタ回路基板の製造方法、薄膜トランジスタ回路)を示す図である。
【0068】
本実施の形態は、前記第1〜第2の実施の形態中に記載した転写方法、薄膜素子の製造方法を用い、アクティブマトリクス型基板等の最終基板上に、TFT等の素子60を転写した後、導体からなる配線63,64によって、予め最終基板上に形成された配線61,62と機能素子60(以下、「素子60」と記載)とを電気的に接続し、回路基板を製造することを特徴としている。
【0069】
本実施の形態にあっては最終基板として、アクティブマトリクス型基板等の電子光学装置用の各種基板、あるいはプリント配線基板、フレキシブルプリント配線基板等の一般電子装置用の各種基板などの、基板上に導体からなる配線、回路パターンが形成されたものが用いられる。なお、素子60は、TFTの他、シフトレジスタ、DAコンバータ、SRAM、DRAM、電流補償回路、IC、LSIなどの各種の回路単位を用いることもできる。
【0070】
予め最終基板上に形成された配線61,62と素子60とを電気的に接続するため、素子60の転写後に形成される導体からなる配線63,64は、例えば金線などの金属線のボンディング;レジスト膜やマスクとスパッタリング法、真空蒸着法、CVD法、無電解メッキ法などの薄膜形成法と組み合わせた金属薄膜やITO薄膜などの導電材料のコーティング技術;塗布後に基板を熱処理することによって金属導体が形成される導電性塗布液を所定位置に塗布する印刷法;または前記導電性塗布液を用いるインクジェットコーティング法、などの方法を用いて形成することができ、特に導電性塗布液をインクジェットコーティング法によって所定位置に塗布した後、基板に熱処理を施して金属導体からなる回路を形成する方法が好ましい。
【0071】
なお、もちろん配線63、64は、素子60の転写前に形成されていてもよく、この場合は配線61、62と同じ工程にて配線63、64が形成できるため、工程の簡略化にもつながる。
【0072】
図9、10は、本発明を用いて製造される薄膜素子の応用例の第2の形態(アクティブマトリクス基板、電気光学装置)を説明するためのものであり、本実施の形態は、電気光学装置としてアクティブマトリクス型表示装置の中で、とくに液晶電気光学装置において本発明を適用した場合を例示するものである。
【0073】
図9は本発明に係るアクティブマトリクス基板を用いた液晶電気光学装置の概略構成を示す図であり、この液晶電気光学装置70は、アクティブマトリクス基板80とカラーフィルタ73とそれらの間の空間74に設けられた液晶材料を主な構成要素として備えている。アクティブマトリクス基板80は、ガラス基板の外側に偏光板75、内側に駆動回路80A、その上に配向膜(図示略)が設けられている。カラーフィルタ73は、ガラス基板72の外側に偏光板71、内側に詳細な図示は略すがブラックマトリクス、RGBカラーフィルタ層、オーバーコート層、透明電極、配向膜の順に積層された構造となっている。下方の偏光板75の外側にはバックライト76が設けられている。
【0074】
アクティブマトリクス基板80は、図9と図10に図示されるように、ガラス基板上に、各画素86に対応する領域毎に形成された画素電極82,縦横に延びるデータ線83とゲート線84、前記第1〜第2の実施の形態のいずれかに記載した転写方法、薄膜素子の製造方法を用いて転写した素子81、および素子81とデータ線83またはゲート線84を電気的に結ぶ配線85を含む駆動回路80Aを形成して構成されている。前記画素電極82は、ITOからなる透明導電材料によって形成されている。素子81は、シフトレジスタ、DAコンバータ、SRAM、DRAM、電流補償回路等の回路単位の1種以上を用いることができる。
【0075】
本発明に係るアクティブマトリクス基板は、最終基板上に間隔をおいて分散配置される多数の機能素子を第1基板上に集中的に製造し、それらを最終基板上の所定位置に正確に転写することができるので、基板上に直接素子を形成し製造されるアクティブマトリックス基板と比べ、素子の製造における面積効率を大幅に向上でき、特に大型のアクティブマトリックス基板を安価に提供することができる。
【0076】
また多数の素子を第1基板上に集中的に製造してから、最終基板に転写して製造するので、高性能な素子を実装させることができ、アクティブマトリクス基板の性能向上を図ることができる。さらに素子を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【0077】
また本発明に係る電気光学装置は、前述した本発明に係るアクティブマトリクス基板を用いて製造されたものなので、従来品のアクティブマトリクス基板を用いて製造した電気光学装置と比べコスト低減および品質向上を図ることができる。なお、本実施の形態では、電気光学装置として液晶電気光学装置を例示したが、有機エレクトロルミネッセンス装置、電気泳動ディスプレイ装置などの他の電気光学装置に適用することも勿論可能である。また、本発明によれば、微小な素子を最終基板の所定位置に正確に配置することによって基板の曲げに対する追従性が向上し、フレキシブルな基板を用いることによって、しなやかで、軽く、落下の衝撃にも強いアクティブマトリクス基板を提供することができる。さらに、局面ディスプレイなどの局面を有するアクティブマトリクス基板を提供することもできる。
【0078】
そしてこれらの電気光学装置は、例えば携帯電話等の電子機器に搭載されるので、本発明においては、上記利点を享受された電子機器を提供することができる。
【図面の簡単な説明】
【図1】従来および本発明の製造方法の工程図。
【図2】従来の素子チップの平面図である。
【図3】本発明の第1の実施例の第1の素子チップの例の平面図である。
【図4】本発明の第1の実施例の第2の素子チップの例の平面図である。
【図5】本発明の第1の実施例の第3の素子チップの例の平面図である。
【図6】本発明の第1の実施例の第4の素子チップの例の平面図である。
【図7】本発明の第2の実施例の素子チップの断面図である。
【図8】本発明を用いて製造される薄膜素子を応用した形態(薄膜トランジスタ回路)を示す図である。
【図9】本発明を用いて製造される薄膜素子を応用した第2の形態(電気光学装置)を示す図である。
【図10】本発明を用いて製造される薄膜素子を応用した第2の形態(アクティブマトリクス基板)を示す図である。
【符号の説明】
11 第1基板
12 剥離層
13 機能素子
14 素子チップ
21 第2基板
22 配線
23 パッド
31 レーザー
32 接着剤
60 素子(機能素子)
61 配線
62 配線
63 配線
64 配線
70 液晶電気光学装置
81 アクティブマトリクス基板

Claims (13)

  1. 第1の基板上に形成された複数の機能素子の少なくとも1つを含む素子チップを第2の基板に転写する工程を含む薄膜素子の製造方法であって、
    前記第1の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を介して前記素子チップを所定の形状となるように複数形成する工程と、
    複数の前記素子チップの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも1つの前記素子チップを前記第2の基板に転写する工程と、を有することを特徴とする薄膜素子の製造方法。
  2. 前記素子チップの所定の形状は、正方形であることを特徴とする請求項1に記載の薄膜素子の製造方法。
  3. 前記素子チップの所定の形状は、正六角形であることを特徴とする請求項1に記載の薄膜素子の製造方法。
  4. 前記素子チップの所定の形状は、円形であることを特徴とする請求項1に記載の薄膜素子の製造方法。
  5. 前記素子チップの所定の形状は、楕円形であることを特徴とする請求項1に記載の薄膜素子の製造方法。
  6. 請求項1〜5のいずれかに記載の薄膜素子の製造方法において、
    前記第1の基板上に形成された複数の前記素子チップは、千鳥形状に配列してなることを特徴とする薄膜素子の製造方法。
  7. 前記第2の基板上に所定形状の配線を形成する工程をさらに有し、前記素子チップを前記第1の基板から、前記配線と接続するように前記第2の基板に転写することを特徴とする請求項1〜6のいずれか1項に記載の薄膜素子の製造方法。
  8. 第1の基板上に形成された複数の機能素子の少なくとも1つを含む素子チップを第2の基板に転写する工程を含む薄膜素子の製造方法であって、
    前記第1の基板上に、所定のエネルギ付与によって剥離を生じる剥離層を形成する工程と、
    前記剥離層上に前記素子チップを複数形成する工程と、
    複数の前記素子チップの少なくとも1つの領域に相当する前記剥離層の該当部分に前記エネルギを付与して剥離を生ぜしめ、少なくとも1つの前記素子チップを前記第2の基板に転写する工程と、を有し、
    前記剥離層は、前記複数の素子チップに対応して複数に分割されてなり、各々の前記剥離層の幅は、各々の前記素子チップの幅よりも狭くなるように分割されてなることを特徴とする薄膜素子の製造方法。
  9. 請求項1〜請求項8記載のいずれかに記載の薄膜素子の製造方法において、
    前記機能素子が薄膜トランジスタであることを特徴とする薄膜素子の製造方法。
  10. 請求項9に記載の薄膜素子の製造方法により製造された薄膜トランジスタを備えた薄膜トランジスタ回路。
  11. 請求項10に記載の薄膜トランジスタをアクティブマトリクス素子として搭載したことを特徴とするアクティブマトリクス型表示装置。
  12. 請求項10に記載の薄膜トランジスタ回路を備えた電気光学装置。
  13. 請求項12に記載の電気光学装置を備えた電子機器。
JP2003019125A 2003-01-28 2003-01-28 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器 Withdrawn JP2004281424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003019125A JP2004281424A (ja) 2003-01-28 2003-01-28 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003019125A JP2004281424A (ja) 2003-01-28 2003-01-28 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器

Publications (1)

Publication Number Publication Date
JP2004281424A true JP2004281424A (ja) 2004-10-07

Family

ID=33284369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003019125A Withdrawn JP2004281424A (ja) 2003-01-28 2003-01-28 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器

Country Status (1)

Country Link
JP (1) JP2004281424A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080853A (ja) * 2005-09-09 2007-03-29 Toshiba Corp 素子形成基板、アクティブマトリクス基板及びその製造方法
JP2008103704A (ja) * 2006-09-22 2008-05-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008244188A (ja) * 2007-03-28 2008-10-09 Seiko Epson Corp 薄膜層の剥離方法、薄膜デバイスの転写方法
JP2010141181A (ja) * 2008-12-12 2010-06-24 Seiko Epson Corp 薄膜装置、薄膜装置の製造方法及び電子機器
WO2010070782A1 (ja) * 2008-12-17 2010-06-24 シャープ株式会社 半導体装置及びその製造方法
JP2012524298A (ja) * 2009-04-15 2012-10-11 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 多角形のチップレットを備えるディスプレイデバイス

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080853A (ja) * 2005-09-09 2007-03-29 Toshiba Corp 素子形成基板、アクティブマトリクス基板及びその製造方法
JP2008103704A (ja) * 2006-09-22 2008-05-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008244188A (ja) * 2007-03-28 2008-10-09 Seiko Epson Corp 薄膜層の剥離方法、薄膜デバイスの転写方法
JP2010141181A (ja) * 2008-12-12 2010-06-24 Seiko Epson Corp 薄膜装置、薄膜装置の製造方法及び電子機器
WO2010070782A1 (ja) * 2008-12-17 2010-06-24 シャープ株式会社 半導体装置及びその製造方法
US8361882B2 (en) 2008-12-17 2013-01-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2012524298A (ja) * 2009-04-15 2012-10-11 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 多角形のチップレットを備えるディスプレイデバイス

Similar Documents

Publication Publication Date Title
USRE38466E1 (en) Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4389447B2 (ja) 電気光学装置の製造方法
US6127199A (en) Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP5688448B2 (ja) 発光装置、モジュール、及び電子機器
US6885030B2 (en) Active matrix substrate, method of manufacturing the same, and display device
US9429807B2 (en) Semiconductor device and manufacturing method thereof
EP1455394B1 (en) Transfer method
JP5022552B2 (ja) 電気光学装置の製造方法及び電気光学装置
JP3809681B2 (ja) 剥離方法
JP3738799B2 (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP5238132B2 (ja) 半導体装置、モジュール、および電子機器
JPH11243209A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP2004228373A (ja) デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JPH1120360A (ja) Icカード及び薄膜集積回路装置並びにそれらの製造方法
JP2004133047A (ja) 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
TW573199B (en) Liquid crystal display device
US7482271B2 (en) Manufacturing method for electronic substrate, manufacturing method for electro-optical device, and manufacturing method for electronic device
JP2004281424A (ja) 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP2006072373A (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP2004140381A (ja) 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP2004140383A (ja) 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP3738850B2 (ja) アクティブマトリクス基板および液晶表示装置
JP2008191206A (ja) 電気光学装置の製造方法
JP2004140382A (ja) 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404