JP2004158589A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004158589A JP2004158589A JP2002322075A JP2002322075A JP2004158589A JP 2004158589 A JP2004158589 A JP 2004158589A JP 2002322075 A JP2002322075 A JP 2002322075A JP 2002322075 A JP2002322075 A JP 2002322075A JP 2004158589 A JP2004158589 A JP 2004158589A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- well region
- trench
- shallow groove
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】半導体装置の高集積化及び微細化を容易にする。
【解決手段】シリコンウェハ１の上層にＰウェル領域２とＮウェル領域３が形成され、Ｐウェル領域２とＮウェル領域３との境界近傍に深さが０．０５μｍ〜０．１μｍのトレンチ４が形成され、シリコンウェハ１全面にゲート酸化膜５が形成されている。Ｐウェル領域２のトレンチ４底部と、側壁４ａ上端に接するシリコンウェハ１表層にｎ＋拡散層８ａ，８ｂが形成され、Ｎウェル領域３のトレンチ４底部と、側壁４ｂ上端に接するシリコンウェハ１表層にｐ＋拡散層１１ａ，１１ｂが形成されている。トレンチ４の側壁４ａ，４ｂ上にゲート酸化膜５を介してゲート電極１２ａ，１２ｂが形成され、このゲート電極１２ａ，１２ｂを覆うようにシリコン酸化膜１３が形成され、このシリコン酸化膜１３を介して拡散層８，１１に接する電極１４ａ，１４ｂ，１４ｃが形成されている。
【選択図】 図１
【解決手段】シリコンウェハ１の上層にＰウェル領域２とＮウェル領域３が形成され、Ｐウェル領域２とＮウェル領域３との境界近傍に深さが０．０５μｍ〜０．１μｍのトレンチ４が形成され、シリコンウェハ１全面にゲート酸化膜５が形成されている。Ｐウェル領域２のトレンチ４底部と、側壁４ａ上端に接するシリコンウェハ１表層にｎ＋拡散層８ａ，８ｂが形成され、Ｎウェル領域３のトレンチ４底部と、側壁４ｂ上端に接するシリコンウェハ１表層にｐ＋拡散層１１ａ，１１ｂが形成されている。トレンチ４の側壁４ａ，４ｂ上にゲート酸化膜５を介してゲート電極１２ａ，１２ｂが形成され、このゲート電極１２ａ，１２ｂを覆うようにシリコン酸化膜１３が形成され、このシリコン酸化膜１３を介して拡散層８，１１に接する電極１４ａ，１４ｂ，１４ｃが形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に相補型ＭＯＳトランジスタの高集積化および微細化に関するものである。
【０００２】
【従来の技術】
従来、トランジスタを高集積化するため、トランジスタを垂直構造としている（例えば、特許文献１参照）。
また、基板内に形成した溝に、相補型トランジスタのゲート電極を埋め込む構造もある（例えば、特許文献２参照）。
【０００３】
【特許文献１】
特開昭６１−９３６５６号公報 （第２頁、第１図）
【特許文献２】
特開昭６２−１６５３５６号公報 （第３−４頁、第１−２図）
【０００４】
【発明が解決しようとする課題】
しかし、従来の半導体装置およびその方法では、拡散層が多く製造工程数が増大してしまうという問題があった。
また、従来の製造方法はエピタキシャル成長工程を含んでいるため、その熱履歴により不純物濃度のプロファイルが変化してしまう問題があった。よって、プロセスコントロールが難しいという問題があった。
【０００５】
本発明は、上記従来の課題を解決するためになされたもので、半導体装置の高集積化及び微細化を容易にすることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置は、深さが０．０５μｍ〜０．１μｍである浅溝が形成された基板と、
前記浅溝の側壁及び底面、並びに該側壁の上端と接する前記基板表面上に形成されたゲート絶縁膜と、
前記浅溝の両側壁にそれぞれ前記ゲート絶縁膜を介して形成されたゲート電極と、
前記浅溝の底面、及び前記浅溝の側壁の上端と接する前記基板表面上に形成された不純物拡散層と、
を備えたことを特徴とするものである。
【０００７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
図１は、本発明の実施の形態による半導体装置を説明するための断面図である。詳細には、本発明の実施の形態による相補型ＭＯＳトランジスタ（ＣＭＯＳトランジスタ）を説明するための断面図である。
【０００８】
図１に示すように、シリコンウェハ（基板）１のＮチャネルトランジスタ形成領域に第１導電型不純物領域２としてのＰウェル領域が形成され、Ｐチャネルトランジスタ形成領域に第２導電型不純物領域３としてのＮウェル領域が形成されている。Ｐウェル領域２とＮウェル領域３の境界近傍に、深さＡが例えば０．０５μｍ〜０．１μｍ程度で、幅Ｂが１μｍ〜２μｍ程度の浅溝（トレンチ）４が形成されている。この浅溝４の一方の側壁４ａにはゲート酸化膜５を介してｎチャネルトランジスタのゲート電極１２ａが形成され、側壁４ａと対向する他方の側壁４ｂにはゲート酸化膜５を介してｐチャネルトランジスタのゲート電極１２ｂが形成されている。ここで、ゲート電極１２ａ，１２ｂの上面は、シリコン基板１の表面よりも高い。すなわち、ゲート電極１２ａ，１２ｂの上部は、浅溝４よりも外部に露出している。２つのゲート電極１２ａ，１２ｂの間には、層間絶縁膜１３としてのシリコン酸化膜を介して出力端子（ＯＵＴ）１４ａが形成されている。また、ゲート酸化膜５は、浅溝４の底部および側壁４ａ，４ｂ、並びに、この側壁４ａ，４ｂ上端と接するシリコンウェハ１上面に形成されている。
【０００９】
また、Ｐウェル領域２の浅溝４底部並びに浅溝４の側壁４ａ上端に接するシリコンウェハ１表層に、第２導電型拡散層としてのｎ＋拡散層８ａ，８ｂがそれぞれ形成されている。ここで、ｎ＋拡散層８ａはｎチャネルトランジスタのソース電極として機能し、ｎ＋拡散層８ｂはｎチャネルトランジスタのドレイン電極として機能する。
また、Ｎウェル領域３の浅溝４の底部並びに浅溝４の側壁４ｂ上端に接するシリコンウェハ１表層に、第１導電型拡散層としてのｐ＋拡散層１１ａ，１１ｂがそれぞれ形成されている。ここで、ｐ＋拡散層１１ａはｐチャネルトランジスタのソース電極として機能し、ｐ＋拡散層１１ｂはｐチャネルトランジスタのドレイン電極として機能する。
また、シリコンウェハ１上層において、ｎ＋拡散層８ｂと接するようにｐ＋拡散層１１ｃが形成され、ｐ＋拡散層１１ｂと接するようにｎ＋拡散層８ｃが形成されている。さらに、ｎ＋拡散層８ｂとｐ＋拡散層１１ｃの両方に接するようにシリコン酸化膜１３を介して接地端子（ＧＮＤ）１４ｂが形成され、ｐ＋拡散層１１ｂとｎ＋拡散層８ｃの両方に接するようにシリコン酸化膜１３を介して電源端子（ＶＤＤ）１４ｃが形成されている。
また、図示しないが、２つのゲート電極１２ａ，１２ｂの両方に接する入力端子（ＩＮ）が形成されている。
【００１０】
次に、上記半導体装置の製造方法について説明する。
図２〜図１３は、本発明の実施の形態による半導体装置の製造方法を説明するための断面図である。
先ず、図２に示すように、シリコンウェハ１のＮチャネルトランジスタ形成領域にＰウェル領域２を形成する。
次に、図３に示すように、Ｐウェル領域２に隣接するＰチャネルトランジスタ形成領域にＮウェル領域３を形成する。
そして、図４に示すように、Ｐウェル領域２とＮウェル領域３の境界近傍に、浅溝（トレンチ）４を形成する。ここで、トレンチ４の深さＡは例えば０．０５μｍ〜０．１μｍであり、幅Ｂは例えば１μｍ〜２μｍである。
【００１１】
次に、図５に示すように、シリコンウェハ１の全面に、熱酸化法によりゲート酸化膜５を膜厚５ｎｍ程度で形成する。これにより、トレンチ４の両側壁４ａ，４ｂおよび底面、並びに、Ｐウェル領域２およびＮウェル領域３の表面上にゲート酸化膜５が形成される。
そして、図６に示すように、レジストパターン６を形成し、これをマスクとしてＮ型不純物（例えば、Ａｓイオン）７をイオン注入することによりｎ＋拡散層８ａ，８ｂ，８ｃ）を形成する。その後、レジストパターン６を除去する。
次に、図７に示すように、レジストパターン９を形成し、これをマスクとしてＰ型不純物（例えば、Ｂイオン）１０をイオン注入することによりｐ＋導電層１１ａ，１１ｂ，１１ｃを形成する。
そして、図８に示すように、レジストパターン９を除去する。
【００１２】
次に、図９に示すように、シリコンウェハ１全面にポリシリコン膜１２を膜厚２５０ｎｍ程度で形成する。
そして、図１０に示すように、ポリシリコン膜１２をパターニングすることにより、ゲート電極１２ａ，１２ｂを形成する。
次に、図１１に示すように、シリコン酸化膜１３をＣＶＤ法により膜厚３０ｎｍ〜４０ｎｍ程度で形成する
そして、図１２に示すように、シリコン酸化膜１３をパターニングする。
【００１３】
次に、図１３に示すように、電極（入力端子電極、出力端子電極、接地端子電極、電源端子電極）となる導電膜１４を形成する。ここで、導電膜１４としては、例えば、アルミニウム膜、アルミニウム−シリコン膜、アルミニウム−シリコン−銅膜、タングステン膜等である。
最後に、導電膜１４をパターニングすることにより、図１に示すような半導体装置が得られる。
【００１４】
以上説明したように、本実施の形態では、不純物領域２，３の境界近傍に深さが０．０５μｍ〜０．１μｍの浅溝４を形成し、この浅溝４に相補型ＭＯＳトランジスタを形成した。ここで、ゲート電極１２ａ，１２ｂの上面が、シリコンウェハ１の表面よりも高くなるように、ゲート電極１２ａ，１２ｂを形成した。このため、ゲート電極１２ａ，１２ｂの微細加工が不要である。また、浅溝４の幅は、１μｍ〜２μｍである。よって、０．３５μｍの技術を用いて、チャネル長が０．１μｍ以下である微細なトランジスタを容易に製造することができる。
また、本実施の形態では、エピタキシャル成長工程を行っておらず、従来のような複雑なプロセスコントロールが不要である。
また、従来の製造方法よりも拡散工程が少ないため、工程数や処理時間の増加を防止することができる。
【００１５】
なお、本実施の形態では、第１導電型をｐ型とし第２導電型をｎ型としたが、これを逆にして、第１導電型をｎ型とし第２導電型をｐ型としてもよい。
【００１６】
【発明の効果】
本発明によれば、半導体装置の高集積化及び微細化を容易にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置を説明するための断面図である。
【図２】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１）。
【図３】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その２）。
【図４】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その３）。
【図５】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その４）。
【図６】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その５）。
【図７】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その６）。
【図８】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その７）。
【図９】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その８）。
【図１０】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その９）。
【図１１】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１０）。
【図１２】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１１）。
【図１３】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１２）。
【符号の説明】
１ 基板（シリコンウェハ）、 ２ 第１導電型不純物領域（Ｐウェル領域）、 ３ 第２導電型不純物領域（Ｎウェル領域）、 ４ 浅溝（トレンチ）、 ５ ゲート絶縁膜（ゲート酸化膜）、 ６ レジストパターン、 ７ Ｎ型不純物（Ａｓイオン）、 ８，８ａ，８ｂ，８ｃ 第２導電型拡散層（ｎ＋拡散層）、 ９ レジストパターン、 １０ Ｐ型不純物（Ｂイオン）、 １１，１１ａ，１１ｂ，１１ｃ 第１導電型拡散層（ｐ＋拡散層）、 １２ ポリシリコン膜、 １２ａ，１２ｂ ゲート電極、 １３ 層間絶縁膜（シリコン酸化膜）、 １４ 導電膜。
【発明の属する技術分野】
本発明は、半導体装置に係り、特に相補型ＭＯＳトランジスタの高集積化および微細化に関するものである。
【０００２】
【従来の技術】
従来、トランジスタを高集積化するため、トランジスタを垂直構造としている（例えば、特許文献１参照）。
また、基板内に形成した溝に、相補型トランジスタのゲート電極を埋め込む構造もある（例えば、特許文献２参照）。
【０００３】
【特許文献１】
特開昭６１−９３６５６号公報 （第２頁、第１図）
【特許文献２】
特開昭６２−１６５３５６号公報 （第３−４頁、第１−２図）
【０００４】
【発明が解決しようとする課題】
しかし、従来の半導体装置およびその方法では、拡散層が多く製造工程数が増大してしまうという問題があった。
また、従来の製造方法はエピタキシャル成長工程を含んでいるため、その熱履歴により不純物濃度のプロファイルが変化してしまう問題があった。よって、プロセスコントロールが難しいという問題があった。
【０００５】
本発明は、上記従来の課題を解決するためになされたもので、半導体装置の高集積化及び微細化を容易にすることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置は、深さが０．０５μｍ〜０．１μｍである浅溝が形成された基板と、
前記浅溝の側壁及び底面、並びに該側壁の上端と接する前記基板表面上に形成されたゲート絶縁膜と、
前記浅溝の両側壁にそれぞれ前記ゲート絶縁膜を介して形成されたゲート電極と、
前記浅溝の底面、及び前記浅溝の側壁の上端と接する前記基板表面上に形成された不純物拡散層と、
を備えたことを特徴とするものである。
【０００７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
図１は、本発明の実施の形態による半導体装置を説明するための断面図である。詳細には、本発明の実施の形態による相補型ＭＯＳトランジスタ（ＣＭＯＳトランジスタ）を説明するための断面図である。
【０００８】
図１に示すように、シリコンウェハ（基板）１のＮチャネルトランジスタ形成領域に第１導電型不純物領域２としてのＰウェル領域が形成され、Ｐチャネルトランジスタ形成領域に第２導電型不純物領域３としてのＮウェル領域が形成されている。Ｐウェル領域２とＮウェル領域３の境界近傍に、深さＡが例えば０．０５μｍ〜０．１μｍ程度で、幅Ｂが１μｍ〜２μｍ程度の浅溝（トレンチ）４が形成されている。この浅溝４の一方の側壁４ａにはゲート酸化膜５を介してｎチャネルトランジスタのゲート電極１２ａが形成され、側壁４ａと対向する他方の側壁４ｂにはゲート酸化膜５を介してｐチャネルトランジスタのゲート電極１２ｂが形成されている。ここで、ゲート電極１２ａ，１２ｂの上面は、シリコン基板１の表面よりも高い。すなわち、ゲート電極１２ａ，１２ｂの上部は、浅溝４よりも外部に露出している。２つのゲート電極１２ａ，１２ｂの間には、層間絶縁膜１３としてのシリコン酸化膜を介して出力端子（ＯＵＴ）１４ａが形成されている。また、ゲート酸化膜５は、浅溝４の底部および側壁４ａ，４ｂ、並びに、この側壁４ａ，４ｂ上端と接するシリコンウェハ１上面に形成されている。
【０００９】
また、Ｐウェル領域２の浅溝４底部並びに浅溝４の側壁４ａ上端に接するシリコンウェハ１表層に、第２導電型拡散層としてのｎ＋拡散層８ａ，８ｂがそれぞれ形成されている。ここで、ｎ＋拡散層８ａはｎチャネルトランジスタのソース電極として機能し、ｎ＋拡散層８ｂはｎチャネルトランジスタのドレイン電極として機能する。
また、Ｎウェル領域３の浅溝４の底部並びに浅溝４の側壁４ｂ上端に接するシリコンウェハ１表層に、第１導電型拡散層としてのｐ＋拡散層１１ａ，１１ｂがそれぞれ形成されている。ここで、ｐ＋拡散層１１ａはｐチャネルトランジスタのソース電極として機能し、ｐ＋拡散層１１ｂはｐチャネルトランジスタのドレイン電極として機能する。
また、シリコンウェハ１上層において、ｎ＋拡散層８ｂと接するようにｐ＋拡散層１１ｃが形成され、ｐ＋拡散層１１ｂと接するようにｎ＋拡散層８ｃが形成されている。さらに、ｎ＋拡散層８ｂとｐ＋拡散層１１ｃの両方に接するようにシリコン酸化膜１３を介して接地端子（ＧＮＤ）１４ｂが形成され、ｐ＋拡散層１１ｂとｎ＋拡散層８ｃの両方に接するようにシリコン酸化膜１３を介して電源端子（ＶＤＤ）１４ｃが形成されている。
また、図示しないが、２つのゲート電極１２ａ，１２ｂの両方に接する入力端子（ＩＮ）が形成されている。
【００１０】
次に、上記半導体装置の製造方法について説明する。
図２〜図１３は、本発明の実施の形態による半導体装置の製造方法を説明するための断面図である。
先ず、図２に示すように、シリコンウェハ１のＮチャネルトランジスタ形成領域にＰウェル領域２を形成する。
次に、図３に示すように、Ｐウェル領域２に隣接するＰチャネルトランジスタ形成領域にＮウェル領域３を形成する。
そして、図４に示すように、Ｐウェル領域２とＮウェル領域３の境界近傍に、浅溝（トレンチ）４を形成する。ここで、トレンチ４の深さＡは例えば０．０５μｍ〜０．１μｍであり、幅Ｂは例えば１μｍ〜２μｍである。
【００１１】
次に、図５に示すように、シリコンウェハ１の全面に、熱酸化法によりゲート酸化膜５を膜厚５ｎｍ程度で形成する。これにより、トレンチ４の両側壁４ａ，４ｂおよび底面、並びに、Ｐウェル領域２およびＮウェル領域３の表面上にゲート酸化膜５が形成される。
そして、図６に示すように、レジストパターン６を形成し、これをマスクとしてＮ型不純物（例えば、Ａｓイオン）７をイオン注入することによりｎ＋拡散層８ａ，８ｂ，８ｃ）を形成する。その後、レジストパターン６を除去する。
次に、図７に示すように、レジストパターン９を形成し、これをマスクとしてＰ型不純物（例えば、Ｂイオン）１０をイオン注入することによりｐ＋導電層１１ａ，１１ｂ，１１ｃを形成する。
そして、図８に示すように、レジストパターン９を除去する。
【００１２】
次に、図９に示すように、シリコンウェハ１全面にポリシリコン膜１２を膜厚２５０ｎｍ程度で形成する。
そして、図１０に示すように、ポリシリコン膜１２をパターニングすることにより、ゲート電極１２ａ，１２ｂを形成する。
次に、図１１に示すように、シリコン酸化膜１３をＣＶＤ法により膜厚３０ｎｍ〜４０ｎｍ程度で形成する
そして、図１２に示すように、シリコン酸化膜１３をパターニングする。
【００１３】
次に、図１３に示すように、電極（入力端子電極、出力端子電極、接地端子電極、電源端子電極）となる導電膜１４を形成する。ここで、導電膜１４としては、例えば、アルミニウム膜、アルミニウム−シリコン膜、アルミニウム−シリコン−銅膜、タングステン膜等である。
最後に、導電膜１４をパターニングすることにより、図１に示すような半導体装置が得られる。
【００１４】
以上説明したように、本実施の形態では、不純物領域２，３の境界近傍に深さが０．０５μｍ〜０．１μｍの浅溝４を形成し、この浅溝４に相補型ＭＯＳトランジスタを形成した。ここで、ゲート電極１２ａ，１２ｂの上面が、シリコンウェハ１の表面よりも高くなるように、ゲート電極１２ａ，１２ｂを形成した。このため、ゲート電極１２ａ，１２ｂの微細加工が不要である。また、浅溝４の幅は、１μｍ〜２μｍである。よって、０．３５μｍの技術を用いて、チャネル長が０．１μｍ以下である微細なトランジスタを容易に製造することができる。
また、本実施の形態では、エピタキシャル成長工程を行っておらず、従来のような複雑なプロセスコントロールが不要である。
また、従来の製造方法よりも拡散工程が少ないため、工程数や処理時間の増加を防止することができる。
【００１５】
なお、本実施の形態では、第１導電型をｐ型とし第２導電型をｎ型としたが、これを逆にして、第１導電型をｎ型とし第２導電型をｐ型としてもよい。
【００１６】
【発明の効果】
本発明によれば、半導体装置の高集積化及び微細化を容易にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置を説明するための断面図である。
【図２】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１）。
【図３】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その２）。
【図４】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その３）。
【図５】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その４）。
【図６】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その５）。
【図７】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その６）。
【図８】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その７）。
【図９】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その８）。
【図１０】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その９）。
【図１１】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１０）。
【図１２】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１１）。
【図１３】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１２）。
【符号の説明】
１ 基板（シリコンウェハ）、 ２ 第１導電型不純物領域（Ｐウェル領域）、 ３ 第２導電型不純物領域（Ｎウェル領域）、 ４ 浅溝（トレンチ）、 ５ ゲート絶縁膜（ゲート酸化膜）、 ６ レジストパターン、 ７ Ｎ型不純物（Ａｓイオン）、 ８，８ａ，８ｂ，８ｃ 第２導電型拡散層（ｎ＋拡散層）、 ９ レジストパターン、 １０ Ｐ型不純物（Ｂイオン）、 １１，１１ａ，１１ｂ，１１ｃ 第１導電型拡散層（ｐ＋拡散層）、 １２ ポリシリコン膜、 １２ａ，１２ｂ ゲート電極、 １３ 層間絶縁膜（シリコン酸化膜）、 １４ 導電膜。
Claims (3)
- 深さが０．０５μｍ〜０．１μｍである浅溝が形成された基板と、
前記浅溝の側壁及び底面、並びに該側壁の上端と接する前記基板表面上に形成されたゲート絶縁膜と、
前記浅溝の両側壁にそれぞれ前記ゲート絶縁膜を介して形成されたゲート電極と、
前記浅溝の底面、及び前記浅溝の側壁の上端と接する前記基板表面上に形成された不純物拡散層と、
を備えたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記浅溝の幅が１μｍ〜２μｍであることを特徴とする半導体装置。 - 請求項１又は２に記載の半導体装置において、
前記ゲート電極の上面が、前記基板の表面よりも高いことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322075A JP2004158589A (ja) | 2002-11-06 | 2002-11-06 | 半導体装置 |
| US10/390,024 US6753573B2 (en) | 2002-11-06 | 2003-03-18 | Semiconductor device having complementary MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002322075A JP2004158589A (ja) | 2002-11-06 | 2002-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158589A true JP2004158589A (ja) | 2004-06-03 |
Family
ID=32171326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002322075A Withdrawn JP2004158589A (ja) | 2002-11-06 | 2002-11-06 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6753573B2 (ja) |
| JP (1) | JP2004158589A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526891B1 (ko) * | 2004-02-25 | 2005-11-09 | 삼성전자주식회사 | 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법 |
| US9748378B2 (en) * | 2015-03-12 | 2017-08-29 | Infineon Technologies Ag | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658267A (en) * | 1979-10-17 | 1981-05-21 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type field-effect transistor |
| JPS583287A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 縦型シリンドリカルｍｏｓ電界効果トランジスタ |
| JPS6193656A (ja) | 1984-10-15 | 1986-05-12 | Mitsubishi Electric Corp | 相補形ｍｏｓ集積回路装置 |
| JPH0626245B2 (ja) | 1986-01-14 | 1994-04-06 | 日本電気株式会社 | 相補型絶縁ゲ−ト電界効果トランジスタおよびその製造方法 |
| JPS635554A (ja) | 1986-06-25 | 1988-01-11 | Matsushita Electric Works Ltd | 相補形ｍｏｓ半導体装置 |
| US5063175A (en) * | 1986-09-30 | 1991-11-05 | North American Philips Corp., Signetics Division | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material |
| JPH0666431B2 (ja) | 1987-03-26 | 1994-08-24 | 日本電気株式会社 | Ｃｍｏｓ型電界効果トランジスタおよびその製造方法 |
| JPH01295461A (ja) | 1988-05-24 | 1989-11-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0496336A (ja) * | 1990-08-11 | 1992-03-27 | Nec Corp | Ｍｏｓ型半導体装置 |
| JPH05110036A (ja) | 1991-10-18 | 1993-04-30 | Ricoh Co Ltd | 半導体メモリ装置とその製造方法 |
| JPH05129542A (ja) | 1991-11-06 | 1993-05-25 | Matsushita Electric Ind Co Ltd | 相補形ｍｏｓ半導体装置及びその製造方法 |
| JPH05206394A (ja) * | 1992-01-24 | 1993-08-13 | Mitsubishi Electric Corp | 電界効果トランジスタおよびその製造方法 |
| JPH05291518A (ja) | 1992-04-09 | 1993-11-05 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-11-06 JP JP2002322075A patent/JP2004158589A/ja not_active Withdrawn
-
2003
- 2003-03-18 US US10/390,024 patent/US6753573B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040084723A1 (en) | 2004-05-06 |
| US6753573B2 (en) | 2004-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US5637525A (en) | Method of forming a CMOS circuitry | |
| JP2009164609A (ja) | ディープトレンチ構造を有する半導体素子及びその製造方法 | |
| JP2009021502A (ja) | 半導体装置およびその製造方法 | |
| JP2010157759A (ja) | 所望のドーパント濃度を実現するためのイオン注入法 | |
| JP2009065150A (ja) | トレンチトランジスタ及びその形成方法 | |
| JP2005268620A (ja) | 半導体装置及びその製造方法 | |
| JP2004311891A (ja) | 半導体装置 | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| JP2004158589A (ja) | 半導体装置 | |
| JP3744438B2 (ja) | 半導体装置 | |
| JP2003051552A (ja) | 半導体集積回路装置の製造方法 | |
| KR100442785B1 (ko) | 바이-씨모스 트랜지스터 제조방법 | |
| JP2004235527A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| JP2973955B2 (ja) | 半導体装置の製造方法 | |
| JP2006319241A (ja) | 半導体装置およびその製造方法 | |
| JP2007096225A (ja) | 半導体装置及びその製造方法 | |
| JP2005109388A (ja) | 半導体装置及びその製造方法 | |
| JP2001257346A (ja) | 半導体集積回路装置 | |
| JP3123598B2 (ja) | Ｌｓｉ及びその製造方法 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| JP2003273351A (ja) | 半導体装置およびその製造方法 | |
| JPH07183390A (ja) | Ｃｍｉｓ型半導体装置及びその製造方法 | |
| JPH11266013A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |