JPS583287A - 縦型シリンドリカルｍｏｓ電界効果トランジスタ - Google Patents

縦型シリンドリカルｍｏｓ電界効果トランジスタ

Info

Publication number
JPS583287A
JPS583287A JP10053181A JP10053181A JPS583287A JP S583287 A JPS583287 A JP S583287A JP 10053181 A JP10053181 A JP 10053181A JP 10053181 A JP10053181 A JP 10053181A JP S583287 A JPS583287 A JP S583287A
Authority
JP
Japan
Prior art keywords
insulating layer
vertical hollow
field effect
vertical
hollow cylindrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10053181A
Other languages
English (en)
Inventor
Yuji Furumura
雄二 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10053181A priority Critical patent/JPS583287A/ja
Publication of JPS583287A publication Critical patent/JPS583287A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＭＯ８電界効果トランノスタに関し、特に縦型
７リンドリ力ルＭＯ８電界効果トランジスタに関するも
のである。
第１図は従来のＭＯ８Ｏ８電界効果トランジスタ本的な
一実施例を示したものでありｌｔｉ例えばＰ型のシリコ
ン半導体基板、２及び３はそれぞれこの半導体基板１に
その表面から拡散によって形成された高不純物濃度のＮ
型のソース領域及び高不純物濃度のＮ型のドレイン領域
、４はｒ−）絶縁層（ｓｔｏ２）でおる。又５，６．７
及び８はそれぞれ基板電極、ソース電極、ドレイン電極
及びｒ　−ト電極である。又９は絶縁物層（８１０２）
、である。
ＭＯ８電界効果トランノスタにおいて特に重要な寸法は
チャンネル長し−と、ダート絶縁層４の厚みｘｏの二つ
であり両者共に小さい程集積度、（動作速度）の点で望
ましい”、＠２図には従来のＭＯ８電界効果トラ／ノス
タの他の実施例を示す、第２図の実施例は、上記第１図
の実施例の構造よりも十分小さいチャンネル長で且つ高
寸法精度を有するものである。この構造はいわゆるＶ−
ＭＯ８構造の一つであって１１は半導体基板、１２はド
レイン領域、１３はソース領域、１４は半導体領域、１
５はドレイン電極、１８はｆｆ−）電極、１９は絶縁層
である。このＶ−ＭＯ８構造ではチャンネル長がｉＡ１
図の水平方向のＬｌ　と比軟し制御性に曖れる十分に短
かいＬｓ　を得る。しかしながらこのＬｌはまだ斜め方
向でありチャンネル長を更に短かく、又表面に出るｒ−
）電極１８の面積を更に減少させ、かつ単純な構造を得
ることが可能である。
本発明は集積変を向上させ且つ平坦な構造を有する縦型
シリンドリカルＭＯ＆電界効果ト２ンノスタを提供する
ことである。
本発明の目的は表面に絶縁層を有する基板内に基板表面
から、底を有する垂直中空円筒状に形成した絶り＃層と
、該絶縁層の外側面に接し且つ外側面上方にソース領域
又はトレー７＠斌と、前記垂直中空円筒の底部又は下方
にドレーン領域又はソース領域と、前記底を有する垂直
中空円筒状絶縁層を埋没せしめ且つ基板表面絶縁層と平
坦なｒ−ト電極とを有する縦型シリンドリカルＭｏ８電
界効果トランジスタによって達成される。
本発明によればソース領域とドレーン領域とがｒ−）電
極ｔ−埋没せしめている底を有する垂直中空円筒状絶ｌ
＃一端面に形成されており＃ソースー塚とドレーン領域
との間のチャンネルを拡散条件を制御することにより短
かく出来る。又ｒ−）電極が基板表面の絶縁層と平坦に
なっているため半導体装置の形成に不可欠な金属配縁が
容易となる点で有利である。史に又本発明のＭＯＢ電界
効果トランゾスタの形成け、縦型シリンドリカル（円筒
状）のため又ソース、ドレーン領域の一方が基板内に埋
没されているために面積が減少せしめられる。
又、円筒状のチャネルを有するため、対称性に唆れ、通
常のＭｏ８）ランノスタでよく問題となるチャネル等の
エラグにおける電界集中なども回避される。そのほか平
面的な電極形状も極めて単純で高集積化に通している。
以下に図面を参照して本発明の実施例をその製法と共に
説明しよう。
先ず＃Ｉ３図Ａの如く、例えばシリコン材よりなるＰ型
の半導体基板２１′ｆｔ用意する。この揚台、図におい
て２１ｍ、２１ｂ’ｌそれぞれ半導体基板２１の上聞及
び下面とする。
次に第３図Ｂに示すように酸化膜、窒化膜のマスク＋２
３を形成後レゾスト塗布（図示せず）・ｅ７ｆｉ　−＝
　７　ｒ　後ＨＩｉｌ　ケＬ　Ａｓ　＋ｔ　５０　＠Ｖ
　テ１０　”／ｃａ２でイオン注入し口中層を形成し１
１００℃１時間Ｎ２中で加熱しアニールし不純物の活性
化と結晶性の回復を計る。その後酸化膜を除去する。
次に第３図Ｃに示すようにＰ型の単結晶シリコン層２４
をエピタキシャル成長により形成する。
この場合ドー・９ントをＢ２Ｈ６、シリコン源側として
５ｓｔｉ２ｃｚ２　、キャリヤーガスｔｋ１２として３
μの厚みに成長させる。
次に第３図りに示すように酸化膜２６を形成させｎ中層
の埋込層を通常の拡散法あるいはイオン注入法により形
成する。
次に第３図Ｅに示すようにレゾスト塗布（図示せス）後
・ぐターニングしイオンビームエツチングにより下のｎ
＋１−２２に達する垂直孔２７を形成する。本発明では
この孔ｔ−垂直かつ円筒状にせしめるところが大きな特
徴である。この工、チングではＣＦ４　＋　Ｈ２（約ｌ
Ｏチ）とＣＦ４　’＋　Ｃ１２（約５０ｃｓ）を使用し
た。
次に開孔部の残渣を除去するために一度酸化しその後弗
酸系の酸で除去しチャネル形成部の洗浄を行う。
次に第３図Ｆに示すように乾燥０２中、１１００℃でＨ
Ｃｌを添加しｒ−）酸化を行ないｅ−）酸化膜２６′を
形成した。その膜厚を７５０又とした。
次に＠３図Ｇに示すようにｒ−）電極となるＡＡ２８を
形成する。この場合有横金属化学気相反応（ＭＯＣＶＴ
）法）により４００℃９　ｔｏｒｒテ）　リメｆｋアル
ミニウムｈｔ（ＣＮ３）５を用いてｒ−）電極となるア
ルミニウム２８を形成した。そのアルミニウムを・ダタ
ーンニングし、配ｆｉ！を形成する。令→十十ソスタの
チャンネル長Ｌｍ（ｌＲ３図Ｇ＃照）は垂直に形成され
たチャンネルの長さとなり製造工程上、制御性がよく短
かくなる。ＩたＭｏＳトランジスタの占める表面種が縦
型円ｆ！ｌ杉のＭｏ８になったため小さくなり集積度の
向上が図れる。更に又ダート電極部を平坦に形成するこ
とが出来るため金属配線工程やカバー膜の形成工程等後
の半導体装置形成工程上有利になるのである。その＃１
か、電界分布が円筒状チャネルの軸に対し軸対称となる
ため、従来の構造における各部電極やチャネルのニップ
に生じた電界集中等の問題が回避される。
第４図、第５図と第６図は本発明の実施態様を示した概
略断面図である。第５Ｍは前述の実施例を示したもので
本発明の基本であり第４図、第６図はその電気的動作が
同効果を有するものである０３１はＰ型基板、３２ｉｊ
絶縁層、３３．３４はｎ中層、３５はｆｆ−）電極であ
る３３．３４のｎ十層は基板がＰ型である場合に対して
でありｎ型基板に対してｔｉ３３．３４はＰ土層となる
。
第７図人は本発明を利用する方法を説明する駅明図であ
り、第７図Ｂはその回路図である。
若干の応用方法について説明を加えるとＳｔヲｖｃｃに
接続、Ｇｔ＋Ｇｍ’ｅ入力５ｚｔ−出力とすると、Ｔｒ
、　、　Ｔｒｊは２人力ａｎｄ回路となり、ＧｓｔＯｆ
１８２　ｒ　ＳＲ＋　”’を加入線、Ｓ！を出力線、Ｇ
　Ｈ＋　Ｇ　＠・・・をサンブリング信号線とすれば、
Ｔｙｌ　Ｔ　ｌ　ｒ　１はサンブリング回路となり、基
板をれ型ドレイ／′電、極としてＤ１＋１＋・・・と導
通させＳ１＋ｌ＋ｊ・・・を共通にしてソース電極Ｇ１
＊１＋８・・・を共通にしてケ０−ト電極とすれば・臂
ワートランノスタが形成される。
【図面の簡単な説明】
第１図、第２図は従来のＭＯ８電界効果トラ７ノスタの
概略断面ばであり、第３図人ないし！３図Ｇは本発明の
一つの実施例の工程図を示す概略断面図であり、第４図
、＠５図、第６図は本発明の実施態様を示す概略断面図
であり、第７図は本発明の更に具体的な実施態様を示し
たものでおる。 ２１・・・半導体基板、２２・・・ｎ土層（ドレーン又
はソース）、２３−・−ｒスフ、２５　・−ｒｓ”Ｎ　
（ソース又はドレーン）、２６・・・酸化膜、２６′・
・・ダート酸化Ｍ（垂直中空円筒状）、２８・・−アル
ｉニウム。 特許出願人 富士通株式会社 特許出願代理人 弁理士　青　木　　　朗 弁理士　西　舘　和　之 弁理士内田幸男 弁理士　山　口　昭　之 第１簡 弔２図 ＄３１司 ３３ 第６面 第７勢

Claims (1)

    【特許請求の範囲】
  1. １、表面に絶縁層含有する基飯内に基板表面から、底を
    有する垂直中空円筒状に形成した絶縁層と、骸絶縁層の
    外側面に接し且つ外側面上方にソース領域又はドレーン
    領域と、前記垂直中空円筒の底部又は下方にドレーン領
    域又はソース領域と、前記底を有する垂直中空円筒状絶
    縁層を埋没せしめ且つ基板表面絶縁層と平坦な？−）電
    極とを有する縦型シリンドリカルＷ）８電界効果トラン
    ノスタ。
JP10053181A 1981-06-30 1981-06-30 縦型シリンドリカルｍｏｓ電界効果トランジスタ Pending JPS583287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10053181A JPS583287A (ja) 1981-06-30 1981-06-30 縦型シリンドリカルｍｏｓ電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10053181A JPS583287A (ja) 1981-06-30 1981-06-30 縦型シリンドリカルｍｏｓ電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS583287A true JPS583287A (ja) 1983-01-10

Family

ID=14276538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10053181A Pending JPS583287A (ja) 1981-06-30 1981-06-30 縦型シリンドリカルｍｏｓ電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS583287A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252969A (ja) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk 絶縁ゲ−ト型電界効果半導体装置
JPS63185067A (ja) * 1986-10-21 1988-07-30 テキサス　インスツルメンツ　インコーポレイテツド 半導体絶縁ゲート電界効果トランジスタとその製法
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US4881105A (en) * 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
JPH01310576A (ja) * 1988-06-08 1989-12-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US4983535A (en) * 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US6753573B2 (en) * 2002-11-06 2004-06-22 Renesas Technology Corp. Semiconductor device having complementary MOS transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52113174A (en) * 1976-03-17 1977-09-22 Matsushita Electric Ind Co Ltd Mos type semiconductor device
JPS52122481A (en) * 1976-04-07 1977-10-14 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its production
JPS5439579A (en) * 1977-09-02 1979-03-27 Fujitsu Ltd Semiconductor device of field effect type

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52113174A (en) * 1976-03-17 1977-09-22 Matsushita Electric Ind Co Ltd Mos type semiconductor device
JPS52122481A (en) * 1976-04-07 1977-10-14 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its production
JPS5439579A (en) * 1977-09-02 1979-03-27 Fujitsu Ltd Semiconductor device of field effect type

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983535A (en) * 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
JPS6252969A (ja) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk 絶縁ゲ−ト型電界効果半導体装置
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
JPS63185067A (ja) * 1986-10-21 1988-07-30 テキサス　インスツルメンツ　インコーポレイテツド 半導体絶縁ゲート電界効果トランジスタとその製法
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JPH01310576A (ja) * 1988-06-08 1989-12-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4881105A (en) * 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
JPH0226063A (ja) * 1988-06-13 1990-01-29 Internatl Business Mach Corp <Ibm> トレンチ・トランジスタ構造体及びその製造方法
EP0346632A2 (en) * 1988-06-13 1989-12-20 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JPH034560A (ja) * 1989-05-22 1991-01-10 Internatl Business Mach Corp <Ibm> 電界効果トレンチ・トランジスタ・アレイの製造方法
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US6753573B2 (en) * 2002-11-06 2004-06-22 Renesas Technology Corp. Semiconductor device having complementary MOS transistor

Similar Documents

Publication Publication Date Title
US5039622A (en) Method for manufacturing a thin-film transistor operable at high voltage
JPS5917283A (ja) 深い部分を含むベ−ス領域を有する半導体デバイスの製造方法
JPS63308387A (ja) 半導体装置の製造方法
JPS63140571A (ja) バイポ−ラトランジスタおよびその製造方法
JPS583287A (ja) 縦型シリンドリカルｍｏｓ電界効果トランジスタ
JP3371121B2 (ja) 半導体製造方法
JPS6021558A (ja) バイポ−ラ型半導体集積回路装置
JPS6240716A (ja) 半導体装置の製造方法
JPH03201564A (ja) ラテラル型半導体装置
JPH0770726B2 (ja) 炭化珪素を用いた電界効果トランジスタ
JPH06244208A (ja) 半導体装置の製造方法
JPS62177970A (ja) 電界効果トランジスタの製造方法
JPH02192172A (ja) 超伝導トランジスタ
JPS5940307B2 (ja) 絶縁ゲ−ト形電界効果トランジスタの製法
JPS62183508A (ja) 半導体基板およびその製造法
TWI284941B (en) Fabricating process to improve resistance and current leakage phenomenon of deep-micron transistor for semiconductor device
JPS63275170A (ja) 固体撮像装置の製造方法
JPH01208865A (ja) 半導体装置の製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JPS59215741A (ja) 半導体集積回路装置の製造方法
JP3024232B2 (ja) 電界効果トランジスタの製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPH04267370A (ja) 半導体装置の製造方法
JPS59224190A (ja) 半導体装置
JPS5918872B2 (ja) 絶縁ゲ−ト型電界効果半導体装置の製法