JP2004146392A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP2004146392A JP2004146392A JP2002277371A JP2002277371A JP2004146392A JP 2004146392 A JP2004146392 A JP 2004146392A JP 2002277371 A JP2002277371 A JP 2002277371A JP 2002277371 A JP2002277371 A JP 2002277371A JP 2004146392 A JP2004146392 A JP 2004146392A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lid
- hole
- semiconductor element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】蓋体を枠体にハンダで接合する際にハンダの余剰分が基体に形成された電極パッド部に流れ込んで電気的な短絡を起こすことを防ぐとともに、蓋体と枠体との位置決めを確実に行え、また蓋体が枠体に接合された後に蓋体に加わる応力を緩和することのできるものとすること。
【解決手段】半導体素子収納用パッケージ５は、上側主面に半導体素子２を載置する載置部１ｂが設けられているとともに上側主面の載置部１ｂの周囲に電極パッド６が形成された基体１と、基体１の上側主面の外周部に載置部１ｂおよび電極パッド６を囲繞するように取着された枠体３と、枠体３の上面に下方に向けて略全周にわたって形成された複数の穴３ａと、複数の穴３ａのそれぞれに嵌着させるための穴３ａの深さよりも短い突起４ａが下面の外周部に複数形成された蓋体４とを具備する。
【選択図】 図１
【解決手段】半導体素子収納用パッケージ５は、上側主面に半導体素子２を載置する載置部１ｂが設けられているとともに上側主面の載置部１ｂの周囲に電極パッド６が形成された基体１と、基体１の上側主面の外周部に載置部１ｂおよび電極パッド６を囲繞するように取着された枠体３と、枠体３の上面に下方に向けて略全周にわたって形成された複数の穴３ａと、複数の穴３ａのそれぞれに嵌着させるための穴３ａの深さよりも短い突起４ａが下面の外周部に複数形成された蓋体４とを具備する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子収納用パッケージ（以下、半導体パッケージともいう）およびその半導体パッケージに半導体素子を気密封止して成る半導体装置の一例を図３および図４（ａ），（ｂ）に示す。これらの図において、１０１は基体、１０３は枠体、１０４は蓋体であり、これらの基体１０１、枠体１０３および蓋体１０４とから基本的に構成される半導体パッケージに半導体素子１０２を気密に収容して半導体装置１０５となる。
【０００３】
基体１０１は、アルミナ（Ａｌ２Ｏ３）質焼結体（セラミックス），ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体等のセラミックス、ガラスセラミックス等の無機材料、四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ），四ふっ化エチレン・エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ），四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂，ガラスエポキシ樹脂，ポリイミド等の樹脂系材料等の電気絶縁材料から成り、上側主面に半導体素子１０２を収納し載置するための凹部１０１ａを有し、凹部１０１ａ内の半導体素子１０２の載置部１０１ｂの周囲には電極パッド１０６が設けられている。
【０００４】
また、基体１０１の上側主面の凹部１０１ａの周囲には、鉄（Ｆｅ）−ニッケル（Ｎｉ）合金や鉄−ニッケル−コバルト（Ｃｏ）合金等の金属等からなる枠体１０３が接合されている。この枠体１０３は、蓋体１０４を基体１０１に強固に接合するためのものであり、その下面が基体１０１にろう材等を介して接合されている。この枠体１０３の上面に、凹部１０１ａを塞ぐようにして蓋体１０４をハンダ１０８を介して接合することにより凹部１０１ａに収納された半導体素子１０２が気密封止される。
【０００５】
半導体素子１０２は、基体１０１に形成された凹部１０１ａの底面の載置部１０１ｂに樹脂接着剤等で接着されるとともに、その電極（図示せず）が金やアルミニウム等から成るボンディングワイヤ１０７を介して基体１０１に形成された電極パッド１０６に電気的に接続されている（例えば、下記の特許文献１参照）。
【０００６】
【特許文献１】
特開平６−３４９９６１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージおよび半導体装置においては、蓋体１０４はハンダ１０８を介して枠体１０３に接合されているが、封止時の蓋体１０４を上方から押圧する圧力、温度条件および炉内の雰囲気等の影響により、枠体１０３と蓋体１０４とを接合する際にハンダ１０８の一部が凹部１０１ａ内へと流れ込む場合があり、流れ込んだハンダ１０８が凹部１０１ａ内に設けられた電極パッド１０６にまで至り、例えば電極パッド１０６同士が電気的な短絡を起こすという問題点があった。
【０００８】
また、蓋体１０４は枠体１０３にハンダ１０８で固定されるまでは枠体１０３の上面に載置されているだけであり、枠体１０３に対する位置が不安定である。このため、枠体１０３に対し蓋体１０４がずれて固定されてしまい、気密性が損なわれるという問題点があった。
【０００９】
さらに、蓋体１０４には、枠体１０３に固定された後に基体１０１内に収納された半導体素子１０２の駆動による発熱や環境温度の変化によって起きる熱応力、また半導体装置１０５の置かれる環境の気圧変化による応力等が加わる。その際、蓋体１０４と枠体１０３との接合部であるハンダ１０８に大きな応力が加わるため、この接合部が破壊され、半導体装置１０５の気密性が破れるという問題点もあった。特に、基体１０１に収納される半導体素子１０２が大型になるにつれ、半導体素子１０２が載置される基体１０１の凹部１０１ａも大きくなる。その結果、凹部１０１ａを取り囲む枠体１０３と、これに接合される蓋体１０４も大きくなる。その結果、蓋体１０４の受ける応力も大きくなり、上記のような問題点がより顕著にあらわれる傾向にある。
【００１０】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、蓋体を枠体にハンダで接合する際にハンダの余剰分が基体に形成された電極パッド部に流れ込んで電気的な短絡を起こすことを防ぐとともに、蓋体と枠体の位置決めを確実に行え、また蓋体が枠体に接合された後に蓋体に加わる応力を緩和することのできる半導体パッケージおよび半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置する載置部が設けられているとともに前記上側主面の前記載置部の周囲に電極パッドが形成された基体と、該基体の前記上側主面の外周部に前記載置部および前記電極パッドを囲繞するように取着された枠体と、該枠体の上面に下方に向けて略全周にわたって形成された複数の穴と、該複数の穴のそれぞれに嵌着させるための前記穴の深さよりも短い突起が下面の外周部に複数形成された蓋体とを具備することを特徴とする。
【００１２】
本発明の半導体素子収納用パッケージは、基体の上側主面の外周部に載置部および電極パッドを囲繞するように取着された枠体と、枠体の上面に下方に向けて略全周にわたって形成された複数の穴と、複数の穴のそれぞれに嵌着させるための穴の深さよりも短い突起が下面の外周部に複数形成された蓋体とを具備していることから、蓋体と枠体とを接合するためのハンダに余剰分が発生しても、ハンダのほとんどは枠体に設けられた穴に流れ込み、蓋体と枠体との接合部から溢れて基体の電極パッド部へ流れ込むのを防ぐことができる。
【００１３】
また、蓋体を枠体に載置する際の位置決めが確実に行なえる。さらに、枠体に設けた穴に蓋体の突起を嵌着させることで、蓋体と枠体との接合面積を大きくすることができ、穴と突起との接合面により蓋体と枠体とを接合するハンダにかかる応力を大幅に緩和することができる。その結果、蓋体と枠体との接合部のハンダの破壊が発生するのを抑制することができる。従って、蓋体と枠体との高い接合信頼性を得ることができる。
【００１４】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記複数の穴は、前記枠体の上面側の開口よりも前記枠体の下面側の開口が大きいことを特徴とする。
【００１５】
本発明の半導体素子収納用パッケージは、複数の穴は枠体の上面側の開口よりも枠体の下面側の開口が大きいことから、蓋体と枠体とを接合するハンダの接合面積および体積を大きくすることができる。その結果、蓋体と枠体との接合部のハンダに破壊が発生するのをより一層効果的に抑制することができ、蓋体と枠体との高い接合信頼性をより確実に得ることができる。
【００１６】
また、穴内のハンダは下側の体積が大きくなっているため、基体と枠体との接合強度が向上する。さらに、蓋体と枠体とは突起およびハンダで接合されるため、それらの接合強度は基体と枠体との接合強度よりも大きいが、基体と枠体との接合強度が向上することから、枠体の上下の接合強度が略同じになるとともに枠体の全周で接合強度が略同じになる。その結果、枠体の接合部に局所的に接合強度の劣化した部位が生じることがなくなり、枠体の接合性がより良好になる。
【００１７】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記基体の前記上側主面の前記載置部に載置固定されるとともに前記電極パッドに電気的に接続された半導体素子と、前記枠体の前記穴に前記蓋体の前記突起を嵌着させることにより前記枠体の上面に設置された前記蓋体とを具備したことを特徴とする。
【００１８】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【００１９】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図１および図２（ａ），（ｂ）は、それぞれ本発明の半導体パッケージおよび半導体装置について実施の形態の一例を示し、図１は本発明の半導体パッケージを用いた半導体装置の断面図、（ａ）は図１の半導体装置であって蓋体を取り除いたもの（半導体パッケージ）の平面図、（ｂ）は図１の半導体装置における蓋体の下面の平面図である。これらの図において、１は基体、２は半導体素子、３は枠体、４は蓋体であり、基体１および枠体３により半導体パッケージ５が基本的に構成される。半導体パッケージ５内に半導体素子２を収容し枠体３の上面に蓋体４を接合することにより半導体装置５が構成される。
【００２０】
本発明の半導体パッケージ５は、上側主面に半導体素子２を載置する載置部１ｂが設けられているとともに上側主面の載置部１ｂの周囲に電極パッド６が形成された基体１と、基体１の上側主面の外周部に載置部１ｂおよび電極パッド６を囲繞するように取着された枠体３と、枠体３の上面に下方に向けて略全周にわたって形成された複数の穴３ａと、複数の穴３ａのそれぞれに嵌着させるための穴３ａの深さよりも短い突起４ａが下面の外周部に複数形成された蓋体４とを具備する。
【００２１】
本発明の基体１は、アルミナ（Ａｌ２Ｏ３）質焼結体（セラミックス），ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体等のセラミックスやガラスセラミックス等の無機材料、四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ），四ふっ化エチレン・エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ），四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂，ガラスエポキシ樹脂，ポリイミド等の樹脂系材料、またはＡｌ，Ｃｕ，Ｆｅ−Ｎｉ−Ｃｏ合金，Ｆｅ−Ｎｉ合金，Ｃｕ−Ｗ合金等の金属材料から成る。
【００２２】
この基体１は上側主面に凹部１ａを有し、凹部１ａ内の載置部１ｂの周囲に電極パッド６が設けられているが、本発明において基体１は凹部１ａのない平板状のものであってもよい。
【００２３】
電極パッド６は、Ａｕ，Ａｌ等から成るボンディングワイヤ７を介して半導体素子２の上面の入出力用の電極に電気的に接続されるものであり、基体１の側面および基体１の下側主面等に形成されたメタライズ層等から成る配線パターンやリード端子等（図示せず）を介して外部電気回路等に電気的に接続される。
【００２４】
また、基板１の上側主面の凹部１ａの底面には、半導体素子２がアクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、ポリエーテルアミド系樹脂等から成る樹脂接着剤、またはＡｕ−Ｓｉ、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ半田等から成る接着剤を介して接着される。
【００２５】
基体１の上側主面の凹部１ａの周囲には枠体３が接合されている。この枠体３は、Ｆｅ−Ｎｉ−Ｃｏ合金、Ａｌ，Ｃｕ等の金属、アルミナ質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，炭化珪素（ＳｉＣ）質焼結体，窒化珪素（Ｓｉ３Ｎ４）質焼結体，ガラスセラミックス等のセラミックス材料等から成る。枠体３の平面視形状は略四角形状等であり、全体形状は例えば高さ約０．３〜３ｍｍ、幅約１〜５ｍｍの直方体状である。枠体３の幅については、封止強度を維持するために極力大きいことがよい。ただし、５ｍｍを超えて大きすぎると、半導体装置５自体の小型化が困難となる。また、枠体３の高さは、ボンディングワイヤ７に接触しないようにするために、ボンディングワイヤ７の最上部よりも高いことがよいが、３ｍｍを超えて高すぎると半導体装置５自体の低背化が困難となる。
【００２６】
枠体３は基体１と蓋体４との間に設置されるため、蓋体４を枠体３に接合固定する際や半導体装置５が外部電気回路基板等に実装される際の熱によって半導体装置５全体が膨張し、基体１、枠体３、蓋体４のそれぞれの間の接合部にストレスが加わり易い。このことから、枠体３は、基体１および蓋体４のそれぞれの熱膨張係数に近い材料を用いるのが好ましい。
【００２７】
枠体３の上面には、Ｓｎ−Ｐｂ共晶ハンダ、Ｓｎ−Ｐｂ系の高温ハンダ、Ａｕ−Ｓｎハンダ等から成るハンダ８を介して蓋体４が接合される。この蓋体４は、Ｆｅ−Ｎｉ−Ｃｏ合金，Ａｌ，Ｃｕ等の金属、アルミナ質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセラミックス等のセラミックス材料等から成る。
【００２８】
蓋体４を枠体に３に接合する手法としては、例えば、蓋体４の下面の外周部または枠体３の上面にハンダ８を予め設けておくといった方法がある。
【００２９】
本発明の半導体装置５では、枠体３の上面に下方に向かって略全周にわたって複数の穴３ａを形成し、蓋体４の下面の外周部に穴３ａに嵌着させるための穴３ａの深さよりも短い突起４ａを複数形成して、枠体３の穴３ａに蓋体４の突起４ａを嵌着させて枠体３と蓋体４とを接合させる。これにより、蓋体４と枠体３とを接合するハンダ８に余剰分が発生しても、ハンダ８のほとんどは枠体３の穴３ａに流れ込み、ハンダ８が基体１の凹部１ａ内へ流れ込むのを防ぐことができる。また、穴３ａに突起４ａを嵌着させることで、蓋体４を枠体３に接合する際の位置決めが確実に行える。さらに、蓋体４と枠体３との接合面積を大きくすることができ、穴３ａと突起４ａとの接合面により蓋体４と枠体３とを接合するハンダ８にかかる応力を大幅に緩和することができる。その結果、蓋体４と枠体３との接合部のハンダ８の破壊が発生するのを抑制することができる。従って、蓋体４と枠体３との高い接合信頼性を得ることができる。
【００３０】
また穴３ａは、枠体３の上面側の開口よりも枠体３の下面側の開口が大きいことが好ましい。これにより、穴３ａ内のハンダは下側の体積が大きくなるため、基体１と枠体３との接合強度が向上する。さらに、蓋体４と枠体３とは突起４ａおよびハンダ８で接合されるため、それらの接合強度は基体１と枠体３との接合強度よりも大きいが、基体１と枠体３との接合強度が向上することから、枠体３の上下の接合強度が略同じになるとともに枠体３の全周で接合強度が略同じになる。その結果、枠体３の接合部に局所的に接合強度の劣化した部位が生じることがなくなり、枠体３の接合性がより良好になる。
【００３１】
穴３ａは枠体３の上面から下方に向かって厚さ方向の途中まで形成されたものであってもよいし、枠体３の上下面間を貫通する貫通孔であってもよい。
【００３２】
突起４ａの長さは穴３ａの深さよりも短いが、具体的には突起４ａの長さは０．１〜２ｍｍがよい。０．１ｍｍ未満では、蓋体４を枠体３に載置した際に穴３ａから突起４ａがはずれ易くなる。２ｍｍを超えると、穴３ａの深さも２ｍｍ以上となることから、半導体装置５の低背化が困難になる。また、穴３ａの深さは突起４ａの長さよりも０．１〜１．０ｍｍ長ければよい。０．１ｍｍ未満では、ハンダ８が穴３ａから溢れ易くなり、１．０ｍｍを超えると、ハンダ８が枠体３の上面で濡れにくくなる。また、半導体装置５の低背化が困難になる。
【００３３】
また、突起４ａの幅は穴３ａの幅よりも０．０５〜０．３ｍｍ小さいことが好ましい。突起４ａの幅と穴３ａの幅との差が０．０５ｍｍ未満では、穴３ａに突起４ａを嵌め込むことが困難になる。突起４ａの幅と穴３ａの幅との差が０．３ｍｍを超えると、枠体３上面に蓋体４を載置した際に蓋体４の移動可能範囲が大きくなり、位置決めが困難となる。また突起４ａは、穴３ａの長さと略同じ長さとなるように連続して形成されていることが好ましく、この場合枠体３と蓋体４との接合が強固になる。
【００３４】
さらに突起４ａは、縦断面形状が下側が先細りとされた形状であることがよく、突起４ａを穴３ａに嵌入させることが容易になるとともに突起４ａと穴３ａとの接合部の面積が増大する。また、ハンダ８は穴３ａの両端部で外にはみ出し易いことから、突起４ａの穴３ａの両端部における部位の高さをそれ以外の部位よりも低くすることが好ましい。この場合、穴３ａの両端部でハンダ８が外にはみ出るのを防ぐことができる。
【００３５】
また、枠体３の上面に設けた穴３ａの幅は蓋体４の突起４ａを嵌め込むことができる大きさであり、また穴３ａの深さはハンダ８の余剰分が流れ込むだけの空間ができればよい。穴３ａの幅が大きすぎると、枠体３の上面の穴３ａの両端部の面積が小さくなり、枠体３の上面領域における蓋体４と枠体３との接合面積が減少するため接合信頼性が低下する傾向がある。
【００３６】
また穴３ａは、図２に示すように、枠体３の上面の内側の４辺と略同じ長さで長穴状のものが４つ形成されるのが好ましい。この場合、穴３ａと突起４ａとの接合部の接合面積がほぼ最大になるとともに、接合部における応力緩和効果がほぼ最大になる。さらに複数の穴３ａは、枠体３の上面の略全周にわたって形成されているが、大きな応力が加わり易い枠体３の４隅部で途切れていることがよい。また、穴３ａが貫通孔である場合、穴３ａは少なくとも一箇所で途切れている。穴３ａが途切れずに枠体３の上面の全周にわたって形成されると、枠体３の上面が穴３ａによって内側と外側の２つに分かれてしまうため、基体１に枠体３を接合する際に枠体３の位置決めが難しくなり、接合不良による気密封止の信頼性が低下する恐れがある。
【００３７】
また、穴３ａは、図２に示すように長穴状のものであってもよいし、略円形や略四角形のものを複数形成してもよい。穴３ａは図２に示すような長穴状のものが好ましい。即ち、略円形の穴３ａの場合、枠体３上面の穴３ａの両側の部位が薄くなって枠体３の強度が低下し易いのに対し、長穴状の穴３ａの場合、略円形のものと開口面積が同じであっても枠体３上面の穴３ａの両側の部位が厚くなり、枠体３の強度を保持できるとともに枠体３の強度が全周にわたって略均一になる。また、枠体３と蓋体４との接合部にかかる応力を分散させることができる。
【００３８】
穴３ａが図２のような長穴状のものの場合、穴３ａは枠体２上面の幅方向の中央部に形成されており、穴３ａの幅は枠体３の枠部の上面の幅の１／５〜１／２であることが好ましい。１／５未満では、ハンダ８が穴３ａから溢れ易くなり、１／２を超えると、枠体３の強度が低下して枠体２にクラック等が発生して気密性が破れ易くなる。
【００３９】
【実施例】
本発明の半導体装置の実施例を以下に説明する。
【００４０】
（実施例１）
本発明の半導体装置を以下のように構成した。厚さ１．５ｍｍ×縦２０ｍｍ×横２０ｍｍの直方体状のアルミナセラミックスから成る基体１の上側主面の載置部１ｂの周囲にＷのメタライズ層から成る電極パッド６を形成し、基体１の上側主面の外周部に載置部１ｂおよび電極パッド６を囲むようにして、縦１５ｍｍ、横１５ｍｍ、高さ１ｍｍ、枠部の厚さ（枠体３の枠部の上面の幅）が２ｍｍであるＦｅ−Ｎｉ−Ｃｏ合金から成る四角形の枠体３を、Ａｇロウで接合した。
【００４１】
このとき、図２に示した４つの長穴状で貫通孔とされた穴３ａ（深さ１ｍｍ）を枠体３の上面で枠部の中央部に形成した。そして、穴３ａの幅を０．２ｍｍ、０．４ｍｍ、０．６ｍｍ、０．８ｍｍ、１．０ｍｍ、１．２ｍｍと種々の値としたものを各１０個作製した。
【００４２】
そして、載置部１ｂにＬＳＩから成る半導体素子２をエポキシ系樹脂から成る樹脂接着剤で載置固定し、半導体素子２の上面の電極をＡｕから成るボンディングワイヤ７を介して電極パッド６に電気的に接続した。
【００４３】
次に、厚さ０．３ｍｍ×縦１５ｍｍ×横１５ｍｍのＦｅ−Ｎｉ−Ｃｏ合金から成り、下面の外周部に穴３ａに嵌着される突起４ａが形成された蓋体４を、穴３ａに突起４ａを嵌着させてＳｎ−Ｐｂ共晶ハンダから成るハンダ８を介して接合して、各種半導体装置のサンプルを作製した。このとき、突起４ａの長さを０．３ｍｍとし、また上記各種穴３ａに対して突起４ａの幅がいずれも０．１ｍｍ小さくなるようにした。
【００４４】
そして、上記各種サンプルについて、表１にハンダ８の穴３ａからの溢れの有無、枠体２の強度が低下して枠体２にクラック等が発生して気密性が破れたか否かを調べた結果を示す。
【００４５】
【表１】
【００４６】
表１より、穴３ａの幅が０．２ｍｍのものでは、ハンダ８が穴３ａから溢れ出て電極パッド６同士がショートしたものが３／１０発生した。穴３ａの幅が１．２ｍｍのものでは、気密性が破れたものが２／１０発生した。これに対して、穴３ａの幅が０．４〜１．０ｍｍのものでは全く問題がなかった。
【００４７】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４８】
【発明の効果】
本発明の半導体収納用パッケージは、上側主面に半導体素子を載置する載置部が設けられているとともに上側主面の載置部の周囲に電極パッドが形成された基体と、基体の上側主面の外周部に載置部および電極パッドを囲繞するように取着された枠体と、枠体の上面に下方に向けて略全周にわたって形成された複数の穴と、複数の穴のそれぞれに嵌着させるための穴の深さよりも短い突起が下面の外周部に複数形成された蓋体とを具備することにより、蓋体と枠体とを接合するためのハンダに余剰分が発生しても、ハンダのほとんどは枠体に設けられた穴に流れ込み、蓋体と枠体との接合部から溢れて基体の電極パッド部へ流れ込むのを防ぐことができる。
【００４９】
また、蓋体を枠体に載置する際の位置決めが確実に行なえる。さらに、枠体に設けた穴に蓋体の突起を嵌着させることで、蓋体と枠体との接合面積を大きくすることができ、穴と突起との接合面により蓋体と枠体とを接合するハンダにかかる応力を大幅に緩和することができる。その結果、蓋体と枠体との接合部のハンダの破壊が発生するのを抑制することができる。従って、蓋体と枠体との高い接合信頼性を得ることができる。
【００５０】
本発明の半導体素子収納用パッケージは、好ましくは、複数の穴は枠体の上面側の開口よりも枠体の下面側の開口が大きいことにより、蓋体と枠体とを接合するハンダの接合面積および体積を大きくすることができる。その結果、蓋体と枠体との接合部のハンダに破壊が発生するのをより一層効果的に抑制することができ、蓋体と枠体との高い接合信頼性をより確実に得ることができる。
【００５１】
また、穴内のハンダは下側の体積が大きくなっているため、基体と枠体との接合強度が向上する。さらに、蓋体と枠体とは突起およびハンダで接合されるため、それらの接合強度は基体と枠体との接合強度よりも大きいが、基体と枠体との接合強度が向上することから、枠体の上下の接合強度が略同じになるとともに枠体の全周で接合強度が略同じになる。その結果、枠体の接合部に局所的に接合強度の劣化した部位が生じることがなくなり、枠体の接合性がより良好になる。
【００５２】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、基体の上側主面の載置部に載置固定されるとともに電極パッドに電気的に接続された半導体素子と、枠体の穴に蓋体の突起を嵌着させることにより枠体の上面に設置された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体装置について実施の形態の一例を示す断面図である。
【図２】本発明の半導体装置について実施の形態の他の例を示す断面図である。
【図３】（ａ）は図１の半導体装置であって蓋体を取り除いたものの平面図、（ｂ）は図１の半導体装置における蓋体の下面の平面図である。
【図４】従来の半導体装置の一例を示す断面図である。
【図５】（ａ）は図４の半導体装置であって蓋体を取り除いたものの平面図、（ｂ）は図４の半導体装置における蓋体の下面の平面図である。
【符号の説明】
１：基体
１ｂ：載置部
２：半導体素子
３：枠体
３ａ：穴
４：蓋体
４ａ：突起
５：半導体装置
６：電極パッド
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体素子収納用パッケージ（以下、半導体パッケージともいう）およびその半導体パッケージに半導体素子を気密封止して成る半導体装置の一例を図３および図４（ａ），（ｂ）に示す。これらの図において、１０１は基体、１０３は枠体、１０４は蓋体であり、これらの基体１０１、枠体１０３および蓋体１０４とから基本的に構成される半導体パッケージに半導体素子１０２を気密に収容して半導体装置１０５となる。
【０００３】
基体１０１は、アルミナ（Ａｌ２Ｏ３）質焼結体（セラミックス），ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体等のセラミックス、ガラスセラミックス等の無機材料、四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ），四ふっ化エチレン・エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ），四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂，ガラスエポキシ樹脂，ポリイミド等の樹脂系材料等の電気絶縁材料から成り、上側主面に半導体素子１０２を収納し載置するための凹部１０１ａを有し、凹部１０１ａ内の半導体素子１０２の載置部１０１ｂの周囲には電極パッド１０６が設けられている。
【０００４】
また、基体１０１の上側主面の凹部１０１ａの周囲には、鉄（Ｆｅ）−ニッケル（Ｎｉ）合金や鉄−ニッケル−コバルト（Ｃｏ）合金等の金属等からなる枠体１０３が接合されている。この枠体１０３は、蓋体１０４を基体１０１に強固に接合するためのものであり、その下面が基体１０１にろう材等を介して接合されている。この枠体１０３の上面に、凹部１０１ａを塞ぐようにして蓋体１０４をハンダ１０８を介して接合することにより凹部１０１ａに収納された半導体素子１０２が気密封止される。
【０００５】
半導体素子１０２は、基体１０１に形成された凹部１０１ａの底面の載置部１０１ｂに樹脂接着剤等で接着されるとともに、その電極（図示せず）が金やアルミニウム等から成るボンディングワイヤ１０７を介して基体１０１に形成された電極パッド１０６に電気的に接続されている（例えば、下記の特許文献１参照）。
【０００６】
【特許文献１】
特開平６−３４９９６１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージおよび半導体装置においては、蓋体１０４はハンダ１０８を介して枠体１０３に接合されているが、封止時の蓋体１０４を上方から押圧する圧力、温度条件および炉内の雰囲気等の影響により、枠体１０３と蓋体１０４とを接合する際にハンダ１０８の一部が凹部１０１ａ内へと流れ込む場合があり、流れ込んだハンダ１０８が凹部１０１ａ内に設けられた電極パッド１０６にまで至り、例えば電極パッド１０６同士が電気的な短絡を起こすという問題点があった。
【０００８】
また、蓋体１０４は枠体１０３にハンダ１０８で固定されるまでは枠体１０３の上面に載置されているだけであり、枠体１０３に対する位置が不安定である。このため、枠体１０３に対し蓋体１０４がずれて固定されてしまい、気密性が損なわれるという問題点があった。
【０００９】
さらに、蓋体１０４には、枠体１０３に固定された後に基体１０１内に収納された半導体素子１０２の駆動による発熱や環境温度の変化によって起きる熱応力、また半導体装置１０５の置かれる環境の気圧変化による応力等が加わる。その際、蓋体１０４と枠体１０３との接合部であるハンダ１０８に大きな応力が加わるため、この接合部が破壊され、半導体装置１０５の気密性が破れるという問題点もあった。特に、基体１０１に収納される半導体素子１０２が大型になるにつれ、半導体素子１０２が載置される基体１０１の凹部１０１ａも大きくなる。その結果、凹部１０１ａを取り囲む枠体１０３と、これに接合される蓋体１０４も大きくなる。その結果、蓋体１０４の受ける応力も大きくなり、上記のような問題点がより顕著にあらわれる傾向にある。
【００１０】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、蓋体を枠体にハンダで接合する際にハンダの余剰分が基体に形成された電極パッド部に流れ込んで電気的な短絡を起こすことを防ぐとともに、蓋体と枠体の位置決めを確実に行え、また蓋体が枠体に接合された後に蓋体に加わる応力を緩和することのできる半導体パッケージおよび半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置する載置部が設けられているとともに前記上側主面の前記載置部の周囲に電極パッドが形成された基体と、該基体の前記上側主面の外周部に前記載置部および前記電極パッドを囲繞するように取着された枠体と、該枠体の上面に下方に向けて略全周にわたって形成された複数の穴と、該複数の穴のそれぞれに嵌着させるための前記穴の深さよりも短い突起が下面の外周部に複数形成された蓋体とを具備することを特徴とする。
【００１２】
本発明の半導体素子収納用パッケージは、基体の上側主面の外周部に載置部および電極パッドを囲繞するように取着された枠体と、枠体の上面に下方に向けて略全周にわたって形成された複数の穴と、複数の穴のそれぞれに嵌着させるための穴の深さよりも短い突起が下面の外周部に複数形成された蓋体とを具備していることから、蓋体と枠体とを接合するためのハンダに余剰分が発生しても、ハンダのほとんどは枠体に設けられた穴に流れ込み、蓋体と枠体との接合部から溢れて基体の電極パッド部へ流れ込むのを防ぐことができる。
【００１３】
また、蓋体を枠体に載置する際の位置決めが確実に行なえる。さらに、枠体に設けた穴に蓋体の突起を嵌着させることで、蓋体と枠体との接合面積を大きくすることができ、穴と突起との接合面により蓋体と枠体とを接合するハンダにかかる応力を大幅に緩和することができる。その結果、蓋体と枠体との接合部のハンダの破壊が発生するのを抑制することができる。従って、蓋体と枠体との高い接合信頼性を得ることができる。
【００１４】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記複数の穴は、前記枠体の上面側の開口よりも前記枠体の下面側の開口が大きいことを特徴とする。
【００１５】
本発明の半導体素子収納用パッケージは、複数の穴は枠体の上面側の開口よりも枠体の下面側の開口が大きいことから、蓋体と枠体とを接合するハンダの接合面積および体積を大きくすることができる。その結果、蓋体と枠体との接合部のハンダに破壊が発生するのをより一層効果的に抑制することができ、蓋体と枠体との高い接合信頼性をより確実に得ることができる。
【００１６】
また、穴内のハンダは下側の体積が大きくなっているため、基体と枠体との接合強度が向上する。さらに、蓋体と枠体とは突起およびハンダで接合されるため、それらの接合強度は基体と枠体との接合強度よりも大きいが、基体と枠体との接合強度が向上することから、枠体の上下の接合強度が略同じになるとともに枠体の全周で接合強度が略同じになる。その結果、枠体の接合部に局所的に接合強度の劣化した部位が生じることがなくなり、枠体の接合性がより良好になる。
【００１７】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記基体の前記上側主面の前記載置部に載置固定されるとともに前記電極パッドに電気的に接続された半導体素子と、前記枠体の前記穴に前記蓋体の前記突起を嵌着させることにより前記枠体の上面に設置された前記蓋体とを具備したことを特徴とする。
【００１８】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【００１９】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置について以下に詳細に説明する。図１および図２（ａ），（ｂ）は、それぞれ本発明の半導体パッケージおよび半導体装置について実施の形態の一例を示し、図１は本発明の半導体パッケージを用いた半導体装置の断面図、（ａ）は図１の半導体装置であって蓋体を取り除いたもの（半導体パッケージ）の平面図、（ｂ）は図１の半導体装置における蓋体の下面の平面図である。これらの図において、１は基体、２は半導体素子、３は枠体、４は蓋体であり、基体１および枠体３により半導体パッケージ５が基本的に構成される。半導体パッケージ５内に半導体素子２を収容し枠体３の上面に蓋体４を接合することにより半導体装置５が構成される。
【００２０】
本発明の半導体パッケージ５は、上側主面に半導体素子２を載置する載置部１ｂが設けられているとともに上側主面の載置部１ｂの周囲に電極パッド６が形成された基体１と、基体１の上側主面の外周部に載置部１ｂおよび電極パッド６を囲繞するように取着された枠体３と、枠体３の上面に下方に向けて略全周にわたって形成された複数の穴３ａと、複数の穴３ａのそれぞれに嵌着させるための穴３ａの深さよりも短い突起４ａが下面の外周部に複数形成された蓋体４とを具備する。
【００２１】
本発明の基体１は、アルミナ（Ａｌ２Ｏ３）質焼結体（セラミックス），ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体等のセラミックスやガラスセラミックス等の無機材料、四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ），四ふっ化エチレン・エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ），四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂，ガラスエポキシ樹脂，ポリイミド等の樹脂系材料、またはＡｌ，Ｃｕ，Ｆｅ−Ｎｉ−Ｃｏ合金，Ｆｅ−Ｎｉ合金，Ｃｕ−Ｗ合金等の金属材料から成る。
【００２２】
この基体１は上側主面に凹部１ａを有し、凹部１ａ内の載置部１ｂの周囲に電極パッド６が設けられているが、本発明において基体１は凹部１ａのない平板状のものであってもよい。
【００２３】
電極パッド６は、Ａｕ，Ａｌ等から成るボンディングワイヤ７を介して半導体素子２の上面の入出力用の電極に電気的に接続されるものであり、基体１の側面および基体１の下側主面等に形成されたメタライズ層等から成る配線パターンやリード端子等（図示せず）を介して外部電気回路等に電気的に接続される。
【００２４】
また、基板１の上側主面の凹部１ａの底面には、半導体素子２がアクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、ポリエーテルアミド系樹脂等から成る樹脂接着剤、またはＡｕ−Ｓｉ、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ半田等から成る接着剤を介して接着される。
【００２５】
基体１の上側主面の凹部１ａの周囲には枠体３が接合されている。この枠体３は、Ｆｅ−Ｎｉ−Ｃｏ合金、Ａｌ，Ｃｕ等の金属、アルミナ質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，炭化珪素（ＳｉＣ）質焼結体，窒化珪素（Ｓｉ３Ｎ４）質焼結体，ガラスセラミックス等のセラミックス材料等から成る。枠体３の平面視形状は略四角形状等であり、全体形状は例えば高さ約０．３〜３ｍｍ、幅約１〜５ｍｍの直方体状である。枠体３の幅については、封止強度を維持するために極力大きいことがよい。ただし、５ｍｍを超えて大きすぎると、半導体装置５自体の小型化が困難となる。また、枠体３の高さは、ボンディングワイヤ７に接触しないようにするために、ボンディングワイヤ７の最上部よりも高いことがよいが、３ｍｍを超えて高すぎると半導体装置５自体の低背化が困難となる。
【００２６】
枠体３は基体１と蓋体４との間に設置されるため、蓋体４を枠体３に接合固定する際や半導体装置５が外部電気回路基板等に実装される際の熱によって半導体装置５全体が膨張し、基体１、枠体３、蓋体４のそれぞれの間の接合部にストレスが加わり易い。このことから、枠体３は、基体１および蓋体４のそれぞれの熱膨張係数に近い材料を用いるのが好ましい。
【００２７】
枠体３の上面には、Ｓｎ−Ｐｂ共晶ハンダ、Ｓｎ−Ｐｂ系の高温ハンダ、Ａｕ−Ｓｎハンダ等から成るハンダ８を介して蓋体４が接合される。この蓋体４は、Ｆｅ−Ｎｉ−Ｃｏ合金，Ａｌ，Ｃｕ等の金属、アルミナ質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセラミックス等のセラミックス材料等から成る。
【００２８】
蓋体４を枠体に３に接合する手法としては、例えば、蓋体４の下面の外周部または枠体３の上面にハンダ８を予め設けておくといった方法がある。
【００２９】
本発明の半導体装置５では、枠体３の上面に下方に向かって略全周にわたって複数の穴３ａを形成し、蓋体４の下面の外周部に穴３ａに嵌着させるための穴３ａの深さよりも短い突起４ａを複数形成して、枠体３の穴３ａに蓋体４の突起４ａを嵌着させて枠体３と蓋体４とを接合させる。これにより、蓋体４と枠体３とを接合するハンダ８に余剰分が発生しても、ハンダ８のほとんどは枠体３の穴３ａに流れ込み、ハンダ８が基体１の凹部１ａ内へ流れ込むのを防ぐことができる。また、穴３ａに突起４ａを嵌着させることで、蓋体４を枠体３に接合する際の位置決めが確実に行える。さらに、蓋体４と枠体３との接合面積を大きくすることができ、穴３ａと突起４ａとの接合面により蓋体４と枠体３とを接合するハンダ８にかかる応力を大幅に緩和することができる。その結果、蓋体４と枠体３との接合部のハンダ８の破壊が発生するのを抑制することができる。従って、蓋体４と枠体３との高い接合信頼性を得ることができる。
【００３０】
また穴３ａは、枠体３の上面側の開口よりも枠体３の下面側の開口が大きいことが好ましい。これにより、穴３ａ内のハンダは下側の体積が大きくなるため、基体１と枠体３との接合強度が向上する。さらに、蓋体４と枠体３とは突起４ａおよびハンダ８で接合されるため、それらの接合強度は基体１と枠体３との接合強度よりも大きいが、基体１と枠体３との接合強度が向上することから、枠体３の上下の接合強度が略同じになるとともに枠体３の全周で接合強度が略同じになる。その結果、枠体３の接合部に局所的に接合強度の劣化した部位が生じることがなくなり、枠体３の接合性がより良好になる。
【００３１】
穴３ａは枠体３の上面から下方に向かって厚さ方向の途中まで形成されたものであってもよいし、枠体３の上下面間を貫通する貫通孔であってもよい。
【００３２】
突起４ａの長さは穴３ａの深さよりも短いが、具体的には突起４ａの長さは０．１〜２ｍｍがよい。０．１ｍｍ未満では、蓋体４を枠体３に載置した際に穴３ａから突起４ａがはずれ易くなる。２ｍｍを超えると、穴３ａの深さも２ｍｍ以上となることから、半導体装置５の低背化が困難になる。また、穴３ａの深さは突起４ａの長さよりも０．１〜１．０ｍｍ長ければよい。０．１ｍｍ未満では、ハンダ８が穴３ａから溢れ易くなり、１．０ｍｍを超えると、ハンダ８が枠体３の上面で濡れにくくなる。また、半導体装置５の低背化が困難になる。
【００３３】
また、突起４ａの幅は穴３ａの幅よりも０．０５〜０．３ｍｍ小さいことが好ましい。突起４ａの幅と穴３ａの幅との差が０．０５ｍｍ未満では、穴３ａに突起４ａを嵌め込むことが困難になる。突起４ａの幅と穴３ａの幅との差が０．３ｍｍを超えると、枠体３上面に蓋体４を載置した際に蓋体４の移動可能範囲が大きくなり、位置決めが困難となる。また突起４ａは、穴３ａの長さと略同じ長さとなるように連続して形成されていることが好ましく、この場合枠体３と蓋体４との接合が強固になる。
【００３４】
さらに突起４ａは、縦断面形状が下側が先細りとされた形状であることがよく、突起４ａを穴３ａに嵌入させることが容易になるとともに突起４ａと穴３ａとの接合部の面積が増大する。また、ハンダ８は穴３ａの両端部で外にはみ出し易いことから、突起４ａの穴３ａの両端部における部位の高さをそれ以外の部位よりも低くすることが好ましい。この場合、穴３ａの両端部でハンダ８が外にはみ出るのを防ぐことができる。
【００３５】
また、枠体３の上面に設けた穴３ａの幅は蓋体４の突起４ａを嵌め込むことができる大きさであり、また穴３ａの深さはハンダ８の余剰分が流れ込むだけの空間ができればよい。穴３ａの幅が大きすぎると、枠体３の上面の穴３ａの両端部の面積が小さくなり、枠体３の上面領域における蓋体４と枠体３との接合面積が減少するため接合信頼性が低下する傾向がある。
【００３６】
また穴３ａは、図２に示すように、枠体３の上面の内側の４辺と略同じ長さで長穴状のものが４つ形成されるのが好ましい。この場合、穴３ａと突起４ａとの接合部の接合面積がほぼ最大になるとともに、接合部における応力緩和効果がほぼ最大になる。さらに複数の穴３ａは、枠体３の上面の略全周にわたって形成されているが、大きな応力が加わり易い枠体３の４隅部で途切れていることがよい。また、穴３ａが貫通孔である場合、穴３ａは少なくとも一箇所で途切れている。穴３ａが途切れずに枠体３の上面の全周にわたって形成されると、枠体３の上面が穴３ａによって内側と外側の２つに分かれてしまうため、基体１に枠体３を接合する際に枠体３の位置決めが難しくなり、接合不良による気密封止の信頼性が低下する恐れがある。
【００３７】
また、穴３ａは、図２に示すように長穴状のものであってもよいし、略円形や略四角形のものを複数形成してもよい。穴３ａは図２に示すような長穴状のものが好ましい。即ち、略円形の穴３ａの場合、枠体３上面の穴３ａの両側の部位が薄くなって枠体３の強度が低下し易いのに対し、長穴状の穴３ａの場合、略円形のものと開口面積が同じであっても枠体３上面の穴３ａの両側の部位が厚くなり、枠体３の強度を保持できるとともに枠体３の強度が全周にわたって略均一になる。また、枠体３と蓋体４との接合部にかかる応力を分散させることができる。
【００３８】
穴３ａが図２のような長穴状のものの場合、穴３ａは枠体２上面の幅方向の中央部に形成されており、穴３ａの幅は枠体３の枠部の上面の幅の１／５〜１／２であることが好ましい。１／５未満では、ハンダ８が穴３ａから溢れ易くなり、１／２を超えると、枠体３の強度が低下して枠体２にクラック等が発生して気密性が破れ易くなる。
【００３９】
【実施例】
本発明の半導体装置の実施例を以下に説明する。
【００４０】
（実施例１）
本発明の半導体装置を以下のように構成した。厚さ１．５ｍｍ×縦２０ｍｍ×横２０ｍｍの直方体状のアルミナセラミックスから成る基体１の上側主面の載置部１ｂの周囲にＷのメタライズ層から成る電極パッド６を形成し、基体１の上側主面の外周部に載置部１ｂおよび電極パッド６を囲むようにして、縦１５ｍｍ、横１５ｍｍ、高さ１ｍｍ、枠部の厚さ（枠体３の枠部の上面の幅）が２ｍｍであるＦｅ−Ｎｉ−Ｃｏ合金から成る四角形の枠体３を、Ａｇロウで接合した。
【００４１】
このとき、図２に示した４つの長穴状で貫通孔とされた穴３ａ（深さ１ｍｍ）を枠体３の上面で枠部の中央部に形成した。そして、穴３ａの幅を０．２ｍｍ、０．４ｍｍ、０．６ｍｍ、０．８ｍｍ、１．０ｍｍ、１．２ｍｍと種々の値としたものを各１０個作製した。
【００４２】
そして、載置部１ｂにＬＳＩから成る半導体素子２をエポキシ系樹脂から成る樹脂接着剤で載置固定し、半導体素子２の上面の電極をＡｕから成るボンディングワイヤ７を介して電極パッド６に電気的に接続した。
【００４３】
次に、厚さ０．３ｍｍ×縦１５ｍｍ×横１５ｍｍのＦｅ−Ｎｉ−Ｃｏ合金から成り、下面の外周部に穴３ａに嵌着される突起４ａが形成された蓋体４を、穴３ａに突起４ａを嵌着させてＳｎ−Ｐｂ共晶ハンダから成るハンダ８を介して接合して、各種半導体装置のサンプルを作製した。このとき、突起４ａの長さを０．３ｍｍとし、また上記各種穴３ａに対して突起４ａの幅がいずれも０．１ｍｍ小さくなるようにした。
【００４４】
そして、上記各種サンプルについて、表１にハンダ８の穴３ａからの溢れの有無、枠体２の強度が低下して枠体２にクラック等が発生して気密性が破れたか否かを調べた結果を示す。
【００４５】
【表１】
表１より、穴３ａの幅が０．２ｍｍのものでは、ハンダ８が穴３ａから溢れ出て電極パッド６同士がショートしたものが３／１０発生した。穴３ａの幅が１．２ｍｍのものでは、気密性が破れたものが２／１０発生した。これに対して、穴３ａの幅が０．４〜１．０ｍｍのものでは全く問題がなかった。
【００４７】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４８】
【発明の効果】
本発明の半導体収納用パッケージは、上側主面に半導体素子を載置する載置部が設けられているとともに上側主面の載置部の周囲に電極パッドが形成された基体と、基体の上側主面の外周部に載置部および電極パッドを囲繞するように取着された枠体と、枠体の上面に下方に向けて略全周にわたって形成された複数の穴と、複数の穴のそれぞれに嵌着させるための穴の深さよりも短い突起が下面の外周部に複数形成された蓋体とを具備することにより、蓋体と枠体とを接合するためのハンダに余剰分が発生しても、ハンダのほとんどは枠体に設けられた穴に流れ込み、蓋体と枠体との接合部から溢れて基体の電極パッド部へ流れ込むのを防ぐことができる。
【００４９】
また、蓋体を枠体に載置する際の位置決めが確実に行なえる。さらに、枠体に設けた穴に蓋体の突起を嵌着させることで、蓋体と枠体との接合面積を大きくすることができ、穴と突起との接合面により蓋体と枠体とを接合するハンダにかかる応力を大幅に緩和することができる。その結果、蓋体と枠体との接合部のハンダの破壊が発生するのを抑制することができる。従って、蓋体と枠体との高い接合信頼性を得ることができる。
【００５０】
本発明の半導体素子収納用パッケージは、好ましくは、複数の穴は枠体の上面側の開口よりも枠体の下面側の開口が大きいことにより、蓋体と枠体とを接合するハンダの接合面積および体積を大きくすることができる。その結果、蓋体と枠体との接合部のハンダに破壊が発生するのをより一層効果的に抑制することができ、蓋体と枠体との高い接合信頼性をより確実に得ることができる。
【００５１】
また、穴内のハンダは下側の体積が大きくなっているため、基体と枠体との接合強度が向上する。さらに、蓋体と枠体とは突起およびハンダで接合されるため、それらの接合強度は基体と枠体との接合強度よりも大きいが、基体と枠体との接合強度が向上することから、枠体の上下の接合強度が略同じになるとともに枠体の全周で接合強度が略同じになる。その結果、枠体の接合部に局所的に接合強度の劣化した部位が生じることがなくなり、枠体の接合性がより良好になる。
【００５２】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、基体の上側主面の載置部に載置固定されるとともに電極パッドに電気的に接続された半導体素子と、枠体の穴に蓋体の突起を嵌着させることにより枠体の上面に設置された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体装置について実施の形態の一例を示す断面図である。
【図２】本発明の半導体装置について実施の形態の他の例を示す断面図である。
【図３】（ａ）は図１の半導体装置であって蓋体を取り除いたものの平面図、（ｂ）は図１の半導体装置における蓋体の下面の平面図である。
【図４】従来の半導体装置の一例を示す断面図である。
【図５】（ａ）は図４の半導体装置であって蓋体を取り除いたものの平面図、（ｂ）は図４の半導体装置における蓋体の下面の平面図である。
【符号の説明】
１：基体
１ｂ：載置部
２：半導体素子
３：枠体
３ａ：穴
４：蓋体
４ａ：突起
５：半導体装置
６：電極パッド
Claims (3)
- 上側主面に半導体素子を載置する載置部が設けられているとともに前記上側主面の前記載置部の周囲に電極パッドが形成された基体と、該基体の前記上側主面の外周部に前記載置部および前記電極パッドを囲繞するように取着された枠体と、該枠体の上面に下方に向けて略全周にわたって形成された複数の穴と、該複数の穴のそれぞれに嵌着させるための前記穴の深さよりも短い突起が下面の外周部に複数形成された蓋体とを具備することを特徴とする半導体素子収納用パッケージ。
- 前記複数の穴は、前記枠体の上面側の開口よりも前記枠体の下面側の開口が大きいことを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 請求項１または請求項２記載の半導体素子収納用パッケージと、前記基体の前記上側主面の前記載置部に載置固定されるとともに前記電極パッドに電気的に接続された半導体素子と、前記枠体の前記穴に前記蓋体の前記突起を嵌着させることにより前記枠体の上面に設置された前記蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002277371A JP3878897B2 (ja) | 2002-08-30 | 2002-09-24 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252999 | 2002-08-30 | ||
| JP2002277371A JP3878897B2 (ja) | 2002-08-30 | 2002-09-24 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146392A true JP2004146392A (ja) | 2004-05-20 |
| JP3878897B2 JP3878897B2 (ja) | 2007-02-07 |
Family
ID=32472827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277371A Expired - Fee Related JP3878897B2 (ja) | 2002-08-30 | 2002-09-24 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3878897B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006224193A (ja) * | 2005-02-15 | 2006-08-31 | Olympus Corp | 電子装置及び電子装置の製造方法 |
| JP2011029523A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
| JP2013243339A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、電子モジュールおよびこれらの製造方法。 |
| JP2013243340A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、実装部材、電子機器およびこれらの製造方法 |
| WO2019159858A1 (ja) * | 2018-02-13 | 2019-08-22 | 田中貴金属工業株式会社 | 透光性材料からなる封止用のリッド |
| JP2020017704A (ja) * | 2018-07-27 | 2020-01-30 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
| WO2023149251A1 (ja) * | 2022-02-03 | 2023-08-10 | 日本電気硝子株式会社 | 複合体、及びこの複合体を備えた気密パッケージ |
| US12002723B2 (en) | 2018-02-13 | 2024-06-04 | Tanaka Kikinzoku Kogyo K.K. | Sealing lid formed from translucent material |
-
2002
- 2002-09-24 JP JP2002277371A patent/JP3878897B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006224193A (ja) * | 2005-02-15 | 2006-08-31 | Olympus Corp | 電子装置及び電子装置の製造方法 |
| JP2011029523A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
| JP2013243339A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、電子モジュールおよびこれらの製造方法。 |
| JP2013243340A (ja) * | 2012-04-27 | 2013-12-05 | Canon Inc | 電子部品、実装部材、電子機器およびこれらの製造方法 |
| CN111712912A (zh) * | 2018-02-13 | 2020-09-25 | 田中贵金属工业株式会社 | 由透光性材料构成的密封用盖 |
| WO2019159858A1 (ja) * | 2018-02-13 | 2019-08-22 | 田中貴金属工業株式会社 | 透光性材料からなる封止用のリッド |
| EP3754699A4 (en) * | 2018-02-13 | 2021-01-13 | Tanaka Kikinzoku Kogyo K.K. | SEALING COVER MADE FROM A TRANSLUCENT MATERIAL |
| JPWO2019159858A1 (ja) * | 2018-02-13 | 2021-01-28 | 田中貴金属工業株式会社 | 透光性材料からなる封止用のリッド |
| JP7182596B2 (ja) | 2018-02-13 | 2022-12-02 | 田中貴金属工業株式会社 | 透光性材料からなる封止用のリッド |
| CN111712912B (zh) * | 2018-02-13 | 2023-12-22 | 田中贵金属工业株式会社 | 由透光性材料构成的密封用盖 |
| US12002723B2 (en) | 2018-02-13 | 2024-06-04 | Tanaka Kikinzoku Kogyo K.K. | Sealing lid formed from translucent material |
| JP2020017704A (ja) * | 2018-07-27 | 2020-01-30 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
| JP7041020B2 (ja) | 2018-07-27 | 2022-03-23 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
| WO2023149251A1 (ja) * | 2022-02-03 | 2023-08-10 | 日本電気硝子株式会社 | 複合体、及びこの複合体を備えた気密パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3878897B2 (ja) | 2007-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| JPH07169882A (ja) | モールドされた集積回路パッケージ | |
| JP3878897B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3972821B2 (ja) | 電力用半導体装置 | |
| JP4608409B2 (ja) | 高放熱型電子部品収納用パッケージ | |
| JP5004837B2 (ja) | 構造体及び電子装置 | |
| JP6760518B2 (ja) | 半導体モジュール | |
| JP4013780B2 (ja) | 半導体装置の実装構造 | |
| JP4514598B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2002076183A (ja) | 半導体素子収納用パッケージ | |
| JP2007053261A (ja) | 電子部品用パッケージとその製造方法 | |
| JP2870501B2 (ja) | 半導体装置 | |
| JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JPH0547953A (ja) | 半導体装置用パツケージ | |
| JP6698492B2 (ja) | 半導体パッケージおよび半導体装置 | |
| CN116802777A (zh) | 半导体装置 | |
| JP2004319831A (ja) | 電子部品用パッケージおよびこれを用いた電子部品装置 | |
| JPH0316986A (ja) | 半導体装置 | |
| JPS61101036A (ja) | 半導体装置 | |
| JPH0661386A (ja) | 半導体装置 | |
| JP2001244392A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JPH05275578A (ja) | 半導体装置 | |
| JP2001035963A (ja) | 半導体素子搭載用の配線基板およびその実装構造 | |
| JPH03109754A (ja) | 半導体パッケージ | |
| JP2005340560A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20121110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20131110 |
|
| LAPS | Cancellation because of no payment of annual fees |