JP2001244392A - 半導体素子収納用パッケージおよびその実装構造 - Google Patents

半導体素子収納用パッケージおよびその実装構造

Info

Publication number
JP2001244392A
JP2001244392A JP2000054001A JP2000054001A JP2001244392A JP 2001244392 A JP2001244392 A JP 2001244392A JP 2000054001 A JP2000054001 A JP 2000054001A JP 2000054001 A JP2000054001 A JP 2000054001A JP 2001244392 A JP2001244392 A JP 2001244392A
Authority
JP
Japan
Prior art keywords
package
semiconductor element
insulating substrate
adhesive
gpa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000054001A
Other languages
English (en)
Inventor
Masahiko Azuma
昌彦 東
Yoshiteru Tokumitsu
良照 徳満
Kenichi Nagae
謙一 永江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000054001A priority Critical patent/JP2001244392A/ja
Publication of JP2001244392A publication Critical patent/JP2001244392A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】 【課題】絶縁基板に接着剤によって固定された放熱板を
具備するパッケージにおいて、半導体素子の作動/停止
による熱サイクルの印加に対しても、強固にかつ長期に
わたり安定した接続状態を維持する。 【構成】絶縁基板1の表面あるいは内部に配線回路層2
が配設され、絶縁基板1には放熱板5が接着剤6によっ
て接着固定され、その放熱板5に半導体素子7が接着固
定されてなる、特に絶縁基板1を平面的にみた一辺が3
0mm以上の半導体素子収納用パッケージAにおいて、
放熱板5と絶縁基板1とを−40℃〜50℃の温度範囲
でのヤング率が0.01GPa〜10GPaの例えば、
熱硬化性樹脂とフィラー粉末との複合体からなる接着剤
6によって接着固定することによって、絶縁基板1と放
熱板5との熱膨張差によって発生する応力を接着剤6に
よって吸収緩和する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、放熱板を具備し半
導体素子を収納搭載するためのパッケージとそのパッケ
ージの実装構造に関するものである。
【0002】
【従来技術】従来、セラミックや有機などのパッケージ
は絶縁基板の表面あるいは内部にメタライズなどの配線
回路層が配設された構造からなる。また、このパッケー
ジの代表的な例として、半導体素子、特にLSI(大規
模集積回路素子)などの半導体集積回路素子を載置する
ための半導体素子収納用パッケージは、一般にアルミナ
セラミックスからなる絶縁基板の表面および内部に、タ
ングステン、モリブデンなどの高融点金属粉末からなる
複数個の配線回路層が配設される。
【0003】また、前記半導体素子は、その作動中に発
熱するために絶縁基板上の上部に放熱板を接着剤にて取
り付け、その放熱板に半導体素子を接着固定させてい
る。また、半導体素子と配線回路層とはアルミニウム線
等の金属線を介して電気的に接続され、この半導体素子
は金属線とともに熱硬化性樹脂からなる封止樹脂で気密
に封止され、保護される。
【0004】さらに、前記半導体素子が収納されたパッ
ケージは、その底面に形成された接続端子と、マザーボ
ードなどの外部回路基板表面に形成された配線導体とを
ロウ材などの導電性接着剤によって電気的に接続して実
装される。一般に、この外部回路基板は、プリント基板
などの熱硬化性樹脂を含有する有機質材料、あるいは有
機質材料と無機質材料との複合材で構成される。
【0005】
【発明が解決しようとする課題】 上記パッケージにお
いては、これまで1つのパッケージに1つの半導体素子
を搭載していたため、前記パッケージの大きさは30m
m角以下であったが、この形態では半導体素子と半導体
素子との接続に伴い電気的抵抗が高まるため、複数の半
導体素子を機能的に1つにまとめた半導体素子(システ
ムLSI)が開発されている。
【0006】これに伴い、この半導体素子自体が大型化
し、また、発熱量も多くなるため、放熱板およびパッケ
ージ自体の大きさも大きくなる傾向にある。そして、上
記の放熱板を上記絶縁基板に接着剤によって接着固定し
た場合、上記放熱板と絶縁基板との熱膨張係数差によ
り、半導体素子の駆動時、あるいは駆動、停止に伴う加
熱、冷却の繰り返し時において、高応力が発生し、これ
により、放熱板とパッケージとの間の接着剤にクラック
が発生し、放熱板が絶縁基板から剥離し、放熱板による
放熱性が損なわれたり、絶縁基板側にクラックが発生
し、パッケージ内の配線を切断するなどの不具合を生じ
させていた。また、この応力によりパッケージが反るこ
とにより、パッケージと外部回路基板との間の接続端子
に負荷がかかり、接続端子が破壊し、パッケージと外部
回路基板との長期的な接続信頼性が損なわれるという問
題があった。
【0007】従って、本発明は、絶縁基板に接着剤によ
って固定された放熱板を具備するパッケージにおいて、
半導体素子の作動/停止による熱サイクルの印加に対し
ても、強固にかつ長期にわたり安定した接続状態を維持
できる半導体素子収納用パッケージとその実装構造を提
供することを目的とするものである。
【0008】
【課題を解決するための手段】本発明者らは、上記課題
に対して検討を重ねた結果、放熱板をパッケージの絶縁
基板に接着する接着剤として、−40℃〜50℃の温度
範囲におけるヤング率が0.01GPa〜10GPaの
接着剤を用いることによって、前記放熱板と前記パッケ
ージとの熱膨張係数差によって発生する応力を接着剤が
吸収されることによって、前記目的が達成されることを
見出した。
【0009】すなわち、本発明の半導体素子収納用パッ
ケージは、絶縁基板と、該絶縁基板の表面あるいは内部
に配設された配線回路層と、前記絶縁基板と接着され且
つその表面に半導体素子が接着固定される放熱板と、外
部回路と接続するための接続端子とを具備してなるもの
であって、前記放熱板と前記絶縁基板とを、−40℃〜
50℃の温度範囲でのヤング率が0.01GPa〜10
GPaの接着剤によって固着したものであり、特に、前
記パッケージの大きさが30mm角以上であるとき、本
発明の効果が最もよく表われる。
【0010】また、前記放熱板表面に接着固定される前
記半導体素子と、前記配線回路層とは金属線によって電
気的に接続されており、該半導体素子および該金属線に
よる接続部は熱硬化性樹脂により封止されていることが
望ましい。また、上記接着剤が、熱硬化性樹脂とフィラ
ー粉末との複合体からなることが望ましい。
【0011】通常、パッケージに取り付けられる放熱板
は、放熱性が優れ、且つ安価であることから一般にCu
を主体とする金属材料が用いられている。このCuの熱
膨張係数は17ppm/℃と高い。一方、パッケージの
絶縁基板は、アルミナ、窒化珪素、窒化アルミニウムを
主体とする焼結体、あるいはガラスまたはガラスと無機
フィラーとの混合物を焼成したガラスセラミック焼結体
からなり、これらの熱膨張係数は4〜15ppm/℃で
あり、Cuよりも低い。
【0012】本発明によれば、このCu系放熱板と上記
絶縁基板とを接着する接着剤として、ヤング率の低い接
着剤を使用すると、接着剤自体が変形するため、この変
形によって応力が吸収されて発生する応力が低減される
結果、接着部でのクラックの発生、接続端子の破壊が無
く、確実に強固な電気的接続が保持され、長期使用に対
しても高い信頼性が確保される。
【0013】
【発明の実施の形態】図1は、本発明の半導体素子収納
用パッケージAと、これの外部回路基板Bへの実装構造
の概略断面図である。
【0014】図1の半導体素子収納用パッケージ(以
下、パッケージと略す。)Aは、中心部に貫通孔が形成
されたセラミックス、ガラスセラミックスまたは有機樹
脂を含有する絶縁材料からなる絶縁基板1を具備し、そ
の絶縁基板1の表面あるいは内部には配線回路層(以
下、配線層と略す。)2が配設されされている。
【0015】また、絶縁基板1の裏面には複数の接続パ
ッド3が配設され、さらには接続パッド3表面には、そ
れぞれ半田からなる接続端子4が取着されている。
【0016】また、絶縁基板1には、貫通孔を塞ぐよう
に放熱板5が接着剤6によって接着固定されている。放
熱板5は、Cu、Cu−W複合材料、Al−SiC複合
材料、およびAlNの群から選ばれる少なくとも1種か
ら形成されることが望ましく、特にCuが好適である。
【0017】そして、この放熱板5の絶縁基板1の貫通
孔側の表面には、Si、GaAaなどからなる半導体素
子7がエポキシ樹脂などからなるダイ付剤8により直
接、接着固定されている。さらに、放熱板5に接着固定
された半導体素子6と絶縁基板1表面の配線層2とは、
Au、Alなどの金属からなる金属線9によって電気的
に接続されている。そして、この半導体素子7、金属線
9を含む周辺は、エポキシ系樹脂などの熱硬化性樹脂か
らなる封止剤10により封止されている。
【0018】また、上記のパッケージAは、外部回路基
板Bの表面に載置され、基板B表面に形成された接続パ
ッド11と、パッケージAの接続端子4とを半田などの
導電性接着剤によって電気的に接続することによって、
パッケージAは外部回路基板Bの表面に実装される。
【0019】本発明によれば、絶縁基板1と放熱板5を
接着する接着剤6が、−40℃〜50℃におけるヤング
率が0.01GPa〜10GPa、さらには0.02G
Pa〜5GPa、特に0.03GPa〜1GPaである
ことが必要である。このヤング率が10GPaを超える
と、接着剤が硬く、放熱板5と絶縁基板1との熱膨張差
で発生する高応力を低減できずに、接着剤6にクラック
が発生し、放熱板5を固定できない。または、この高応
力により絶縁基板1自体にクラックが発生し内部の配線
層2の断線を引き起こす。もしくはこの高応力により、
絶縁基板1の変形を発生させ、それによりパッケージA
と外部回路基板Bとの間の接続端子4に負荷がかかり、
接続端子4の破壊に至る。
【0020】また、この接着剤6のヤング率が0.01
GPa未満では、接着剤6による放熱板5の拘束がなく
なるため、放熱板5表面に接着固定された半導体素子7
との熱膨張係数差で発生する高応力が低減されず、半導
体素子7を接着固定するダイ付剤8、もしくは半導体素
子7の周りの封止剤10にクラックが発生し、金属線9
の断線等を引き起こす。
【0021】上記のようなヤング率を有する接着剤6
は、少なくとも熱硬化性樹脂とフィラー成分との複合材
料からなることが望ましい。含有される熱硬化性樹脂と
しては、上記の特性を満足するものであれば特に限定す
るものではないが、例えば、フェノール樹脂、ユリア樹
脂、メラミン樹脂、エポキシ樹脂、不飽和ポリエステル
樹脂、フタル酸ジアリル樹脂、ポリイミド樹脂、シリコ
ーン樹脂、ポリウレタン樹脂の群から選ばれる少なくと
も1種が挙げられ、特にエポキシ系樹脂、フェノール系
樹脂の群から選ばれる少なくとも1種が好適である。
【0022】一方、接着剤中のフィラー成分は、補強剤
およびヤング率の調整剤として機能し、アルミナ、シリ
カ、シリカガラス、マイカ、ジルコニウムシリケート、
リチウムシリケート等の無機物、銀、銅、アルミニウ
ム、鉛などの金属、ゴム粒子、プラスチック粒子等の有
機物の群から選ばれる少なくとも1種などが挙げられ、
特にシリカ、アルミナ、ゴム粒子の群から選ばれる少な
くとも1種が好適である。また、フィラー形状として
は、粉末体のみならず、ウイスカー、ファイバーなどの
繊維体、または織布、不織布であってもよい。
【0023】接着剤中の熱硬化性樹脂中のフィラーの含
有量は、30〜90体積%が適当であって、用いる樹脂
のヤング率に応じて上記の範囲でフィラー量を調整して
接着剤の硬化後のヤング率を上記の範囲に制御すればよ
い。
【0024】放熱板5を絶縁基板1に接着するには、絶
縁基板1の表面にフィルム状もしくは液状の熱硬化性接
着剤を塗布した後、放熱板5を載置し、0.1〜5MP
aの荷重をかけながら約100〜200℃の温度に加熱
することにより前記接着剤中の熱硬化性樹脂を完全に硬
化することによって接着固定される。
【0025】この接着剤6がフィルム状のものである場
合、フィラー成分として補強材として用いるガラス繊維
層の含有率やシリカガラスなどのフィラー量を変化させ
るのが効果的である。また、液状の接着剤でも同様に、
シリカガラスなどのフィラー量を変化させるのが効果的
である。
【0026】本発明の上記の構成による作用効果は、放
熱板と絶縁配線との間の応力が高くなる絶縁基板のサイ
ズが平面的にみて一辺が30mm以上の大型のパッケー
ジからなる場合に特に有効である。
【0027】本発明における半導体素子収納用パッケー
ジAにおける絶縁基板1は、Al23、AlN、Si3
4を主体とするセラミックス、ガラスセラミックスな
どのセラミックス、BTレジン、エポキシ樹脂、ポリイ
ミド樹脂などの熱硬化性樹脂、あるいは前記熱硬化性樹
脂とSiO2、Al23などの無機質フィラーやガラ
ス、アラミドなどの繊維体との複合体の群から選ばれる
少なくとも1種が用いられ、特にBTレジンが安価であ
る点で好適に用いられ、さらに、高密度配線および高信
頼性を確保する上ではアルミナ、ガラスセラミックスが
好適である。
【0028】なお、この絶縁基板1は、特性上では有機
樹脂を含有する外部回路基板に実装する場合の実装信頼
性を高める上で、40〜400℃の熱膨張係数が7×1
-6/℃以上であることが望ましい。またヤング率が2
00MPa以下であることが使用時に発生する応力を低
減することができる。
【0029】また、配線回路層2は、絶縁基板1の材質
によって、タングステン、モリブデン、銅、銀、Alの
群から選ばれる少なくとも1種を選択して用いることが
できる。
【0030】
【実施例】エポキシ樹脂(ノボラック型エポキシ樹脂)
と、平均粒径が5μmのゴム粒子と、平均粒径が5μm
のSiO2粉末を準備し、これらを表1に示す組成物に
て混合した液状接着剤を5×4×40mmの容器に入
れ、150℃のオーブンにて、2時間加熱することで完
全に硬化させた。その後、この硬化体に対して、超音波
パルス法によって−40℃〜50℃のヤング率を測定
し、結果を表1に示す。
【0031】また、パッケージの絶縁基板材料として、
BTレジン(ビスマレイミドトリアジン)からなり、4
0〜125℃における熱膨張係数が14.1×10-6
℃の有機系絶縁材料からなる有機樹脂基板に、周知のプ
リント基板技術によって、有機樹脂基板の表面および内
部に、銅箔からなる半導体素子と接続される接続パッ
ド、配線回路層、接続端子用パッドを有し、またスルー
ホールに銅ペーストを充填して形成したスルーホール導
体を具備するパッケージ基板Xを作製した。
【0032】また、BaO系ガラス50体積%とクオー
ツ50体積%からなる組成物を成形し、950℃で焼成
して作製したガラスセラミック焼結体を絶縁基板とし、
その表面および内部に、ガラスセラミック焼結体と同時
焼成によって銅メタライズからなる半導体素子と接続さ
れる接続パッド、接続端子用パッド、スルーホール導
体、配線回路層を有するパッケージ基板Yを作製した。
【0033】なお、パッケージ基板X、Yは、一辺のサ
イズが25mm、35mm、45mmの正方形状の3種
類のパッケージ基板を作製した。
【0034】また、パッケージ基板の接続パッドには、
Sn63重量%−Pb37重量%の半田からなるボール
状の接続端子を半田によって取着した。
【0035】また、上記のパッケージ基板X、Yの表面
に表1に示した種々の接着剤を塗布した後、Cu(40
〜50℃熱膨張係数17×10-6/℃)からなる厚さ
0.5mmのの放熱板を載置し、150℃、2時間の条
件で接着剤を硬化接着させた。放熱板は絶縁基板のサイ
ズにあわせて3種類用意した。
【0036】一方、Siからなる一辺が13mm、18
mm、23mmの正方形状の3種類の半導体素子を準備
し、前記放熱板上にエポキシ樹脂からなる熱硬化性のダ
イ付剤にて150℃、1時間の条件のもとで接着固定さ
せた。
【0037】その後、半導体素子の接続パッドと絶縁基
板表面の接続パッドとを金によるワイヤボンディングに
よって電気的に接続し、さらにこの半導体素子とワイヤ
ボンディング部をエポキシ樹脂からなる封止剤を注入し
て150℃、3時間にて加熱硬化させて封止した。
【0038】上記のようにして半導体素子を収納したパ
ッケージをガラスエポキシ基板(40〜125℃熱膨張
係数15×10-6/℃)からなり表面に銅箔からなる配
線導体が形成されたプリント基板上に接続端子が接続さ
れるように位置合わせして低融点半田を用いて窒素雰囲
気中で220℃、3分間熱処理して実装した。 (熱サイクル試験)このようにしてパッケージをプリン
ト基板に実装したものを大気雰囲気にて−40℃と12
5℃の各温度に制御した恒温槽に試験サンプルを30分
/30分の保持を1サイクルとして最高1000サイク
ル繰り返した。
【0039】そして、100サイクル毎にパッケージと
外部回路基板の配線導体との電気抵抗の測定、および外
観観察による絶縁基板や接着剤へのクラックの発生の確
認、超音波探傷装置によるダイ付剤等の剥離(放熱板の
接着剤ではないの??)の確認を行うとともに、抵抗変
化が表われるまでのサイクル数をカウントした。結果を
表2に示す。
【0040】
【表1】
【0041】
【表2】
【0042】表2より明らかなように、本発明である接
着剤のヤング率が0.01GPa〜10GPaである試
料No.2、6〜10、15〜19、23、27〜3
1、36〜40では接続端子の破壊による電気抵抗の変
化、絶縁基板や接着剤のクラックの発生、ダイ付剤の剥
離などの不具合は熱サイクル1000回まで発生せず、
極めて安定で良好な電気的接続状態を維持できた。
【0043】これに対して、ヤング率が上記の範囲より
も低い試料No.1、4、5、13、14、22、2
5、26、34、35では、放熱板の熱膨張が抑制され
ないために半導体素子との熱膨張差による応力によって
半導体素子のダイ付剤が剥離を来した。逆にヤング率が
上記範囲よりも高い試料No.3、11、12、20、
21、24、32、33、41、42では接続端子の破
壊が生じ、特に基板サイズが大きくなると、セラミック
基板では試料No.41、42のように絶縁基板にクラ
ックが発生し、実装後の信頼性にかけることがわかっ
た。
【0044】
【発明の効果】以上詳述したように、本発明によれば、
放熱板を絶縁基板に接着固定するために用いる接着剤の
ヤング率を0.01GPa〜10GPaにすることで、
放熱板と絶縁基板の熱膨張係数差で発生する応力を低減
し、長期にわたり正確かつ強固に電気的接続させること
が可能となり、その結果、パッケージおよびパッケージ
を外部回路基板に実装した場合においても安定した信頼
性の高い接続状態を維持することができる。
【図面の簡単な説明】
【図1】本発明における半導体素子収納用パッケージ
と、その外部回路基板への実装構造を説明するための概
略断面図である。
【符号の説明】
1・・・絶縁基板 2・・・配線回路層 3・・・接続パッド 4・・・接続端子 5・・・放熱板 6・・・接着剤 7・・・半導体素子 8・・・ダイ付剤 9・・・金属線 10・・封止樹脂 11・・接続パッド A・・・半導体素子収納用パッケージ B・・・外部回路基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板と、該絶縁基板の表面あるいは内
    部に配設された配線回路層と、前記絶縁基板と接着され
    且つその表面に半導体素子が接着固定される放熱板と、
    外部回路と接続するための接続端子とを具備してなる半
    導体素子収納用パッケージにおいて、前記放熱板と前記
    絶縁基板とが、−40℃〜50℃の温度範囲でのヤング
    率が0.01GPa〜10GPaの接着剤によって固着
    されていることを特徴とする半導体素子収納用パッケー
    ジ。
  2. 【請求項2】前記放熱板表面に接着固定される前記半導
    体素子と、前記配線回路層とが金属線によって電気的に
    接続され、且つ該半導体素子および該金属線による接続
    部が熱硬化性樹脂からなる封止剤により封止されること
    を特徴とする請求項1記載の半導体素子収納用パッケー
    ジ。
  3. 【請求項3】前記接着剤が、熱硬化性樹脂とフィラー粉
    末との複合体からなることを特徴とする請求項1記載の
    半導体素子収納用パッケージ。
  4. 【請求項4】前記絶縁基板を平面的にみた一辺が30m
    m以上であることを特徴とする請求項1記載の半導体素
    子収納用パッケージ。
  5. 【請求項5】絶縁基板と、該絶縁基板の表面あるいは内
    部に配設された配線回路層と、前記絶縁基板と接着され
    且つその表面に半導体素子が接着固定された放熱板と、
    外部回路と接続するための接続端子とを具備してなる半
    導体素子収納用パッケージを、少なくとも有機樹脂を含
    む有機基板の表面に配線導体が被着形成された外部回路
    基板上に載置し、前記パッケージの接続端子と前記外部
    回路基板の配線導体とをロウ付けして実装してなる半導
    体素子収納用パッケージの実装構造において、前記パッ
    ケージにおける放熱板と前記絶縁基板とが、−40℃〜
    50℃の温度範囲でのヤング率が0.01GPa〜10
    GPaの接着剤によって固着されていることを特徴とす
    る半導体素子収納用パッケージの実装構造。
  6. 【請求項6】前記パッケージにおいて、前記放熱板表面
    に接着固定される前記半導体素子と前記配線回路層とが
    金属線によって電気的に接続され、且つ該半導体素子お
    よび該金属線による接続部が熱硬化性樹脂からなる封止
    剤により封止されていることを特徴とする請求項5記載
    の半導体素子収納用パッケージの実装構造。
  7. 【請求項7】前記接着剤が、熱硬化性樹脂とフィラー粉
    末との複合体からなることを特徴とする請求項5記載の
    半導体素子収納用パッケージの実装構造。
  8. 【請求項8】前記絶縁基板を平面的にみた一辺が30m
    m以上であることを特徴とする請求項5記載の半導体素
    子収納用パッケージの実装構造。
JP2000054001A 2000-02-29 2000-02-29 半導体素子収納用パッケージおよびその実装構造 Pending JP2001244392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000054001A JP2001244392A (ja) 2000-02-29 2000-02-29 半導体素子収納用パッケージおよびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000054001A JP2001244392A (ja) 2000-02-29 2000-02-29 半導体素子収納用パッケージおよびその実装構造

Publications (1)

Publication Number Publication Date
JP2001244392A true JP2001244392A (ja) 2001-09-07

Family

ID=18575313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000054001A Pending JP2001244392A (ja) 2000-02-29 2000-02-29 半導体素子収納用パッケージおよびその実装構造

Country Status (1)

Country Link
JP (1) JP2001244392A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005245877A (ja) * 2004-03-05 2005-09-15 Pentax Corp リードピン接合体の製造方法、リードピン接合体および内視鏡
JP2010073789A (ja) * 2008-09-17 2010-04-02 Nitto Denko Corp 熱伝導部材、マイクロプロセッサおよび電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005245877A (ja) * 2004-03-05 2005-09-15 Pentax Corp リードピン接合体の製造方法、リードピン接合体および内視鏡
JP2010073789A (ja) * 2008-09-17 2010-04-02 Nitto Denko Corp 熱伝導部材、マイクロプロセッサおよび電子機器

Similar Documents

Publication Publication Date Title
US6261868B1 (en) Semiconductor component and method for manufacturing the semiconductor component
JPH0878574A (ja) 半導体装置及びその製造方法
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
US7176563B2 (en) Electronically grounded heat spreader
JPH10107190A (ja) 半導体パッケージ
JP2002231850A (ja) 半導体素子収納用配線基板
JP2958380B2 (ja) 半導体装置
JPH06132425A (ja) 半導体装置
JP2001244392A (ja) 半導体素子収納用パッケージおよびその実装構造
JP2002076183A (ja) 半導体素子収納用パッケージ
JP2001102475A (ja) 半導体素子用パッケージおよびその実装構造
JP2002184942A (ja) 実装基板
US6225700B1 (en) Package for a semiconductor element having depressions containing solder terminals
JP2000252392A (ja) 半導体素子搭載配線基板およびその実装構造
JPH11238838A (ja) 混成集積回路装置
JP3426827B2 (ja) 半導体装置
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JPH0773110B2 (ja) 半導体集積回路装置
JP4071893B2 (ja) 配線基板およびその実装構造
JP2002076184A (ja) 半導体素子収納用パッケージ
JPH06188334A (ja) 半導体装置
JPH0878616A (ja) マルチチップ・モジュール
JP2000311916A (ja) 混成集積回路装置
JP2003188295A (ja) 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板
WO2022124895A2 (en) Integrated circuit comprising improved die attachment layer