JP2001035963A - 半導体素子搭載用の配線基板およびその実装構造 - Google Patents
半導体素子搭載用の配線基板およびその実装構造Info
- Publication number
- JP2001035963A JP2001035963A JP20818599A JP20818599A JP2001035963A JP 2001035963 A JP2001035963 A JP 2001035963A JP 20818599 A JP20818599 A JP 20818599A JP 20818599 A JP20818599 A JP 20818599A JP 2001035963 A JP2001035963 A JP 2001035963A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- terminal electrode
- circuit board
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】半導体パッケージ用の配線基板を他の回路基板
上に接続端子を介して実装する場合に、長期にわたり正
確かつ強固に接続させる。 【解決手段】一主面に半導体素子５を搭載し、他方主面
に他の回路基板Ｂの表面に実装するための接続用の端子
電極３ａを設けた半導体素子搭載用の配線基板１であっ
て、端子電極３ａは、配線基板１の中心Ｏ１側が浅くな
るように構成した凹部１１内の底面１１ａに形成され
た。
上に接続端子を介して実装する場合に、長期にわたり正
確かつ強固に接続させる。 【解決手段】一主面に半導体素子５を搭載し、他方主面
に他の回路基板Ｂの表面に実装するための接続用の端子
電極３ａを設けた半導体素子搭載用の配線基板１であっ
て、端子電極３ａは、配線基板１の中心Ｏ１側が浅くな
るように構成した凹部１１内の底面１１ａに形成され
た。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミックス，ガ
ラスセラミックスあるいは合成（有機）樹脂等から成る
マザーボード等の回路基板の表面に、接続用端子電極等
を具備する半導体素子収納用パッケージ等の配線基板を
ロウ付けした、半導体素子搭載用の配線基板およびその
実装構造に関する。
ラスセラミックスあるいは合成（有機）樹脂等から成る
マザーボード等の回路基板の表面に、接続用端子電極等
を具備する半導体素子収納用パッケージ等の配線基板を
ロウ付けした、半導体素子搭載用の配線基板およびその
実装構造に関する。
【０００２】
【従来の技術】従来、セラミックス配線基板は、絶縁基
板の表面および／または内部にメタライズ配線層が配設
された構造からなる。その代表例として、半導体素子、
特にＬＳＩ（大規模集積回路素子）等の半導体集積回路
素子を収容するための半導体素子収納用パッケージ（以
下、半導体パッケージという）があり、一般に半導体パ
ッケージは、アルミナセラミックスから成る絶縁基板の
表面に半導体素子を収容するための凹部が形成され、ま
たその絶縁基板の表面および内部には、タングステン
（Ｗ），モリブデン（Ｍｏ）等の高融点金属から成る複
数のメタライズ配線層が配設され、凹部内に収納される
半導体素子と電気的に接続される。また、絶縁基板の下
面または側面には、外部の回路基板と電気的に接続する
ための接続用端子電極（以下、端子電極と略す）が備え
られ、この端子電極はメタライズ配線層と電気的に接続
される。
板の表面および／または内部にメタライズ配線層が配設
された構造からなる。その代表例として、半導体素子、
特にＬＳＩ（大規模集積回路素子）等の半導体集積回路
素子を収容するための半導体素子収納用パッケージ（以
下、半導体パッケージという）があり、一般に半導体パ
ッケージは、アルミナセラミックスから成る絶縁基板の
表面に半導体素子を収容するための凹部が形成され、ま
たその絶縁基板の表面および内部には、タングステン
（Ｗ），モリブデン（Ｍｏ）等の高融点金属から成る複
数のメタライズ配線層が配設され、凹部内に収納される
半導体素子と電気的に接続される。また、絶縁基板の下
面または側面には、外部の回路基板と電気的に接続する
ための接続用端子電極（以下、端子電極と略す）が備え
られ、この端子電極はメタライズ配線層と電気的に接続
される。
【０００３】そして、かかる半導体パッケージは、絶縁
基板下面または側面に設けられた端子電極と外部の回路
基板表面に形成された配線導体とを、半田等によりロウ
付けして電気的に接続することにより実装される。
基板下面または側面に設けられた端子電極と外部の回路
基板表面に形成された配線導体とを、半田等によりロウ
付けして電気的に接続することにより実装される。
【０００４】一般に、半導体素子の集積度が高まるほ
ど、それに形成される電極数も増大するが、これに伴
い、これを収納する半導体パッケージにおいて、外部の
回路基板と接続される端子電極数も増大する。ところ
が、端子電極数を増大させると半導体パッケージの大型
化を招くため、半導体パッケージの小型化への要求と相
まって、半導体パッケージの端子電極の形成密度を高く
する必要がある。
ど、それに形成される電極数も増大するが、これに伴
い、これを収納する半導体パッケージにおいて、外部の
回路基板と接続される端子電極数も増大する。ところ
が、端子電極数を増大させると半導体パッケージの大型
化を招くため、半導体パッケージの小型化への要求と相
まって、半導体パッケージの端子電極の形成密度を高く
する必要がある。
【０００５】そして、これまでの半導体パッケージにお
ける端子電極の構造としては、パッケージの下面にコバ
ール（Ｆｅ−Ｎｉ−Ｃｏ合金）などの金属ピンを接続し
たピングリッドアレイ（ＰＧＡ）が一般的であり製品化
されているが、最近、パッケージの４つの側面に導出さ
れたメタライズ配線層にガルウイング状（Ｌ字状）の金
属ピンが接続されたタイプのクワッドフラットパッケー
ジ（ＱＦＰ）、パッケージの４つの側面に電極パッドを
備え、リードピンがないリードレスチップキャリア（Ｌ
ＣＣ）、Ｓｉチップをフリップチツプ実装したチップサ
イズパッケージ（ＣＳＰ）、さらに絶縁基板の下面に半
田からなる球状端子を多数配置したボールグリッドアレ
イ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高
密度化が可能である。
ける端子電極の構造としては、パッケージの下面にコバ
ール（Ｆｅ−Ｎｉ−Ｃｏ合金）などの金属ピンを接続し
たピングリッドアレイ（ＰＧＡ）が一般的であり製品化
されているが、最近、パッケージの４つの側面に導出さ
れたメタライズ配線層にガルウイング状（Ｌ字状）の金
属ピンが接続されたタイプのクワッドフラットパッケー
ジ（ＱＦＰ）、パッケージの４つの側面に電極パッドを
備え、リードピンがないリードレスチップキャリア（Ｌ
ＣＣ）、Ｓｉチップをフリップチツプ実装したチップサ
イズパッケージ（ＣＳＰ）、さらに絶縁基板の下面に半
田からなる球状端子を多数配置したボールグリッドアレ
イ（ＢＧＡ）等があり、これらの中でもＢＧＡが最も高
密度化が可能である。
【０００６】このボールグリッドアレイ（ＢＧＡ）の端
子電極は、その端子電極に半田などのロウ材からなる球
状端子をロウ付けすることにより構成される。この球状
端子を外部の回路基板の配線導体上に載置当接させ、し
かる後、前記端子電極を約２００〜２５０℃で加熱溶融
し、球状端子を配線導体に接合させることによって回路
基板上に実装することが行われている。このような実装
構造により、半導体パッケージの内部に収容されている
半導体素子は、その各電極がメタライズ配線層および端
子電極を介して外部の回路基板に電気的に接続される。
子電極は、その端子電極に半田などのロウ材からなる球
状端子をロウ付けすることにより構成される。この球状
端子を外部の回路基板の配線導体上に載置当接させ、し
かる後、前記端子電極を約２００〜２５０℃で加熱溶融
し、球状端子を配線導体に接合させることによって回路
基板上に実装することが行われている。このような実装
構造により、半導体パッケージの内部に収容されている
半導体素子は、その各電極がメタライズ配線層および端
子電極を介して外部の回路基板に電気的に接続される。
【０００７】また、近年、半導体パッケージにおける絶
縁基板として、絶縁基板材料の低誘電率化および低温焼
成化により高電気伝導性の銅配線が可能なことから、ガ
ラスセラミックス焼結体を用いた構成も提案されてい
る。
縁基板として、絶縁基板材料の低誘電率化および低温焼
成化により高電気伝導性の銅配線が可能なことから、ガ
ラスセラミックス焼結体を用いた構成も提案されてい
る。
【０００８】
【発明が解決しようとする課題】上記半導体パッケージ
における絶縁基板として、従来より使用されているアル
ミナ（Ａｌ2 Ｏ3 ），ムライト（３Ａｌ2 Ｏ3 ・２Ｓｉ
Ｏ2 ）などのセラミックスは、２００ＭＰａ（メガパス
カル）以上の高強度を有し、しかもメタライズ配線層な
どとの多層化技術として信頼牲の高い点で多用されてい
る。このような絶縁基板が、ガラス−エポキシ樹脂複合
材料、ガラス−ポリイミド樹脂複合材料などの有機樹脂
を含むプリント基板等の外部の回路基板に表面実装され
る場合、半導体素子の作動時に発する熱が、絶縁基板と
回路基板の両方に繰り返し伝熱されると、前記回路基板
と絶縁基板との熱膨張係数差が１０×１０-6／℃以上と
大きいために、それらの接続部分に応力が発生するとい
う問題がある。
における絶縁基板として、従来より使用されているアル
ミナ（Ａｌ2 Ｏ3 ），ムライト（３Ａｌ2 Ｏ3 ・２Ｓｉ
Ｏ2 ）などのセラミックスは、２００ＭＰａ（メガパス
カル）以上の高強度を有し、しかもメタライズ配線層な
どとの多層化技術として信頼牲の高い点で多用されてい
る。このような絶縁基板が、ガラス−エポキシ樹脂複合
材料、ガラス−ポリイミド樹脂複合材料などの有機樹脂
を含むプリント基板等の外部の回路基板に表面実装され
る場合、半導体素子の作動時に発する熱が、絶縁基板と
回路基板の両方に繰り返し伝熱されると、前記回路基板
と絶縁基板との熱膨張係数差が１０×１０-6／℃以上と
大きいために、それらの接続部分に応力が発生するとい
う問題がある。
【０００９】また、半導体パッケージの外辺サイズが２
５×２５ｍｍ未満と比較的小さい場合には発生する応力
も小さいが、外辺サイズが２５×２５ｍｍ以上となるよ
うな大型の半導体パッケージでは発生する応力も増大す
る傾向にあり、半導体素子の作動／停止によりこれが半
導体パッケージの回路基板の実装部に繰り返し付加され
ると、半導体パッケージの端子電極の外周部、及び回路
基板の配線導体と端子電極との接合界面に応力が集中
し、半導体パッケージの端子電極が絶縁基板から剥離し
たり、端子電極が回路基板の配線導体から剥離するとい
った事態が生じていた。その結果、半導体パッケージの
端子電極を回路基板の配線導体に、長期にわたり安定に
電気的接続させることができないという致命的な問題点
を有していた。
５×２５ｍｍ未満と比較的小さい場合には発生する応力
も小さいが、外辺サイズが２５×２５ｍｍ以上となるよ
うな大型の半導体パッケージでは発生する応力も増大す
る傾向にあり、半導体素子の作動／停止によりこれが半
導体パッケージの回路基板の実装部に繰り返し付加され
ると、半導体パッケージの端子電極の外周部、及び回路
基板の配線導体と端子電極との接合界面に応力が集中
し、半導体パッケージの端子電極が絶縁基板から剥離し
たり、端子電極が回路基板の配線導体から剥離するとい
った事態が生じていた。その結果、半導体パッケージの
端子電極を回路基板の配線導体に、長期にわたり安定に
電気的接続させることができないという致命的な問題点
を有していた。
【００１０】この端子電極への応力は、半導体パッケー
ジのプリント基板への実装時、または実装後の半導体素
子の繰り返し作動時において、半導体パッケージとプリ
ント基板の熱膨張係数差により発生する。また、この応
力は端子電極の降温時、つまり高温から低温に変化する
時が最も大きく、従って端子電極の外側部分を起点にク
ラックなどの欠陥が生じる。そのため、この応力を低く
するには、端子電極の高さを高くすることにより、端子
電極全体の歪みを抑えることが従来より有効であると報
告されている。しかし、そのためには、有害な鉛量を増
やしたり、高価なＡｇを添加した高融点の半田ボールを
使用するか、図５，図６に示すように、半導体パッケー
ジに凹部を形成し、その凹部に金属バンプをロウ材で接
合させた接続端子を用いる必要があった（従来例１：特
開平８−１０７２６１号公報参照）。
ジのプリント基板への実装時、または実装後の半導体素
子の繰り返し作動時において、半導体パッケージとプリ
ント基板の熱膨張係数差により発生する。また、この応
力は端子電極の降温時、つまり高温から低温に変化する
時が最も大きく、従って端子電極の外側部分を起点にク
ラックなどの欠陥が生じる。そのため、この応力を低く
するには、端子電極の高さを高くすることにより、端子
電極全体の歪みを抑えることが従来より有効であると報
告されている。しかし、そのためには、有害な鉛量を増
やしたり、高価なＡｇを添加した高融点の半田ボールを
使用するか、図５，図６に示すように、半導体パッケー
ジに凹部を形成し、その凹部に金属バンプをロウ材で接
合させた接続端子を用いる必要があった（従来例１：特
開平８−１０７２６１号公報参照）。
【００１１】尚、図５，図６において、２０は半導体装
置２２等を収容したセラミックスパッケージ、２１はセ
ラミックスパッケージ２０の本体部分である基板、２３
は半導体装置２２とセラミックスパッケージ２０表面に
形成された配線パターンとの接続を行うボンディングワ
イヤ、２４はセラミックスパッケージ２０を実装するセ
ラミックスボード、２５は相互接続構造、３０は金属バ
ンプ、３１はＣｕボール、３２は半田層、３３は電極端
子である。
置２２等を収容したセラミックスパッケージ、２１はセ
ラミックスパッケージ２０の本体部分である基板、２３
は半導体装置２２とセラミックスパッケージ２０表面に
形成された配線パターンとの接続を行うボンディングワ
イヤ、２４はセラミックスパッケージ２０を実装するセ
ラミックスボード、２５は相互接続構造、３０は金属バ
ンプ、３１はＣｕボール、３２は半田層、３３は電極端
子である。
【００１２】しかし、従来例１のように凹部に端子を形
成した場合、実装時に半田中に含まれた水分や空気が端
子の外に排出されず、ボイドとして端子電極中に残り、
クラックの起点やクラックの進展を助長させる等の問題
が起こっていた。
成した場合、実装時に半田中に含まれた水分や空気が端
子の外に排出されず、ボイドとして端子電極中に残り、
クラックの起点やクラックの進展を助長させる等の問題
が起こっていた。
【００１３】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、半導体パッケージ用の配
線基板を、有機樹脂等を主体とする外部の回路基板にロ
ウ付けによって表面実装する際に、安全かつ安価な方法
で、強固および長期にわたり安定した接続状態を維持で
きる、高信頼性の配線基板およびその実装構造を提供す
ることである。
れたものであり、その目的は、半導体パッケージ用の配
線基板を、有機樹脂等を主体とする外部の回路基板にロ
ウ付けによって表面実装する際に、安全かつ安価な方法
で、強固および長期にわたり安定した接続状態を維持で
きる、高信頼性の配線基板およびその実装構造を提供す
ることである。
【００１４】
【課題を解決するための手段】本発明の半導体素子搭載
用の配線基板は、一主面に半導体素子を搭載し、他方主
面に他の回路基板表面に実装するための接続用の端子電
極を設けた半導体素子搭載用の配線基板であって、前記
端子電極は、前記配線基板の中心側が浅くなるように構
成した凹部内の底面に形成されていることを特徴とす
る。
用の配線基板は、一主面に半導体素子を搭載し、他方主
面に他の回路基板表面に実装するための接続用の端子電
極を設けた半導体素子搭載用の配線基板であって、前記
端子電極は、前記配線基板の中心側が浅くなるように構
成した凹部内の底面に形成されていることを特徴とす
る。
【００１５】本発明は、上記構成により、例えばセラミ
ックス等の熱膨張係数の小さい材料から成る配線基板
を、有機樹脂を主成分とし熱膨張係数が大きいプリント
基板等の回路基板上に接続端子を介して実装した場合
に、両者の熱膨張係数差によって接続端子に発生する応
力を低減し、配線基板と外部の回路基板とを長期にわた
り正確かつ強固に接続させるという作用効果を有する。
ックス等の熱膨張係数の小さい材料から成る配線基板
を、有機樹脂を主成分とし熱膨張係数が大きいプリント
基板等の回路基板上に接続端子を介して実装した場合
に、両者の熱膨張係数差によって接続端子に発生する応
力を低減し、配線基板と外部の回路基板とを長期にわた
り正確かつ強固に接続させるという作用効果を有する。
【００１６】本発明において、好ましくは、前記凹部内
の底面と配線基板の他方主面とのなす角が３°〜４５°
であることを特徴とする。この構成により、接続端子に
発生する応力を均一化することができる。
の底面と配線基板の他方主面とのなす角が３°〜４５°
であることを特徴とする。この構成により、接続端子に
発生する応力を均一化することができる。
【００１７】また好ましくは、前記配線基板がセラミッ
クスからなり、配線基板の熱膨張係数が他の回路基板の
熱膨張係数よりも小さいことを特徴とする。セラミック
スは応力、特に引っ張り応力に対して弱く、また応力集
中により脆くなり易いという特性があることから、本発
明の上記効果が顕著である。
クスからなり、配線基板の熱膨張係数が他の回路基板の
熱膨張係数よりも小さいことを特徴とする。セラミック
スは応力、特に引っ張り応力に対して弱く、また応力集
中により脆くなり易いという特性があることから、本発
明の上記効果が顕著である。
【００１８】また、本発明の半導体素子搭載用の配線基
板の実装構造は、上記配線基板の端子電極と他の回路基
板の配線導体とを、突起状の接続端子を介して接合した
ことを特徴とする。
板の実装構造は、上記配線基板の端子電極と他の回路基
板の配線導体とを、突起状の接続端子を介して接合した
ことを特徴とする。
【００１９】本発明は、このような構成により、接続端
子に発生する応力が低減され、長期にわたり強固に接続
された信頼性の高い実装構造が得られる。
子に発生する応力が低減され、長期にわたり強固に接続
された信頼性の高い実装構造が得られる。
【００２０】
【発明の実施の形態】本発明の半導体素子搭載用の配線
基板について以下に詳細に説明する。図１〜図４は本発
明の一実施形態を示す図であり、本発明の配線基板は、
例えばセラミックスから成る絶縁基板の表面および／ま
たは内部にメタライズ配線層が形成された、所謂セラミ
ックス配線基板を基本構造とする。図１は、本発明の配
線基板の一実施形態として、ＢＧＡ型半導体パッケージ
とその実装構造を示すものであり、ＡはＢＧＡ型半導体
パッケージ、Ｂはマザーボード等の他の回路基板であ
る。尚、図１は図２のＢＧＡ型半導体パッケージのＣ−
Ｃ線における断面で見たときの断面図であり、図１の両
端の端子電極４が図２のＢＧＡ型半導体パッケージの対
角線における最外部端子電極４に相当する。
基板について以下に詳細に説明する。図１〜図４は本発
明の一実施形態を示す図であり、本発明の配線基板は、
例えばセラミックスから成る絶縁基板の表面および／ま
たは内部にメタライズ配線層が形成された、所謂セラミ
ックス配線基板を基本構造とする。図１は、本発明の配
線基板の一実施形態として、ＢＧＡ型半導体パッケージ
とその実装構造を示すものであり、ＡはＢＧＡ型半導体
パッケージ、Ｂはマザーボード等の他の回路基板であ
る。尚、図１は図２のＢＧＡ型半導体パッケージのＣ−
Ｃ線における断面で見たときの断面図であり、図１の両
端の端子電極４が図２のＢＧＡ型半導体パッケージの対
角線における最外部端子電極４に相当する。
【００２１】図１において、ＢＧＡ型半導体パッケージ
Ａは、アルミナ（Ａｌ2 Ｏ3 ），ムライト（３Ａｌ2 Ｏ
3 ・２ＳｉＯ2 ），窒化アルミニウム（ＡｌＮ），窒化
珪素（Ｓｉ3 Ｎ4 ）等のセラミックス、バリウム珪酸ガ
ラス，リチウム珪酸ガラス，ホウ珪酸ガラス等のガラス
成分、およびシリカ，フォルステライト（２ＭｇＯ・Ｓ
ｉＯ2 ），クリストバライト，アルミナ等のフィラーか
ら成るガラスセラミックスなどの絶縁性材料から成り本
体部分である配線基板１と、配線基板１の一主面の中央
部の凹部１ａ内に設置された半導体素子５上を覆う蓋体
２と、配線基板１の表面および／または内部に形成され
たメタライズ配線層３と、回路基板Ｂ上の配線導体８と
接続するための接続端子４、およびＢＧＡ型半導体パッ
ケージＡの内部に収容されるＬＳＩ等の半導体素子５に
より構成される。これにより、配線基板１および蓋体２
は、半導体素子５を内部に気密に収容するための容器６
を構成する。
Ａは、アルミナ（Ａｌ2 Ｏ3 ），ムライト（３Ａｌ2 Ｏ
3 ・２ＳｉＯ2 ），窒化アルミニウム（ＡｌＮ），窒化
珪素（Ｓｉ3 Ｎ4 ）等のセラミックス、バリウム珪酸ガ
ラス，リチウム珪酸ガラス，ホウ珪酸ガラス等のガラス
成分、およびシリカ，フォルステライト（２ＭｇＯ・Ｓ
ｉＯ2 ），クリストバライト，アルミナ等のフィラーか
ら成るガラスセラミックスなどの絶縁性材料から成り本
体部分である配線基板１と、配線基板１の一主面の中央
部の凹部１ａ内に設置された半導体素子５上を覆う蓋体
２と、配線基板１の表面および／または内部に形成され
たメタライズ配線層３と、回路基板Ｂ上の配線導体８と
接続するための接続端子４、およびＢＧＡ型半導体パッ
ケージＡの内部に収容されるＬＳＩ等の半導体素子５に
より構成される。これにより、配線基板１および蓋体２
は、半導体素子５を内部に気密に収容するための容器６
を構成する。
【００２２】そして、配線基板１の表面および内部には
メタライズ配線層３が被着形成されており、さらに配線
基板１の他方主面（下面）には、端子電極３ａに接続端
子４が予め接合されている。このＢＧＡ型半導体パッケ
ージＡにおいては、端子電極３ａは配線基板１の下面に
形成された多数の凹部１１内の底面１１ａに形成され、
Ｓｎ−Ｐｂ合金等から成る半田などの金属ロウ材からな
る突起状の接続端子４を端子電極３ａに接合させた構成
である。
メタライズ配線層３が被着形成されており、さらに配線
基板１の他方主面（下面）には、端子電極３ａに接続端
子４が予め接合されている。このＢＧＡ型半導体パッケ
ージＡにおいては、端子電極３ａは配線基板１の下面に
形成された多数の凹部１１内の底面１１ａに形成され、
Ｓｎ−Ｐｂ合金等から成る半田などの金属ロウ材からな
る突起状の接続端子４を端子電極３ａに接合させた構成
である。
【００２３】一方、回路基板Ｂは所謂プリント基板等か
らなり、ガラス−エポキシ樹脂複合材料，ガラス−ポリ
イミド樹脂複合材料等の有機樹脂を含む材料から成る絶
縁基板７の表面に、Ｃｕ，Ａｕ，Ａｌ，Ｎｉ，Ｐｂ−Ｓ
ｎ等の金属からなる配線導体８が被着形成されたもので
ある。
らなり、ガラス−エポキシ樹脂複合材料，ガラス−ポリ
イミド樹脂複合材料等の有機樹脂を含む材料から成る絶
縁基板７の表面に、Ｃｕ，Ａｕ，Ａｌ，Ｎｉ，Ｐｂ−Ｓ
ｎ等の金属からなる配線導体８が被着形成されたもので
ある。
【００２４】上記ＢＧＡ型半導体パッケージＡを回路基
板Ｂに実装するには、ＢＧＡ型半導体パッケージＡの配
線基板１下面の接続端子４を、回路基板Ｂの配線導体８
上に載置当接させ、しかる後２００〜２５０℃の温度に
加熱することにより、半田等の金属ロウ材からなる接続
端子４が溶融し、接続端子４を配線導体８に接合させる
ことによって行う。
板Ｂに実装するには、ＢＧＡ型半導体パッケージＡの配
線基板１下面の接続端子４を、回路基板Ｂの配線導体８
上に載置当接させ、しかる後２００〜２５０℃の温度に
加熱することにより、半田等の金属ロウ材からなる接続
端子４が溶融し、接続端子４を配線導体８に接合させる
ことによって行う。
【００２５】本発明において、図３に示すように、端子
電極３ａが形成される凹部１１は、配線基板１下面の中
心Ｏ１側（同図中矢印）が浅く、中心Ｏ１と反対側が深
くなるように構成される。配線基板１下面を平面視した
場合、中心Ｏ１から放射状に、各凹部１１は上記構成と
なる。即ち、中心Ｏ１からの放射線に沿って、各凹部１
１の中心Ｏ１側が浅く、中心Ｏ１と反対側が深くなる。
電極３ａが形成される凹部１１は、配線基板１下面の中
心Ｏ１側（同図中矢印）が浅く、中心Ｏ１と反対側が深
くなるように構成される。配線基板１下面を平面視した
場合、中心Ｏ１から放射状に、各凹部１１は上記構成と
なる。即ち、中心Ｏ１からの放射線に沿って、各凹部１
１の中心Ｏ１側が浅く、中心Ｏ１と反対側が深くなる。
【００２６】図３の凹部１１は、その中心Ｏ１側が配線
基板１下面に連続して形成されているが、図４に示すよ
うに、その中心Ｏ１側が段部を形成するように形成して
も良い。これにより、中心Ｏ１側も配線基板１下面より
深い位置にあり、その結果接続端子４全体の高さが高く
なり、発生する応力を緩和させる効果がより向上する。
凹部１１の平面形状（図３では垂直下方から見た形状）
は、円形，楕円形，四角形以上の多角形状等の対称的で
より円形に近い形状が良く、接続端子４を金属ロウ材に
より形成し易くなる。また、凹部１１の平面形状が円形
の場合、その直径は０．１〜０．９ｍｍが良く、０．１
ｍｍ未満では、応力緩和のために接続端子４の高さを高
くすることが困難となり、０．９ｍｍを超えると、接続
端子４同士が接触し易くなる。
基板１下面に連続して形成されているが、図４に示すよ
うに、その中心Ｏ１側が段部を形成するように形成して
も良い。これにより、中心Ｏ１側も配線基板１下面より
深い位置にあり、その結果接続端子４全体の高さが高く
なり、発生する応力を緩和させる効果がより向上する。
凹部１１の平面形状（図３では垂直下方から見た形状）
は、円形，楕円形，四角形以上の多角形状等の対称的で
より円形に近い形状が良く、接続端子４を金属ロウ材に
より形成し易くなる。また、凹部１１の平面形状が円形
の場合、その直径は０．１〜０．９ｍｍが良く、０．１
ｍｍ未満では、応力緩和のために接続端子４の高さを高
くすることが困難となり、０．９ｍｍを超えると、接続
端子４同士が接触し易くなる。
【００２７】そして、ＢＧＡ型半導体パッケージＡの回
路基板Ｂへの実装時、または実装後の半導体素子５の繰
り返し作動時において、ＢＧＡ型半導体パッケージＡと
回路基板Ｂとの熱膨張係数差により、接続端子４に応力
が発生する。この応力は接続端子４の温度が下降すると
きが最も大きく、従って接続端子４の外側部分を起点に
クラックなどの欠陥が生じる。この応力を低くするに
は、接続端子４の高さを高くすることにより、接続端子
４全体の歪みを抑えることが有効である。
路基板Ｂへの実装時、または実装後の半導体素子５の繰
り返し作動時において、ＢＧＡ型半導体パッケージＡと
回路基板Ｂとの熱膨張係数差により、接続端子４に応力
が発生する。この応力は接続端子４の温度が下降すると
きが最も大きく、従って接続端子４の外側部分を起点に
クラックなどの欠陥が生じる。この応力を低くするに
は、接続端子４の高さを高くすることにより、接続端子
４全体の歪みを抑えることが有効である。
【００２８】そのために、従来、有害な鉛量を増やした
り高価なＡｇを添加した高融点の半田ボールを使用する
か、半導体パッケージに凹部を形成し、その凹部に金属
バンプをロウ材で接合させた接続端子を用いる必要があ
ったが、本発明では上記構成とすることにより、配線基
板１下面の中心Ｏ１と反対側での接続端子４の高さを高
くすることができ、それにより接続端子４の前記反対側
（中心Ｏ１より外側部分Ｓ１）で発生する応力を低減で
きる。また、ＢＧＡ型半導体パッケージＡの回路基板Ｂ
への実装時に、半田中に吸収された水分、空気等が原因
で発生するボイドを、凹部１１の中心Ｏ１と反対側であ
って接続端子４が存在しない空間側に排出することがで
きるため、接続端子４の外側部分Ｓ１を起点にするクラ
ックの発生および進行を遅延させることができる。
り高価なＡｇを添加した高融点の半田ボールを使用する
か、半導体パッケージに凹部を形成し、その凹部に金属
バンプをロウ材で接合させた接続端子を用いる必要があ
ったが、本発明では上記構成とすることにより、配線基
板１下面の中心Ｏ１と反対側での接続端子４の高さを高
くすることができ、それにより接続端子４の前記反対側
（中心Ｏ１より外側部分Ｓ１）で発生する応力を低減で
きる。また、ＢＧＡ型半導体パッケージＡの回路基板Ｂ
への実装時に、半田中に吸収された水分、空気等が原因
で発生するボイドを、凹部１１の中心Ｏ１と反対側であ
って接続端子４が存在しない空間側に排出することがで
きるため、接続端子４の外側部分Ｓ１を起点にするクラ
ックの発生および進行を遅延させることができる。
【００２９】前記外側部分Ｓ１よりも内側部分Ｓ２にお
いて浅い凹部１１の底面１１ａ（図３では凹部１１の上
側の面）に端子電極３ａを形成するには、ＢＧＡ型半導
体パッケージＡのセラミックス焼結体用の成形体を作製
し、その表面にメタライズインクにより端子電極３ａ用
のコーティングを印刷塗布した後、円柱を斜めに切断し
た形状のピンをそのコーティングに押し付け凹部１１を
形成し、その後焼成することにより作製する。
いて浅い凹部１１の底面１１ａ（図３では凹部１１の上
側の面）に端子電極３ａを形成するには、ＢＧＡ型半導
体パッケージＡのセラミックス焼結体用の成形体を作製
し、その表面にメタライズインクにより端子電極３ａ用
のコーティングを印刷塗布した後、円柱を斜めに切断し
た形状のピンをそのコーティングに押し付け凹部１１を
形成し、その後焼成することにより作製する。
【００３０】本発明において、端子電極３ａの角度、つ
まり凹部１１の底面１１ａと配線基板１の下面とのなす
角度θは、３°〜４５°が好ましく、θが３°未満であ
ると、接続端子４の外側部分Ｓ１に発生する応力が内側
部分Ｓ２に発生する応力よりも大きくなり、接続端子４
の外側部分Ｓ１で発生する大きな応力を低減するという
本発明の効果が得られない。θが４５°を超えると、接
続端子４の断面積が小さくなり信頼性が低下する。より
好ましくは５°〜４０°、最適には７°〜３０°が望ま
しい。また、このような構成により、接続端子４の外側
部分Ｓ１の高さは内側部分Ｓ２よりも０．０１〜０．７
ｍｍ程度高くなる。尚、図３，図４において、１２は配
線基板１の下面の延長面である。
まり凹部１１の底面１１ａと配線基板１の下面とのなす
角度θは、３°〜４５°が好ましく、θが３°未満であ
ると、接続端子４の外側部分Ｓ１に発生する応力が内側
部分Ｓ２に発生する応力よりも大きくなり、接続端子４
の外側部分Ｓ１で発生する大きな応力を低減するという
本発明の効果が得られない。θが４５°を超えると、接
続端子４の断面積が小さくなり信頼性が低下する。より
好ましくは５°〜４０°、最適には７°〜３０°が望ま
しい。また、このような構成により、接続端子４の外側
部分Ｓ１の高さは内側部分Ｓ２よりも０．０１〜０．７
ｍｍ程度高くなる。尚、図３，図４において、１２は配
線基板１の下面の延長面である。
【００３１】本発明のＢＧＡ型半導体パッケージＡにお
ける凹部１１と端子電極３ａとの大きさについて、凹部
１１の底面１１ａの面積に対する端子電極３ａの接合面
の面積比は、０．７〜１．０であることが好まし。面積
比が０．７より小さい場合、端子電極３ａ間距離が長く
なり、配線基板１のサイズが大きくなってしまう。また
面積比が１．０より大きい場合、底面１１ａよりも端子
電極３ａの接合面の方が大きくなるため、接続端子４の
外側部分Ｓ１の高さが、配線基板１下面と回路基板Ｂ表
面との距離に相当することとなり、応力緩和のために接
続端子４高さを高くするという本発明の構成および効果
が得られなくなる。
ける凹部１１と端子電極３ａとの大きさについて、凹部
１１の底面１１ａの面積に対する端子電極３ａの接合面
の面積比は、０．７〜１．０であることが好まし。面積
比が０．７より小さい場合、端子電極３ａ間距離が長く
なり、配線基板１のサイズが大きくなってしまう。また
面積比が１．０より大きい場合、底面１１ａよりも端子
電極３ａの接合面の方が大きくなるため、接続端子４の
外側部分Ｓ１の高さが、配線基板１下面と回路基板Ｂ表
面との距離に相当することとなり、応力緩和のために接
続端子４高さを高くするという本発明の構成および効果
が得られなくなる。
【００３２】本発明において、配線基板１の熱膨張係数
と回路基板Ｂの熱膨張係数の差がある程度大きい場合に
本発明の構成は有効であり、配線基板１の熱膨張係数を
α１、回路基板Ｂの熱膨張係数をα２としたとき、｜α
１−α２｜≧１×１０-6（／℃）の場合に本発明を適用
するのが良い。｜α１−α２｜＜１×１０-6（／℃）で
は、本発明の上記効果がほとんどなくなる。また、この
とき、接続端子４間の距離は０．３ｍｍ以上とするのが
良く、０．３ｍｍ未満では接続端子４同士が接触し易く
なる。
と回路基板Ｂの熱膨張係数の差がある程度大きい場合に
本発明の構成は有効であり、配線基板１の熱膨張係数を
α１、回路基板Ｂの熱膨張係数をα２としたとき、｜α
１−α２｜≧１×１０-6（／℃）の場合に本発明を適用
するのが良い。｜α１−α２｜＜１×１０-6（／℃）で
は、本発明の上記効果がほとんどなくなる。また、この
とき、接続端子４間の距離は０．３ｍｍ以上とするのが
良く、０．３ｍｍ未満では接続端子４同士が接触し易く
なる。
【００３３】かくして、本発明は、ＢＧＡ型半導体パッ
ケージ用の配線基板をプリント基板等の回路基板上に接
続端子を介して実装した場合に、両者の熱膨張係数差に
よって接続端子に発生する応力を低減し、配線基板と回
路基板とを長期にわたり正確かつ強固に接続させるとい
う作用効果を有する。
ケージ用の配線基板をプリント基板等の回路基板上に接
続端子を介して実装した場合に、両者の熱膨張係数差に
よって接続端子に発生する応力を低減し、配線基板と回
路基板とを長期にわたり正確かつ強固に接続させるとい
う作用効果を有する。
【００３４】尚、本発明は上記実施形態に限定されず、
本発明の要旨を逸脱しない範囲内であれば種々の変更を
行っても何等差し支えない。
本発明の要旨を逸脱しない範囲内であれば種々の変更を
行っても何等差し支えない。
【００３５】
【実施例】本発明の実施例について以下に説明する。
【００３６】（実施例）図１の配線基板およびその実装
構造を以下のようにして構成した。まず、表１の試料Ａ
１のガラスセラミックス，Ａ２のセラミックス材料を用
いて、配線基板１用の３×４×４０ｍｍの形状の焼結体
を作製し、各焼結体について４０℃〜４００℃における
熱膨張係数およびヤング率を測定した。
構造を以下のようにして構成した。まず、表１の試料Ａ
１のガラスセラミックス，Ａ２のセラミックス材料を用
いて、配線基板１用の３×４×４０ｍｍの形状の焼結体
を作製し、各焼結体について４０℃〜４００℃における
熱膨張係数およびヤング率を測定した。
【００３７】
【表１】
【００３８】そして、下記工程〔１〕〜〔４〕により作
製し、ＢＧＡ型半導体パッケージＡ１を作製した。
製し、ＢＧＡ型半導体パッケージＡ１を作製した。
【００３９】〔１〕配線基板１用として、表１の試料Ａ
１のガラスセラミックス材料を用いてグリーンシートを
作製し、種々のサイズおよび形状のグリーンシートを複
数積層させて、凹部１ａ，メタライズ配線層３が形成さ
れるように構成した成形体を作製した。
１のガラスセラミックス材料を用いてグリーンシートを
作製し、種々のサイズおよび形状のグリーンシートを複
数積層させて、凹部１ａ，メタライズ配線層３が形成さ
れるように構成した成形体を作製した。
【００４０】〔２〕この成形体の表面および内部に、半
導体素子５と接続される接続パッドを含むメタライズ配
線層３，内部配線層，ビアホール導体，ボール状の接続
端子４を取り付けるための１２２５個の端子電極３ａを
形成するための銅ペーストを印刷塗布あるいは充填し
た。
導体素子５と接続される接続パッドを含むメタライズ配
線層３，内部配線層，ビアホール導体，ボール状の接続
端子４を取り付けるための１２２５個の端子電極３ａを
形成するための銅ペーストを印刷塗布あるいは充填し
た。
【００４１】〔３〕図２のように凹部１１の配置と同様
に、円柱を斜めに切断した形状の多数のピンを配列した
押圧板を、前記成形体の下面側に押し当てることによ
り、配線基板１の中心Ｏ１に遠い部分が中心Ｏ１に近い
部分より深く形成された凹部１１を形成した。
に、円柱を斜めに切断した形状の多数のピンを配列した
押圧板を、前記成形体の下面側に押し当てることによ
り、配線基板１の中心Ｏ１に遠い部分が中心Ｏ１に近い
部分より深く形成された凹部１１を形成した。
【００４２】〔４〕約９００℃の温度で同時焼成してＢ
ＧＡ型半導体パッケージＡ１用の配線基板を作製した。
ＧＡ型半導体パッケージＡ１用の配線基板を作製した。
【００４３】また、表１の試料Ａ２のアルミナセラミッ
クス、配線導体８等の各導体材料としてタングステンを
用い、上記工程〔１〕〜〔３〕と同様にし、１５５０℃
で同時焼成して、上記と全く同じ大きさのＢＧＡ型半導
体パッケージＡ２用の配線基板１を作製した。そして、
これらの配線基板１の下面の端子電極３ａに、Ｓｎを６
３重量％，Ｐｂを３７重量％含む直径が０．８ｍｍの接
続端子４用の共晶半田ボールを、Ｓｎを６３重量％，Ｐ
ｂを３７重量％含む共晶半田ペーストにより接合して、
ＢＧＡ型半導体パッケージＡ１，Ａ２を作製した。これ
らのＢＧＡ型半導体パッケージＡ１，Ａ２の寸法は、縦
４５ｍｍ×横４５ｍｍ×厚さ２．０ｍｍであった。さら
に、半導体素子５を収納したＢＧＡ型半導体パッケージ
Ａ１，Ａ２を、ガラス−エポキシ樹脂から成り、熱膨張
係数が１５×１０-6（／℃）の他のプリント基板から成
る回路基板Ｂ上に、約２５０℃に加熱して接続端子４を
介して各々接合させた。
クス、配線導体８等の各導体材料としてタングステンを
用い、上記工程〔１〕〜〔３〕と同様にし、１５５０℃
で同時焼成して、上記と全く同じ大きさのＢＧＡ型半導
体パッケージＡ２用の配線基板１を作製した。そして、
これらの配線基板１の下面の端子電極３ａに、Ｓｎを６
３重量％，Ｐｂを３７重量％含む直径が０．８ｍｍの接
続端子４用の共晶半田ボールを、Ｓｎを６３重量％，Ｐ
ｂを３７重量％含む共晶半田ペーストにより接合して、
ＢＧＡ型半導体パッケージＡ１，Ａ２を作製した。これ
らのＢＧＡ型半導体パッケージＡ１，Ａ２の寸法は、縦
４５ｍｍ×横４５ｍｍ×厚さ２．０ｍｍであった。さら
に、半導体素子５を収納したＢＧＡ型半導体パッケージ
Ａ１，Ａ２を、ガラス−エポキシ樹脂から成り、熱膨張
係数が１５×１０-6（／℃）の他のプリント基板から成
る回路基板Ｂ上に、約２５０℃に加熱して接続端子４を
介して各々接合させた。
【００４４】上記のようにＢＧＡ型半導体パッケージＡ
１，Ａ２を回路基板Ｂに実装したものについて、大気中
で−４０℃保持３０分〜１２５℃保持３０分を１サイク
ルとする熱サイクルを、最高２０００サイクル繰り返す
熱サイクル試験を行った。そしてこのとき、１００サイ
クルごとに取り出し電気抵抗値を測定し、接続端子４の
剥離、損傷等により電気抵抗値が所定値を超えて実用性
が失われたサイクル数を表２に示す。
１，Ａ２を回路基板Ｂに実装したものについて、大気中
で−４０℃保持３０分〜１２５℃保持３０分を１サイク
ルとする熱サイクルを、最高２０００サイクル繰り返す
熱サイクル試験を行った。そしてこのとき、１００サイ
クルごとに取り出し電気抵抗値を測定し、接続端子４の
剥離、損傷等により電気抵抗値が所定値を超えて実用性
が失われたサイクル数を表２に示す。
【００４５】
【表２】
【００４６】表２に示すように、配線基板１下面と凹部
１１内の底面１１ａとのなす角θが３°〜４５°である
試料ＮＯ．３〜１１，ＮＯ．１６〜２４では、１０００
サイクル以上で使用可能であり、優れた耐久性を示し
た。また、θ＝０°の試料ＮＯ．１，１４およびθが３
°〜４５°の範囲外である試料ＮＯ．２，１２，１３，
１５，２５，２６では、９００サイクル以下で使用不能
となり十分な信頼性が得られなかった。
１１内の底面１１ａとのなす角θが３°〜４５°である
試料ＮＯ．３〜１１，ＮＯ．１６〜２４では、１０００
サイクル以上で使用可能であり、優れた耐久性を示し
た。また、θ＝０°の試料ＮＯ．１，１４およびθが３
°〜４５°の範囲外である試料ＮＯ．２，１２，１３，
１５，２５，２６では、９００サイクル以下で使用不能
となり十分な信頼性が得られなかった。
【００４７】
【発明の効果】本発明は、端子電極が、配線基板の中心
側が浅くなるように構成した凹部内の底面に形成される
ことにより、例えばセラミックス等の熱膨張係数の小さ
い材料から成る配線基板を、有機樹脂を主成分とし熱膨
張係数が大きいプリント基板等の回路基板上に接続端子
を介して実装した場合に、両者の熱膨張係数差によって
接続端子に発生する応力を低減し、配線基板と外部の回
路基板とを長期にわたり正確かつ強固に接続させるとい
う作用効果を有する。
側が浅くなるように構成した凹部内の底面に形成される
ことにより、例えばセラミックス等の熱膨張係数の小さ
い材料から成る配線基板を、有機樹脂を主成分とし熱膨
張係数が大きいプリント基板等の回路基板上に接続端子
を介して実装した場合に、両者の熱膨張係数差によって
接続端子に発生する応力を低減し、配線基板と外部の回
路基板とを長期にわたり正確かつ強固に接続させるとい
う作用効果を有する。
【図１】本発明のＢＧＡ型半導体パッケージＡを構成す
る配線基板と、他の回路基板Ｂとの実装構造の断面図で
ある。
る配線基板と、他の回路基板Ｂとの実装構造の断面図で
ある。
【図２】ＢＧＡ型半導体パッケージＡの下面側の平面図
である。
である。
【図３】本発明の接続端子及び凹部の拡大断面図であ
る。
る。
【図４】本発明の他の実施形態を示し、接続端子及び凹
部の拡大断面図である。
部の拡大断面図である。
【図５】従来のＢＧＡ型半導体パッケージと他の回路基
板との実装構造の断面図である。
板との実装構造の断面図である。
【図６】図５の実装構造の接続部の拡大断面図である。
１：配線基板 １ａ：凹部 ２：蓋体 ３：メタライズ配線層 ３ａ：接続用の端子電極 ４：接続端子 ５：半導体素子 ６：容器 ８：配線導体 １１：凹部 １１ａ：凹部内の底面 １２：配線基板の下面の延長面 Ａ：ＢＧＡ型半導体パッケージ Ｂ：他の回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 正人 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 中尾 吉宏 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 Ｆターム(参考） 5E336 AA04 BB01 CC32 CC58 GG11 5E344 AA01 AA22 BB02 BB06 BB08 BB10 CC05 CC24 CD09 DD02 EE11
Claims (4)
- 【請求項１】一主面に半導体素子を搭載し、他方主面に
他の回路基板の表面に実装するための接続用の端子電極
を設けた半導体素子搭載用の配線基板であって、前記端
子電極は、前記配線基板の中心側が浅くなるように構成
した凹部内の底面に形成されていることを特徴とする半
導体素子搭載用の配線基板。 - 【請求項２】前記凹部内の底面と配線基板の他方主面と
のなす角が３°〜４５°であることを特徴とする請求項
１記載の半導体素子搭載用の配線基板。 - 【請求項３】前記配線基板がセラミックスからなり、配
線基板の熱膨張係数が他の回路基板の熱膨張係数よりも
小さいことを特徴とする請求項１または２記載の半導体
素子搭載用の配線基板。 - 【請求項４】請求項１〜３のいずれかに記載の配線基板
の端子電極と他の回路基板の配線導体とを、突起状の接
続端子を介して接合したことを特徴とする半導体素子搭
載用の配線基板の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20818599A JP3784209B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体素子搭載用の配線基板およびその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20818599A JP3784209B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体素子搭載用の配線基板およびその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035963A true JP2001035963A (ja) | 2001-02-09 |
| JP3784209B2 JP3784209B2 (ja) | 2006-06-07 |
Family
ID=16552080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20818599A Expired - Fee Related JP3784209B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体素子搭載用の配線基板およびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3784209B2 (ja) |
-
1999
- 1999-07-22 JP JP20818599A patent/JP3784209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3784209B2 (ja) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| US20190273036A1 (en) | Wiring board, electronic device, and electronic module | |
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JP2001338999A (ja) | 半導体素子収納用パッケージ | |
| JP3842478B2 (ja) | 半導体素子実装配線基板の実装構造 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JPH10189815A (ja) | 半導体素子搭載基板の実装構造 | |
| JP3784209B2 (ja) | 半導体素子搭載用の配線基板およびその実装構造 | |
| JP2002184942A (ja) | 実装基板 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP3426827B2 (ja) | 半導体装置 | |
| JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP2000114424A (ja) | 半導体素子実装基板 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP2001185643A (ja) | エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置 | |
| JPH08204060A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |