JPH0661386A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0661386A JPH0661386A JP4134565A JP13456592A JPH0661386A JP H0661386 A JPH0661386 A JP H0661386A JP 4134565 A JP4134565 A JP 4134565A JP 13456592 A JP13456592 A JP 13456592A JP H0661386 A JPH0661386 A JP H0661386A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- hole
- insulating substrate
- metal plate
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体素子を搭載する放熱板の機械的強度を向
上させる。 【構成】絶縁基板１の貫通孔の一端に封着して半導体素
子６を搭載する放熱板７と絶縁基板１との間に金属板１
５を挟んで設け、放熱板７と素子載置部１４との段差に
生ずるクラックを防止する。
上させる。 【構成】絶縁基板１の貫通孔の一端に封着して半導体素
子６を搭載する放熱板７と絶縁基板１との間に金属板１
５を挟んで設け、放熱板７と素子載置部１４との段差に
生ずるクラックを防止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
パッケージに関する。
パッケージに関する。
【０００２】
【従来の技術】従来の半導体装置は、図３に示すよう
に、アルミナまたはムライトのセラミックスからなり貫
通孔を設けた絶縁基板１の貫通孔の周囲に設けた内部リ
ード１１にタングステンからなる配線２とスルーホール
３を介してピン５を電気的に接続し、半導体素子より発
生する熱を外部へ放熱させる為の銅タングステン等の金
属材料、または窒化アルミニウム等のセラミック系材料
からなる放熱板７を銀ろう８により絶縁基板１の下面に
接合して貫通孔の一端を封着し、半導体素子載置用のキ
ャビティを形成し、キャビティ内の放熱板７に設けた素
子載置部１４の上に樹脂系の接着剤１０を用い、半導体
素子６をマウントし、内部リード１１と半導体素子６と
の間をボンディング線１２で電気的に接続していた。
に、アルミナまたはムライトのセラミックスからなり貫
通孔を設けた絶縁基板１の貫通孔の周囲に設けた内部リ
ード１１にタングステンからなる配線２とスルーホール
３を介してピン５を電気的に接続し、半導体素子より発
生する熱を外部へ放熱させる為の銅タングステン等の金
属材料、または窒化アルミニウム等のセラミック系材料
からなる放熱板７を銀ろう８により絶縁基板１の下面に
接合して貫通孔の一端を封着し、半導体素子載置用のキ
ャビティを形成し、キャビティ内の放熱板７に設けた素
子載置部１４の上に樹脂系の接着剤１０を用い、半導体
素子６をマウントし、内部リード１１と半導体素子６と
の間をボンディング線１２で電気的に接続していた。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
は、放熱板と素子載置部との境界に段差を有し、この段
差部に放熱板を絶縁基板上に取付ける際の熱応力が集中
して熱応力集中箇所よりクラックが発生し、放熱板が割
れるという問題点があった。
は、放熱板と素子載置部との境界に段差を有し、この段
差部に放熱板を絶縁基板上に取付ける際の熱応力が集中
して熱応力集中箇所よりクラックが発生し、放熱板が割
れるという問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
中央に貫通孔を有する絶縁基板の下面に接合して前記貫
通孔の一端を封着し素子搭載用のキャビティを形成する
絶縁性放熱板と、前記貫通孔内の絶縁性放熱板の表面に
搭載した半導体素子と、前記キャビティの周囲の絶縁基
板上面に配列し設け且つ記半導体素子と電気的に接続す
る内部リードと、前記絶縁基板上に配置して前記内部リ
ードと電気的に接続した外部回路接続用のピンとを有す
る半導体装置において、前記絶縁基板と前記放熱板との
間に挟んで設け前記放熱板を補強する金属板を備えてい
る。
中央に貫通孔を有する絶縁基板の下面に接合して前記貫
通孔の一端を封着し素子搭載用のキャビティを形成する
絶縁性放熱板と、前記貫通孔内の絶縁性放熱板の表面に
搭載した半導体素子と、前記キャビティの周囲の絶縁基
板上面に配列し設け且つ記半導体素子と電気的に接続す
る内部リードと、前記絶縁基板上に配置して前記内部リ
ードと電気的に接続した外部回路接続用のピンとを有す
る半導体装置において、前記絶縁基板と前記放熱板との
間に挟んで設け前記放熱板を補強する金属板を備えてい
る。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の第１の実施例を示す半導体
装置の断面図である。
装置の断面図である。
【０００７】図１に示すように、中央部に貫通孔を有
し、貫通孔の周囲に設けた内部リード１１と外部回路接
続用のピン５との間をタングステン等の配線２及びスル
ーホール３を介して接続したアルミナまたはムライトの
セラミックスからなる積層形の絶縁基板１の下面に銅タ
ングステン等の金属板１５を接合して補強した窒化アル
ミニウム、またはムライト等のセラミック放熱板７の金
属板１５を銀ろう８を介して接合し、貫通孔の一端を封
着して素子搭載用のキャビティを形成し、キャビティ内
の金属板上に放熱板７と同じ材質の素子載置部１４を設
け、素子載置部１４上に半導体素子６をマウントレ、半
導体素子６と内部リード１１との間をボンディング線１
２で接続し、半導体装置を構成する。
し、貫通孔の周囲に設けた内部リード１１と外部回路接
続用のピン５との間をタングステン等の配線２及びスル
ーホール３を介して接続したアルミナまたはムライトの
セラミックスからなる積層形の絶縁基板１の下面に銅タ
ングステン等の金属板１５を接合して補強した窒化アル
ミニウム、またはムライト等のセラミック放熱板７の金
属板１５を銀ろう８を介して接合し、貫通孔の一端を封
着して素子搭載用のキャビティを形成し、キャビティ内
の金属板上に放熱板７と同じ材質の素子載置部１４を設
け、素子載置部１４上に半導体素子６をマウントレ、半
導体素子６と内部リード１１との間をボンディング線１
２で接続し、半導体装置を構成する。
【０００８】ここで、金属板１５と放熱板７，及び素子
載置部１４とを同時に焼結して、放熱部を形成するが、
金属板１５の板厚が厚すぎると、金属板１５と放熱板７
の熱膨張係数の違いにより反りを生じ放熱板７に亀裂や
割れを生ずることがあるため、金属板１５の厚さとして
は、１．０ｍｍ程度が望ましい。
載置部１４とを同時に焼結して、放熱部を形成するが、
金属板１５の板厚が厚すぎると、金属板１５と放熱板７
の熱膨張係数の違いにより反りを生じ放熱板７に亀裂や
割れを生ずることがあるため、金属板１５の厚さとして
は、１．０ｍｍ程度が望ましい。
【０００９】図２は本発明の第２の実施例を示す半導体
装置の断面図である。
装置の断面図である。
【００１０】図２に示すように、金属板１５の中央部に
設けた貫通孔を介して素子載置部１４と放熱板７が一体
化されて形成された以外は第１の実施例と同様の構造を
有しており、放熱板７及び素子載置部１４と金属板１５
との位置精度を向上できる利点がある。
設けた貫通孔を介して素子載置部１４と放熱板７が一体
化されて形成された以外は第１の実施例と同様の構造を
有しており、放熱板７及び素子載置部１４と金属板１５
との位置精度を向上できる利点がある。
【００１１】尚、金属板１５の代りにタングステン・ペ
ースト等の金属ペースト材を用いても良い。
ースト等の金属ペースト材を用いても良い。
【００１２】また、素子載置部１４の材質を金属板１５
と同一金属材で一体化して形成しても良い。
と同一金属材で一体化して形成しても良い。
【００１３】
【発明の効果】以上説明したように本発明は、放熱板と
絶縁基板との間に補強用の金属板を設けることにより、
放熱部の機械的強度を向上させるという効果を有する。
絶縁基板との間に補強用の金属板を設けることにより、
放熱部の機械的強度を向上させるという効果を有する。
【図１】本発明の第１の実施例を示す半導体装置の断面
図。
図。
【図２】本発明の第２の実施例を示す半導体装置の断面
図。
図。
【図３】従来の半導体装置の一例を示す半導体装置の断
面図。
面図。
１ 絶縁基板 ２ 配線 ３ スルーホール ５ ピン ６ 半導体素子 ７ 放熱板 ８ 銀ろう １０ 接着剤 １１ 内部リード １２ ボンディング線 １４ 素子載置部 １５ 金属板
Claims (1)
- 【請求項１】 中央に貫通孔を有する絶縁基板の下面に
接合して前記貫通孔の一端を封着し素子搭載用のキャビ
ティを形成する絶縁性放熱板と、前記貫通孔内の絶縁性
放熱板の表面に搭載した半導体素子と、前記キャビティ
の周囲の絶縁基板上面に配列して設け且つ前記半導体素
子と電気的に接続する内部リードと、前記絶縁基板上に
配置して前記内部リードと電気的に接続した外部回路接
続用のピンとを有する半導体装置において、前記絶縁基
板と前記放熱板との間に挟んで設け前記放熱板を補強す
る金属板を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134565A JPH0661386A (ja) | 1992-05-27 | 1992-05-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134565A JPH0661386A (ja) | 1992-05-27 | 1992-05-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661386A true JPH0661386A (ja) | 1994-03-04 |
Family
ID=15131312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4134565A Withdrawn JPH0661386A (ja) | 1992-05-27 | 1992-05-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661386A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038311B2 (en) * | 2003-12-18 | 2006-05-02 | Texas Instruments Incorporated | Thermally enhanced semiconductor package |
-
1992
- 1992-05-27 JP JP4134565A patent/JPH0661386A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038311B2 (en) * | 2003-12-18 | 2006-05-02 | Texas Instruments Incorporated | Thermally enhanced semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPH07221218A (ja) | 半導体装置 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| KR101555300B1 (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
| JP3466329B2 (ja) | 半導体パワーモジュール | |
| JP2973792B2 (ja) | 樹脂封止形半導体装置 | |
| US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JPH0897352A (ja) | 電子部品内蔵のマルチチップモジュール | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JPH09298252A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JP3878897B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH0661386A (ja) | 半導体装置 | |
| JPH0382060A (ja) | 半導体装置 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH10275879A (ja) | 半導体パッケージ | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH04287952A (ja) | 複合絶縁基板およびそれを用いた半導体装置 | |
| JP2008263184A (ja) | 構造体及び電子装置 | |
| JP2000124401A (ja) | 半導体装置 | |
| JPH08139267A (ja) | マルチチップモジュール | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JPH04267360A (ja) | 半導体装置 | |
| KR100264644B1 (ko) | 모듈 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |