CN116802777A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116802777A
CN116802777A CN202280008843.9A CN202280008843A CN116802777A CN 116802777 A CN116802777 A CN 116802777A CN 202280008843 A CN202280008843 A CN 202280008843A CN 116802777 A CN116802777 A CN 116802777A
Authority
CN
China
Prior art keywords
bonding layer
semiconductor chip
semiconductor device
bonding
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280008843.9A
Other languages
English (en)
Inventor
齐藤隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116802777A publication Critical patent/CN116802777A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

提供在使用由烧结材料构成的接合层的半导体装置中能够防止寿命的偏差的半导体装置。具备：导电板(11a)，其具有主面；半导体芯片(3)，其与导电板(11a)的主面相向地配置；以及接合层(2a)，其配置于导电板(11a)与半导体芯片(3)之间，具有多孔性的烧结材料，其中，接合层(2a)与导电板(11a)的接合界面(21)的第一外缘位于比半导体芯片(3)的外周靠内侧、且比接合层(2a)与半导体芯片(3)的接合界面(22)的第二外缘靠内侧的位置。

Description

半导体装置
技术领域
本发明涉及一种内置功率半导体芯片的半导体装置(半导体模块)。
背景技术
功率半导体芯片(以下，仅称为“半导体芯片”。)例如被用作电力变换用的开关元件。在内置功率半导体芯片的半导体模块中，使用由焊料等构成的接合层来将半导体芯片接合在绝缘电路基板上。近年，将高耐热性、高散热性、高可靠性等作为目的，将使用了银(Ag)等金属粒子的烧结材料用作接合层的接合技术的研究开发不断发展。
在专利文献1～3中公开有在俯视时与导电板及半导体芯片的两接合界面的外周配置于比半导体芯片的外周靠内侧的位置的烧结材料层。在专利文献4中公开有构成为金属烧结体中的靠近电力用半导体元件的侧部的部分的空隙率比靠近中央的部分的空隙率低的电力用半导体装置。在专利文献5中公开有如下连接构造体，该连接构造体的比从多孔质状金属层的侧面朝向内侧地在相当于多孔质状金属层的厚度的距离的位置形成的截面部靠外方区域的外周侧部位的厚度方向中间部的空隙率与除外周侧部位外的中心侧的空隙率之比为1.10～1.60。
在专利文献6中公开有与半导体元件的周缘部对应的部分通过杨氏模量低的接合材料接合、且在半导体元件的中心部通过烧结性金属接合材料接合的功率模块，公开有包括周缘构件是与配置于半导体元件的中央部的烧结性金属接合材料基本上相同的烧结性金属接合材料、且使含有的金属材料的密度比中央部的金属材料的密度小的情况。在专利文献7中公开有在基板与半导体元件之间配置第二烧结图案、第三金属粒子浆料(paste)、第一烧结图案并进行加热将它们接合。
在专利文献8中公开有在基板上或者裸片的下表面印刷烧结浆料的方法。在专利文献9中公开有接合层包括从半导体元件的端部向内侧地形成的第一接合层、以及从半导体元件的端部向内侧且比第一接合层靠外侧地形成的第二接合层，第二接合层使用粒径比第一接合层的粒径小的烧结性金属接合材料形成。
现有技术文献
专利文献
专利文献1：日本特开2015-153966号公报
专利文献2：日本特开2015-95540号公报
专利文献3：国际公开第2012/121355号
专利文献4：日本特开2015-216160号公报
专利文献5：国际公开第2014/129626号
专利文献6：日本特开2015-177182号公报
专利文献7：日本特开2012-9703号公报
专利文献8：美国专利第10535628号说明书
专利文献9：日本专利第6399906号说明书
发明内容
发明要解决的问题
在使用由焊料构成的接合层的现有的半导体模块中，由焊料构成的接合层劣化，热电阻上升而引起半导体模块损坏，因此低寿命，但是能够得到稳定的寿命。然而，在使用由烧结材料构成的接合层的半导体模块中，由烧结材料构成的接合层不易劣化，其它部分比接合层先劣化，由此半导体模块容易突发地损坏。因此，虽然与使用由焊料构成的接合层的情况相比为长寿命，但是存在寿命产生偏差的问题。
鉴于上述问题，本发明的目的在于提供一种在使用了由烧结材料构成的接合层的半导体装置中能够防止寿命的偏差的半导体装置。
用于解决问题的方案
本发明的一个方式的主旨在于，具备：(a)导电板，其具有主面；(b)半导体芯片，其与导电板的主面相向地配置；以及(c)接合层，其配置于导电板与半导体芯片之间，具有多孔性的烧结材料，其中，接合层与导电板的接合界面的第一外缘位于比半导体芯片的外周靠内侧、且比接合层与半导体芯片的接合界面的第二外缘靠内侧的位置。
发明的效果
根据本发明，能够提供一种在使用了由烧结材料构成的接合层的半导体装置中能够防止寿命的偏差的半导体装置。
附图说明
图1是第一实施方式所涉及的半导体装置的截面图。
图2是第一实施方式所涉及的半导体装置的俯视图。
图3是从图2的A-A方向观察的截面图。
图4是比较例所涉及的半导体装置的截面图。
图5是比较例所涉及的半导体装置的初始的截面图像。
图6是比较例所涉及的半导体装置的可靠性试验后的截面图像。
图7是第一实施方式所涉及的半导体装置的初始的截面图像。
图8是第一实施方式所涉及的半导体装置的可靠性试验后的截面图像。
图9是第一实施方式所涉及的半导体装置的制造方法的概要图。
图10是第一实施方式所涉及的半导体装置的制造方法的继图9之后的概要图。
图11是第一实施方式所涉及的半导体装置的制造方法的继图10之后的概要图。
图12是第一实施方式所涉及的半导体装置的制造方法的继图11之后的概要图。
图13是第一实施方式所涉及的半导体装置的制造方法的继图12之后的概要图。
图14是第二实施方式所涉及的半导体装置的截面图。
图15是第三实施方式所涉及的半导体装置的截面图。
图16是第四实施方式所涉及的半导体装置的截面图。
图17是第四实施方式所涉及的半导体装置的制造方法的概要图。
图18是第四实施方式所涉及的半导体装置的制造方法的继图17之后的概要图。
图19是第四实施方式所涉及的半导体装置的制造方法的继图18之后的概要图。
具体实施方式
下面，参照附图来说明第一实施方式～第四实施方式。在附图的记载中，对相同或者类似的部分标注相同或者类似的附图标记，并省略重复的说明。但是，附图是示意性的，厚度与平面尺寸之间的关系、各层的厚度的比率等有时与实际不同。另外，在附图彼此间也可能包含尺寸的关系、比率不同的部分。另外，以下所示的第一实施方式～第四实施方式例示用于将本发明的技术思想具体化的装置、方法，本发明的技术思想并不将结构部件的材质、形状、构造、配置等特定于下述的材质、形状、构造、配置等。
另外，以下的说明中的上下等方向的定义仅是为了便于说明的定义，并不限定本发明的技术思想。例如，如果将对象旋转90°来观察，则将上下变换为左右来读，如果旋转180°来观察，则将上下翻转来读，这是不言而喻的。
(第一实施方式)
第一实施方式所涉及的半导体装置(半导体模块)如图1所示，具备绝缘电路基板1、与绝缘电路基板1的主面(上表面)相向地配置的半导体芯片3、以及配置在绝缘电路基板1与半导体芯片3之间的、具有多孔性的烧结材料的接合层2a。
绝缘电路基板1例如可以是直接铜键合(DCB)基板、活性金属钎焊(AMB)基板等。绝缘电路基板1具备绝缘板10、配置在绝缘板10的上表面的导电板(电路板)11a、11b、以及配置在绝缘板10的下表面的导电板(散热板)12。绝缘板10例如由使用了高分子材料等的树脂绝缘基板、由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等构成的陶瓷基板构成。导电板11a、11b和导电板12例如由铜(Cu)、铝(Al)等导体箔构成。
构成接合层2a的烧结材料例如能够使用使金(Au)、银(Ag)或者铜(Cu)等的金属粒子分散到有机成分中而成为浆料状的金属粒子浆料(导电性浆料)、含有金属粒子的片状的接合材料，通过将该导电性浆料、片状的接合材料进行烧结而构成。金属粒子具有几nm～几μm左右的微细的粒径。例如银(Ag)系的烧结材料由于能够以低温进行接合、接合后成为与Ag相同的熔点的特征，因此不提高接合温度就能够得到耐热性高、高可靠性的接合层。
半导体芯片3与导电板11a的主面(上表面)相向地配置。作为半导体芯片3，例如能够采用绝缘栅极型双极晶体管(IGBT)、场效应晶体管(FET)、静电感应(SI)晶闸管、门极可关断(GTO)晶闸管、续流二极管(FWD)等。半导体芯片3例如可以由硅(Si)基板构成，或也可以由以碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等宽带隙半导体构成的化合物半导体基板构成。半导体芯片3的由金(Au)等构成的下表面电极经由接合层2a来与导电板11a接合。在图1中例示1个半导体芯片3，但半导体芯片的数量能够根据半导体模块的电流容量等适当设定，也可以具有2个以上的半导体芯片。
以包围绝缘电路基板1和半导体芯片3的外周的方式配置有由树脂等绝缘材料构成的壳体5。在壳体5的内侧填充有将接合层2a和半导体芯片3密封的密封构件7。作为密封构件7，例如能够使用有机硅凝胶、热固化性树脂等绝缘材料。在壳体5固定有外部端子4a、4b。半导体芯片3、导电板11a、11b以及外部端子4a、4b经由接合线6a、6b、6c相互电连接。
在绝缘电路基板1的下表面侧，隔着接合层2b设置有由铜(Cu)等金属构成的散热基体8。在散热基体8的下表面侧，隔着接合层2c设置有由铜(Cu)等金属构成的散热片9。作为接合层2b、2c，例如能够使用烧结材料或者焊料、热界面材料(Thermal InterfaceMaterial；TIM)。接合层2b、2c可以由与接合层2a相同的材料构成，也可以由与接合层2a不同的材料构成。
图2示出图1所示的绝缘电路基板1的导电板11a和半导体芯片3的俯视图。如图2所示，半导体芯片3具有矩形的平面图案。半导体芯片3的尺寸例如为5mm×5mm左右，但不限定于此。接合层2a具有矩形的平面图案。接合层2a的上表面侧(半导体芯片3侧)的外缘位于比半导体芯片3的外周靠外侧的位置。此外，接合层2a的上表面侧(半导体芯片3侧)的外缘也可以与半导体芯片3的外周一致，或者还可以位于比半导体芯片3的外周靠内侧的位置。
图3是从图2的A-A方向观察的、将半导体芯片3沿对角线切断的截面图。如图3所示，接合层2a具有上表面侧(半导体芯片3侧)的上底比下表面侧(导电板11a侧)的下底长的大致梯形(锥型)的截面形状。在图3中，例示接合层2a的侧面是直线的情况，但接合层2a的侧面也可以是向外侧或者内侧凸出的曲面。例如，接合层2a的靠导电板11a侧的表面的比接合层2a与导电板11a的接合界面21的外缘靠外侧的表面是向导电板11a侧凸出的曲面。接合层2a与导电板11a的接合界面21的外缘成为接合层2a、导电板11a以及密封构件7相接触的三重点。接合层2a与导电板11a的接合界面21的宽度W1比接合层2a与半导体芯片3的接合界面22的宽度W2窄。接合层2a与半导体芯片3的接合界面22的外缘与半导体芯片3的外周一致。在图2中用虚线示意性地示出接合层2a与导电板11a的接合界面21。
如图1～图3所示，接合层2a与导电板11a的接合界面21的外缘位于比半导体芯片3的外周靠内侧、且比接合层2a与半导体芯片3的接合界面22的外缘靠内侧的位置。由此，在接合层2a与导电板11a的接合界面21的外缘的位置形成有应力集中部P1、P2。容易以该应力集中部P1、P2为起点而发生龟裂，所发生的龟裂朝向接合层2a的中心侧逐渐扩展，热电阻上升而使半导体装置损坏。应力集中部P1、P2在图2所示的平面图案中对应于接合层2a与导电板11a的接合界面21的外缘(用虚线图示)，特别是容易从接合界面21所呈的矩形图案的4个角的位置发生龟裂。
即，在第一实施方式所涉及的半导体装置中，设为使接合层2a与导电板11a的接合界面21的外缘位于比半导体芯片3的外周靠内侧、且比接合层2a与半导体芯片3的接合界面22的外缘靠内侧的位置的结构，由此在接合界面21的外缘形成应力集中部P1、P2，并以应力集中部P1、P2为起点而积极地发生龟裂。由此，通过接合层2a对寿命进行控速，来有意地损坏半导体装置，由此能够防止半导体装置的寿命的偏差。
接合层2a与导电板11a的接合界面21的外缘同接合层2a与半导体芯片3的接合界面22的外缘之间的距离D1例如为5μm以上且50μm以下左右，但不限定于此。接合层2a的厚度T1例如为10μm以上且50μm以下左右，但不限定于此。距离D1相对于半导体芯片3的平面图案的对角线的长度为1/2500以上且1/50以下左右，相对于接合层2a的厚度T1为1/1250以上且1/50以下左右，但能够根据接合层2a的种类、接合层2a的厚度T1、半导体芯片3的尺寸等适当地调整，不限定于此。
接合层2a与导电板11a的接合界面21的外缘越向半导体芯片3的内侧进入从而距离D1越大，在应力集中部P1、P2集中的应力越大，越容易发生以应力集中部P1、P2为起点的龟裂。因此，能够通过调整距离D1，来控制以应力集中部P1、P2为起点的龟裂的产生，进而能够控制半导体装置的寿命。
接合层2a的上表面侧(半导体芯片3侧)的外缘比半导体芯片3的外周向外侧突出距离D2。距离D2例如为1μm以上且30μm以下左右，但不限定于此。也可以没有比半导体芯片3的外周向外侧突出的接合层2a的部分。例如，也可以在使接合层2a烧结前，通过鼓风、清洗等来去除比半导体芯片3的外周向外侧突出的接合层2a的部分。在该情况下，接合层2a的上表面侧(半导体芯片3侧)的外缘可以与半导体芯片3的外周一致，或者也可以位于比半导体芯片3的外周靠内侧的位置。
构成接合层2a的烧结材料是多孔性的，在金属粒子间具有空隙(孔)。接合层2a的位于比接合层2a与导电板11a的接合界面21的外缘靠内侧的区域的金属粒子间的空隙率高于接合层2a的位于比接合层2a与半导体芯片3的接合界面22的外缘靠内侧且比接合层2a与导电板11a的接合界面21的外缘靠外侧的区域的金属粒子间的空隙率。因此，接合层2a的位于比接合层2a与导电板11a的接合界面21的外缘靠内侧的部分相比于接合层2a的位于比接合层2a与半导体芯片3的接合界面22的外缘靠内侧且比接合层2a与导电板11a的接合界面21的外缘靠外侧的部分更容易发生龟裂，进而所发生的龟裂更容易扩展，能够促进半导体装置的损坏。
＜比较例＞
在此，对比较例所涉及的半导体装置进行说明。比较例所涉及的半导体装置与图3所示的第一实施方式所涉及的半导体装置的结构的不同点在于，如图4所示，由烧结材料构成的接合层2d的下表面侧(导电板11a侧)的外周位于比半导体芯片3的外周靠外侧的位置，并且接合层2d与半导体芯片3的侧面的下部相接触，接合层2d的侧面逐渐扩展。
在比较例所涉及的半导体装置中，接合层2d由烧结材料构成，因此与由焊料构成的情况相比为长寿命。然而，由于接合层2d是高耐热性、高可靠性的，因此不会成为对寿命进行控速的部分，有时由于接合层2d以外的例如半导体芯片3、绝缘电路基板1的破裂等，半导体装置突发地损坏。因此，在比较例所涉及的半导体装置中，寿命产生偏差，还容易导致重大的故障。因此，作为故障模式，期望为以下形式：与以往的焊料同样，接合层的劣化(龟裂)逐渐地扩展，热电阻等上升而引起半导体装置损坏。
与此相对，根据第一实施方式所涉及的半导体装置，设为使接合层2a与导电板11a的接合界面21的外缘位于比半导体芯片3的外周靠内侧且比接合层2a与半导体芯片3的接合界面22的外缘靠内侧的位置的结构，由此能够以接合层2a的应力集中部P1、P2为起点积极地产生龟裂，通过接合层2a对寿命进行控速。因此，虽然相较于比较例所涉及的半导体装置寿命短，但能够在与焊料相比较实现长寿命化的同时，防止半导体装置的寿命的偏差。
并且，由于接合层2a与半导体芯片3的接合界面22的宽度W2比接合层2a与导电板11a的接合界面21的外缘的宽度W1宽，因此能够将来自半导体芯片3的热高效地散热，并且能够防止半导体芯片3的端部的破损。
＜实施例＞
接着，制作图3所示的第一实施方式所涉及的半导体装置和图4所示的比较例所涉及的半导体装置，并实施了作为可靠性试验的功率循环试验。图5是比较例所涉及的半导体装置的功率循环试验前的截面图像，图6是比较例所涉及的半导体装置的功率循环试验后的截面图像。如图6所示，在比较例所涉及的半导体装置中，在功率循环试验后的接合层2d观察不到劣化(龟裂)，并且该半导体装置因接合层2d以外的部位的劣化而损坏。
另一方面，图7是第一实施方式所涉及的半导体装置的功率循环试验前的截面图像，图8是第一实施方式所涉及的半导体装置的功率循环试验后的截面图像。如图8所示，在第一实施方式所涉及的半导体装置中，从功率循环试验后的接合层2a的应力集中部P1发生龟裂，龟裂朝向接合层2a的中心侧逐渐扩展，热电阻上升而引起半导体装置损坏。
＜半导体装置的制造方法＞
接着，参照图9～图12来说明第一实施方式所涉及的半导体装置的制造方法(组装方法)。首先，如图9所示，在台座31的上表面载置橡胶片材32，在橡胶片材32的上表面载置作为片状的烧结材料的烧结片材2。然后，利用安装头33的吸附部34吸附半导体芯片3，并使半导体芯片3的下表面与烧结片材2的上表面相向。
接着，如图10所示，使安装头33下降，由此将半导体芯片3的下表面按压于烧结片材2。此时，应力集中于半导体芯片3的下表面的端部，由此半导体芯片3的下表面的端部侧的烧结片材2被压缩，相比于半导体芯片3的下表面的中央侧的烧结片材2变薄。因此，烧结片材2的端部侧的相对薄的部分的空隙率比烧结片材2的中央侧的相对厚的部分的空隙率低。此外，在将半导体芯片3的下表面按压于烧结片材2时，也可以进行加热和加压，以容易将烧结片材2进行转印。
接着，如图11所示，使安装头33上升，由此切取烧结片材2的一部分，由烧结片材2的一部分构成的接合层2a被转印到半导体芯片3的下表面。接合层2a具有中央侧相对厚、端部侧相对薄的形状。
接着，如图12所示，准备绝缘电路基板1。在图12所示的绝缘电路基板1中，省略了图1所示的导电板11b。然后，使用搬送机等将分别形成有接合层2a的多个半导体芯片3搭载在绝缘电路基板1的导电板11a上。在图12中，示出分别形成有接合层2a的多个半导体芯片3，但也可以仅搭载如图1所示那样形成有接合层2a的1个半导体芯片3。
接着，如图13所示，通过安装于冲压装置的模具42的由硅(Si)橡胶等构成的加压部41从半导体芯片3的上表面侧进行加压。在半导体芯片3被加压的状态下进行加热，由此使接合层2a产生烧结反应。例如，加压力设定为1MPa以上且60MPa以下左右，加热温度设定为150℃以上且350℃以下左右，加热时间设定为1分钟以上且5分钟以下左右。其结果，绝缘电路基板1与半导体芯片3经由接合层2a接合。
之后，通过以下等通常的工艺完成第一实施方式所涉及的半导体装置：在绝缘电路基板1和半导体芯片3的周围配置壳体5，利用接合线6a、6b、6c等将绝缘电路基板1、半导体芯片3以及外部端子4a、4b进行连接，并用密封构件7进行密封。
根据第一实施方式所涉及的半导体装置的制造方法，使用由烧结材料构成的接合层2a，能够实现能够防止寿命的偏差的半导体装置。
另外，在上述的第一实施方式所涉及的半导体装置的制造方法中，例示了在半导体芯片3的下表面转印烧结片材2的一部分的情况，但也可以通过丝网印刷等在半导体芯片3的下表面以使中央侧相对厚、端部侧相对薄的方式涂布浆料状的接合层2a。
另外，在上述的第一实施方式所涉及的半导体装置的制造方法中，例示了在台座31的上表面载置橡胶片材32的情况，但也可以不使用橡胶片材32，而在台座31设置凹部。在该情况下，将烧结片材2载置于凹部后按压半导体芯片3的下表面，由此能够转印中央侧相对厚、端部侧相对薄的接合层2a。
(第二实施方式)
第二实施方式所涉及的半导体装置与图3所示的第一实施方式所涉及的半导体装置的结构的共同点在于，如图14所示，接合层2a与导电板11a的接合界面21的外缘位于比半导体芯片3的外周靠内侧、且比接合层2a与半导体芯片3的接合界面22的外缘靠内侧的位置。但是，第二实施方式所涉及的半导体装置与第一实施方式所涉及的半导体装置的结构的不同点在于，接合层2a的上表面侧(半导体芯片3侧)的外缘与半导体芯片3的外周一致，并且同接合层2a与半导体芯片3的接合界面22的外缘一致。
第二实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。第二实施方式所涉及的半导体装置能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第二实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样，能够以接合层2a的应力集中部P1、P2为起点积极地产生龟裂来有意地进行损坏，因此能够防止半导体装置的寿命的偏差。并且，由于接合层2a与半导体芯片3的接合界面22的外缘同半导体芯片3的外周一致，因此能够防止接合层2a比半导体芯片3的外周向外侧突出的部分的脱落。
(第三实施方式)
第三实施方式所涉及的半导体装置与图3所示的第一实施方式所涉及的半导体装置的结构的共同点在于，如图15所示，接合层2a与导电板11a的接合界面21的外缘位于比半导体芯片3的外周靠内侧、且比接合层2a与半导体芯片3的接合界面22的外缘靠内侧的位置。但是，第三实施方式所涉及的半导体装置与第一实施方式所涉及的半导体装置的结构的不同点在于，接合层2a的上表面侧(半导体芯片3侧)的外缘位于比半导体芯片3的外周靠内侧的位置，并且同接合层2a与半导体芯片3的接合界面22的外缘一致。
第三实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。第三实施方式所涉及的半导体装置能够通过与第一实施方式所涉及的半导体装置的制造方法同样的过程来实现。
根据第三实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样，能够以接合层2a的应力集中部P1、P2为起点积极地产生龟裂来有意地进行损坏，因此能够防止半导体装置的寿命的偏差。并且，由于接合层2a与半导体芯片3的接合界面22的外缘位于比半导体芯片3的外周靠内侧的位置，因此能够防止接合层2a比半导体芯片3的外周向外侧突出的情况下的突出部分的脱落。
(第四实施方式)
第四实施方式所涉及的半导体装置与图3所示的第一实施方式所涉及的半导体装置的结构的共同点在于，如图16所示，由烧结材料构成的接合层(2e、2f)与导电板11a的接合界面23的外缘位于比半导体芯片3的外周靠内侧、且比半导体芯片3与接合层(2e、2f)的接合界面24的外缘靠内侧的位置。但是，第四实施方式所涉及的半导体装置与第一实施方式所涉及的半导体装置的结构的不同点在于，接合层(2e、2f)由具有与导电板11a接合的第一接合层(下侧接合层)2e以及将下侧接合层2e与半导体芯片3接合的第二接合层(上侧接合层)2f的两层构造构成。
下侧接合层2e和上侧接合层2f分别与第一实施方式所涉及的半导体装置的接合层2a同样，由浆料状或者片状等的烧结材料构成。下侧接合层2e和上侧接合层2f可以由相互相同的材料构成，也可以由不同的材料构成。下侧接合层2e的厚度可以与上侧接合层2f的厚度相同，也可以比上侧接合层2f的厚度薄，还可以比上侧接合层2f的厚度厚。
下侧接合层2e与导电板11a的接合界面23的外缘位于比半导体芯片3与上侧接合层2f的接合界面24的外缘靠内侧的位置。因此，在下侧接合层2e与导电板11a的接合界面23的外缘的位置形成有应力集中部P3、P4。第四实施方式所涉及的半导体装置的其它结构与第一实施方式所涉及的半导体装置的结构是同样的，因此省略重复的说明。
根据第四实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的结构同样，能够以接合层(2e、2f)的下侧接合层2e的应力集中部P3、P4为起点积极地产生龟裂，来有意地损坏半导体装置，因此能够防止半导体装置的寿命的偏差。
接着，参照图17～图19来说明第四实施方式所涉及的半导体装置的制造方法的一例。首先，如图17所示，通过丝网印刷等，在半导体芯片3的下表面平坦地涂布浆料状的上侧接合层2f，之后，使上侧接合层2f进行干燥。或者，也可以通过烧结片材的转印，来在半导体芯片3的下表面平坦地形成上侧接合层2f。另外，也可以在对半导体晶圆进行切割来形成半导体芯片3前预先将上侧接合层2f形成在半导体晶圆的下表面。
另一方面，如图18所示，通过丝网印刷等，在绝缘电路基板1的导电板11a的上表面以比上侧接合层2f小的面积涂布浆料状的下侧接合层2e，之后，使下侧接合层2e进行干燥。或者，也可以在绝缘电路基板1的导电板11a的上表面搭载由烧结片材构成的下侧接合层2e。
接着，如图19所示，使图18所示的形成于半导体芯片3的下表面的上侧接合层2f与形成于绝缘电路基板1的上表面的下侧接合层2e粘贴在一起，并进行加压和加热，由此将绝缘电路基板1与半导体芯片3经由接合层(2e、2f)进行接合。第四实施方式所涉及的半导体装置的制造方法的其它过程与第一实施方式所涉及的半导体装置的制造方法是同样的，因此省略重复的说明。
此外，作为第四实施方式所涉及的半导体装置，例示了接合层(2e、2f)由具有下侧接合层2e和上侧接合层2f的两层构造构成的结构，但接合层也可以是三层以上的烧结材料的层叠构造。例如，在接合层为三层构造的情况下，在绝缘电路基板1的导电板11a的上表面形成了下侧接合层2e后，将比下侧接合层2e的面积大、且比上侧接合层2f的面积小的第三接合层(中间接合层)形成于下侧接合层2e的上表面即可。
另外，作为第四实施方式所涉及的半导体装置，例示了上侧接合层2f的外周与半导体芯片3的外周一致、且同半导体芯片3与上侧接合层2f的接合界面24的外缘一致的结构，但上侧接合层2f的外周也可以位于比半导体芯片3的外周靠内侧的位置，且同半导体芯片3与上侧接合层2f的接合界面24的外缘一致。另外，例示了上侧接合层2f的外周与半导体芯片3的外周一致的结构，但上侧接合层2f的外周也可以比半导体芯片3的外周向外侧突出。
(其它实施方式)
如上述那样，通过第一实施方式～第四实施方式对本发明进行了记载，但不应理解为，构成本公开的一部分的论述和附图用于限定本发明。根据本公开，本领域技术人员将明确各种替代实施方式、实施例以及运用技术。
例如，作为第一实施方式～第四实施方式所涉及的半导体装置，例示了将半导体芯片3经由接合线6a、6b、6c进行连接的结构，但不限定于此。例如，还能够应用于如下结构的半导体装置：在半导体芯片3的上方设置有在印刷电路板插入销状的柱电极而成的植入基板并将半导体芯片3与柱电极进行连接。
另外，能够将第一实施方式～第四实施方式分别公开的结构在不产生矛盾的范围内适当进行组合。像这样，本发明包括未在此记载的各种实施方式等，这是不言而喻的。因而，本发明的技术范围通过基于上述的说明而言妥当的权利要求书所涉及的发明特定事项来决定。
附图标记说明
1：绝缘电路基板；2：烧结片材；2a、2b、2c、2d：接合层；2e：下侧接合层；2f：上侧接合层；3：半导体芯片；4a、4b：外部端子；5：壳体；6a、6b、6c：接合线；7：密封构件；8：散热基体；9：散热片；10：绝缘板；11a、11b：导电板；12：导电板；21、22、23、24：接合界面；31：台座；32：橡胶片材；33：安装头；34：吸附部；41：加压部；42：模具；P1、P2、P3、P4：应力集中部。

Claims (9)

1.一种半导体装置，其特征在于，具备：
导电板，其具有主面；
半导体芯片，其与所述导电板的所述主面相向地配置；以及
接合层，其配置于所述导电板与所述半导体芯片之间，具有多孔性的烧结材料，
其中，所述接合层与所述导电板的接合界面的第一外缘位于比所述半导体芯片的外周靠内侧、且比所述接合层与所述半导体芯片的接合界面的第二外缘靠内侧的位置。
2.根据权利要求1所述的半导体装置，其特征在于，
所述接合层的靠所述半导体芯片侧的外缘比所述半导体芯片的外周向外侧突出。
3.根据权利要求1所述的半导体装置，其特征在于，
所述接合层的靠所述半导体芯片侧的外缘与所述半导体芯片的外周一致。
4.根据权利要求1所述的半导体装置，其特征在于，
所述接合层的靠所述半导体芯片侧的外缘位于比所述半导体芯片的外周靠内侧的位置。
5.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
所述接合层的靠所述导电板侧的表面的比所述第一外缘靠外侧的所述表面是向所述导电板侧凸出的曲面。
6.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
在所述第一外缘的位置形成有应力集中部。
7.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
所述接合层的比所述第一外缘靠内侧的部分的空隙率高于所述接合层的比所述第二外缘靠内侧且比所述第一外缘靠外侧的部分的空隙率。
8.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
所述接合层具备：
第一接合层，其与所述导电板接合；以及
第二接合层，其将所述第一接合层与所述半导体芯片接合。
9.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，
还具备密封构件，所述密封构件将所述半导体芯片和所述接合层密封，所述第一外缘成为所述接合层、所述导电板以及所述密封构件相接触的三重点。
CN202280008843.9A 2021-07-16 2022-05-10 半导体装置 Pending CN116802777A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021118039 2021-07-16
JP2021-118039 2021-07-16
PCT/JP2022/019854 WO2023286432A1 (ja) 2021-07-16 2022-05-10 半導体装置

Publications (1)

Publication Number Publication Date
CN116802777A true CN116802777A (zh) 2023-09-22

Family

ID=84919320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280008843.9A Pending CN116802777A (zh) 2021-07-16 2022-05-10 半导体装置

Country Status (5)

Country Link
US (1) US20230335527A1 (zh)
JP (1) JP7513212B2 (zh)
CN (1) CN116802777A (zh)
DE (1) DE112022000219T5 (zh)
WO (1) WO2023286432A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369528B2 (ja) 2009-07-02 2009-11-25 株式会社新川 ボンディング装置及び方法
JP5705467B2 (ja) 2010-06-25 2015-04-22 新電元工業株式会社 半導体装置の接合方法、および、半導体装置
KR102114489B1 (ko) 2010-11-03 2020-05-22 알파 어셈블리 솔루션스 인크. 소결 재료 및 이를 이용한 부착 방법
JP5812090B2 (ja) 2011-03-10 2015-11-11 富士電機株式会社 電子部品および電子部品の製造方法
WO2014129626A1 (ja) 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置
JP6265693B2 (ja) 2013-11-12 2018-01-24 三菱電機株式会社 半導体装置およびその製造方法
JP6143687B2 (ja) 2014-02-18 2017-06-07 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2015177182A (ja) 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール
JP2015216160A (ja) 2014-05-08 2015-12-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP6399906B2 (ja) 2014-11-20 2018-10-03 三菱電機株式会社 パワーモジュール
JP2016213288A (ja) * 2015-05-01 2016-12-15 セイコーエプソン株式会社 接合体、電子装置、プロジェクターおよび接合体の製造方法
JP6989242B2 (ja) * 2015-10-07 2022-01-05 古河電気工業株式会社 接続構造体
CN109155305B (zh) * 2016-05-26 2022-02-18 三菱电机株式会社 功率用半导体装置
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2021027116A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7513212B2 (ja) 2024-07-09
US20230335527A1 (en) 2023-10-19
JPWO2023286432A1 (zh) 2023-01-19
DE112022000219T5 (de) 2023-08-17
WO2023286432A1 (ja) 2023-01-19

Similar Documents

Publication Publication Date Title
JP7532933B2 (ja) 半導体装置及びその製造方法
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
US12057375B2 (en) Semiconductor device and method for manufacturing semiconductor device
US12040301B2 (en) Semiconductor device
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
CN221352757U (zh) 功率模块
JP7175095B2 (ja) 半導体装置
WO2022113617A1 (ja) 半導体装置
CN116802777A (zh) 半导体装置
JP3878897B2 (ja) 半導体素子収納用パッケージおよび半導体装置
US20230154882A1 (en) Semiconductor device and method for manufacturing the same
JP7552917B2 (ja) 半導体装置及びその製造方法
KR102588851B1 (ko) 파워모듈 및 그 제조방법
US11450623B2 (en) Semiconductor device
JP7548086B2 (ja) 半導体装置の製造方法
US20230028808A1 (en) Semiconductor device
JP2006128589A (ja) 電子部品収納用パッケージおよび電子装置
JP2024025271A (ja) 半導体モジュールの製造方法
CN117223093A (zh) 半导体模块及半导体模块的制造方法
JP2021197490A (ja) 半導体装置及びその製造方法
CN114975288A (zh) 功率半导体模块装置
CN116031227A (zh) 半导体装置及其制造方法
KR20230166670A (ko) 세라믹 기판 및 그 제조방법
JP2005340560A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination