JP7513212B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7513212B2
JP7513212B2 JP2023535154A JP2023535154A JP7513212B2 JP 7513212 B2 JP7513212 B2 JP 7513212B2 JP 2023535154 A JP2023535154 A JP 2023535154A JP 2023535154 A JP2023535154 A JP 2023535154A JP 7513212 B2 JP7513212 B2 JP 7513212B2
Authority
JP
Japan
Prior art keywords
bonding layer
semiconductor chip
semiconductor device
outer edge
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023535154A
Other languages
English (en)
Other versions
JPWO2023286432A1 (ja
JPWO2023286432A5 (ja
Inventor
隆 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority claimed from PCT/JP2022/019854 external-priority patent/WO2023286432A1/ja
Publication of JPWO2023286432A1 publication Critical patent/JPWO2023286432A1/ja
Publication of JPWO2023286432A5 publication Critical patent/JPWO2023286432A5/ja
Application granted granted Critical
Publication of JP7513212B2 publication Critical patent/JP7513212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、パワー半導体チップを内蔵する半導体装置(半導体モジュール)に関する。
パワー半導体チップ(以下、単に「半導体チップ」という。)は、例えば電力変換用のスイッチング素子として用いられている。パワー半導体チップを内蔵する半導体モジュールでは、はんだ等からなる接合層を用いて半導体チップを絶縁回路基板上に接合する。近年は、高耐熱性、高放熱性、高信頼性等を目的として、銀(Ag)等の金属粒子を用いた焼結材を接合層として用いる接合技術の研究開発が進められている。
特許文献1~3には、平面視で導電板及び半導体チップとの両接合界面の外周が、半導体チップの外周よりも内側に配置された焼結材層が開示されている。特許文献4には、金属焼結体のうち、電力用半導体素子の側部に近い部分の空隙率が、中央に近い部分の空隙率よりも低くなるように構成した電力用半導体装置が開示されている。特許文献5には、多孔質状金属層の側面から内側に向かって多孔質状金属層の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位における厚み方向中間部の空隙率と、外周側部位を除いた中心側の空隙率の比が1.10~1.60である接続構造体が開示されている。
特許文献6には、半導体素子の周縁部に対応した部分はヤング率の低い接合材で、半導体素子の中心部では焼結性金属接合材で接合されているパワーモジュールが開示され、周縁部材は、半導体素子の中央部に配置される焼結性金属接合材と基本的に同じ焼結性金属接合材であって含有する金属材料の密度を中央部のものより小さくした場合を含むことが開示されている。特許文献7には、基板と半導体素子の間に、第2の焼結パターン、第3の金属粒子ペースト、第1の焼結パターンが配置され、加熱してこれらを接合することが開示されている。
特許文献8には、基板上又はダイの下面に焼結ペーストを印刷する方法が開示されている。特許文献9には、接合層が、半導体素子の端部から内側に形成された第1の接合層と、半導体素子の端部から内側、且つ第1の接合層より外側に形成された第2の接合層とを含み、第2の接合層は第1の接合層より粒子径の小さい焼結性金属接合材料を用いて形成されたことが開示されている。
特開2015-153966号公報 特開2015-95540号公報 国際公開第2012/121355号 特開2015-216160号公報 国際公開第2014/129626号 特開2015-177182号公報 特開2012-9703号公報 米国特許第10535628号明細書 特許第6399906号明細書
はんだからなる接合層を使用した従来の半導体モジュールでは、はんだからなる接合層が劣化し、熱抵抗の上昇により半導体モジュールが破壊されていたため、低寿命であるが、安定した寿命が得られていた。しかしながら、焼結材からなる接合層を使用した半導体モジュールでは、焼結材からなる接合層が劣化し難く、接合層よりも先に他の部分が劣化することにより半導体モジュールが突発的に破壊され易い。このため、はんだからなる接合層を使用した場合よりも長寿命であるものの、寿命がばらつくという課題がある。
上記課題に鑑み、本発明は、焼結材からなる接合層を使用した半導体装置において、寿命のばらつきを防止可能な半導体装置を提供することを目的とする。
本発明の一態様は、(a)主面を有する導電板と、(b)導電板の主面に対向して配置された半導体チップと、(c)導電板と半導体チップとの間に配置された多孔性の焼結材を有する接合層と、を備え、接合層と導電板との接合界面の第1外縁が、半導体チップの外周よりも内側で、且つ接合層と半導体チップとの接合界面の第2外縁よりも内側に位置することを要旨とする。
本発明によれば、焼結材からなる接合層を使用した半導体装置において、寿命のばらつきを防止可能な半導体装置を提供することができる。
第1実施形態に係る半導体装置の断面図である。 第1実施形態に係る半導体装置の平面図である。 図2のA-A方向から見た断面図である。 比較例に係る半導体装置の断面図である。 比較例に係る半導体装置の初期の断面画像である。 比較例に係る半導体装置の信頼性試験後の断面画像である。 第1実施形態に係る半導体装置の初期の断面画像である。 第1実施形態に係る半導体装置の信頼性試験後の断面画像である。 第1実施形態に係る半導体装置の製造方法の概略図である。 第1実施形態に係る半導体装置の製造方法の図9に引き続く概略図である。 第1実施形態に係る半導体装置の製造方法の図10に引き続く概略図である。 第1実施形態に係る半導体装置の製造方法の図11に引き続く概略図である。 第1実施形態に係る半導体装置の製造方法の図12に引き続く概略図である。 第2実施形態に係る半導体装置の断面図である。 第3実施形態に係る半導体装置の断面図である。 第4実施形態に係る半導体装置の断面図である。 第4実施形態に係る半導体装置の製造方法の概略図である。 第4実施形態に係る半導体装置の製造方法の図17に引き続く概略図である。 第4実施形態に係る半導体装置の製造方法の図18に引き続く概略図である。
以下、図面を参照して、第1~第4実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第1~第4実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を90°回転して観察すれば上下は左右に変換して読まれ、180°回転して観察すれば上下は反転して読まれることは勿論である。
(第1実施形態)
第1実施形態に係る半導体装置(半導体モジュール)は、図1に示すように、絶縁回路基板1と、絶縁回路基板1の主面(上面)に対向して配置された半導体チップ3と、絶縁回路基板1と半導体チップ3との間に配置された多孔性の焼結材を有する接合層2aを備える。
絶縁回路基板1は、例えば直接銅接合(DCB)基板や活性ろう付け(AMB)基板等であってもよい。絶縁回路基板1は、絶縁板10と、絶縁板10の上面に配置された導電板(回路板)11a,11bと、絶縁板10の下面に配置された導電板(放熱板)12とを備える。絶縁板10は、例えば酸化アルミニウム(Al)、窒化アルミニウム(AlN)、窒化珪素(Si)等からなるセラミクス基板や、高分子材料等を用いた樹脂絶縁基板で構成されている。導電板11a,11b及び導電板12は、例えば銅(Cu)やアルミニウム(Al)等の導体箔で構成されている。
接合層2aを構成する焼結材は、例えば、金(Au)、銀(Ag)又は銅(Cu)等の金属粒子が有機成分中に分散されてペースト状となった金属粒子ペースト(導電性ペースト)や、金属粒子を含有するシート状の接合材が使用可能であり、それらの導電性ペーストやシート状の接合材を焼結することにより構成されている。金属粒子は、数nm~数μm程度の微細な粒子径を有する。例えば銀(Ag)系の焼結材は、低温で接合可能で、接合後はAgと同じ融点になるという特徴から、接合温度を上げずに、耐熱性が高く、高信頼性の接合層が得られる。
半導体チップ3は、導電板11aの主面(上面)に対向して配置されている。半導体チップ3としては、例えば絶縁ゲート型バイポーラトランジスタ(IGBT)、電界効果トランジスタ(FET)、静電誘導(SI)サイリスタ、ゲートターンオフ(GTO)サイリスタ、還流ダイオード(FWD)等が採用可能である。半導体チップ3は、例えばシリコン(Si)基板で構成してもよく、或いは炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga)等のワイドバンドギャップ半導体からなる化合物半導体基板で構成してもよい。半導体チップ3の金(Au)等からなる下面電極が、接合層2aを介して導電板11aと接合されている。図1では1個の半導体チップ3を例示するが、半導体チップの数は、半導体モジュールの電流容量等に応じて適宜設定可能であり、2個以上の半導体チップを有していてもよい。
絶縁回路基板1及び半導体チップ3の外周を囲むように、樹脂等の絶縁材料からなるケース5が配置されている。ケース5の内側には、接合層2a及び半導体チップ3を封止する封止部材7が充填されている。封止部材7としては、例えばシリコーンゲルや熱硬化性樹脂等の絶縁材料が使用可能である。ケース5には外部端子4a,4bが固定されている。半導体チップ3、導電板11a,11b及び外部端子4a,4bは、ボンディングワイヤ6a,6b,6cを介して互いに電気的に接続されている。
絶縁回路基板1の下面側には、接合層2bを介して、銅(Cu)等の金属からなる放熱ベース8が設けられている。放熱ベース8の下面側には、接合層2cを介して、銅(Cu)等の金属からなる放熱フィン9が設けられている。接合層2b,2cとしては、例えば焼結材又ははんだ、熱界面材料(Thermal Interface Material;TIM)が使用可能である。接合層2b,2cは、接合層2aと同一材料で構成されてもよく、異なる材料で構成されてもよい。
図2は、図1に示した絶縁回路基板1の導電板11a及び半導体チップ3の平面図を示す。図2に示すように、半導体チップ3は矩形の平面パターンを有する。半導体チップ3のサイズは、例えば5mm×5mm程度であるが、これに限定されない。接合層2aは、矩形の平面パターンを有する。接合層2aの上面側(半導体チップ3側)の外縁は、半導体チップ3の外周よりも外側に位置している。なお、接合層2aの上面側(半導体チップ3側)の外縁は、半導体チップ3の外周と一致してもよく、或いは半導体チップ3の外周よりも内側に位置してもよい。
図3は、図2のA-A方向から見た、半導体チップ3を対角線で切断した断面図である。図3に示すように、接合層2aは、上面側(半導体チップ3側)の上底が下面側(導電板11a側)の下底よりも長い略台形(テーパー型)の断面形状を有する。図3では、接合層2aの側面が直線である場合を例示するが、接合層2aの側面は外側又は内側に凸の曲面であってもよい。例えば、接合層2aの導電板11a側の表面は、接合層2aと導電板11aとの接合界面21の外縁より外側の表面において導電板11a側に凸の曲面であってよい。接合層2aと導電板11aとの接合界面21の外縁は、接合層2a、導電板11aおよび封止部材7が接する三重点になっている。接合層2aと導電板11aとの接合界面21の幅W1は、接合層2aと半導体チップ3との接合界面22の幅W2よりも狭い。接合層2aと半導体チップ3との接合界面22の外縁は、半導体チップ3の外周と一致している。図2には、接合層2aと導電板11aとの接合界面21を破線で模式的に示している。
図1~図3に示すように、接合層2aと導電板11aとの接合界面21の外縁は、半導体チップ3の外周よりも内側で、且つ接合層2aと半導体チップ3との接合界面22の外縁よりも内側に位置する。これにより、接合層2aと導電板11aとの接合界面21の外縁の位置に応力集中部P1,P2が形成されている。この応力集中部P1,P2を起点として亀裂が発生し易く、発生した亀裂は接合層2aの中心側に向かって徐々に進展し、熱抵抗が上昇して半導体装置が破壊される。応力集中部P1,P2は、図2に示した平面パターンにおいては、接合層2aと導電板11aとの接合界面21の外縁(破線で図示)に対応しており、特に接合界面21がなす矩形パターンの4角の位置から亀裂が発生し易い。
即ち、第1実施形態に係る半導体装置では、接合層2aと導電板11aとの接合界面21の外縁を、半導体チップ3の外周よりも内側で、且つ接合層2aと半導体チップ3との接合界面22の外縁よりも内側に位置する構成とすることにより、接合界面21の外縁に応力集中部P1,P2を形成し、応力集中部P1,P2を起点として積極的に亀裂を発生させる。これにより、接合層2aで寿命を律速させて、半導体装置を意図的に破壊することにより、半導体装置の寿命のばらつきを防止することができる。
接合層2aと導電板11aとの接合界面21の外縁と、接合層2aと半導体チップ3との接合界面22の外縁との距離D1は例えば5μm以上、50μm以下程度であるが、これに限定されない。接合層2aの厚さT1は例えば10μm以上、50μm以下程度であるが、これに限定されない。距離D1は、半導体チップ3の平面パターンの対角線の長さに対して1/2500以上、1/50以下程度であり、接合層2aの厚さT1に対して1/1250以上、1/50以下程度であるが、接合層2aの種類、接合層2aの厚さT1、半導体チップ3のサイズ等に応じて適宜調整可能であり、これに限定されない。
接合層2aと導電板11aとの接合界面21の外縁が半導体チップ3の内側へ入り込み、距離D1が大きくなるほど、応力集中部P1,P2に集中する応力が増大し、応力集中部P1,P2を起点とした亀裂を発生し易くなる。このため、距離D1を調整することにより、応力集中部P1,P2を起点とした亀裂の発生を制御することができ、ひいては半導体装置の寿命を制御することができる。
接合層2aの上面側(半導体チップ3側)の外縁は、半導体チップ3の外周よりも距離D2だけ外側に突出している。距離D2は例えば1μm以上、30μm以下程度であるが、これに限定されない。半導体チップ3の外周よりも外側に突出した接合層2aの部分はなくてもよい。例えば、接合層2aを焼結させる前に、エアブローや洗浄等により、半導体チップ3の外周よりも外側に突出した接合層2aの部分を除去してもよい。この場合、接合層2aの上面側(半導体チップ3側)の外縁が、半導体チップ3の外周と一致してもよく、或いは半導体チップ3の外周よりも内側に位置してもよい。
接合層2aを構成する焼結材は多孔性であり、金属粒子間に空隙(孔)を有する。接合層2aと導電板11aとの接合界面21の外縁より内側に位置する接合層2aの領域における金属粒子間の空隙率は、接合層2aと半導体チップ3との接合界面22の外縁より内側、かつ接合層2aと導電板11aとの接合界面21の外縁より外側に位置する接合層2aの領域における金属粒子間の空隙率より高い。このため、接合層2aと導電板11aとの接合界面21の外縁より内側に位置する接合層2aの部分は、接合層2aと半導体チップ3との接合界面22の外縁より内側、かつ接合層2aと導電板11aとの接合界面21の外縁より外側に位置する接合層2aの部分よりも亀裂が発生し易く、更には発生した亀裂が進展し易く、半導体装置の破壊を促進することができる。
<比較例>
ここで、比較例に係る半導体装置を説明する。比較例に係る半導体装置は、図4に示すように、焼結材からなる接合層2dの下面側(導電板11a側)の外周が半導体チップ3の外周よりも外側に位置すると共に、接合層2dが半導体チップ3の側面の下部に接し、接合層2dの側面が末広がりとなる点が、図3に示した第1実施形態に係る半導体装置の構成と異なる。
比較例に係る半導体装置では、接合層2dが焼結材で構成されるため、はんだで構成された場合よりも長寿命となる。しかしながら、接合層2dは高耐熱性、高信頼性であるため、寿命を律速する部分とはならず、接合層2d以外の例えば半導体チップ3や絶縁回路基板1の割れ等により、半導体装置が突発的に破壊される場合がある。そのため、比較例に係る半導体装置では、寿命がばらつき、重大な故障にもつながりやすい。そのため、故障モードとしては、従来のはんだと同様に、接合層の劣化(亀裂)が徐々に進行し、熱抵抗等の上昇により、半導体装置が破壊される形であることが望ましい。
これに対して、第1実施形態に係る半導体装置によれば、接合層2aと導電板11aとの接合界面21の外縁を、半導体チップ3の外周よりも内側で、且つ接合層2aと半導体チップ3との接合界面22の外縁よりも内側に位置する構成とすることにより、接合層2aの応力集中部P1,P2を起点として積極的に亀裂を発生させて、接合層2aで寿命を律速することができる。よって、比較例に係る半導体装置と比較して短寿命となるものの、はんだと比較して長寿命化を図りつつ、半導体装置の寿命のばらつきを防止することができる。
更に、接合層2aと半導体チップ3との接合界面22の幅W2が、接合層2aと導電板11aとの接合界面21の外縁の幅W1よりも広いため、半導体チップ3からの熱を効率よく放熱することができると共に、半導体チップ3の端部の破損を防止することができる。
<実施例>
次に、図3に示した第1実施形態に係る半導体装置、及び図4に示した比較例に係る半導体装置を作製し、信頼性試験であるパワーサイクル試験を実施した。図5は、比較例に係る半導体装置のパワーサイクル試験前の断面画像であり、図6は、比較例に係る半導体装置のパワーサイクル試験後の断面画像である。図6に示すように、比較例に係る半導体装置では、パワーサイクル試験後の接合層2dに劣化(亀裂)は観察されず、接合層2d以外の箇所の劣化により破壊した。
一方、図7は、第1実施形態に係る半導体装置のパワーサイクル試験前の断面画像であり、図8は、第1実施形態に係る半導体装置のパワーサイクル試験後の断面画像である。図8に示すように、第1実施形態に係る半導体装置では、パワーサイクル試験後の接合層2aの応力集中部P1から亀裂が発生し、亀裂が接合層2aの中心側に向かって徐々に進展し、熱抵抗の上昇により破壊した。
<半導体装置の製造方法>
次に、図9~図12を参照して、第1実施形態に係る半導体装置の製造方法(組立方法)を説明する。まず、図9に示すように、台座31の上面にゴムシート32を載置し、ゴムシート32の上面にシート状の焼結材である焼結シート2を載置する。そして、マウンタヘッド33の吸着部34により半導体チップ3を吸着し、半導体チップ3の下面を焼結シート2の上面に対向させる。
次に、図10に示すように、マウンタヘッド33を下降させることにより半導体チップ3の下面を焼結シート2に押し付ける。この際、半導体チップ3の下面の端部に応力が集中することで、半導体チップ3の下面の端部側の焼結シート2が圧縮され、半導体チップ3の下面の中央側の焼結シート2よりも薄くなる。このため、焼結シート2の端部側の相対的に薄い部分の空隙率は、焼結シート2の中央側の相対的に厚い部分の空隙率より低くなる。なお、半導体チップ3の下面を焼結シート2に押し付ける際に、焼結シート2を転写し易くなるように、加熱及び加圧を行ってもよい。
次に、図11に示すように、マウンタヘッド33を上昇させることにより、焼結シート2の一部が切り取られ、焼結シート2の一部からなる接合層2aが半導体チップ3の下面に転写される。接合層2aは、中央側が相対的に厚く、端部側が相対的に薄い形状を有する。
次に、図12に示すように、絶縁回路基板1を用意する。図12に示す絶縁回路基板1では、図1に示した導電板11bを省略している。そして、搬送機等を用いて、接合層2aがそれぞれ形成された複数の半導体チップ3を、絶縁回路基板1の導電板11a上に搭載する。図12では接合層2aがそれぞれ形成された複数の半導体チップ3を示すが、図1に示すように接合層2aが形成された1個の半導体チップ3のみを搭載してもよい。
次に、図13に示すように、プレス装置の金型42に取付けたシリコン(Si)ゴム等からなる加圧部41により半導体チップ3の上面側から加圧する。半導体チップ3が加圧された状態で加熱することにより、接合層2aに焼結反応を生じさせる。例えば、加圧力が1MPa以上、60MPa以下程度、加熱温度が150℃以上、350℃以下程度、加熱時間が1分以上、5分以下程度に設定される。この結果、絶縁回路基板1と半導体チップ3とが接合層2aを介して接合する。
その後、絶縁回路基板1及び半導体チップ3の周囲にケース5を配置し、ボンディングワイヤ6a,6b,6c等で絶縁回路基板1、半導体チップ3及び外部端子4a,4bを接続し、封止部材7で封止する等の通常のプロセスにより、第1実施形態に係る半導体装置が完成する。
第1実施形態に係る半導体装置の製造方法によれば、焼結材からなる接合層2aを用いて、寿命のばらつきを防止することができる半導体装置を実現可能となる。
また、上述した第1実施形態に係る半導体装置の製造方法では、半導体チップ3の下面に焼結シート2の一部を転写する場合を例示したが、スクリーン印刷等により、半導体チップ3の下面に、中央側が相対的に厚く、端部側が相対的に薄くなるようにペースト状の接合層2aを塗布してもよい。
また、上述した第1実施形態に係る半導体装置の製造方法では、台座31の上面にゴムシート32を載置した場合を例示したが、ゴムシート32を使用せず、台座31に凹部を設けてもよい。この場合、凹部に焼結シート2を載置して半導体チップ3の下面を押し付けることで、中央側が相対的に厚く、端部側が相対的に薄い接合層2aを転写することができる。
(第2実施形態)
第2実施形態に係る半導体装置は、図14に示すように、接合層2aと導電板11aとの接合界面21の外縁が、半導体チップ3の外周よりも内側で、且つ接合層2aと半導体チップ3との接合界面22の外縁よりも内側に位置する点は、図3に示した第1実施形態に係る半導体装置の構成と同様である。しかし、第2実施形態に係る半導体装置は、接合層2aの上面側(半導体チップ3側)の外縁が、半導体チップ3の外周と一致し、且つ接合層2aと半導体チップ3との接合界面22の外縁と一致する点が、第1実施形態に係る半導体装置の構成と異なる。
第2実施形態に係る半導体装置の他の構成は、第1実施形態に係る半導体装置の構成と同様であるので、重複した説明を省略する。第2実施形態に係る半導体装置は、第1実施形態に係る半導体装置の製造方法と同様の手順で実現可能である。
第2実施形態に係る半導体装置によれば、第1実施形態に係る半導体装置の構成と同様に、接合層2aの応力集中部P1,P2を起点として積極的に亀裂を発生させて意図的に破壊することができるため、半導体装置の寿命のばらつきを防止することができる。更に、接合層2aと半導体チップ3との接合界面22の外縁が、半導体チップ3の外周と一致するので、接合層2aが半導体チップ3の外周よりも外側に突出した部分の脱落を防止することができる。
(第3実施形態)
第3実施形態に係る半導体装置は、図15に示すように、接合層2aと導電板11aとの接合界面21の外縁が、半導体チップ3の外周よりも内側で、且つ接合層2aと半導体チップ3との接合界面22の外縁よりも内側に位置する点は、図3に示した第1実施形態に係る半導体装置の構成と同様である。しかし、第3実施形態に係る半導体装置は、接合層2aの上面側(半導体チップ3側)の外縁が、半導体チップ3の外周よりも内側に位置し、且つ接合層2aと半導体チップ3との接合界面22の外縁と一致する点が、第1実施形態に係る半導体装置の構成と異なる。
第3実施形態に係る半導体装置の他の構成は、第1実施形態に係る半導体装置の構成と同様であるので、重複した説明を省略する。第3実施形態に係る半導体装置は、第1実施形態に係る半導体装置の製造方法と同様の手順で実現可能である。
第3実施形態に係る半導体装置によれば、第1実施形態に係る半導体装置の構成と同様に、接合層2aの応力集中部P1,P2を起点として積極的に亀裂を発生させて意図的に破壊することができるため、半導体装置の寿命のばらつきを防止することができる。更に、接合層2aと半導体チップ3との接合界面22の外縁が、半導体チップ3の外周よりも内側に位置するので、接合層2aが半導体チップ3の外周よりも外側に突出した場合の突出部分の脱落を防止することができる。
(第4実施形態)
第4実施形態に係る半導体装置は、図16に示すように、焼結材からなる接合層(2e,2f)と導電板11aとの接合界面23の外縁が、半導体チップ3の外周よりも内側で、且つ半導体チップ3と接合層(2e,2f)との接合界面24の外縁よりも内側に位置する点は、図3に示した第1実施形態に係る半導体装置の構成と同様である。しかし、第4実施形態に係る半導体装置は、接合層(2e,2f)が、導電板11aと接合する第1接合層(下側接合層)2eと、下側接合層2eと半導体チップ3とを接合する第2接合層(上側接合層)2fとを有する2層構造で構成されている点が、第1実施形態に係る半導体装置の構成と異なる。
下側接合層2e及び上側接合層2fのそれぞれは、第1実施形態に係る半導体装置の接合層2aと同様に、ペースト状又はシート状等の焼結材で構成されている。下側接合層2e及び上側接合層2fは、互いに同一材料で構成されてもよく、異なる材料で構成されてもよい。下側接合層2eの厚さは、上側接合層2fの厚さと同一でもよく、上側接合層2fの厚さよりも薄くてもよく、上側接合層2fの厚さよりも厚くてもよい。
下側接合層2eと導電板11aとの接合界面23の外縁が、半導体チップ3と上側接合層2fとの接合界面24の外縁よりも内側に位置する。このため、下側接合層2eと導電板11aとの接合界面23の外縁の位置に応力集中部P3,P4が形成されている。第4実施形態に係る半導体装置の他の構成は、第1実施形態に係る半導体装置の構成と同様であるので、重複した説明を省略する。
第4実施形態に係る半導体装置によれば、第1実施形態に係る半導体装置の構成と同様に、接合層(2e,2f)の下側接合層2eの応力集中部P3,P4を起点として積極的に亀裂を発生させて、半導体装置を意図的に破壊することができるため、半導体装置の寿命のばらつきを防止することができる。
次に、図17~図19を参照して、第4実施形態に係る半導体装置の製造方法の一例を説明する。まず、図17に示すように、スクリーン印刷等により、半導体チップ3の下面にペースト状の上側接合層2fを平坦に塗布し、その後、上側接合層2fを乾燥させる。或いは、焼結シートの転写により、半導体チップ3の下面に上側接合層2fを平坦に形成してもよい。また、上側接合層2fは、半導体ウェハをダイシングして半導体チップ3とする前に、半導体ウェハの下面に予め形成してもよい。
一方、図18に示すように、スクリーン印刷等により、絶縁回路基板1の導電板11aの上面に、上側接合層2fよりも小さい面積でペースト状の下側接合層2eを塗布し、その後、下側接合層2eを乾燥させる。或いは、絶縁回路基板1の導電板11aの上面に、焼結シートからなる下側接合層2eを搭載してもよい。
次に、図19に示すように、図17に示した半導体チップ3の下面に形成された上側接合層2fと、絶縁回路基板1の上面に形成された下側接合層2eとを張り合わせ、加圧及び加熱することにより、絶縁回路基板1と半導体チップ3とを接合層(2e,2f)を介して接合する。第4実施形態に係る半導体装置の製造方法の他の手順は、第1実施形態に係る半導体装置の製造方法と同様であるので、重複した説明を省略する。
なお、第4実施形態に係る半導体装置として、接合層(2e,2f)が、下側接合層2e及び上側接合層2fを有する2層構造からなる構成を例示したが、接合層は、3層以上の焼結材の積層構造であってもよい。例えば接合層が3層構造である場合には、絶縁回路基板1の導電板11aの上面に下側接合層2eを形成した後、下側接合層2eの面積よりも大きく、且つ上側接合層2fの面積より小さい第3接合層(中間接合層)を、下側接合層2eの上面に形成すればよい。
また、第4実施形態に係る半導体装置として、上側接合層2fの外周が、半導体チップ3の外周と一致し、且つ半導体チップ3と上側接合層2fとの接合界面24の外縁と一致する構成を例示したが、上側接合層2fの外周が、半導体チップ3の外周よりも内側に位置し、且つ半導体チップ3と上側接合層2fとの接合界面24の外縁と一致してもよい。また、上側接合層2fの外周が半導体チップ3の外周と一致する構成を例示したが、上側接合層2fの外周は半導体チップ3の外周よりも外側に突出していてもよい。
(その他の実施形態)
上記のように、本発明は第1~第4実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、第1~第4実施形態に係る半導体装置として、半導体チップ3をボンディングワイヤ6a,6b,6cを介して接続する構成を例示したが、これに限定されない。例えば、半導体チップ3の上方に、プリント基板にピン状のポスト電極が挿入されたインプラント基板を設け、半導体チップ3とポスト電極とを接続した構成の半導体装置にも適用可能である。
また、第1~第4実施形態がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1…絶縁回路基板
2…焼結シート
2a,2b,2c,2d…接合層
2e…下側接合層
2f…上側接合層
3…半導体チップ
4a,4b…外部端子
5…ケース
6a,6b,6c…ボンディングワイヤ
7…封止部材
8…放熱ベース
9…放熱フィン
10…絶縁板
11a,11b…導電板
12…導電板
21,22,23,24…接合界面
31…台座
32…ゴムシート
33…マウンタヘッド
34…吸着部
41…加圧部
42…金型
P1,P2,P3,P4…応力集中部

Claims (9)

  1. 主面を有する導電板と、
    前記導電板の前記主面に対向して配置された半導体チップと、
    前記導電板と前記半導体チップとの間に配置された多孔性の焼結材を有する接合層と、
    を備え、
    前記接合層と前記導電板との接合界面の第1外縁が、前記半導体チップの外周よりも内側で、且つ前記接合層と前記半導体チップとの接合界面の第2外縁よりも内側に位置することを特徴とする半導体装置。
  2. 前記接合層の前記半導体チップ側の外縁は、前記半導体チップの外周よりも外側に突出することを特徴とする請求項1に記載の半導体装置。
  3. 前記接合層の前記半導体チップ側の外縁は、前記半導体チップの外周と一致することを特徴とする請求項1に記載の半導体装置。
  4. 前記接合層の前記半導体チップ側の外縁は、前記半導体チップの外周よりも内側に位置することを特徴とする請求項1に記載の半導体装置。
  5. 前記接合層の前記導電板側の表面は、前記第1外縁より外側の前記表面において前記導電板側に凸の曲面である請求項1~4のいずれか1項に記載の半導体装置。
  6. 前記第1外縁の位置に応力集中部が形成されていることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。
  7. 前記第1外縁より内側の前記接合層の空隙率は、前記第2外縁より内側かつ前記第1外縁より外側の前記接合層の空隙率より高いことを特徴とする請求項1~4のいずれか1項に記載の半導体装置。
  8. 前記接合層は、
    前記導電板と接合する第1接合層と、
    前記第1接合層と前記半導体チップとを接合する第2接合層と、
    を備えることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。
  9. 前記半導体チップ及び前記接合層を封止する封止部材を更に備え、前記第1外縁が前記接合層、前記導電板および前記封止部材が接する三重点になっていることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。
JP2023535154A 2021-07-16 2022-05-10 半導体装置 Active JP7513212B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021118039 2021-07-16
JP2021118039 2021-07-16
PCT/JP2022/019854 WO2023286432A1 (ja) 2021-07-16 2022-05-10 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2023286432A1 JPWO2023286432A1 (ja) 2023-01-19
JPWO2023286432A5 JPWO2023286432A5 (ja) 2023-09-25
JP7513212B2 true JP7513212B2 (ja) 2024-07-09

Family

ID=

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218624A (ja) 2009-07-02 2009-09-24 Shinkawa Ltd ボンディング装置及び方法
JP2016213288A (ja) 2015-05-01 2016-12-15 セイコーエプソン株式会社 接合体、電子装置、プロジェクターおよび接合体の製造方法
WO2017203650A1 (ja) 2016-05-26 2017-11-30 三菱電機株式会社 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218624A (ja) 2009-07-02 2009-09-24 Shinkawa Ltd ボンディング装置及び方法
JP2016213288A (ja) 2015-05-01 2016-12-15 セイコーエプソン株式会社 接合体、電子装置、プロジェクターおよび接合体の製造方法
WO2017203650A1 (ja) 2016-05-26 2017-11-30 三菱電機株式会社 電力用半導体装置

Similar Documents

Publication Publication Date Title
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP2021197447A (ja) 半導体装置
US20230298974A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3390661B2 (ja) パワーモジュール
JP6643975B2 (ja) 半導体装置の製造方法
US20210407954A1 (en) Semiconductor device
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP7513212B2 (ja) 半導体装置
WO2018020729A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
WO2023286432A1 (ja) 半導体装置
JPH11214612A (ja) パワー半導体モジュール
CN111834307B (zh) 半导体模块
JP2016086003A (ja) パワー半導体装置の製造方法
JP7351134B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022176744A (ja) 半導体装置および半導体装置の製造方法
WO2023017680A1 (ja) 半導体装置及びその製造方法
US20230154882A1 (en) Semiconductor device and method for manufacturing the same
WO2020050077A1 (ja) 接合構造、半導体装置および接合構造の形成方法
US20240194581A1 (en) Power module and manufacturing method therefor
JP2020064925A (ja) 半導体装置、半導体装置の製造方法
JP2022144711A (ja) 半導体装置の製造方法
JP2006128589A (ja) 電子部品収納用パッケージおよび電子装置
JP2024025271A (ja) 半導体モジュールの製造方法
JP2007043098A (ja) パワー半導体モジュール