KR102114489B1 - 소결 재료 및 이를 이용한 부착 방법 - Google Patents

소결 재료 및 이를 이용한 부착 방법 Download PDF

Info

Publication number
KR102114489B1
KR102114489B1 KR1020197037065A KR20197037065A KR102114489B1 KR 102114489 B1 KR102114489 B1 KR 102114489B1 KR 1020197037065 A KR1020197037065 A KR 1020197037065A KR 20197037065 A KR20197037065 A KR 20197037065A KR 102114489 B1 KR102114489 B1 KR 102114489B1
Authority
KR
South Korea
Prior art keywords
film
substrate
die
paste
mpa
Prior art date
Application number
KR1020197037065A
Other languages
English (en)
Other versions
KR20190141033A (ko
Inventor
오스카 카셀레브
바와 싱
빈 모
마이클 티. 마아치
모니르 보우그다
Original Assignee
알파 어셈블리 솔루션스 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알파 어셈블리 솔루션스 인크. filed Critical 알파 어셈블리 솔루션스 인크.
Priority to KR1020207014221A priority Critical patent/KR102305501B1/ko
Publication of KR20190141033A publication Critical patent/KR20190141033A/ko
Application granted granted Critical
Publication of KR102114489B1 publication Critical patent/KR102114489B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/16—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer formed of particles, e.g. chips, powder or granules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83222—Induction heating, i.e. eddy currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256—Heavy metal or aluminum or compound thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Abstract

멀티칩 및 단일 컴퍼넌트의 다이 부착 방법은 다이의 이면 또는 기판 상에 소결 페이스트를 인쇄하는 것을 포함할 수 있다. 인쇄는 스텐실 인쇄, 스크린 인쇄 또는 디스펜싱 공정을 포함할 수 있다. 페이스트는 다이싱 전에 전체 웨이퍼의 이면 상이나, 각각의 다이의 이면 상에 인쇄될 수 있다. 또한, 소결막은 제조되어 웨이퍼, 다이 또는 기판에 전사될 수 있다. 후소결 단계는 스루풋을 증가시킬 수 있다.

Description

소결 재료 및 이를 이용한 부착 방법{SINTERING MATERIALS AND ATTACHMENT METHODS USING SAME}
일반적으로 각종 컴퍼넌트의 부착 방법에 대한 하나 이상의 실시형태에 관한 것이고, 보다 구체적으로는 이러한 부착에 사용되는 소결 재료 및 방법에 관한 것이다.
소결은 종래의 납땜에 대한 대체 기술로서 등장했다. 소결은 일반적으로 고온 및 고압 공정을 포함하여 어셈블리의 각종 컴퍼넌트를 부착한다.
각종 컴퍼넌트의 부착을 용이하게 하는 소결막, 이를 제조하는 방법, 이를 이용한 적층 공정, 및 부착 방법을 제공하고자 한다.
하나 이상의 실시형태에 따라서, 조성물은 약 0.001㎛ 내지 약 10㎛의 d50 범위를 갖고 약 30wt% 내지 약 95wt%의 페이스트를 포함하는 금속분말, 약 50℃ 내지 약 170℃ 사이의 연화점을 갖고 약 0.1wt% 내지 약 5wt%의 페이스트를 포함하는 바인더, 및 적어도 상기 바인더를 용해하는데 충분한 양의 용제를 포함할 수 있다.
다른 실시형태에 있어서, 상기 금속분말은 금, 팔라듐, 은, 동, 알루미늄, 은 팔라듐 합금 또는 금 팔라듐 합금을 포함할 수 있다. 상기 금속분말은 은입자를 포함할 수 있다. 적어도 다른 실시형태에 있어서, 상기 금속분말은 나노입자를 포함할 수 있다. 상기 금속분말은 코팅된 금속입자를 포함할 수 있다. 다른 실시형태에 있어서, 상기 조성물은 하나 이상의 기능성 첨가제를 더 포함할 수 있다.
하나 이상의 실시형태에 따라서, 막은 약 0.001㎛ 내지 약 10㎛의 d50 범위를 갖고 약 30wt% 내지 약 95wt%의 페이스트를 포함하는 금속분말, 약 50℃ 내지 약 170℃ 사이의 연화점을 갖고 약 0.1 내지 5wt%의 페이스트를 포함하는 바인더, 및 적어도 상기 바인더를 용해하는데 충분한 양의 용제를 포함하는 조성물의 층을 포함할 수 있다. 다른 실시형태에 있어서, 상기 막은 약 5미크론 내지 약 300미크론의 건조 두께를 가질 수 있다.
다른 실시형태에 있어서, 상기 조성물의 층은 폴리머, 유리, 금속 또는 세라믹 기판 상에 있다. 폴리머 기판은 폴리에스테르를 포함하여도 좋다. 폴리머 기판은 박리 코팅을 포함하여도 좋다.
하나 이상의 실시형태에 따라서, 금속입자의 막을 제조하는 방법은 기판 상에 약 0.001㎛ 내지 약 10㎛의 d50 범위를 갖는 금속분말을 포함하는 재료를 도포하는 단계, 및 상기 재료를 기판 상에 건조시켜 막을 형성하는 단계를 포함할 수 있다.
다른 실시형태에 있어서, 상기 기판은 폴리머 기판을 포함할 수 있다. 상기 재료를 도포하는 단계는 상기 재료를 인쇄 또는 캐스팅하는 단계를 포함할 수 있다. 적어도 다른 실시형태에 있어서, 상기 재료는 연속층으로 인쇄될 수 있다. 다른 실시형태에 있어서, 상기 재료는 인쇄되어 불연속 형상의 어레이를 형성할 수 있다. 다른 실시형태에 있어서, 상기 방법은 상기 재료를 준비하는 단계를 더 포함할 수 있다.
하나 이상의 실시형태에 따라서, 컴퍼넌트에 금속입자의 층을 도포하는 적층 공정은 폴리머 기판 상의 금속입자의 층을 포함하는 막 상에 상기 컴퍼넌트를 위치시켜 어셈블리를 형성하고, 상기 어셈블리에 약 50℃ 내지 약 175℃의 범위의 열을 가하고, 상기 어셈블리에 0.05MPa 내지 약 3MPa의 범위의 압력을 가하고, 및 상기 어셈블리로부터 컴퍼넌트를 분리하는 것을 포함하여 상기 금속입자의 층이 상기 컴퍼넌트 상에 잔존하고 상기 폴리머 기판으로부터 분리되어도 좋다. 다른 실시형태에 있어서, 상기 막은 상기 컴퍼넌트와 실질적으로 동일한 크기이어도 좋다.
하나 이상의 실시형태에 따라서, 부착 방법은 기판에 금속입자의 막을 도포하고, 상기 막 상에 다이를 위치시켜 어셈블리를 형성하고, 상기 어셈블리에 약 40MPa 미만의 압력을 가하고, 상기 어셈블리를 약 175℃ 내지 약 400℃의 온도에서 약 0.25초 내지 약 30분 동안 소결하는 것을 포함할 수 있다.
다른 실시형태에 있어서, 약 0.5MPa 내지 약 20MPa의 압력이 가해져도 좋다. 적어도 다른 실시형태에 있어서, 약 2.0MPa 내지 10MPa의 압력이 가해져도 좋다.
하나 이상의 실시형태에 따라서, 부착 방법은 웨이퍼의 이면 상에 금속입자의 막을 도포하고, 상기 웨이퍼를 다이싱하여 복수개의 다이를 형성하고, 적어도 하나의 다이를 기판 상에 위치시켜 어셈블리를 형성하고, 상기 어셈블리에 약 40MPa 미만의 압력을 가하고, 상기 어셈블리를 약 175℃ 내지 약 400℃의 온도에서 약 0.25초 내지 소결하는 것을 포함할 수 있다. 다른 실시형태에 있어서, 약 2.0MPa 내지 약 10MPa의 압력이 가해져도 좋다.
하나 이상의 실시형태에 따라서, 부착 방법은 다이의 이면 상에 금속입자의 막을 도포하고, 상기 다이를 기판 상에 위치시켜 어셈블리를 형성하고, 상기 어셈블리에 약 40MPa 미만의 압력을 가하고, 상기 어셈블리를 약 175℃ 내지 약 400℃의 온도에서 약 0.25초 내지 약 30분 동안 소결하는 것을 포함할 수 있다. 다른 실시형태에 있어서, 약 2.0MPa 내지 약 10MPa의 압력이 가해져도 좋다.
이하, 다른 양태, 실시형태, 및 이들 예시 양태와 실시형태의 이점이 상세하게 설명된다. 여기에 개시된 실시형태는 여기에 개시된 원칙 중 적어도 하나에 따르는 임의의 방식으로 다른 실시형태와 조합되어도 좋고, "실시형태", "다른 실시형태", "대체 실시형태", "각종 실시형태", "하나의 실시형태"등의 언급은 서로 반드시 배타적인 것은 아니며, 적어도 하나의 실시형태에 기재된 특정 형태, 구조 또는 특성이 포함될 수 있는 것을 나타내고자 한다. 본 명세서에서의 이런 용어의 표현은 모든 동일한 실시형태로 언급되는 것은 아니다.
각종 컴퍼넌트의 부착을 용이하게 하는 소결 재료 또는 소결막, 이를 제조하는 방법, 이를 이용한 적층 공정, 및 부착 방법을 제공한다. 상기 소결 재료 및 방법은 광전지, 운송, 공업 용도, 가전 제품 및 통신을 포함하는 풍력 및 태양력 발전, 하이브리드 전기 자동차를 포함하는 각종 산업에서 이용될 수 있다.
적어도 하나의 실시형태에 대한 각종 양태가 첨부된 도면을 참조로 하여 이하에 설명되고, 이것은 실제 비율로 축소하여 그린 것은 아니다. 상기 도면은 설명과 각종 양태 및 실시형태에 대한 이해를 더 제공하기 위해 포함되고, 본 명세서의 일부에 포함되어 구성되지만, 본 발명의 범위를 제한하는 것은 아니다. 상기 도면, 발명을 실시하기 위한 구체적인 내용 또는 모든 청구항에 있어서의 기술적 특징은 참조 부호가 붙는 경우에는, 상기 참조 부호는 상기 도면 및 설명의 이해를 증가시키기 위해서만 포함된다. 상기 도면에 있어서, 각종 도면에 표시된 동일하거나, 거의 동일한 각각의 컴퍼넌트는 동일한 숫자로 나타내어진다. 명확성을 위해, 모든 도면에서 모든 컴퍼넌트가 표시되지 않을 수도 있다.
도 1a-도 1d는 하나 이상의 실시형태에 따라 기판에 도포되는 처방의 한정되지 않는 예를 나타낸다.
도 2는 하나 이상의 실시형태에 따른 스탬핑 공정을 나타낸다.
도 3은 하나 이상의 실시형태에 따른 스탬핑 지지대를 나타낸다.
도 4는 하나 이상의 실시형태에 따른 스팸핑 호일의 예를 나타낸다.
도 5는 하나 이상의 실시형태에 따른 다이 적층 공정을 나타낸다.
도 6은 하나 이상의 실시형태에 따른 다이 부착 방식의 개략도를 나타낸다.
도 7a 및 도 7b는 하나 이상의 실시형태에 따른 증착 방법의 한정되지 않는 예를 나타낸다.
도 8은 하나 이상의 실시형태에 따른 다이의 이면 상에 인쇄하는 공정을 나타낸다.
도 9는 하나 이상의 실시형태에 따른 도 8의 공정에 의해 부착된 다이의 예를 나타낸다.
도 10은 하나 이상의 실시형태에 따른 도 9의 부착의 단면도를 나타낸다.
도 11은 하나 이상의 실시형태에 따른 막을 전사하는 공정을 나타낸다.
도 12a-도 12c는 하나 이상의 실시형태에 따른 막의 예를 나타낸다.
도 13은 실시예 1에 설명된 하나 이상의 실시형태에 따른 나노은 페이스트로 인쇄된 리드 프레임을 나타낸다.
도 14는 실시예 1에 설명된 하나 이상의 실시형태에 따른 공정 온도 프로파일의 개략도를 나타낸다.
도 15는 실시예 1에 설명된 하나 이상의 실시형태에 따른 부착된 다이를 갖는 리드 프레임을 나타낸다.
도 16은 실시예 1에 설면된 하나 이상의 실시형태에 따른 접합 부분의 단면을 나타낸다.
도 17은 실시예 1에 설명된 하나 이상의 실시형태에 따른 초음파 현미경 이미지 데이터를 나타낸다.
도 18 및 도 19는 실시예 2에 설명된 하나 이상의 실시형태에 따른 공정에 의해 부착된 다이를 나타낸다.
도 20a-도 20c는 실시예 3에 설명된 하나 이상의 실시형태에 따른 적층 공정을 나타낸다.
도 21은 실시예 4에 설명된 하나 이상의 실시형태에 따른 다이 전단 시험 데이터를 나타낸다.
도 22a 및 도 22b는 실시예 6에 설명된 하나 이상의 실시형태에 따른 데이터를 나타낸다.
도 23a 및 도 23b는 실시예 6에 설명된 하나 이상의 실시형태에 따른 데이터를 나타낸다.
하나 이상의 실시형태에 따라서, 제 1 컴퍼넌트는 제 2 컴퍼넌트에 확실하게 부착될 수 있다. 다른 실시형태는 실질적으로 동일한 결과를 달성하면서 종래의 소결 공정과 비교해서 상대적으로 낮은 압력과 상대적으로 낮은 온도에서 소결되는 것을 포함할 수 있다. 다른 실시형태에 있어서, 전자 컴퍼넌트가 부착되어도 좋다. 또 다른 실시형태에 있어서, 비전자 컴퍼넌트가 부착되어도 좋다. 고신뢰도와 유연한 접합 두께로 고열 및 전기 도전성 결합이 제공될 수 있다. 하나 이상의 실시형태는 소결에 이어서 실질적으로 균일한 접합 두께를 촉진할 수 있다. 또한, 다공성, 열 및 기계적 물성은 실질적으로 균일할 수 있다. 다른 한정되지 않는 다른 실시형태에 있어서, 약 2미크론 내지 약 100미크론 범위의 두께를 갖는 접합이 달성될 수 있다. 대형 면적과 소형 면적을 모두 포함하는 접합 두께의 제어와 균일성이 달성될 수 있다. 다른 실시형태에 있어서, 공정시 재료의 손실이 감소되어 종래의 부착 공정과 비교해서 적어도 약 15% 내지 약 20%의 전체적인 비용 절감을 야기할 수 있다. 또한, 실시형태는 낮은 자본 경비와 관련될 수도 있다. 또한, 유기 잔사가 유리하게 감소해서 후세정 공정이 필요하지 않을 수도 있다. 다른 실시형태에 있어서, 리드 프리 결합은 금속간화합물 없이 형성된다. 또한, 공정의 용이함은 고수율, 고처리량의 제조 공정을 가능하게 하는 하나 이상의 실시형태에 따라 확인될 수 있다. 또한, 압력 및 열을 가하는 각종 공정을 가능하게 할 수 있다. 하나 이상의 실시형태에 따른 소결 재료 및 방법은 광전지, 운송, 공업 용도, 가전 제품 및 통신을 포함하는 풍력 및 태양력 발전, 하이브리드 전기 자동차를 포함하는 각종 산업에서의 이용 가능성을 확인할 수 있다.
하나 이상의 실시형태에 따라서, 소결 재료는 각종 컴퍼넌트의 부착을 용이하게 하기 위해 사용될 수 있다. 상기 소결 재료는 각종 형태로 사용될 수 있다. 다른 실시형태에 있어서, 소결 재료는, 예를 들면, 잉크 또는 페이스트로서 직접 사용될 수 있다. 또 다른 실시형태에 있어서, 소결 재료는 소결막의 형성에 사용될 수 있다. 소결막은 종래의 소결 페이스트 대신에 사용될 수 있다. 다른 실시형태에 있어서, 소결막은 유동 소결 처방을 기판에 도포하고, 이어서 상기 기판 상의 처방을 건조시킴으로써 제조될 수 있다. 상기 막은 적층 공정을 거쳐 연속적으로 전사되어 컴퍼넌트의 부착을 용이하게 할 수 있다.
하나 이상의 실시형태에 따라서, 임의의 형태로 사용되는 소결 재료는 통상 금속분말, 바인더 및 용제를 포함할 수 있다. 각종 금속이 의도된 용도에 따라 사용될 수 있다. 부착되는 하나 이상의 컴퍼넌트의 특성, 또는 온도 및 압력 등의 실시된 부착 공정과 관련된 하나 이상의 공정 조건은 상기 처방용 금속분말의 선택에 영향을 줄 수 있다. 은, 금, 동, 팔라듐 및 알루미늄은 사용될 수 있는 금속분말의 일부 한정되지 않는 예이다. 다른 실시형태에 있어서, 금속 혼합물은 은 팔라듐 합금 및 금 팔라듐 합금 등이 사용될 수도 있다. 다른 실시형태에 있어서, 금속 혼합물은 은 팔라듐 합금 및 금 팔라듐 합금 등이 사용될 수 있다. 다른 실시형태에 있어서, 금속, 합금 또는 금속과 합금의 혼합물이 사용될 수 있다.
하나 이상의 실시형태에 따라서, 상기 금속분말의 입자 크기는 소망의 용도를 위한 처방의 바람직한 특성에 기초하여 변경될 수 있다. 다른 실시형태에 있어서, 약 0.001㎛ 내지 약 100㎛의 d50 범위를 갖는 금속분말이 사용될 수 있다. 특정 실시형태에 있어서, 약 0.001㎛ 내지 약 10㎛의 d50 범위를 갖는 금속분말이 사용될 수 있다. 하나 이상의 실시형태에 있어서, 약 0.001㎛ 내지 약 0.01㎛의 d50 범위를 갖는 금속분말이 사용될 수 있다. 다른 실시형태에 있어서, 상기 금속분말의 입자 크기는 나노크기일 수 있다. 다른 실시형태에 있어서, 상기 입자 크기는 약 10㎚ 내지 약 100㎚일 수 있다. 또 다른 실시형태에 있어서, 상기 입자 크기는 약 10㎚ 내지 약 60㎚일 수 있다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 상기 입자 크기는 약 20㎚일 수 있다. 한정되지 않는 다른 실시형태에 있어서, 나노은 입자가 사용될 수 있다.
특정 실시형태에 있어서, 상기 입자는 고도로 가공될 수 있다. 다른 실시형태에 있어서, 상기 금속분말의 입자는 코팅 또는 캡핑될 수 있다. 코팅의 한정되지 않는 다른 예는 지방산, 지방 아민 및 전분을 포함한다. 코팅의 양은 상기 처방의 약 0.1wt% 내지 약 20wt%를 구성할 수 있다. 다른 실시형태에 있어서, 상기 코팅은 상기 처방의 약 1wt% 미만을 구성하는 것이 바람직하다. 적어도 한정되지 않는 다른 실시형태에 있어서, 상기 코팅은 상기 처방의 약 0.5wt% 내지 약 0.8wt%를 구성할 수 있다. 다른 실시형태에 있어서, 상기 금속분말의 입자는 미코팅 또는 미캡핑될 수 있다. 상기 금속분말용 금속입자는 각종 방법에 의해 형성될 수 있다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 상기 처방에 사용되는 금속분말은 Parashar et al.의 미국 특허 제7,968,008호에 기재된 바와 같이 제조될 수 있고, 이는 모든 목적을 위해 그 전체를 참고로 하여 본 원에 포함된다. 한정되지 않는 다른 실시형태에 있어서, 상기 금속분말은 상기 처방의 약 30wt% 내지 약 95wt%를 구성해도 좋다. 적어도 하나의 특정 실시형태에 있어서, 상기 금속분말은 처방의 약 80wt%를 구성해도 좋다.
하나 이상의 실시형태에 따라서, 바인더는 건조에 이어서 상기 막에 강도와 유연성을 제공할 수 있다. 또한, 상기 바인더는 증착되어 막 형성을 용이하게 하는 기판에 상기 처방의 부착을 제공할 수 있다. 또한, 상기 바인더는 적층 공정을 통해 전사된 기판과 막의 부착을 제공할 수 있다. 다른 실시형태에 있어서, 각종 수지 또는 로진이 상기 바인더에 사용될 수 있다. 이용되는 적층 및 부착 공정과 관련된 조건 및 파라미터는 바인더 선택에 영향을 줄 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 바인더는 약 50℃ 내지 약 170℃ 사이의 연화점을 가질 수 있다. 하나의 한정되지 않는 실시형태에 있어서, Eastman으로부터 시판되는 부분적으로 수소화된 로진에스테르 ForalynTM E 등의 약 90℃의 연화점을 갖는 바인더가 사용될 수 있다. 적어도 하나의 실시형태에 있어서, 상기 바인더는 상기 처방의 약 0.5wt% 내지 약 5wt%를 구성해도 좋다.
하나 이상의 실시형태에 따라서, 상기 처방은 하나 이상의 기능성 첨가제를 더 포함해도 좋다. 통상, 첨가제는 기판과의 부착 및 상기 재료의 소결 거동을 향상시킬 수 있다. 첨가제의 한정되지 않는 예로는 유기산, 아민, 염소화 또는 브롬화 디올, 또는 은 유기금속 화합물 등의 유기금속 화합물을 포함한다. 그 밖의 것은 통상 당업자에게 공지되어 있다. 한정되지 않는 다른 실시형태에 있어서, 기능성 첨가제는 상기 처방의 약 0.1wt% 내지 0.2wt%를 구성해도 좋다.
하나 이상의 실시형태에 따라서, 각종 용제가 상기 처방에 존재하는 임의의 첨가제 및 상기 바인더를 용해하기 위해 사용될 수 있다. 알코올, 디올, 글리콜, 또는 이들의 조합 등의 각종 용제가 사용될 수 있지만, 이들에 한정되지 않는다. 다른 실시형태에 있어서, 테르피네올이 바람직한 용제가 될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 테르피네올과 부틸 카르비톨의 혼합물이 사용될 수 있다. 한정되지 않는 또 다른 실시형태에 있어서, 테르피네올, 부틸 카르비톨 및 이소프로판올의 혼합물이 사용될 수 있다. 상기 용제의 양은 얻어진 처방의 점도 등의 소망하는 물성에 따라 변경될 수 있다. 바람직한 점도는 선택적 증착법 등의 사용 목적에 따를 수 있다. 예를 들면, 인쇄 방식은 상기 처방이 하나 이상의 전형적인 잉크의 특성을 나타내도록 낮은 점도가 요구될 수 있다. 또한, 스프레이법은 낮은 점도와 관련될 수 있다. 통상, 타입캐스팅 등의 다른 증착법은 더 높은 점도 처방과 관련될 수 있다. 다른 실시형태에 있어서, 더 높은 점도 처방은 하나 이상의 전형적인 페이스트의 특성을 나타낼 수 있다. 상기 처방으로부터 소결막을 형성하는 바람직한 실시형태에 있어서, 점도는 공정을 용이하게 함에 따라서 조정될 수 있다. 상기 용제계에 대한 상기 금속분말, 바인더 및/또는 첨가제의 주입은 통상, 점도 또는 다른 물성을 조작하여 조정될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 처방의 점도는 약 10cP 내지 약 200,000cP의 범위에 있을 수 있다. 적어도 하나의 한정되지 않는 특정 실시형태에 있어서, 상기 점도는 25℃에서 약 800cP일 수 있다.
하나 이상의 실시형태에 따라서, 상기 처방은 상기 성분을 혼합함으로써 구비될 수 있다. 유성 믹서, 궤도 믹서 또는 초음파 믹서 등의 당업자에게 공지된 각종 혼합 장치 및 방법이 실시될 수 있다. 또한, 예를 들면, 다른 실시형태에서 밀링이 행해져 소망하는 텍스쳐를 얻을 수 있다. 다른 실시형태에 있어서, 상기 처방은 소결 공정에서 직접 사용될 수 있다. 예를 들면, 상기 처방은 하나의 컴퍼넌트에 직접 도포될 수 있다. 다른 실시형태에 있어서, 상기 처방은 소결막의 전구체일 수 있다. 막은 소결 어셈블리 공정에서 페이스트를 대신하여 사용될 수 있다.
하나 이상의 실시형태에 따라서, 상기 처방을 백킹층(backing layer) 또는 기판에 도포하고, 이어서 건조시켜 막을 형성한다. 통상, 상기 기판은 적합한 밀착을 제공하고, 용이하고 안정적인 핸들링을 위해 건조막을 지지해야 한다. 상기 기판은 단단하거나 유연해도 좋다. 상기 기판의 두께는 가변적이다. 한정되지 않는 다른 실시형태에 있어서, 상기 기판은 두께가 약 35미크론과 약 75미크론 사이일 수 있다. 또한, 적층 공정 등의 동안에 상기 기판은 상기 막을 쉽게 박리해야 한다. 통상, 상기 기판은 상기 처방의 용제에 의해 영향을 받지 않아야 하고, 막 건조 및 잇따른 적층 온도에서 안정적이어야 한다. 다른 실시형태에 있어서, 상기 기판은 폴리머 기판이어도 좋다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 상기 기판은 폴리에스테르 기판이어도 좋다. 다른 실시형태에 있어서, 유리, 금속, 종이 또는 세라믹 기판이 사용되어도 좋다. 다른 실시형태에 있어서, 상기 기판은 박리층 또는 코팅을 가져도 좋다. 다른 실시형태에 있어서, 실리콘 또는 알루미늄 등의 재료는 기판 또는 기판 코팅으로서 사용될 수 있다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 상기 기판은 Saint-Gobain으로부터 시판되는 규소 박리 코팅을 갖는 폴리에스테르막일 수 있다. 다른 실시형태에 있어서, 상기 기판은 어셈블리 작동 동안에 테이프 앤드 릴 디스펜싱(tape-and-reel dispensing)을 용이하게 하도록 의도될 수 있다.
하나 이상의 실시형태에 따라서, 상기 처방은 당업자에게 공지된 각종 방법을 이용하여 막을 형성하기 위해 기판에 도포될 수 있다. 다른 실시형태에 있어서, 인쇄법을 이용할 수 있다. 인쇄법의 한정되지 않는 예로는 잉크젯, 패드, 스크린, 스텐실, 테이프 캐스터, 그라비아 및 오프셋 인쇄를 포함한다. 다른 증착 방법은 리캐스팅 및 스프레이법을 포함할 수 있다. 상기 설명한 바와 같이, 상기 처방의 하나 이상의 물성은 소망의 증착법에 기초하여 조정될 수 있다. 상기 처방의 증착은 실질적으로 상기 기판의 전체 표면에 걸쳐 지속되거나, 상기 기판 표면에 대하여 불연속 형상으로 될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 처방은 다이 등의 컴퍼넌트의 치수에 상응하는 형상 및/또는 크기로 기판 상에 도포되어 얻어진 막을 사용하여 부착될 수 있다. 임의의 기하학적인 구조 및 임의의 치수를 사용할 수 있다. 기판에 도포된 상기 처방의 한정되지 않는 다른 실시형태는 도 1a-1d에 나타낸다. 한정되지 않는 다른 실시형태에 있어서, 약 0.1㎜ 내지 약 500㎜의 직경을 갖는 원형이 증착될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 약 0.1㎜ 내지 약 500㎜의 길이 또는 폭을 갖는 직사각형이 기판 상에 증착될 수 있다. 적어도 다른 실시형태에 있어서, 상기 처방은 기판 상에 패턴으로 도포될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 기판에 도포되는 형상 및 크기는 어셈블리 작동시 테이프 앤드 릴 디스펜싱을 용이하게 하도록 의도될 수 있다.
증착 후, 상기 도포된 처방은 배치 오븐 또는 연속 오븐 등에서, 기판 상에서 건조될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 증착된 처방은 대략 130℃의 온도에서 약 30분 동안 건조될 수 있다. 상기 얻어진 막의 건조 두께는 상기 증착법 및 소망 용도에 따라 변경될 수 있다. 건조 두께는 하나 이상의 한정되지 않는 실시형태에 따라서 약 5미크론 내지 약 1000미크론일 수 있다. 한정되지 않는 다른 실시형태에 있어서, 막은 약 5미크론 내지 300미크론의 건조 두께를 가질 수 있다. 다른 실시형태에 있어서, 막은 자립상이어도 좋다. 예를 들면, 하나 이상의 실시형태에 따라서 약 100미크론 내지 약 300미크론의 건조 두께를 갖는 막은 기판으로부터 제거되고 잇따른 적층 및 부착을 위한 자립막(free standing film)으로서 사용될 수 있다. 다른 실시형태에 있어서, 그리고 상대적으로 더 얇은막의 경우에 있어서, 상기 기판은 적층 공정 동안에 제거될 때까지 상기 막에 대하여 원형을 유지할 수 있다.
하나 이상의 실시형태에 따라서, 막은 소결 어셈블리 공정에서 페이스트를 대신하여 사용될 수 있다. 다른 실시형태에 있어서, 막을 사용하는 것은 소결 공정 등에 있어서, 어셈블리 공정에서 열과 압력을 가하기 위한 다른 공정을 가능하게 할 수 있다. 적어도 또 다른 실시형태에 있어서, 막을 사용하는 것은 어셈블리 작동에 있어서, 적어도 하나의 공정 단계를 제거할 수 있다. 이하에 설명하는 바와 같이, 소결막은 작동면 또는 기판 측 상에 도포되어 어셈블리를 용이하게 할 수 있다. 하나 이상의 실시형태에 따라서, 상기 작동면에 대하여 웨이퍼가 적층되고, 이어서 다이싱되어 복수개의 적층된 다이를 형성할 수 있다. 다른 실시형태에 있어서, 먼저 웨이퍼가 다이싱된 후, 각각의 다이를 적층해도 좋다.
하나 이상의 실시형태에 따라서, 부착 공정에 있어서의 제 1 단계는 컴퍼넌트 또는 기판 중 어느 하나에 막을 적층할 수 있다. 적층시 소결막은 다이, 디바이스, 웨이퍼, 기판, 직접결합동(DBC), 리드 프레임, 금속 디스크 또는 기타 요소에 도포될 수 있다. 이어서, 적층된 컴퍼넌트가 기판에 부착될 수 있다. 이어서, 적층된 기판이 하나 이상의 컴퍼넌트를 수용할 수 있다. 막 형성에 대하여 상기 기재한 바와 같이, 막이 백킹층에 부착되어 적층을 용이하게 할 수 있다. 다른 실시형태에 있어서, 상기 막은 적층된 요소와 비교하면 치수가 더욱 큰 블랭킷 막(blanket film)일 수 있다. 다른 실시형태에 있어서, 통상 상기 막은 패터닝되어 실질적으로 적층된 요소와 동일한 크기이거나, 보다 작을 수 있다. 적어도 다른 실시형태에 있어서, 상기 막은 특정 용도로 사용하기 위해 특정 패턴으로 위치된 하나 이상의 증착을 포함하고, 이어서 적층을 거쳐 전사될 수 있다. 통상, 적층은 전사 또는 스탬핑 공정을 통해 행해진다. 통상, 적층 동안에는 상기 막의 소결을 회피하는 것이 바람직하다.
전사 방식에 있어서, 막은 기판에 적층되고, 이어서 하나 이상의 컴퍼넌트를 수용할 수 있다. 전사 방식시, 막은 직접결합구리(DBC) 기판, 규소 웨이퍼 기판, 방열 기판 또는 피에조 기판 등의 기판 상에 위치될 수 있다. 상기 막은 롤러, 또는 프레스 라미네이터 등의 다른 적절한 기기를 사용해서 가압하여 어셈블리를 형성한다. 이어서, 열과 압력이 가해져도 좋다. 열과 압력은 동시 또는 순차적으로 가해질 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 어셈블리는 약 50℃ 내지 약 175℃의 온도를 실시할 수 있다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 약 130℃의 온도가 이용될 수 있다. 열은 적외선, 유도, 전도, 대류, 방사선 및 초음파를 포함하는 각종 공지된 방법을 이용하여 가해질 수 있다. 한정되지 않는 다른 실시형태에 있어서, 가열된 플레이스먼트 툴 또는 가열된 플래튼이 사용될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 어셈블리는 약 0.05MPa 내지 약 3MPa의 압력을 실시할 수 있다. 적어도 하나의 실시형태에 있어서, 약 0.2MPa 내지 약 1MPa의 압력이 이용될 수 있다. 통상, 상기 열과 압력은 약 1분 미만 등의 상대적으로 짧은 시간 주기 동안 가해질 수 있다. 다른 특정 실시형태에 있어서, 열과 압력은 약 10초 내지 60초 동안 가해질 수 있다.
스탬프 방식에 있어서, 막은 각종 크기의 웨이퍼 또는 다이 등의 컴퍼넌트에 도포될 수 있다. 스탬프 공정은 도 2에 나타낸다. 다이 배치 기계 등의 당업자에게 공지된 기기가 사용되어 적층을 용이하게 할 수 있다. 적어도 한정되지 않는 다른 실시형태에 있어서, 상기 막은 상기 컴퍼넌트의 이면에 부착될 수 있다. 이어서, 상기 언급한 범위의 열과 압력이 상대적으로 짧은 시간 주기 동안 가해질 수 있다. 하나의 한정되지 않는 실시형태에 있어서, 제 1 플래튼 및 제 2 플래튼이 약 130℃에서 가열될 수 있다. 약 1MPa의 압력이 가해져도 좋다. 다이 크기는 가해지는 소망하는 힘에 영향을 줄 수 있다. 지속 시간은 통상 어셈블리 전체를 가열하는데 필요한 기간에 따를 수 있다. 한정되지 않는 다른 실시형태에 있어서, 지속 시간은 약 3분일 수 있다. 한정되지 않는 다른 실시형태에 있어서, 지속 시간은 약 20㎳ 내지 약 100㎳일 수 있다.
지지대는 스탬핑 공정 동안에 적층을 용이하게 하기 위해 사용할 수 있다. 고무 패드, 에칭 호일, 캐비티를 갖는 구조체 또는 다른 재료가 지지체에 사용될 수 있다. 다른 실시형태에 있어서, 상기 지지 구조는 컷팅 작용을 일으켜 상기 백킹층으로부터 상기 막의 일부를 제거할 수 있다. 한정되지 않는 다른 실시형태에 있어서, 스테인레스 스틸 캐비티 에칭 호일이 스탬핑 지지대로서 사용될 수 있다. 상기 호일은 잔존막의 강도와 양호한 반복성을 확보하는 캐비티간의 임의의 소망 간격과 임의의 소망 두께를 가질 수 있다. 도 3은 일예로서 스탬핑 호일을 사용하는 스탬핑 지지대의 개념도를 나타낸다. 도 4는 각각 1㎜와 2㎜ 간격의 캐비티를 갖는 호일의 예를 나타낸다. 다른 실시형태에 있어서, 실리콘 고무 패드 등의 고무 패드가 스탬핑 지지대로서 사용될 수 있다. 상기 패드의 두께를 변경시켜 한정되지 않는 다른 실시형태에 있어서는 약 3㎜ 두께일 수 있다. 또 다른 실시형태에 있어서, 에폭시 또는 플라스틱과 같은 하드 기판, 또는 금속 플레이트가 지지대로 사용될 수 있다. 또한, 상기 지지대는 공정시 상기 어셈블리 보호 및/또는 장비의 부착 방지를 위해 기능할 수 있다. 최적의 툴링(tooling)은 다이 면적 및 기타 요인에 따를 수 있다. 예를 들면, 고무 또는 호일 지지대는 다른 것보다 하나의 목적에 대해 바람직할 수 있다. 스탬핑시 상기 막 다운을 유지하는 시스템이 이용되어 상기 작동을 용이하게 하고, 상기 작동 중에 상기 막의 보호를 도울 수 있다.
다이를 적층하는 스탬핑 공정의 한정되지 않는 예로는 Datacon 2200 EVO 다이 본더를 사용하여 도 5에 나타낸다. 상기 본더는 다이 홀더 또는 다이싱 테이프로부터 다이를 픽업한다. 상기 다이 홀딩 도구는 약 130℃로 가열된다. 이어서, 상기 다이는 약 50N 힘으로 은막 상에 위치된다. 그 결과, 상기 다이의 것과 실질적으로 같은 치수를 갖는 상기 막의 일부가 상기 다이의 이면 상에 적층된다. 이어서, 상기 적층된 다이는 소결 등을 거쳐, DBC 기판 또는 리드 프레임에 더욱 부착되기 위해 와플팩으로 수집된다.
다른 실시형태에 있어서, 적층된 컴퍼넌트가 베이킹되어 상기 적층 공정이 완료될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 적층된 컴퍼넌트는 약 130℃에서 약 1시간 동안 베이킹될 수 있다. 상기 적층 공정, 예를 들면, 전사 또는 스탬핑 공정의 적층 처리가 완료되면, 상기 막이 부착된 지지층은 제거될 수 있다. 상기 적층된 기판 또는 컴퍼넌트는 금속입자의 증착된 막을 포함할 수 있다. 다른 특정 실시형태에 있어서, 상기 막은 나노금속입자의 막이어도 좋다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 상기 막은 나노은 입자의 막이어도 좋다. 상기 설명한 바와 같이, 비교적 더 두꺼운 막을 포함하는 것 등의 하나 이상의 실시형태에 따라서, 또한 상기 백킹층이 제거되어 적층 전에 자립막을 제조한다.
하나 이상의 실시형태에 따라서, 막 또는 페이스트 등의 소결 재료의 층이 다이 측 상에 증착될 수 있다. 다른 실시형태에 있어서, 소결 재료의 층은 기판 측 상에 증착될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 소결막 또는 페이스트는 은나노입자 등의 은입자를 포함할 수 있다. 예를 들면, 나노은 재료는 약 130℃ 이상의 온도에서 소결을 시작할 수 있다. 소결 재료는, 예를 들면, 기판과 다이, 디바이스 또는 기타 컴퍼넌트 등의 요소 사이에 매우 안정적인 결합을 생성하도록 기능할 수 있다. 압력은 열과 동시에, 또는 상기 소결 온도로 가열하기 전에 가해질 수 있다. 가열 후에 압력이 가해지면, 상기 소결 재료의 하나 이상의 이점, 예를 들면, 낮은 압력의 소결, 빠른 소결 시간, 또는 안정적인 결합을 형성하는 능력이 손실될 수 있다. 적어도 다른 실시형태에 있어서, 멀티칩 디바이스, 칩 배치 및 소결에 대해 두 가지 다른 공정 단계가 행해질 수 있다. 상기 기판에 소결 재료를 도포하는 단계는 단일 다이 패키지와 멀티칩 패키지에 대한 상기 공정에 한계를 둘 수 있다. 예를 들면, 압력과 열이 가해지기 전에는 상기 기판을 소결 온도 이하로 유지해야 한다. 상기 기판을 급속 가열하는 것은 고속 제조에 바람직할 수 있다. 통상, 상기 기판이 통상 가장 큰 열질량이 될 수 있다는 것을 고려하면, 이것은 공정 사이클 타임을 느리게 할 수 있다. 하나 이상의 실시형태에 따라서, 상기 어셈블리의 상기 다이 측에 상기 소결 재료를 도포하는 단계는 상기 기판을 소결 온도로 가열하는 것을 가능하게 하고, 공정 사이클 타임을 감소시킬 수 있다. 상기 기판이 소결 온도에 있는 동안에 배치 및 소결은 하나의 공정 단계로 행해질 수 있다. 전자 및 비전자 컴퍼넌트는 하나 이상의 실시형태에 따라서 부착될 수 있다.
하나 이상의 실시형태에 따라서, 적층된 컴퍼넌트는 기판에 결합되거나, 부착될 수 있다. 적층된 컴퍼넌트는, 예를 들면, 다이, 디바이스, 웨이퍼 또는 기타 요소일 수 있다. 상기 기판은 예를 들면, DBC, 리드 프레임, 금속 디스크 또는 기타 요소일 수 있다. 결합시 통상 상기 적층된 컴퍼넌트는 기판과 접촉되어 어셈블리를 형성할 수 있다. 열과 압력은 충분한 기간 동안에 상기 어셈블리에 가해져서 상기 컴퍼넌트와 상기 기판 사이에 결합을 형성할 수 있다. 통상, 상기 결합은 강도, 균일성, 및 접합 두께에 관한 것 등의 하나 이상의 소망하는 특징을 가져야 한다. 한정되지 않는 다른 실시형태에 있어서, 가해진 열과 압력은 약 0.25초 내지 약 30분 동안 유지될 수 있다. 다른 실시형태에 있어서, 이러한 기간은 종래의 소결 공정보다 4배 이상 더 빠른 공정 시간 또는 주기 시간과 관련될 수 있다. 하나 이상의 한정되지 않는 실시형태에서, 약 0.5MPa와 약 20MPa 사이의 압력이 가해질 수 있다. 한정되지 않는 다른 실시형태에 있어서, 약 5MPa 내지 약 10MPa의 소결 압력이 이용될 수 있다. 이러한 압력은 종래의 소결 방법보다 25배정도 적고, 컴퍼넌트, 기판 및 처리 장비 상의 응력을 줄일 수 있어 유리하다. 하나 이상의 한정되지 않는 실시형태에 있어서, 약 175℃와 400℃ 사이의 온도가 가해질 수 있다. 한정되지 않는 다른 실시형태에 있어서, 약 230℃ 내지 약 260℃의 소결 온도가 이용될 수 있다. 다른 실시형태에 있어서, 상기 열은 상기 컴퍼넌트를 배치, 유지, 또는 배치와 유지하기 위해 사용되는 플레이스먼트 툴, 웨이트, 스프링 또는 메스를 가열함으로써 가해질 수 있다. 다른 실시형태에 있어서, 열은 연속 오븐 또는 배치 오븐을 통해 가해지거나, 상기 기판 아래 또는 상기 컴퍼넌트 위에 위치한 플래튼을 가열함으로써 가해질 수 있다. 다른 실시형태에 있어서, 상기 플레이스먼트 툴 및 플래튼 또는 상기 어셈블리 위 및/또는 아래에 위치한 다중 플래튼이 모두 가열될 수 있다. 열은 적외선, 유도, 전도, 대류, 방사선, 초음파 또는 기타 방법을 통해 가해질 수 있다. 다중 적층 컴퍼넌트는 단일 기판, 또는 직렬 또는 병렬 방식의 다중 기판에 결합될 수 있다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 소결은 약 200℃의 온도에서 약 15분 동안 행해질 수 있다.
하나 이상의 실시형태에 따라서, 컴퍼넌트는 적층된 기판에 결합되거나, 부착될 수 있다. 상기 컴퍼넌트는, 예를 들면, 다이, 디바이스, 웨이퍼 또는 기타 요소일 수 있다. 상기 적층된 기판은, 예를 들면, DBC, 리드 프레임, 금속 디스크 또는 기타 요소일 수 있다. 결합시 통상 상기 컴퍼넌트는 상기 적층된 기판과 접촉되어 어셈블리를 형성할 수 있다. 열과 압력은 충분한 기간 동안 어셈블리에 가해져 상기 컴퍼넌트와 상기 기판 사이에 결합을 형성할 수 있다. 통상, 상기 결합은 강도, 균일성 및 접착 두께와 관련된 것 등의 하나 이상의 소망하는 특징을 가져야 한다. 한정되지 않는 다른 실시형태에 있어서, 가해진 열과 압력은 약 0.25초 내지 약 30분 동안 유지될 수 있다. 하나 이상의 한정되지 않는 실시형태에 있어서, 약 0.5MPa와 20MPa 사이의 압력이 가해질 수 있다. 한정되지 않는 다른 실시형태에 있어서, 약 5MPa 내지 약 10MPa의 소결 압력이 이용될 수 있다. 이러한 압력은 종래의 소결 방법보다 25배만큼 적은 것이고, 컴퍼넌트, 기판 및 공정 기기 상의 응력을 줄일 수 있어 유리하다. 하나 이상의 한정되지 않는 실시형태에 있어서, 약 175℃와 약 400℃ 사이의 소결 온도가 가해질 수 있다. 한정되지 않는 다른 실시형태에 있어서, 약 230℃ 내지 약 260℃의 소결 온도가 가해질 수 있다. 다른 실시형태에 있어서, 상기 열은 상기 컴퍼넌트를 배치, 유지, 또는 배치 및 유지하기 위해 사용되는 플레이스먼트 툴, 웨이트, 스프링 또는 메스를 가열함으로써 가해질 수 있다. 다른 실시형태에 있어서, 열은 연속 오븐 또는 배치 오븐을 통해 가해지거나, 상기 기판 아래 또는 상기 컴퍼넌트 위에 위치된 플래튼을 가열함으로써 가해질 수 있다. 다른 실시형태에 있어서, 상기 플레이스먼트 툴, 및 플래튼 또는 상기 어셈블리 위 및/또는 아래에 위치된 다중 플래튼이 모두 가열될 수 있다. 열은 적외선, 유도, 전도, 대류, 방사선, 초음파, 또는 기타 방법을 통해 가해질 수 있다. 다중 컴퍼넌트는 적층된 단일 기판, 또는 직렬 또는 병렬 방식으로 적층된 다중 기판에 결합될 수 있다. 적어도 하나의 한정되지 않는 실시형태에 있어서, 소결은 약 200℃의 온도에서 약 15분 동안 행해질 수 있다.
다른 실시형태에 있어서, 다중 컴퍼넌트의 부착용 기기는 Carver Inc.에 의해 제조된 유압식 또는 공압식 프레스일 수 있다. 일반적인 프레스는 대규모 가열 플래튼을 가져 다수의 기판을 수용한다. 상기 플래튼은 약 200℃ 내지 300℃의 열을 제공할 수 있고, 상기 프레스는 부착된 컴퍼넌트 상에 충분한 힘을 제공할 수 있어 약 1MPa 내지 약 20MPa의 압력을 생성한다. 이러한 프레스의 예로는 Carver MH 3891 프레스이다. 단일 다이 또는 컴퍼넌트의 부착을 위해 ESEC 소프트 땜납 다이 본더 SSI 2009 등의 기기가 사용될 수 있다. 상기 본더는 약 100N의 결합력을 가할 수 있고, 약 400℃까지 가열할 수 있다.
하나 이상의 실시형태에 따라서, 상기 소결 공정은 상기 소결 재료에 있어서의 금속입자를 벌크 금속으로 전환시킬 수 있다. 임의의 특정 이론에 의해 한정되는 일 없이, 상기 소결 공정이 시작되면 나노입자는 미크론입자로 전환되고, 이어서 온도와 시간이 증가함에 따라 압력을 가하지 않고도 입자 성장 및 고밀화를 통해 벌크 금속으로 전환될 수 있다. 조밀한 금속막은 벌크 금속과 유사한 강도로 형성된다.
하나 이상의 실시형태에 따라서, 상기 임의의 소결 공정 후에 어셈블리된 부분이 오븐에서, 예를 들면, 약 300℃에서 약 5분 내지 10분 동안 후처리될 수 있다. 이러한 후소결은 어셈블리 조인트의 강도를 향상시키는 결과를 야기할 수 있다. 또한, 후소결의 이용은 전체적인 소결 공정 시간을 최소화하고, 상기 소결 프레스의 스루풋을 증가시킬 수 있다.
하나 이상의 실시형태에 따라서, 얻어진 결합은 고열 및 전기 도전성과 관련될 수 있다. 은 결합의 한정되지 않는 예는 대략 250W/m°K의 범위에서 열도전성을 가질 수 있다. 은 결합의 한정되지 않는 다른 예는 벌크 은의 약 85% 내지 약 95%의 밀도를 가질 수 있다. 또한, 상기 결합은 다이 본드 수명을 연장하는데 기여할 수 있는 고열충격 내성과 관련될 수 있다. 다른 실시형태에 있어서, 결합은 220℃에서 2000회 이상을 거쳐 40MPa 결합 강도(다이 전단) 이상을 나타낼 수 있다. 적어도 다른 실시형태에 있어서, 박리가 220℃에서 800회의 열충격 후라도 발생하지 않게 될 수 있다.
하나 이상의 실시형태에 따라서, 은은 높은 전기 및 열 도전성, 산화에 대한 낮은 민감성, 그리고 높은 작동 온도를 견뎌내기에 충분한 녹는점 때문에 고온 패킹 용도에 적합할 수 있다. 다른 실시형태에 있어서, 은 결합은 땜납 보다 5배 이상 더욱 안정적일 수 있다.
하나 이상의 실시형태에 따라서, 소결 재료 및 방법은 Si, SiC, GaN, 또는 기타 반도체 디바이스의 부착에 유용할 수 있다.
하나 이상의 한정되지 않는 실시형태에 있어서, 반도체 디바이스 등의 컴퍼넌트는 막 보다는 금속 페이스트를 사용하여 기판에 부착될 수 있다. 도 6은 저온 및 저압을 이용하여 다이를 부착하는 하나의 한정되지 않는 방식의 개략도를 나타낸다. 상기 공정에 있어서, 금속 페이스트는 기판 상에 인쇄될 수 있다. 각종 페이스트가 사용될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 금속 페이스트는 나노은 페이스트 등의 나노금속 페이스트일 수 있다. 하나의 한정되지 않는 실시예에 있어서, 은나노분말 및 유기 비히클을 함유하는 것 등의 Alpha Metals Inc.로부터 시판되는 은 페이스트가 사용될 수 있다. 기저(bare) 동 리드 프레임, 또는 은 코팅 또는 금 코팅을 포함하는 동 리드 프레임 등의 각종 기판이 사용될 수 있다. 또한, 세라믹 기판과 DBC 기판이 사용될 수 있다. 규소, 탄화 규소, 또는 임의의 다른 칩 또는 디바이스를 포함하는 것 등의 각종 다이가 사용될 수 있다.
하나 이상의 실시형태에 따라서, 다이 부착 공정은 리드 프레임 등의 기판 상에 인쇄하는 것을 포함할 수 있다. 이러한 실시형태에 있어서, 상기 기판 상에 페이스트를 인쇄하는 것은 스텐실/스크린 인쇄를 포함하는 각종 방법, 또는 디스펜싱에 의해 달성될 수 있다. 상기 기판은 구리계 재료 또는 금속화 세라믹 등의 임의의 소망하는 재료, 예를 들면, DBC일 수 있다. 상기 도 6에 나타낸 부착 공정은 기판 상에 페이스트를 인쇄하는 단계, 상기 페이스트를, 예를 들면, 130℃에서 건조하는 단계, 상기 인쇄된 페이스트 상에 다이를 위치시키는 단계, 가열단 상에 상기 다이 기판 어셈블리를 위치시키는 단계, 압력을 가하는 단계, 약 250℃ 내지 약 300℃로 온도를 높이는 단계, 및 약 30초 내지 약 90초 동안 상기 압력과 온도를 유지하는 단계의 한정되지 않는 단계를 포함할 수 있다.
하나 이상의 실시형태에 따라서, 다이 부착 공정은 표준 소프트 땜납 다이 본더 기기를 사용할 수 있다. 픽업 툴은 다이싱 테이프로부터 다이를 피킹하여 그것을 가열된 기판 상에 힘으로 위치시킬 수 있다. 실버 페이스트 등의 페이스트는 기판 상이나, 또는 각각의 다이, 전체 웨이퍼의 이면 상에 인쇄되거나 또는 막으로서 도포될 수 있다. 상기 증착은 인쇄나, 또는 적층을 통해 막으로서 도포됨으로써 행해질 수 있다. 하나 이상의 실시형태에 따라서 한정되지 않는 공정의 예로는 도 7a 및 도 7b에서 개략적으로 나타낸다. 도 7a는 기판 상에 인쇄하는 것을 나타내는 반면, 도 7b는 상기 컴퍼넌트의 이면 상에 인쇄하는 것을 나타낸다.
하나 이상의 실시형태에 따라서, 다이 부착 공정은 디스펜싱 인쇄를 거쳐 기판 상에 인쇄되는 것을 포함할 수 있다. 나노은 페이스트 등의 은 페이스트는 리드 프레임 상에 디스펜싱되고, 이어서 부착은 상술한 것과 동일한 방법으로 행해질 수 있다. 디스펜싱 방법은 스텐실 또는 스크린 인쇄에 의해 제조되는 것과 비교해서 실질적으로 평평한 면을 제조하지 못할 수 있다. 디스펜싱 기기의 각종 유형이 공업용 및 실험용으로 이용 가능할 수 있다.
하나 이상의 실시형태에 따라서, 다이 부착 공정은 웨이퍼 등의 다이의 이면 상에 인쇄하는 것을 포함할 수 있다. 하나 이상의 실시형태에 따라서, 나노은 페이스트 등의 페이스트는 각종 방법으로 웨이퍼의 이면에 도포될 수 있다. 다른 실시형태에 있어서, 나노은 페이스트는 전체 웨이퍼의 이면에 도포될 수 있고, 이어서 상기 웨이퍼는 각각의 칩으로 다이싱될 수 있다. 다른 실시형태에 있어서, 먼저 상기 웨이퍼를 다이싱하고, 이어서 페이스트를 각각의 칩의 이면에 도포할 수 있다.
하나 이상의 실시형태에 따라서, 페이스트는 전체 웨이퍼의 이면 상에 도포될 수 있다. 상기 페이스트는 도포 후에 건조될 수 있다. 한정되지 않는 다른 실시형태에 있어서, 상기 페이스트는 약 130℃에서 약 30분 내지 90분 동안 건조될 수 있다. 보강 용액(reinforcing solution)이 스프레이법 또는 스핀 코팅법 등에 의해 도포될 수 있다. 이어서, 상기 웨이퍼를 다이싱 테이프 상에 위치시키고, 상기 웨이퍼를 다이싱할 수 있다. 상기 테이프 상의 다이싱된 웨이퍼는 소프트 땜납 다이 본더에 도입될 수 있다. 각각의 다이가 픽업되고, 약 5MPa 내지 약 10MPa의 압력을 생성하는데 충분한 힘에 의해 기판 상에 위치될 수 있다. 약 250℃ 내지 400℃의 온도 등의 열이 가해질 수 있다. 상기 압력은 소결 등을 위해 0.5초 내지 1초 동안 유지될 수 있다. 또한, 후소결이 약 250℃ 내지 300℃의 온도 등에서 약 10 내지 30분 동안 행해질 수 있다.
하나 이상의 실시형태에 따라서, 상기 부착 공정에 있어서의 중요한 요인은 다이싱을 견뎌내는 인쇄된 페이스트층과 손상 없는 픽업 처리 능력이다. 소결이 없으면, 인쇄된 은층은 경미하게 강해지고, 상기 웨이퍼의 이면으로의 부착이 약해질 수 있다. 적절한 강도가 없으면, 은층은 다이싱, 및/또는 다이 픽업 단계 동안에 파괴될 수 있다. 인쇄 및 건조 후에 은층을 보강하기 위해서 폴리머 또는 수지를 함유하는 용액을 상기 은층 위에 스프레이 또는 스핀 코팅할 수 있다. 건조 후, 이러한 오버코트는 웨이퍼에 대한 은층 강도 및 부착을 확보할 수 있다. 상기 폴리머 및/또는 수지는 상기 소결된 은층의 특성에 따라 어떤 잔사의 영향을 최소화하기 위하여 후소결 단계시 분해될 것이다. 사용될 수 있는 폴리머 및 수지의 한정되지 않는 예로는 PMMA, PVP, Joncryl 682 및 수소화 로진을 포함한다. 다른 실시형태에 있어서, 수산화 로진과 같은 재료 등의 특정 수지가 상기 은 페이스트의 조성물에 포함될 수 있다. 보강 용액의 도포는 이러한 재료가 상기 페이스트 처방에 포함되는지의 여부에 따라 선택적일 수 있다.
하나 이상의 실시형태에 따라서, 은이 연속막 보다는 범프의 형태로 인쇄될 수 있다. 통상, 범핑은 메모리 또는 프로세서를 포함하는 반도체 칩 등의 각종 디바이스와 함께 사용된다. 통상, 적용된 범프는 직경이 약 80-150미크론의 범위에 있고, 땜납으로 제조된다. 하나 이상의 실시형태에 따라서, 땜납은 고열도전성 및 열 소멸을 위해 은으로 교체될 수 있다.
하나 이상의 실시형태에 따라서, 페이스트는 각각의 다이의 이면 상에 인쇄될 수 있다. 이러한 공정의 하나의 한정되지 않는 실시형태는 도 8에 개략적으로 나타낸다. 상기 다이를 다이싱 테이프로부터 피킹하고, 스텐실 홀더에 위치시킨다. 통상, 상기 스텐실 홀더의 두께는 상기 다이의 두께에 상기 인쇄 두께를 더한 것과 동일할 수 있다. 상기 홀더를 뒤집어서 상기 다이의 이면을 노출시킬 수 있다. 이어서, 나노은 페이스트는 상기 이면 상에 인쇄될 수 있다. 상기 페이스트는, 예를 들면, 130℃에서 약 30분 동안 건조될 수 있다. 이어서, 상기 스텐실 홀더를 뒤집어서 상기 다이의 상단 측을 노출시킬 수 있다. 이어서, 상기 다이는 각각 픽업되어 기판 상에 위치될 수 있다. 상기 기판은 약 400℃에 달하는 온도 등에서 미리 가열될 수 있다. 다른 실시형태에 있어서, 상기 다이는 약 5MPa 내지 20MPa의 압력을 생성하는데 충분한 힘으로 위치될 수 있다. 적어도 하나의 실시형태에 있어서, 상기 압력은 0.5-2초 동안 유지될 수 있다. 도 9는 도 8의 공정에 의해 부착된 다이의 예를 나타낸다. 도 10은 상기 다이와 상기 금속 기판 상에 금속화로 연결된 완전히 소결된 은층을 나타내는 상기 부착의 단면도를 나타낸다.
하나 이상의 실시형태에 따라서, 막은 제작되어 웨이퍼, 다이 또는 기판에 전사될 수 있다. 나노은막은 특별히 처방된 나노은 잉크, 페이스트 또는 분산제를 사용하여 제작될 수 있다. 상기 처방은 나노은 분말, 용제 및 바인더를 포함할 수 있다. 막은 기판 상에 상기 처방을 증착하고 실온 또는 상승된 온도에서 상기 처방을 건조시키는 것에 의해 제조될 수 있다. 통상의 기판은 폴리머, 마일라, 종이 및 알루미늄 호일을 포함할 수 있다. 상기 막은 인쇄법, 닥터 블레이드법 또는 스프레이법을 이용하여 기판 상에 증착될 수 있다. 상기 막은 소망하는 기하학적 구조로 연속 및/또는 패턴화될 수 있다. 상기 막은 유동적 또는 단단한 캐리어 상에 증착될 수 있다. 통상, 상기 인쇄된 막은 약 70℃ 내지 130℃ 등의 오븐에서 약 10분 내지 40분 동안 건조될 수 있다. 이어서, 상기 캐리어가 제거되어 자립막이 생성될 수 있다. 열과 압력을 가하여 전사 공정을 이용하여 웨이퍼, 다이 또는 기판에 제작된 막이 전사될 수 있다. 통상, 가해진 압력은 약 0MPa 내지 2MPa 또는 그 이상의 범위에 있을 수 있고, 가해진 온도는 실온 내지 약 150℃의 범위에 있을 수 있다. 이어서, 상기 웨이퍼, 다이 또는 기판은 상기의 부착 공정을 포함하는 임의의 공지된 소결 방법을 사용하여 부착될 수 있다. 웨이퍼 상으로 막을 전사하는 공정의 한정되지 않는 예로는 도 11에 개략적으로 나타낸다. 도 12a 및 도 12b는 인쇄된 막의 예를 나타내고, 도 12c는 자립 나노막을 나타낸다.
막은 상술의 공정 조건 하에서 각각의 다이, 컴퍼넌트 또는 열 스프레더 상으로 전사될 수 있다. 컴퍼넌트는 통상의 피킹 툴 및 플레이스 툴을 통해 연속상 또는 패턴화된 막에 도입될 수 있다. 상기 막은 상기 컴퍼넌트의 이면에 부착되고, 이어서 최종 소결 공정에 도입될 수 있다. 연속상막의 경우에 있어서, 통상 전사될 막의 일부가 상기 컴퍼넌트의 치수와 동일할 것이다. 다중 다이를 동시에 소결하기 위해서, 도포된 막을 포함하는 다이 또는 컴퍼넌트를 임시적으로 기판에 접착시키고, 이어서 상술의 임의의 방법으로 소결시킬 수 있다. 나노막은 임의의 나노금속 분말을 사용하여 형성될 수 있다. 나노막은 각종 기능성 첨가제를 포함하여 소망하는 물리적 및/또는 기계적 특성을 향상시켜, “복합”나노막으로서 간주할 수 있다.
하나 이상의 실시형태에 있어서, 나노은 및/또는 기타 금속은 다이 부착에 사용될 수 있다. 페이스트의 연속상막은 스텐실 또는 스크린 인쇄될 수 있다. 또한, 스핀 코팅법, 스프레이 코팅법, 닥터 블레이딩법 또는 캐스팅법이 이용될 수 있다. 다른 실시형태에 있어서, 은이 50-200미크론 크기 등의 범프의 형태로 인쇄될 수 있다. 상기 막 또는 범프는 전사될 수 있다. 나노은 페이스트의 막은 다이싱 전에 전체 웨이퍼에 도포될 수 있다. 막은 다이싱의 단계에서 도포되거나, 웨이퍼 제작이 완료된 후에 도포될 수 있다. 페이스트 및 입자는 특정 조성물과 물성으로 처방되어 상기 웨이퍼와의 부착, 상기 다이싱막과의 부착, 및 입자 간의 응집을 촉진한다. 또한, 상기 처방은 건조 및 저장을 용이하게 하고, 또한 도포를 위해 요구되는 상기 소결 공정 및 접착 공정을 저해하지 않는다. 다이싱을 용이하게 하기 위해서, 압력을 인쇄된 나노은층에 가하여 상기 웨이퍼로의 응집과 부착을 향상시킬 수 있다. 다이싱은 다이싱시 다이싱 테이프와의 다이 부착의 보강에 의해, 또한 스텐실을 이용하여 소우 블래이드용 다이싱 커프를 제조하는 것이 가능해질 수 있다. 소결은 대류, 복사, 유도 및 마이크로파를 포함하는 열의 임의의 형태를 이용하여 가능해질 수 있다. 1분 미만 등의 급속 소결이 가능해질 수 있다. 또한, 확산과 결합된 소결뿐만 아니라 저속 소결이 이용될 수도 있다. 상기 다이 측 상의 은 페이스트의 도포는 기판 측으로부터의 온도 한정이 거의 없거나 전혀없고, 또한 상기 고무 측으로부터의 온도 한정도 거의 없거나 또는 전혀없을 수 있다. 또한, 상기 다이 측 상의 은 페이스트의 도포는 하드 툴에 의해 부착을 완료시킬 수 있고, 통상 광범위한 공정 윈도우를 제공할 수 있다. 다른 실시형태에 있어서, 와이어 본딩, 리본 본딩, 밀폐 실링, 이디 실링, 금속과 금속 본딩, 금속과 유리 본딩, 일반적인 본딩 및 각종 폴리머 재료의 본딩을 포함하는 기타 본딩 적용뿐만 아니라 웨이퍼와 웨이퍼 본딩이 행해질 수도 있다.
이들과 기타 실시형태의 특징 및 이익은 이하의 실시예로부터 보다 완전히 이해될 것이다. 상기 실시예는 본 원에 설명된 상기 실시형태의 범위를 제한하는 것으로 간주되지 않고, 사실적으로 나타내고자 한다.
실시예 1
도 13은 100미크론의 두꺼운 스텐실을 사용하여 나노은 페이스트로 인쇄된 리드 프레임의 예를 나타낸다. 통상, 상기 스텐실 두께는 통상 결합 두께를 지칭한다. 인쇄 후, 상기 리드 프레임은 130℃의 오븐에서 30분 동안 건조된다. 상기 공정을 설명하는데 사용되는 기기는 ESEC(스위스)로부터 시판되는 소프트 땜납 다이 본더이었다. 상기 표준 기기는 픽업 암 상에 가열 옵션을 제공하기 위해 조작되었다. 도 14는 상기 리드 프레임의 온도가 150℃ 이하로 유지되는 각종 구역에서 사용되었던 온도 설정을 나타낸다. 상기 가열 구역 1 내지 6의 온도는 상기 페이스트를 과열시키지 않고, 미리 소결시키기 위해서 150℃ 이하로 설정되었다. 상기 부착 공정이 실행된 상기 구역 7에 있어서의 온도는 약 300℃ 내지 400℃로 설정되었고, 구역 8은 동일한 온도로 설정되었다. 0.5초와 1초 사이의 접착 시간이 제공되는 속력으로 열구역을 통과하여 인덱스된 상기 인쇄된 리드 프레임이 상기 기계로 주입된다. 도 15는 부착된 다이를 갖는 리드 프레임을 나타낸다. 상기 소프트 땜납 본더에서 상기 다이의 부착 후, 일부 리드 프레임이 300℃의 오븐에서 약 10분 동안 열처리(후소결)되어 상기 리드 프레임에 다이 부착이 증가되었다. 통상의 다이 전단력은 약 20MPa이었다.
도 16은 생성된 조인트의 통상의 단면을 나타낸다. 상기 조인트의 신뢰성은 액과 액의 열충격 테스트로 시험되었다. 온도 설정은 6분 사이클 시간으로 -50℃ 내지 +125℃이었다. 초음파 현미경 이미지는 도 17에 나타낸 바와 같이 상기 리드 프레임과 상기 다이의 양호한 안정적인 결합을 나타내는 조인트의 형태에 있어서 변화가 없거나 경미한 변화만을 나타냈다.
실시예 2
하나 이상의 실시형태에 따라서, 디스펜싱 후의 다이 부착 공정은 상기 다이 크기 및 기기에 따라 변경될 수 있다. 제 1 공정에 있어서, 페이스트가 디펜싱되고, 이어서 Teflon® 패드 등의 비접착 표면을 사용하여 평탄화시켰다. 이어서, 상기 페이스트는, 예를 들면, 약 130℃에서 약 30분 동안 건조되었다. 이어서, 상기 다이를 위치시키고, 예를 들면, 약 250℃ 내지 300℃의 온도에서 소결시켰다. 제 2 공정에 있어서, 페이스트는 디스펜싱되고, 다이는 최소한의 힘으로 젖은 표면 상에 위치시킬 수 있었다. 이어서, 상기 페이스트는, 예를 들면, 약 130℃에서 약 20~30분 동안 건조되었다. 이어서, 상기 다이를 위치시키고, 예를 들면, 250℃ 내지 300℃에서 소결하였다. 도 18은 상기 제 2 공정에 의해 부착되는 다이를 나타낸다. 제 3 공정에 있어서, 페이스트는 디스펜싱되고, 이어서 부분적으로 건조되어 소프트한 페이스트를 유지한다. 한정되지 않는 다른 실시형태에 있어서, 상기 부분적인 건조는 약 70℃에서 약 5분 동안 행해진다. 이어서, 상기 다이를 위치시키고, 상기 부분적인 건조 후에 약 250℃ 내지 300℃에서 소결하였다. 도 19는 상기 제 3 공정에 의해 부착된 다이를 나타낸다.
실시예 3
웨이퍼 적층 공정이 설명되었다. 은 이면 금속화에 의한 둥근 실리콘 웨이퍼를 알루미늄판에 위치시켰다. 소결막의 시트를 상기 웨이퍼 상에 위치시키고, 실리콘 고무 패드를 상기 소결막 상에 위치시켰다. 이어서, 상기 실리콘 고무 패드는 테플론 호일로 커버되었다. 상기 얻어진 어셈블리를 미리 가열된 플래튼(130℃) 사이에 위치시키고, 약 1MPa의 압력을 약 3분간 가하였다. 적층 후의 상기 웨이퍼 및 상기 막을 도 20a에 나타내었다. 이어서, 상기 소결막의 시트를 도 20b에 나타낸 웨이퍼로부터 제거하였다. 상기 막의 둥근 부분을 상기 실리콘 웨이퍼에 적층하여 상기 시트 상의 상기 백킹층의 일부를 노출시켰고, 상기 소결막의 나머지는 백킹층 상에 잔존하였다. 상기 적층된 웨이퍼는 도 20c에 나타내었다. 이어서, 상기 적층된 웨이퍼는 약 130℃에서 약 1시간 동안 베이킹되었다.
실시예 4
하나 이상의 실시형태에 따른 페이스트와 막의 형성 모두에 있어서 동일한 소결 재료를 사용하여 다이를 기판에 소결시켰다. 상기 페이스트와 막을 모두 소결하는 공정 조건은 대기 중에서 약 10MPa에서 약 250℃이었다. 데이터는 약 40초, 60초, 80초의 소결 시기에 대해 수집되었다. 다이 전단 시험은 페이스트와 막을 모두 사용하여 형성된 상기 얻어진 결합에 대하여 행해졌다. 상기 결과는 도 21에 나타내고, 모든 경우에 대해 비교할만한 결과를 반영한다.
실시예 5
하나 이상의 실시형태에 따라 소결막을 사용하는 피킹 및 스탬핑 공정은 이하의 기기 파라미터의 각종 조합을 사용하여 소형 다이와 대형 다이 모두에 대해 설명된다.
기기 변수
다이 5×5
12×12
백킹 호일 얇음(35㎛)
두꺼움(75㎛)
스테인리스 스틸 캐비티 호일
80미크론 두께
스탬핑 지지대 120미크론 두께
180미크론 두께
규소 고무
PCB 기판
시험은 약 10N 내지 약 50N의 적용 힘으로 행해졌다. 노즐에 의한 압력 인가 사이의 지연은 50㎳ 내지 1000㎳의 범위이었다. 약 130℃ 내지 약 160℃의 적용 온도로 시험이 행해졌다.
소형 다이에 대해, 최상의 결과는 스탬핑 지지대로서 얇은 백킹 호일 및 PCB기판을 사용하여 얻어졌다. 대형 다이에 대해, 최상의 결과는 스탬핑 지지대로서 두꺼운 백킹 호일 및 120미크론 두께의 스테인리스 스틸 캐비티 호일을 사용하여 얻어졌다. 소형 다이에 대한 최적의 작동 파라미터는 약 2500그램의 힘, 약 50㎳의 지연 및 약 145℃의 노즐 온도이었다. 모든 대형 다이에 대한 최적의 작동 파라미터는 약 2500그램의 힘, 약 1000㎳의 지연 및 약 150℃의 노즐 온도이었다. 두 다이 사이의 1㎜ 최소 간격은 소형 및 대형 다이 모두에 대해 달성되었다.
실시예 6
다이는 하나 이상의 실시형태에 따라서 소결막을 갖는 금 및 DBC 기판에 부착되었다. 밴드 시험 전의 이미지는 도 22a에 나타내었고, 상기 밴드 시험 후의 이미지는 도 22b에 나타내었다. 상기 밴드 시험은 상기 금 및 DBC 기판으로부터 상기 다이의 분리가 없음을 보여준다. 도 23a는 열충격 전의 CSAM 이미지를 나타낸다. 도 23b는 -50℃ 내지 165℃의 액과 액의 열충격 500회 후의 초음파 현미경 이미지를 나타낸다. 박리 또는 접착 열화가 없으면 접착의 완전성을 나타내는 것으로 설명되었다.
본 원에 설명된 상기 방법 및 장치의 실시형태는 이하의 설명에서 명시하거나, 참조 도면에서 나타낸 컴퍼넌트의 배치 및 구조의 상세 설명의 응용을 제한하지 않은 것으로 이해된다. 상기 방법 및 장치는 다른 실시형태로 구현될 수 있고, 각종 방법으로 행해지거나 실시될 수 있다. 본 원의 특정 실시예는 단지 예시를 목적으로 하여 제공되고, 이들로 한정되는 것은 아니다. 특히, 임의의 하나 이상의 실시형태와 관련해서 설명된 작용, 요소 및 특징은 임의의 다른 실시형태에서 동일한 역할이 제외되는 것은 아니다.
또한, 본 원에 사용된 어구 및 용어는 설명을 목적으로 하며, 제한되는 것으로 간주되지 않아야 한다. 또한, 본 원에서 단수를 의미하는 시스템과 방법의 실시형태 또는 요소 또는 작용에 관한 의미는 이들의 복수의 요소를 포함하는 실시형태도 포괄할 수 있고, 또한 본 원에서 임의의 복수의 실시형태 또는 요소 또는 작용에 관한 의미는 단일 요소만을 포함하는 실시형태도 포괄할 수 있다. 본 원에서 “포함하는”, “이루어지는”, “갖는”, “함유하는”, “수반하는”의 사용 및 그 변형은 추가된 항목뿐만 아니라 이어서 열거된 항목 및 그 등가물을 포함하는 것을 의미한다. "또는”에 관한 의미는 “또는”을 사용하여 기재된 임의의 용어가 단일, 하나 이상, 및 모든 기재 용어를 나타낼 수 있도록 포함하는 것으로 해석될 수 있다. 앞과 뒤, 왼쪽과 오른쪽, 상단와 하단, 상부와 저부, 및 수직과 수평에 관한 의미는 설명의 용이함을 위한 것이며, 본 시스템 및 방법, 또는 그들의 컴퍼넌트를 임의의 위치적, 공간적 방향으로 제한하는 것은 아니다.
적어도 하나의 실시형태의 수개의 양태를 기재했기 때문에, 각종 변경, 수정 및 개선이 당업자에게 쉽게 행해질 수 있음이 이해된다. 이러한 변경, 수정 및 개선은 본 명세서의 일부로 의도된 것이고, 본 발명의 범위 내에 있고자 한다. 따라서, 상술한 설명 및 도면은 단지 일예로 하는 것이다.

Claims (25)

  1. 부착 방법으로서,
    조성물의 층을 포함하는 금속입자의 막을 기판 상의 박리 코팅막 상에 건조 후 두께가 100㎛ 내지 300㎛가 되도록 도포하는 단계;
    상기 금속입자의 막 상에 적어도 폴리머 및 수지 중 어느 하나의 오버코트층을 형성하는 단계;
    어셈블리를 형성하기 위해, 상기 금속입자의 막 상에 다이를 위치시키는 단계;
    상기 어셈블리에 0MPa 초과, 40MPa 미만의 압력을 가하는 단계; 및
    상기 어셈블리를 175℃ 내지 400℃의 온도에서 0.25초 내지 30분 소결하는 단계를 포함하고,
    상기 조성물은 페이스트를 포함하고, 상기 페이스트는,
    0.001㎛ 내지 10㎛의 d50 범위를 갖고, 상기 페이스트의 30wt% 내지 95wt%이고, 은을 포함하는 금속분말;
    50℃ 내지 170℃ 사이의 연화점을 갖고, 상기 페이스트의 0.1wt% 내지 5wt%인 바인더; 및
    적어도 상기 바인더를 용해할 수 있는 용제를 포함하고,
    상기 적어도 폴리머 및 수지 중 어느 하나는 소결 중에 분해될 수 있는, 부착 방법.
  2. 제 1 항에 있어서,
    0.5MPa 내지 20MPa의 압력이 가해지는, 부착 방법.
  3. 제 2 항에 있어서,
    2.0MPa 내지 10MPa의 압력이 가해지는, 부착 방법.
  4. 부착 방법으로서,
    조성물의 층을 포함하는 금속입자의 막을 웨이퍼의 이면 상에 건조 후 두께가 100㎛ 내지 300㎛가 되도록 도포하는 단계;
    상기 금속입자의 막 상에 적어도 폴리머 및 수지 중 어느 하나의 오버코트층을 형성하는 단계;
    복수 개의 다이를 형성하기 위해, 상기 웨이퍼를 다이싱하는 단계;
    어셈블리를 형성하기 위해, 적어도 하나의 다이를 기판 상의 박리 코팅막 상에 위치시키는 단계;
    상기 어셈블리에 0MPa 초과, 40MPa 미만의 압력을 가하는 단계; 및
    상기 어셈블리를 175℃ 내지 400℃의 온도에서 0.25초 내지 30분 소결하는 단계를 포함하고,
    상기 조성물은 페이스트를 포함하고, 상기 페이스트는,
    0.001㎛ 내지 10㎛의 d50 범위를 갖고, 상기 페이스트의 30wt% 내지 95wt%이고, 은을 포함하는 금속분말;
    50℃ 내지 170℃ 사이의 연화점을 갖고, 상기 페이스트의 0.1wt% 내지 5wt%인 바인더; 및
    적어도 상기 바인더를 용해할 수 있는 용제를 포함하고,
    상기 적어도 폴리머 및 수지 중 어느 하나는 소결 중에 분해될 수 있는, 부착 방법.
  5. 제 4 항에 있어서,
    2.0MPa 내지 10MPa의 압력이 가해지는, 부착 방법.
  6. 부착 방법으로서,
    조성물의 층을 포함하는 금속입자의 막을 다이 이면 상에 건조 후 두께가 100㎛ 내지 300㎛가 되도록 도포하는 단계;
    상기 금속입자의 막 상에 적어도 폴리머 및 수지 중 어느 하나의 오버코트층을 형성하는 단계;
    어셈블리를 형성하기 위해, 상기 다이를 기판 상의 박리 코팅막 상에 위치시키는 단계;
    상기 어셈블리에 0MPa 초과, 40MPa 미만의 압력을 가하는 단계; 및
    상기 어셈블리를 175℃ 내지 400℃의 온도에서 0.25초 내지 30분 소결하는 단계를 포함하고,
    상기 조성물은 페이스트를 포함하고, 상기 페이스트는,
    0.001㎛ 내지 10㎛의 d50 범위를 갖고, 상기 페이스트의 30wt% 내지 95wt%이고, 은을 포함하는 금속분말;
    50℃ 내지 170℃ 사이의 연화점을 갖고, 상기 페이스트의 0.1wt% 내지 5wt%인 바인더; 및
    적어도 상기 바인더를 용해할 수 있는 용제를 포함하고,
    상기 적어도 폴리머 및 수지 중 어느 하나는 소결 중에 분해될 수 있는, 부착 방법.
  7. 제 6 항에 있어서,
    2.0MPa 내지 10MPa의 압력이 가해지는, 부착 방법.




  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020197037065A 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법 KR102114489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207014221A KR102305501B1 (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40977510P 2010-11-03 2010-11-03
US61/409,775 2010-11-03
PCT/US2011/058980 WO2012061511A2 (en) 2010-11-03 2011-11-02 Sintering materials and attachment methods using same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137013959A Division KR20130129965A (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014221A Division KR102305501B1 (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법

Publications (2)

Publication Number Publication Date
KR20190141033A KR20190141033A (ko) 2019-12-20
KR102114489B1 true KR102114489B1 (ko) 2020-05-22

Family

ID=44983727

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020207014221A KR102305501B1 (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020237016238A KR20230074824A (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020197037065A KR102114489B1 (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020217029880A KR102531070B1 (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020137013959A KR20130129965A (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020217029881A KR20210117357A (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020207014221A KR102305501B1 (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020237016238A KR20230074824A (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020217029880A KR102531070B1 (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020137013959A KR20130129965A (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법
KR1020217029881A KR20210117357A (ko) 2010-11-03 2011-11-02 소결 재료 및 이를 이용한 부착 방법

Country Status (8)

Country Link
US (2) US10535628B2 (ko)
EP (2) EP2636043B1 (ko)
JP (1) JP6300525B2 (ko)
KR (6) KR102305501B1 (ko)
CN (2) CN103262172B (ko)
ES (1) ES2833274T3 (ko)
SG (3) SG190123A1 (ko)
WO (1) WO2012061511A2 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292009A1 (en) * 2011-05-20 2012-11-22 Baker Hughes Incorporated Method and Apparatus for Joining Members for Downhole and High Temperature Applications
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US20130256894A1 (en) * 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect
JP6099453B2 (ja) * 2012-11-28 2017-03-22 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
SG10201801481SA (en) * 2013-08-29 2018-04-27 Alpha Assembly Solutions Inc Composite and multilayered silver films for joining electrical and mechanical components
US20150069600A1 (en) * 2013-09-12 2015-03-12 Texas Instruments Incorporated Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability
JP6245933B2 (ja) * 2013-10-17 2017-12-13 Ｄｏｗａエレクトロニクス株式会社 接合用銀シートおよびその製造方法並びに電子部品接合方法
EP2924719A1 (en) 2014-03-25 2015-09-30 ABB Technology AG Method of manufacturing a power semiconductor device using a temporary protective coating for metallisation
TW201611198A (zh) * 2014-04-11 2016-03-16 阿爾發金屬公司 低壓燒結粉末
JP6407305B2 (ja) * 2014-05-05 2018-10-17 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 転写基板を用いて乾燥金属焼結化合物を電子部品用キャリア上へ適用する方法および対応するキャリアおよび電子部品との焼結結合のためのその使用
WO2015192004A1 (en) * 2014-06-12 2015-12-17 Alpha Metals, Inc. Sintering materials and attachment methods using same
EP3157695B1 (en) * 2014-06-23 2024-01-31 Alpha Assembly Solutions Inc. Multilayered metal nanoparticles
DE102014117245B4 (de) * 2014-11-25 2018-03-22 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
TWI726629B (zh) * 2014-12-17 2021-05-01 美商阿爾發金屬化工公司 用於晶粒及夾扣附著之方法
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
JP6415381B2 (ja) 2015-04-30 2018-10-31 三菱電機株式会社 半導体装置の製造方法
DE102015108512B4 (de) * 2015-05-29 2022-06-23 Infineon Technologies Ag Verfahren zur Herstellung einer stoffschlüssigen Verbindung und Bestückungsautomat
KR102487472B1 (ko) 2015-08-03 2023-01-12 나믹스 가부시끼가이샤 고성능, 열 전도성 표면 실장 (다이 부착) 접착제
JP6704322B2 (ja) * 2015-09-30 2020-06-03 日東電工株式会社 シートおよび複合シート
JP6858520B2 (ja) * 2015-09-30 2021-04-14 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
WO2017222010A1 (ja) * 2016-06-22 2017-12-28 積水化学工業株式会社 接続構造体、金属原子含有粒子及び接合用組成物
JP6864505B2 (ja) 2016-06-24 2021-04-28 日東電工株式会社 加熱接合用シート及びダイシングテープ付き加熱接合用シート
CN109952356A (zh) 2016-11-10 2019-06-28 京瓷株式会社 半导体粘接用树脂组合物、半导体粘接用片以及使用其的半导体装置
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
US9972960B1 (en) 2016-12-16 2018-05-15 Raytheon Company Reflection/absorption coating for metallurgical bonding to a laser gain medium
TWI655693B (zh) * 2017-02-28 2019-04-01 日商京瓷股份有限公司 半導體裝置之製造方法
JP6327630B1 (ja) * 2017-04-28 2018-05-23 リンテック株式会社 フィルム状焼成材料、支持シート付フィルム状焼成材料、フィルム状焼成材料の製造方法、及び支持シート付フィルム状焼成材料の製造方法
CN107252891A (zh) * 2017-05-08 2017-10-17 上海大学 二步烧结纳米银浆制备微电子互连材料的方法
JP2020520410A (ja) * 2017-05-12 2020-07-09 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 金属ペーストの手段によりコンポーネントを接続する方法
CN107538010B (zh) * 2017-07-17 2021-06-04 哈尔滨工业大学深圳研究生院 一种降低纳米金属颗粒烧结温度的方法
US10588220B2 (en) 2017-07-20 2020-03-10 Molex, Llc Dry method of metallizing polymer thick film surfaces
CN108495472A (zh) * 2018-03-23 2018-09-04 上海量子绘景电子股份有限公司 一种基于凹版图形转移的线路板的制备方法
JP7143156B2 (ja) * 2018-04-27 2022-09-28 日東電工株式会社 半導体装置製造方法
DE102018128748A1 (de) 2018-11-15 2020-05-20 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung
CN109967747B (zh) * 2019-04-03 2021-02-19 深圳第三代半导体研究院 一种多层金属膜及其制备方法
CN109979904B (zh) * 2019-04-03 2021-06-22 深圳第三代半导体研究院 一种多尺寸纳米颗粒混合金属膜及其制备方法
CN109979905B (zh) * 2019-04-03 2021-07-30 深圳第三代半导体研究院 一种纳米金属膜预制模块及其制备方法
CN110071050B (zh) * 2019-04-24 2021-09-24 深圳第三代半导体研究院 一种芯片互连结构及其制备方法
CN110060973B (zh) * 2019-04-24 2021-07-30 深圳第三代半导体研究院 一种纳米金属膜模块制备方法及其基板制备方法
EP3966858A1 (en) 2019-05-07 2022-03-16 Alpha Assembly Solutions Inc. Sinter-ready silver films
DE102019208330A1 (de) * 2019-06-07 2020-12-10 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Verbindungs-Bereichs auf einem Substrat für eine elektrische Baugruppe und Substrat dazu
US11430710B2 (en) * 2020-01-27 2022-08-30 International Business Machines Corporation Lid/heat spreader having targeted flexibility
JP2022010816A (ja) 2020-06-29 2022-01-17 日東電工株式会社 積層体
US20220230989A1 (en) 2021-01-18 2022-07-21 Nitto Denko Corporation Semiconductor device and method for producing semiconductor device
WO2023282976A2 (en) * 2021-05-24 2023-01-12 Corning Research & Development Corporation Systems and methods of joining substrates using nano-particles
JPWO2023286432A1 (ko) 2021-07-16 2023-01-19
TW202335556A (zh) * 2022-01-20 2023-09-01 美商阿爾發金屬化工公司 使用層壓模組化預製件接合電組件及機械組件之方法
TW202345248A (zh) 2022-03-15 2023-11-16 美商阿爾發金屬化工公司 用於晶粒頂部附接之燒結就緒的多層線／帶焊墊及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002245873A (ja) 2001-02-20 2002-08-30 Sumitomo Metal Mining Co Ltd 低抵抗導電体の形成方法
JP2007146117A (ja) 2005-11-04 2007-06-14 Mitsui Mining & Smelting Co Ltd ニッケルインク及びそのニッケルインクで形成した導体膜
JP2008235198A (ja) 2007-03-23 2008-10-02 Alpha Scientific Kk 導電粉、導電ペースト、導電シート、回路板および電子部品実装回路板
JP2010131669A (ja) 2008-10-29 2010-06-17 Nippon Handa Kk 金属製部材用接合剤、金属製部材接合体の製造方法、金属製部材接合体および電気回路接続用バンプの製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719903A (en) * 1980-07-11 1982-02-02 Alps Electric Co Ltd Conductive paste
US4961804A (en) * 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
US5049434A (en) * 1984-04-30 1991-09-17 National Starch And Chemical Investment Holding Corporation Pre-patterned device substrate device-attach adhesive transfer system
IN168174B (ko) 1986-04-22 1991-02-16 Siemens Ag
US4906596A (en) 1987-11-25 1990-03-06 E. I. Du Pont De Nemours & Co. Die attach adhesive composition
JP3756283B2 (ja) * 1997-03-31 2006-03-15 三ツ星ベルト株式会社 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板
EP1023383B1 (en) * 1997-10-21 2010-12-08 Hoeganaes Corporation Improved metallurgical compositions containing binding agent/lubricant and process for preparing same
US6517656B1 (en) * 1999-10-05 2003-02-11 Amkor Technology, Inc. Method of making an integrated circuit package using a batch step for curing a die attachment film and a tool system for performing the method
JP2001302330A (ja) * 2000-04-24 2001-10-31 Ibiden Co Ltd セラミック基板
JP3734731B2 (ja) * 2001-09-06 2006-01-11 株式会社ノリタケカンパニーリミテド セラミック電子部品及びその製造方法
JP2005531679A (ja) * 2002-07-03 2005-10-20 ナノパウダーズ インダストリーズ リミテッド 低温焼結導電性ナノインク及びその製造方法
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
EP1716578A4 (en) * 2004-02-18 2009-11-11 Virginia Tech Intell Prop NANOMASS BAR METAL PASTE FOR CONNECTION AND USE METHOD
US8257795B2 (en) * 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
US7533793B2 (en) * 2004-02-20 2009-05-19 Fry's Metals, Inc. Solder preforms for use in electronic assembly
JP3858902B2 (ja) * 2004-03-03 2006-12-20 住友電気工業株式会社 導電性銀ペーストおよびその製造方法
DE102004056702B3 (de) 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
JP2006041008A (ja) 2004-07-23 2006-02-09 Fujikura Ltd 電子部品の実装方法
JP4828178B2 (ja) 2004-08-18 2011-11-30 ハリマ化成株式会社 導電性接着剤および該導電性接着剤を利用する物品の製造方法
TW200707468A (en) * 2005-04-06 2007-02-16 Toagosei Co Ltd Conductive paste, circuit board, circuit article and method for manufacturing such circuit article
US7410825B2 (en) * 2005-09-15 2008-08-12 Eastman Kodak Company Metal and electronically conductive polymer transfer
US7968008B2 (en) 2006-08-03 2011-06-28 Fry's Metals, Inc. Particles and inks and films using them
JP4247800B2 (ja) * 2006-11-29 2009-04-02 ニホンハンダ株式会社 可塑性を有する焼結性金属粒子組成物、その製造方法、接合剤および接合方法
JP2008247936A (ja) * 2007-03-29 2008-10-16 Lintec Corp 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20080112624A (ko) * 2007-06-21 2008-12-26 동우 화인켐 주식회사 전자파 차폐 필터용 미세패턴 형성방법
KR101316253B1 (ko) * 2007-06-27 2013-10-08 동우 화인켐 주식회사 도전성 페이스트 조성물, 이를 포함하는 전극 및 상기전극의 제조방법
US8555491B2 (en) 2007-07-19 2013-10-15 Alpha Metals, Inc. Methods of attaching a die to a substrate
KR101130377B1 (ko) * 2007-10-18 2012-03-27 히다치 가세고교 가부시끼가이샤 접착제 조성물 및 이것을 이용한 회로 접속 재료, 및 회로 부재의 접속 방법 및 회로 접속체
JP5039514B2 (ja) * 2007-11-16 2012-10-03 ハリマ化成株式会社 低抵抗導電性ペースト
US8253233B2 (en) 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
US7682875B2 (en) 2008-05-28 2010-03-23 Infineon Technologies Ag Method for fabricating a module including a sintered joint
JP2010129700A (ja) * 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
EP2455179B1 (en) * 2009-07-14 2021-04-14 DOWA Electronics Materials Co., Ltd. Bonding material and bonding method each using metal nanoparticles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002245873A (ja) 2001-02-20 2002-08-30 Sumitomo Metal Mining Co Ltd 低抵抗導電体の形成方法
JP2007146117A (ja) 2005-11-04 2007-06-14 Mitsui Mining & Smelting Co Ltd ニッケルインク及びそのニッケルインクで形成した導体膜
JP2008235198A (ja) 2007-03-23 2008-10-02 Alpha Scientific Kk 導電粉、導電ペースト、導電シート、回路板および電子部品実装回路板
JP2010131669A (ja) 2008-10-29 2010-06-17 Nippon Handa Kk 金属製部材用接合剤、金属製部材接合体の製造方法、金属製部材接合体および電気回路接続用バンプの製造方法

Also Published As

Publication number Publication date
SG10201509037SA (en) 2015-12-30
KR20210118480A (ko) 2021-09-30
WO2012061511A2 (en) 2012-05-10
SG10201913296SA (en) 2020-02-27
WO2012061511A3 (en) 2012-10-26
KR102305501B1 (ko) 2021-09-27
JP2014503936A (ja) 2014-02-13
US20160225737A1 (en) 2016-08-04
KR20210117357A (ko) 2021-09-28
CN108766891B (zh) 2022-11-11
EP3796336A1 (en) 2021-03-24
KR20200057116A (ko) 2020-05-25
EP2636043A2 (en) 2013-09-11
KR20190141033A (ko) 2019-12-20
CN103262172B (zh) 2018-05-15
US20120114927A1 (en) 2012-05-10
US10535628B2 (en) 2020-01-14
KR20230074824A (ko) 2023-05-31
CN108766891A (zh) 2018-11-06
ES2833274T3 (es) 2021-06-14
EP2636043B1 (en) 2020-09-09
SG190123A1 (en) 2013-06-28
CN103262172A (zh) 2013-08-21
KR20130129965A (ko) 2013-11-29
JP6300525B2 (ja) 2018-03-28
KR102531070B1 (ko) 2023-05-09

Similar Documents

Publication Publication Date Title
KR102114489B1 (ko) 소결 재료 및 이를 이용한 부착 방법
JP7001659B2 (ja) 焼結材料、及びそれを用いる接着方法
EP2911979B1 (en) Sintering powder
EP3129174B1 (en) Low pressure sintering paste
CN106457404B (zh) 用于制造金属粉末的方法
JP5535375B2 (ja) 接続シート
JP5296846B2 (ja) 接続シート

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant