JP2004134796A - 非揮発性ｓｏｎｓｎｏｓメモリ - Google Patents

非揮発性ｓｏｎｓｎｏｓメモリ Download PDF

Info

Publication number
JP2004134796A
JP2004134796A JP2003345839A JP2003345839A JP2004134796A JP 2004134796 A JP2004134796 A JP 2004134796A JP 2003345839 A JP2003345839 A JP 2003345839A JP 2003345839 A JP2003345839 A JP 2003345839A JP 2004134796 A JP2004134796 A JP 2004134796A
Authority
JP
Japan
Prior art keywords
insulating film
memory
channel
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003345839A
Other languages
English (en)
Other versions
JP5038580B2 (ja
Inventor
Soo-Doo Chae
蔡　洙杜
Ju-Hyung Kim
金　柱亨
Chung-Woo Kim
金　▲禎▼雨
Hee-Soon Chae
蔡　熙順
Won-Il Ryu
柳　元壹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004134796A publication Critical patent/JP2004134796A/ja
Application granted granted Critical
Publication of JP5038580B2 publication Critical patent/JP5038580B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】高速プログラミングが可能であって大容量のメモリを具現できる非揮発性ＳＯＮＳＮＯＳメモリを提供する。
【解決手段】基板のチャンネル上に積層される第１及び第２絶縁膜と、第１絶縁膜の上部と第２絶縁膜の下部に形成される第１及び第２誘電膜、並びに第１及び第２誘電膜間に介設されるIV族半導体膜、シリコン量子ドット、または金属量子ドットを含む非揮発性ＳＯＮＳＮＯＳメモリ。
【選択図】　　図３

Description

　本発明は非揮発性メモリに係り、より一層詳細には容量を拡張させたＳＯＮＳＮＯＳ（Ｓｉｌｉｃｏｎ　Ｏｘｉｄｅ　Ｎｉｔｒｉｄｅ　Ｓｉｌｉｃｏｎ　Ｎｉｔｒｉｄｅ　Ｏｘｉｄｅ　Ｓｉｌｉｃｏｎ）メモリに関する。
　図１は、従来の一般的なフラッシュＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）の断面を示した図面である。フラッシュＥＥＰＲＯＭは、電源をオフ状態としてもデータを貯蔵する非揮発性メモリである。
　図１を参照すれば、ソース（Ｓ）電極１３及びドレーン（Ｄ）電極１５が形成された基板１１上にゲート（Ｇ）電極１７が位置し、ゲート電極１７と基板１１の間にゲート酸化膜（ｇａｔｅ　ｏｘｉｄｅ）２１、フローティングゲート２３及び絶縁層２５が順に積層されている。
　一般的に、フラッシュメモリは基板１１の一部、特にソース電極１３とドレーン電極１５の間に形成される電子のチャンネルから注入される熱電子によりプログラムされる。熱電子注入メカニズムは、まずフローティングゲート２３に負電荷を輸送する電子を熱電子に変化させる段階を含む。ソース電極１３及び基板１１の相当部を接地させてゲート電極１７に相対的に正の高電圧を印加して電子を引き寄せる電場を誘導し、ドレーン電極１５に適切な正電圧を印加して熱電子を生成する。生成された熱電子は、ゲート電極１７の電場によりフローティングゲート２３に注入される。フローティングゲート２３に十分に負電荷が蓄積されれば、フローティングゲートの負電位は電界効果トランジスタ（ＦＥＴ）のしきい値電圧まで上昇してチャンネルに電子が流れることを妨害する。読み込み電流の量はフラッシュメモリがプログラムされたか否かを決定するのに使われる。フローティングゲートの放電は消去と呼ばれる。消去機能は一般的にフローティングゲートと基板の間のトンネリング機構によりなされる。フラッシュメモリからのデータの消去作業は、各メモリセルのドレーン電極をフローティングさせる間にソース電極に正の高電圧を印加してゲート電極と基板とを接地させることによりなされる。
　しかし、フラッシュメモリは情報保有力が低い短所を有するので、情報容量を拡大し、かつプロセス処理性（ｐｒｏｃｅｓｓ　ｐｅｒｆｏｍａｎｃｅ）を向上させるためにＳＯＮＯＳ（Ｓｉｌｉｃｏｎ　Ｏｘｉｄｅ　Ｎｉｔｒｉｄｅ　Ｏｘｉｄｅ　Ｓｉｌｉｃｏｎ）メモリ素子が提案されている（例えば、非特許文献１参照）
　図２は一般的なＳＯＮＯＳメモリの断面図である。
　図２を参照すれば、ソース電極３３とドレーン電極３５とが形成された基板３１の上部にゲート電極３７が位置し、基板３１とゲート電極３７の間に絶縁膜として酸化シリコン（ｓｉｌｉｃｏｎ　ｏｘｉｄｅ）膜４１，４５が形成され、酸化シリコン膜４１，４５の間に電子をトラップする非伝導性誘電膜４３が介設される。
　セル当たり２ビットのＳＯＮＯＳメモリの動作を述べれば、２ビットはいずれも従来の熱電子を使用したプログラミング法を使用するが、各ビットは相対的に低いゲート電圧で異なる方向にデータがリードされる。例えば、ＳＯＮＯＳメモリの右側ビットは、ソース電極を接地させたり低電圧を印加する間、ゲート電極及びドレーン電極にプログラミング電圧を印加してプログラムされる。熱電子は十分に加速されてドレーン電極に近い非伝導性誘電膜の領域に注入される。しかし、ＳＯＮＯＳメモリでは、ドレーン電極を接地またはドレーン電極に低電圧を印加した状態でゲート電極及びソース電極にリード電圧を反対方向に印加することによってリードされる。左側ビットはソース及びドレーン電極の電圧を交換することによりプログラムされてリードされる。ビットのうち一つをプログラミングすれば、他のビットの情報はそのまま維持される。
　ＳＯＮＯＳメモリは、相対的に低いゲート電圧を使用して逆方向にリードすることによりチャンネルを横切る電位降下が顕著に減る。これにより、局所的なトラッピング領域にトラップされる電荷の影響が増幅されてＳＯＮＯＳメモリの高速プログラミングが可能となる。また、ＳＯＮＯＳメモリは、右側ビットのゲート及びドレーン電極と左側ビットのソース電極とに適切な消去電圧を印加することによって消去メカニズムが改善される。また、ＳＯＮＯＳメモリは、繰返し動作での劣化減少させることにより素子の寿命を向上させられる。
　しかし、ＳＯＮＯＳメモリの前述の長所にもかかわらず既存のＳＯＮＯＳメモリの性能を凌駕する大容量及び高速プログラミングの可能なメモリが求められている。
Ｃｈａｎ　ｅｔ　ａｌ，ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ，Ｖｏｌ．８，Ｎｏ．３，ＰＰ９３，１９８７
　従って、本発明がなそうとする技術的課題は前述の従来技術の問題点を改善するためのものであり、ＳＯＮＯＳの長所を利用した高速及び大容量のメモリを提供することである。
　前記技術的課題を達成するために、本発明は、所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルとを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、前記半導体基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、前記第１絶縁膜の上部と第２絶縁膜の下部とに形成される第１誘電膜及び第２誘電膜と、前記第１誘電膜と第２誘電膜の間に介設されるIV族半導体膜とを含むことを特徴とするＳＯＮＳＮＯＳメモリを提供する。
　前記技術的課題を達成するために本発明はまた、所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルとを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、前記基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、前記第１絶縁膜の上部と第２絶縁膜の下部とに形成される第１誘電膜及び第２誘電膜と、前記第１誘電膜と第２誘電膜の間に介設されるIV族半導体物質または金属から形成されたナノ量子ドットとを含むことを特徴とするＳＯＮＳＮＯＳメモリを提供する。
　ここで、前記第１絶縁膜及び第２絶縁膜は、それぞれＳｉＯ2、Ａｌ2Ｏ3、ＴａＯ2及びＴｉＯ2で構成されるグループから選択されるいずれか一つの物質から形成されることが望ましい。
　前記第１誘電膜及び第２誘電膜はＳｉ3Ｎ4およびＰＺＴのうちの少なくとも一つで形成されることが望ましい。
　前記IV族半導体膜はＳｉおよびＧｅのうちの少なくとも一つで形成されることが望ましく、前記IV族半導体物質はＳｉおよびＧｅのうちの少なくとも一つであることが望ましい。
　前記金属はＡｕおよびＡｌのうちの少なくとも一つであることが望ましい。
　前記ナノ量子ドットはＬＰＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法を利用して形成することが望ましい。
　前記技術的課題を達成するために本発明はまた、所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、前記基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、前記第１絶縁膜の上部と第２絶縁膜の下部とに形成される複数の誘電膜と、前記複数の誘電膜の間ごとに介設される複数のIV族半導体膜とを含むことを特徴とする多層ＳＯＮＳＮＯＳメモリを提供する。
　前記技術的課題を達成するために本発明はまた、所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルを含む半導体基板と、前記半導体基板の上部に前記チャンネルから電子の流入を制御するゲート電極とを備えるメモリにおいて、前記基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、前記第１絶縁膜の上部と第２絶縁膜の下部とに形成される複数の誘電膜と、前記複数の誘電膜の間ごとに介設されるIV半導体物質または金属から形成されたナノ量子ドットとを含むことを特徴とする多層ＳＯＮＳＮＯＳメモリを提供する。
　ここで、前記第１絶縁膜及び第２絶縁膜はＳｉＯ2、Ａｌ2Ｏ3、ＴａＯ2及びＴｉＯ2から構成されるグループから選択された少なくとも一つの物質から形成されることが望ましい。
　前記第１誘電膜及び第２誘電膜はＳｉ3Ｎ4およびＰＺＴのうちの少なくとも一つから形成されることが望ましい。
　前記IV族半導体膜はＳｉおよびＧｅのうちの少なくとも一つから形成されることが望ましい。
　前記IV族半導体物質はＳｉおよびＧｅのうちの少なくとも一つであることが望ましい。
　前記金属はＡｕおよびＡｌのうちの少なくとも一つであることが望ましい。
　前記ナノ量子ドットはＬＰＣＶＤ法またはスパッタリング法を利用して形成されることが望ましい。
　本発明はＳＯＮＯＳメモリの一般的な構造にシリコン膜を挿入して新しい構造のメモリを製造することにより電子のトラップサイトを増加させて高速及び大容量の新しいメモリを具現できる。
　本発明のＳＯＮＳＮＯＳメモリは、従来のＳＯＮＯＳメモリの構造を改善してナイトライド膜とシリコン膜とを多層に形成し、またはシリコン量子ドットあるいは金属量子ドットを有し、電子を貯蔵できるトラップサイトが増加する。そのため、本発明のＳＯＮＳＮＯＳメモリは、高速プログラミングが可能となり、情報記録容量が向上する。
　以下、本発明の実施形態に係るＳＯＮＳＯＮＳメモリを図面を参照して詳細に説明する。図面にて各層の厚さと幅とは説明のために誇張されるように図示されたことに留意しなければならない。
　図３は本発明の第１実施形態によるＳＯＮＳＮＯＳメモリの斜視図である。
　図３を参照すれば、本発明の第１実施形態によるＳＯＮＳＮＯＳメモリでは、ソース電極１０３及びドレーン電極１０５が形成されている基板１０１の上部にゲート電極１０７が配置され、基板１０１とゲート電極１０７間に電子をトラップするための多層のＯＮＳＮＯ（Ｏｘｉｄｅ　Ｎｉｔｒｉｄｅ　Ｓｉｌｉｃｏｎ　Ｎｉｔｒｉｄｅ　Ｏｘｉｄｅ）膜が介設される。ソース１０３とドレーン電極１０５の間には電子のチャンネルが形成され、ゲート電極１０７はＳｉなどの半導体または金属を使用して形成できる。
　ＯＮＳＮＯ膜は、基板１０１の上面とゲート電極１０７の底面とに位置する第１オキシド膜及び第２オキシド膜１１１ａ，１１１ｂと、第１オキシド膜１１１ａの上面と第２オキシド膜１１１ｂの底面とに配列される第１ナイトライド膜１１３ａ及び第２ナイトライド膜１１３ｂと、第１ナイトライド膜１１３ａと第２ナイトライド膜１１３ｂの間に介設されるシリコン膜１１５とを含む。
　第１オキシド膜１１１ａ及び第２オキシド膜１１１ｂは、酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（ＴａＯ2）、酸化チタン（ＴｉＯ2）などの絶縁性物質から形成され、第１ナイトライド膜１１３ａ及び第２ナイトライド膜１１３ｂは、Ｓｉ3Ｎ4またはＰＺＴなどのトラップサイトが１０12／ｃｍ2以上存在する金属で形成される。また、シリコン膜１１５はＧｅ膜に替えることができる。
　本発明の第１実施形態によるＳＯＮＳＮＯＳメモリを製造するためには、基板１０１に低濃度イオンドーピングをしてチャンネル領域を形成した後、そのチャンネル領域の上部にＯＮＳＮＯ膜を形成する。次に、そのＯＮＳＮＯ膜の上部にゲート電極１０７を形成する半導体層を蒸着した後、フォトリソグラフィ工程によってパターニングして図示されたようにゲート電極１０７をエッチングする。ゲート電極１０７をマスクとして低濃度及び高濃度イオンドーピングを行い、ソース及びドレーン電極１０３，１０５を形成してゲート電極１０７を完成する。
　ＳＯＮＳＮＯＳメモリに情報を貯蔵するためには、ソース電極１０３を接地させるか低電圧を印加した状態でドレーン電極１０５に第１正電圧を印加し、ゲート電極１０７に第１正電圧より高い第２正電圧を印加する。この状態でソース電極１０３からドレーン電極１０５に電子のチャンネルが形成され、ドレーン電極１０５に移動する電子はゲート電極１０７に形成された電場によって第１オキシド膜１１１ａをトンネリングして、第１ナイトライド膜１１３ａとシリコン膜１１５との界面にトラップされるか、シリコン膜１１５の欠陥にトラップされるか、シリコン膜１１５と第２ナイトライド膜１１３ｂとの界面にトラップされる。本発明の第１実施形態によるＳＯＮＳＮＯＳメモリは、既存のＳＯＮＯＳメモリに比べて電子がトラップされるサイトが多くなるため、大容量の情報を記録できる。
　このメモリから情報をリードするためには、ドレーン電極１０５に第１正電圧より低い第３正電圧を先印加した後、ゲート電極１０７の電圧を第３電圧より低い第４電圧に設定する。メモリセルのしきい値電圧の極性によりソース電極１０３とドレーン電極１０５の間に基準電流以上の電流が流れれば「１」とし、基準電流未満の電流が流れれば「０」のデータを割り当てて記録された情報をリードできる。
　メモリセル内の情報を消去するためには、ゲート電極１０７の電圧を０にしてソース領域１０３に高電圧を印加してドレーン電極１０５を開放する。これによって、電子がソース領域１３に抜け出してメモリセル内の情報が消去される。
　図４Ａは、本発明の第２実施形態によるＳＯＮＳＮＯＳメモリの斜視図である。
　参照符号１２１は基板、１２３はソース電極、１２５はドレーン電極、１２７はゲート電極、１３１ａは第１オキシド膜、１３１ｂは第２オキシド膜、１３３ａは第１ナイトライド膜、１３３ｂは第２ナイトライド膜、１３５はシリコン量子ドットを示す。本発明の第２実施形態によるＳＯＮＳＮＯＳメモリは本発明の第１実施形態によるＳＯＮＳＮＯＳメモリと類似した構造を有するが、シリコン膜１１５の代わりにシリコン量子ドット１３５を備える点が相違する。ここで、シリコン量子ドット１３５の代わりにＡｕまたはＡｌからなる金属量子ドットであってもよい。
　図４Ｂは図４Ａのシリコン量子ドットの円Ａを拡大した図面である。
　シリコン量子ドット１３５は金属量子ドットに替えることができ、シリコン量子ドット１３５または金属量子ドットは物理的または化学的方法で製造できる。
　シリコン量子ドット１３５または金属量子ドットを製造する物理的な方法には、スパッタリング、真空合成、ガス相合成、凝縮相合成、イオン化されたクラスタビームによる高速蒸着、コンソリーデーション法（consolidation method）、高速製粉、合金処理、蒸着法及びゾルゲル法などがある。シリコン量子ドットまたは金属量子ドットを製造する化学的な方法としてはＬＰＣＶＤ法がある。
　再び図４Ａを参照すれば、本発明の第２実施形態によるＳＯＮＳＮＯＳメモリを製造するためには、基板１２１に低濃度イオンドーピングしてチャンネル領域を形成する。第１オキシド膜１３１ａと第１ナイトライド膜１３３ａとを積層した後、第１ナイトライド膜１３３ａの上に物理的または化学的方法を利用してシリコン量子ドット１３５を形成する。さらに、そのシリコン量子ドット１３５の上に、第２ナイトライド膜１３３ｂ、第２オキシド膜１３１ｂ、及びゲート電極１２７を形成するための半導体層を蒸着した後、図４Ａに示すように、パターニングしてエッチングが行われる。ゲート電極１２７のための半導体層をマスクとして高濃度イオンドーピングを行えば、ソース及びドレーン電極１２３，１２５が形成されてゲート電極１２７が形成される。
　本発明の第２実施形態によるＳＯＮＳＮＯＳメモリのリード、記録及び消去動作は、本発明の第１実施形態によるＳＯＮＳＮＯＳメモリの動作と同一である。ただし、本発明の第２実施形態によるＳＯＮＳＮＯＳメモリは、シリコン量子ドット１３５または金属量子ドットを形成することにより電子を貯蔵するトラップサイトを拡張して容量をさらに増加させた特徴を有する。
　本発明の第３及び第４実施形態によるＳＯＮＳＮＯＳメモリは、本発明の第１及び第２実施形態によるＳＯＮＳＮＯＳメモリにおけるＯＮＳＮＯＳ膜を多層に形成して容量を一層増加させた構造を有する。
　図５は本発明の第３実施形態による多層ＳＯＮＳＮＯＳメモリを示した断面図である。
　図５を参照すれば、基板２０１とゲート電極２０７間にＯＮＳＮＳＮＯ膜が介設されている。基板２０１上には、ソース及びドレーン電極２０３，２０５が形成されている。ＯＮＳＮＳＮＯ膜は、基板２０１の上面とゲート電極２０７の底面とにそれぞれ配置された第１オキシド膜２１１ａと第２オキシド膜２１１ｂ、第１オキシド膜２１１ａの上面と第２オキシド膜２１１ｂの底面とにそれぞれ配列された第１ナイトライド膜２１３ａと第２ナイトライド膜２１３ｂ、第１ナイトライド膜２１３ａの上面と第２ナイトライド膜２１３ｂの底面とにそれぞれ形成された第１シリコン膜２１５ａと第２シリコン膜２１５ｂ及び第１シリコン膜２１５ａと第２シリコン膜２１５ｂの間に介設された第３ナイトライド膜２１３ｃを備える。
　図６は本発明の第４実施形態による多層ＳＯＮＳＮＯＳメモリを示した断面図である。
　図６を参照すれば、本発明の第４実施形態による多層ＳＯＮＳＮＯＳメモリは、本発明の第３実施形態によるマルチＳＯＮＳＮＯＳメモリと類似した構造を有し、ただし第１及び第２シリコン膜２１５ａ，２１５ｂの代わりに第１及び第２シリコン量子ドット２３５ａ，２３５ｂを備えることが相違する。ここで、第１及び第２シリコン量子ドット２３５ａ，２３５ｂの代わりに第１及び第２金属量子ドットを形成できる。金属量子ドットはＡｕまたはＡｌからなる。
　図５及び図６に示された本発明の第３及び第４実施形態による多層ＳＯＮＳＮＯＳメモリは、図３及び図４Ａに示された本発明の第１及び第２実施形態によるＳＯＮＳＮＯＳメモリに比べて電子を貯蔵する多層構造のトラップサイトを有し、容量が増加する。
　図７は、従来のＳＯＮＯＳメモリと本発明の第１実施形態によるＳＯＮＳＮＯＳメモリの記録及び消去のためのゲート電圧の変化によるフラットバンド電圧の変化を示したグラフである。
　図７を参照すれば、従来のＳＯＮＯＳメモリの記録のためのゲート電圧の変化によるフラットバンド電圧ＶFBの変化はｆ1、消去のためのゲート電圧の変化によるフラットバンドＶFBの変化はｆ2、ＳＯＮＳＮＯＳメモリの記録のためのゲート電圧の変化によるフラットバンド電圧 ＶFBの変化はｇ1、消去のためのゲート電圧の変化によるフラットバンド電圧ＶFBの変化はｇ2と示される。１２Ｖ以下のゲート電圧ＶGにてｆ1とｆ2とのフラットバンド電圧ＶFBの差はｇ1とｇ2とのフラットバンド電圧ＶFBの差より小さいので、低いゲート電圧ＶGで本発明の第１実施形態によるＳＯＮＳＮＯＳメモリの性能がさらに優秀であることが分かる。
　前記の説明にて多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものと見るより、望ましい実施形態の例示として解釈されねばならない。
　例えば、本発明が属する技術分野で当業者ならば、本発明の技術的思想によりナノ量子ドットを形成するナノ粒子をあらかじめ多様な方法で製造して単電子トランジスタに利用できる。ゆえに、本発明の範囲は説明された実施形態により定められるのではなくして特許請求範囲に記載された技術的思想により定められるのである。
　本発明のＳＯＮＯＳメモリは、一般にフラッシュメモリを用いるデジタルテレビジョン、デジタルレコーダ、携帯電話、デジタルカメラ、個人携帯端末機、ゲーム機、ＭＰ３プレーヤのような電子機器に広く用いられ得る。
従来のフラッシュメモリを簡略に示した断面図である。 従来のＳＯＮＯＳメモリを簡略に示した断面図である。 本発明の第１実施形態によるＳＯＮＳＮＯＳメモリを簡略に示した斜視図である。 本発明の第２実施形態によるＳＯＮＳＮＯＳメモリを簡略に示した斜視図である。 図４に示す円Ａの拡大図である。 本発明の第３実施形態による多層ＳＯＮＳＮＯＳメモリを簡略に示した断面図である。 本発明の第４実施形態による多層ＳＯＮＳＮＯＳメモリを簡略に示した断面図である。 本発明の第１実施形態による多層ＳＯＮＳＮＯＳメモリと従来のＳＯＮＯＳメモリの記録及び消去のためのゲート電圧の変化によるフラットバンド電圧の変化を示したグラフである。
符号の説明
　１０１　　　基板
　１０３　　　ソース電極
　１０５　　　ドレイン電極
　１０７　　　ゲート電極
　１１１ａ　　第１オキサイド膜
　１１１ｂ　　第２オキサイド膜
　１１３ａ　　第１ナイトライド膜
　１１３ｂ　　第２ナイトライド膜
　１１５　　　シリコン膜

Claims (18)

  1. 　所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、
    　前記半導体基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、
    　前記第１絶縁膜の上部と第２絶縁膜の下部に形成される第１誘電膜及び第２誘電膜と、
    　前記第１誘電膜と第２誘電膜の間に介設されるIV族半導体膜とを含むことを特徴とするシリコン・オキシド・ナイトライド・シリコン・ナイトライド・オキシド・シリコン（ＳＯＮＳＮＯＳ）メモリ。
  2. 　所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルとを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、
    　前記半導体基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、
    　前記第１絶縁膜の上部と第２絶縁膜の下部に形成される第１誘電膜及び第２誘電膜と、
    　前記第１誘電膜と第２誘電膜の間に介設されるIV族半導体物質または金属から形成されたナノ量子ドットとを含むことを特徴とするＳＯＮＳＮＯＳメモリ。
  3. 　所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、
    　前記半導体基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、
    　前記第１絶縁膜の上部と第２絶縁膜の下部に形成される第１誘電膜及び第２誘電膜と、
    　前記第１誘電膜と第２誘電膜の間に介設される金属から形成されたナノ量子ドットとを含むことを特徴とするＳＯＮＳＮＯＳメモリ。
  4. 　前記第１絶縁膜及び第２絶縁膜は、それぞれＳｉＯ2、Ａｌ2Ｏ3、ＴａＯ2及びＴｉＯ2で構成されるグループから選択されるいずれか一つの物質から形成されることを特徴とする請求項１ないし請求項３のいずれか１項に記載のＳＯＮＳＮＯＳメモリ。
  5. 　前記第１誘電膜及び第２誘電膜は、それぞれＳｉ3Ｎ4およびＰＺＴのうちの少なくとも一つで形成されることを特徴とする請求項１ないし請求項３のいずれか１項に記載のＳＯＮＳＮＯＳメモリ。
  6. 　前記IV族半導体膜は、ＳｉおよびＧｅのうちの少なくとも一つで形成されることを特徴とする請求項１に記載のＳＯＮＳＮＯＳメモリ。
  7. 　前記IV族半導体物質は、ＳｉおよびＧｅのうちの少なくとも一つであることを特徴とする請求項２に記載のＳＯＮＳＮＯＳメモリ。
  8. 　前記金属はＡｕおよびＡｌのうちの少なくとも一つであることを特徴とする請求項３に記載のＳＯＮＳＮＯＳメモリ。
  9. 　前記ナノ量子ドットは、ＬＰＣＶＤ法またはスパッタリング法を利用して形成することを特徴とする請求項２または３に記載のＳＯＮＳＮＯＳメモリ。
  10. 　所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、
    　前記半導体基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、
    　前記第１絶縁膜の上部と第２絶縁膜の下部とに形成される複数の誘電膜と、
    　前記複数の誘電膜の間ごとに介設される複数のIV族半導体膜とを含むことを特徴とする多層ＳＯＮＳＮＯＳメモリ。
  11. 　所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、
    　前記半導体基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、
    　前記第１絶縁膜の上部と第２絶縁膜の下部とに形成される複数の誘電膜と、
    　前記複数の誘電膜の間ごとに介設されるIV族半導体物質から形成されたナノ量子ドットとを含むことを特徴とする多層ＳＯＮＳＮＯＳメモリ。
  12. 　所定間隔離隔されたソース及びドレーン電極並びに前記ソース及びドレーン電極間に電子が移動するチャンネルを含む半導体基板と、前記半導体基板の上部に前記チャンネルからの電子の流入を制御するゲート電極とを備えるメモリにおいて、
    　前記半導体基板のチャンネル上に積層される第１絶縁膜及び第２絶縁膜と、
    　前記第１絶縁膜の上部と第２絶縁膜の下部とに形成される複数の誘電膜と、
    　前記複数の誘電膜の間ごとに介設される金属から形成されたナノ量子ドットとを含むことを特徴とするマルチＳＯＮＳＮＯＳメモリ。
  13. 　前記第１及び第２絶縁膜は、それぞれＳｉＯ2、Ａｌ2Ｏ3、ＴａＯ2及びＴｉＯ2から構成されるグループから選択された少なくとも一つの物質から形成されることを特徴とする請求項１０ないし請求項１２のいずれか１項に記載の多層ＳＯＮＳＮＯＳメモリ。
  14. 　前記第１及び第２誘電膜は、それぞれＳｉ3Ｎ4およびＰＺＴのうちの少なくとも一つから形成されることを特徴とする請求項１０ないし請求項１２のいずれか１項に記載の多層ＳＯＮＳＮＯＳメモリ。
  15. 　前記IV族半導体膜は、ＳｉおよびＧｅのうちの少なくとも一つから形成されることを特徴とする請求項１０に記載の多層ＳＯＮＳＮＯＳメモリ。
  16. 　前記IV族半導体物質は、ＳｉおよびＧｅのうちの少なくとも一つであることを特徴とする請求項１１に記載の多層ＳＯＮＳＮＯＳメモリ。
  17. 　前記金属は、ＡｕおよびＡｌのうちの少なくとも一つであることを特徴とする請求項１１に記載の多層ＳＯＮＳＮＯＳメモリ。
  18. 　前記ナノ量子ドットは、ＬＰＣＶＤ法またはスパッタリング法を利用して形成されることを特徴とする請求項１１または１２に記載の多層ＳＯＮＳＮＯＳメモリ。
JP2003345839A 2002-10-14 2003-10-03 非揮発性ｓｏｎｓｎｏｓメモリ Expired - Fee Related JP5038580B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0062482A KR100446632B1 (ko) 2002-10-14 2002-10-14 비휘발성 ｓｏｎｓｎｏｓ 메모리
KR2002-062482 2002-10-14

Publications (2)

Publication Number Publication Date
JP2004134796A true JP2004134796A (ja) 2004-04-30
JP5038580B2 JP5038580B2 (ja) 2012-10-03

Family

ID=32041006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345839A Expired - Fee Related JP5038580B2 (ja) 2002-10-14 2003-10-03 非揮発性ｓｏｎｓｎｏｓメモリ

Country Status (6)

Country Link
US (1) US6936884B2 (ja)
EP (1) EP1411555B1 (ja)
JP (1) JP5038580B2 (ja)
KR (1) KR100446632B1 (ja)
CN (1) CN1326244C (ja)
DE (1) DE60309806T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191666A (ja) * 2012-03-13 2013-09-26 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014063883A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体記憶装置
US11974432B2 (en) 2021-03-18 2024-04-30 Kioxia Corporation Semiconductor storage device and method for manufacturing semiconductor storage device

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332768B2 (en) 2001-04-27 2008-02-19 Interuniversitair Microelektronica Centrum (Imec) Non-volatile memory devices
EP2292637B1 (en) * 2002-09-06 2016-01-06 Genentech, Inc. Process for protein extraction
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
EP1487013A3 (en) * 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS memory device and method of manufacturing the same
EP1723676A4 (en) * 2004-03-10 2009-04-15 Nanosys Inc MEMORY DEVICES WITH NANOCAPACITIES AND ANISOTROPIC LOADED NETWORKS
US20080203464A1 (en) * 2004-07-01 2008-08-28 Chih-Hsin Wang Electrically alterable non-volatile memory and array
KR100665186B1 (ko) 2004-08-14 2007-01-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7473589B2 (en) 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7642585B2 (en) 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8264028B2 (en) 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
TWI297928B (en) * 2005-01-20 2008-06-11 Macronix Int Co Ltd Memory cell
KR20060095819A (ko) * 2005-02-28 2006-09-04 삼성전자주식회사 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법
WO2006127589A1 (en) * 2005-05-23 2006-11-30 Board Of Regents, The University Of Texas System Nanoparticles in a flash memory using chaperonin proteins
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7411244B2 (en) 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
US20070007576A1 (en) * 2005-07-07 2007-01-11 Samsung Electronics Co., Ltd. Multi-bit storageable non-volatile memory device
EP1903602A3 (en) * 2005-07-28 2009-04-01 Interuniversitair Microelektronica Centrum Vzw Non-volatile memory transistor
EP1748472A1 (en) * 2005-07-28 2007-01-31 Interuniversitair Microelektronica Centrum Vzw Non-volatile memory transistor
EP1748473A3 (en) * 2005-07-28 2009-04-01 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Non-volatile memory transistor with distributed charge storage sites
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device
US20070108502A1 (en) * 2005-11-17 2007-05-17 Sharp Laboratories Of America, Inc. Nanocrystal silicon quantum dot memory device
US7391652B2 (en) 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US7948799B2 (en) 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
US7414889B2 (en) 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
TWI300931B (en) 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
US7955935B2 (en) 2006-08-03 2011-06-07 Micron Technology, Inc. Non-volatile memory cell devices and methods
US7560769B2 (en) 2006-08-03 2009-07-14 Micron Technology, Inc. Non-volatile memory cell device and methods
US7772068B2 (en) 2006-08-30 2010-08-10 Macronix International Co., Ltd. Method of manufacturing non-volatile memory
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US8022466B2 (en) 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
US7851848B2 (en) 2006-11-01 2010-12-14 Macronix International Co., Ltd. Cylindrical channel charge trapping devices with effectively high coupling ratios
US8101989B2 (en) 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
US7450423B2 (en) * 2007-01-03 2008-11-11 Macronix International Co., Ltd. Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
KR101312258B1 (ko) * 2007-01-29 2013-09-25 삼성전자주식회사 플라즈몬 전달을 이용한 광메모리 소자
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
CN101308868B (zh) * 2007-05-15 2013-03-06 中国科学院物理研究所 一种可用于存储单元的多层量子点结构浮置栅
US8012830B2 (en) * 2007-08-08 2011-09-06 Spansion Llc ORO and ORPRO with bit line trench to suppress transport program disturb
US20090039414A1 (en) 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
US7838923B2 (en) 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US20090096009A1 (en) * 2007-10-16 2009-04-16 Promos Technologies Pte. Ltd. Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
US7848148B2 (en) 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US7643349B2 (en) 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
KR100946120B1 (ko) * 2007-11-29 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 제조 방법
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array
KR101416741B1 (ko) 2007-12-20 2014-08-07 삼성전자주식회사 비휘발성 기억 소자
US7973357B2 (en) * 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
US7816726B2 (en) * 2007-12-20 2010-10-19 Promos Technologies Pte. Ltd. Nonvolatile memories with laterally recessed charge-trapping dielectric
JP5210675B2 (ja) 2008-03-19 2013-06-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US20090251972A1 (en) * 2008-04-03 2009-10-08 Yue-Song He Nonvolatile memory arrays with charge trapping dielectric and with non-dielectric nanodots
US8068370B2 (en) 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US8081516B2 (en) 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
US8861273B2 (en) 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US8743599B2 (en) 2012-03-15 2014-06-03 International Business Machines Corporation Approach for phase change memory cells targeting different device specifications
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5532235B1 (ja) * 1977-05-18 1980-08-23
JPS5550394B1 (ja) * 1970-10-27 1980-12-17
JPH0536991A (ja) * 1991-07-31 1993-02-12 Nippon Steel Corp 半導体記憶装置
JPH07153858A (ja) * 1993-10-01 1995-06-16 Matsushita Electric Ind Co Ltd 半導体メモリ装置及びその製造方法
JPH10200001A (ja) * 1996-11-15 1998-07-31 Hitachi Ltd メモリデバイス
JPH118325A (ja) * 1997-04-25 1999-01-12 Nippon Steel Corp 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
JP2001313342A (ja) * 1999-06-04 2001-11-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2004055969A (ja) * 2002-07-23 2004-02-19 Mitsumasa Koyanagi 不揮発性半導体記憶素子および製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55142488A (en) * 1979-04-24 1980-11-07 Nec Corp Semiconductor nonvolatile memory unit
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
JPH0575133A (ja) * 1991-09-11 1993-03-26 Rohm Co Ltd 不揮発性記憶装置
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
DE19631146A1 (de) * 1996-08-01 1998-02-05 Siemens Ag Nichtflüchtige Speicherzelle
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
KR19990030641A (ko) * 1997-10-02 1999-05-06 구본준 비휘발성 메모리 소자
US6319230B1 (en) * 1999-05-07 2001-11-20 Scimed Life Systems, Inc. Lateral needle injection apparatus and method
DE19955602A1 (de) * 1999-11-18 2001-05-31 Infineon Technologies Ag Nichtflüchtige Halbleiter- Speicherzelle sowie Verfahren zu deren Herstellung
JP4441993B2 (ja) * 2000-06-23 2010-03-31 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
JP2003068893A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 不揮発性記憶素子及び半導体集積回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550394B1 (ja) * 1970-10-27 1980-12-17
JPS5532235B1 (ja) * 1977-05-18 1980-08-23
JPH0536991A (ja) * 1991-07-31 1993-02-12 Nippon Steel Corp 半導体記憶装置
JPH07153858A (ja) * 1993-10-01 1995-06-16 Matsushita Electric Ind Co Ltd 半導体メモリ装置及びその製造方法
JPH10200001A (ja) * 1996-11-15 1998-07-31 Hitachi Ltd メモリデバイス
JPH118325A (ja) * 1997-04-25 1999-01-12 Nippon Steel Corp 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
JP2001313342A (ja) * 1999-06-04 2001-11-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2004055969A (ja) * 2002-07-23 2004-02-19 Mitsumasa Koyanagi 不揮発性半導体記憶素子および製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191666A (ja) * 2012-03-13 2013-09-26 Renesas Electronics Corp 半導体装置およびその製造方法
US9105739B2 (en) 2012-03-13 2015-08-11 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9455264B2 (en) 2012-03-13 2016-09-27 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2014063883A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体記憶装置
US11974432B2 (en) 2021-03-18 2024-04-30 Kioxia Corporation Semiconductor storage device and method for manufacturing semiconductor storage device

Also Published As

Publication number Publication date
CN1490876A (zh) 2004-04-21
DE60309806T2 (de) 2007-09-13
KR100446632B1 (ko) 2004-09-04
EP1411555B1 (en) 2006-11-22
EP1411555A2 (en) 2004-04-21
EP1411555A3 (en) 2005-02-02
US6936884B2 (en) 2005-08-30
CN1326244C (zh) 2007-07-11
US20040079983A1 (en) 2004-04-29
JP5038580B2 (ja) 2012-10-03
DE60309806D1 (de) 2007-01-04
KR20040033406A (ko) 2004-04-28

Similar Documents

Publication Publication Date Title
JP5038580B2 (ja) 非揮発性ｓｏｎｓｎｏｓメモリ
JP4733398B2 (ja) Ｓｏｎｏｓ型メモリ素子
JP5965091B2 (ja) 縦型メモリの浮遊ゲートメモリセル
US8228743B2 (en) Memory cells containing charge-trapping zones
JP5069858B2 (ja) カーボンナノチューブチャネルを用いたマルチビット不揮発性メモリ素子及びその動作方法
JP5459999B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP4434721B2 (ja) ナノドットを有するメモリ製造方法
JP2006114905A (ja) 不揮発性の半導体メモリ素子
JP2006229233A (ja) 複数のトラップ膜を備える不揮発性メモリ素子
US20060193175A1 (en) Nonvolatile memory device and method of manufacturing the same
JP2006237577A (ja) 不揮発性メモリ素子及びその製造方法
JP2001308289A (ja) 二重量子点を応用した単一電子多値メモリ及びその駆動方法
JP2006114902A (ja) 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法
JPWO2008146760A1 (ja) 記憶素子及びその読み出し方法
US7202521B2 (en) Silicon-oxide-nitride-oxide-silicon (SONOS) memory device and methods of manufacturing and operating the same
US20070114572A1 (en) Gate structure including multi-tunneling layer and method of fabricating the same, non-volatile memory device and method of fabricating the same
TWI360201B (en) Nonvolatile memory having raised source and drain
US7242052B2 (en) Non-volatile memory
JPWO2008069325A1 (ja) 半導体記憶装置および半導体装置
TWI316746B (en) Non-volatile memory and method of manufacturing the same
JP2022080348A (ja) 半導体装置
JP2010244641A (ja) 不揮発性半導体メモリ装置の消去方法
TWI387058B (zh) 非揮發性半導體記憶體元件以及製造非揮發性半導體記憶體元件之方法
CN103165612B (zh) 一种闪存存储器及其制作方法
JP2000049241A (ja) 半導体メモリ装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20100319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5038580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees