KR19990030641A - 비휘발성 메모리 소자 - Google Patents
비휘발성 메모리 소자 Download PDFInfo
- Publication number
- KR19990030641A KR19990030641A KR1019970050952A KR19970050952A KR19990030641A KR 19990030641 A KR19990030641 A KR 19990030641A KR 1019970050952 A KR1019970050952 A KR 1019970050952A KR 19970050952 A KR19970050952 A KR 19970050952A KR 19990030641 A KR19990030641 A KR 19990030641A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- oxide film
- nonvolatile memory
- film
- oxide
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000005641 tunneling Effects 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical group Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- -1 metal oxide nitride Chemical class 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 SOSONOS(Silicon Oxide Silicon-Oxide-Nitride Oxide Silicon) 구조를 갖도록 한 비휘발성 메모리 소자에 관한 것으로서, 실리콘 기판상의 일정영역에 형성되는 터널링 산화막와, 상기 터널링 산화막상에 형성되는 플로우팅 게이트와, 상기 플로우팅 게이트상에 산화막, 질화막, 산화막으로 이루어져 형성되는 유전체막과, 상기 유전체막상에 형성되는 콘트롤 게이트와, 그리고 상기 플로우팅 게이트 양측의 실리콘 기판의표면내에 형성되는 소오스/드레인 영역을 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 비휘발성 메모리 소자에 관한 것으로 특히, SOSONOS(Silicon Oxide Silicon-Oxide-Nitride Oxide Silicon) 구조를 갖도록 한 비휘발성 메모리 소자에 관한 것이다.
일반적으로 플레쉬 EEPROM)Flash Electrically Erasable Programmable Read Only Memory) 및 EEPROM 등의 비휘발성 메모리의 집적도를 결정하는 메모리 셀의 유효 셀 사이즈(Effective Cell Size)는 두 가지 요소에 의해 결정된다.
상기 두 가지 요소중에 하나는 셀의 사이즈이고, 다른 하나는 셀의 어레이 구조이다. 메모리 셀의 입장에서 최소의 셀 구조는 단순 적층 구조(Simple Stacked-gate Structure)이다.
그리고 최근 플래쉬 EEPROM 및 플래쉬 메모리 카드(Flash Memory Card)와 같은 비휘발성 메모리의 응용이 확대되면서 이 비휘발성 메모리에 관한 연구개발이 요구되고 있다.
이하, 첨부된 도면을 참고하여 종래의 비휘발성 메모리 소자를 설명하면 다음과 같다.
도 1은 종래의 ETOX구조를 갖는 휘발성 메모리 소자를 나타낸 구조단면도이다.
종래의 ETOX(EEPROM with Tunneling Oxide) 구조를 갖는 휘발성 메모리 소자는 도 1에 도시한 바와같이 p형 실리콘 기판(11)위에 터널링 산화막(12)을 사이에 두고 폴리 실리콘(Poly Silicon)으로 이루어진 플로우팅 게이트(13)가 형성되고, 상기 플로우팅 게이트(13)위에 폴리 실리콘으로 이루어진 콘트롤 게이트(15)가 형성되며, 상기 콘트롤 게이트(13)와 플로우팅 게이트(15) 사이에는 산화막으로 이루어진 유전체막(14)이 형성된다.
그리고 상기 플로우팅 게이트(13) 양측의 p형 실리콘 기판(11)의 표면내에는 n형 소오스 영역(16)과 드레인 영역(17)이 형성된다.
도 2는 종래의 MONOS구조를 갖는 비휘발성 메모리 소자를 나타낸 구조단면도이다.
종래의 MONOS(Metal Oxide Nitride Oxide Silicon)구조를 갖는 비휘발성 메모리 소자는 도 2에 도시한 바와같이 p형 실리콘 기판(21)위에 터널링 산화막(22)을 사이에 두고 질화막(Nitride)으로 이루어진 플로우팅 게이트(23)가 형성되고, 상기 플로우팅 게이트(23)위에 금속(Metal)으로 이루어진 콘트롤 게이트(25)가 형성되며, 상기 콘트롤 게이트(25)와 플로우팅 게이트(23) 사이에는 산화막으로 이루어진 블록킹막(24)이 형성된다.
그리고 상기 플로우팅 게이트(23) 양측의 p형 실리콘 기판(21)의 표면내에는 n형 소오스 영역(26)과 드레인 영역(27)이 형성된다.
그러나 이와 같은 종래의 비휘발성 메모리 소자에 있어서 다음과 같은 문제점이 있엇다.
첫째, 폴리 실리콘으로 이루어진 플로팅 게이트를 이용하여 데이터를 저장하기 때문에 터널링 산화막의 핀 홀(Pin Hole)현상 등에 의해 플로우팅 게이트의 숏트(Short)가 발생하여 저장된 플로우팅 게이트의 데이터가 기판으로 방전되어 버린다.
둘째, 데이터를 질화막으로 이루어진 플로우팅 게이트로 저장되기 때문에 터널링 산화막의 두께를 얇게 형성해야 하는데 이로 인해 터널링된 케리어(Carrier)가 다시 기판으로 빠져나가 데이터 리텐션(Data Retention) 특성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 데이터 리텐션 특성 향상 및 터널링 산화막의 핀 홀에 대한 면역성을 갖도록 한 비휘발성 메모리 소자를 제공하는데 그 목적이 있다.
도 1은 종래의 ETOX구조를 갖는 휘발성 메모리 소자를 나타낸 구조단면도
도 2는 종래의 MONOS구조를 갖는 비휘발성 메모리 소자를 나타낸 구조단면도
도 3은 본 발명에 의한 SOSONOS 구조를 갖는 비휘발성 메모리 소자를 나타낸 구조단면도
도면의 주요 부분에 대한 부호의 설명
31 : p형 실리콘 기판 32 : 터널링 산화막
33 : 플로우팅 게이트 34 : 산화막
35 : 질화막 36 : 산화막
37 : 유전체막 38 : 콘트롤 게이트
39 : 소오스 영역 40 : 드레인 영역
상기와 같은 목적을 달성하기 위한 본 발명에 의한 비휘발성 메모리 소자는 실리콘 기판상의 일정영역에 형성되는 터널링 산화막와, 상기 터널링 산화막상에 형성되는 플로우팅 게이트와, 상기 플로우팅 게이트상에 산화막, 질화막, 산화막으로 이루어져 형성되는 유전체막과, 상기 유전체막상에 형성되는 콘트롤 게이트와, 그리고 상기 플로우팅 게이트 양측의 실리콘 기판의표면내에 형성되는 소오스/드레인 영역을 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 비휘발성 메모리 소자를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 SOSONOS 구조를 갖는 비휘발성 메모리 소자를 나타낸 구조단면도이다.
본 발명에 의한 SOSONOS(Silicon Oxide Silicon-Oxide-Nitride Oxide Silicon)구조를 갖는 비휘발성 메모리 소자는 도 3에 도시한 바와같이 p형 실리콘 기판(31)위에 터널링 산화막(32)을 폴리 실리콘으로 이루어진 플로우팅 게이트(33)가 형성되고, 상기 플로우팅 게이트(33)위에 폴리 실리콘으로 이루어진 콘트롤 게이트(38)가 형성되며, 상기 콘트롤 게이트(38)와 플로우팅 게이트(33) 사이에는 산화막(34)과 질화막(35) 및 산화막(36)으로 이루어진 유전체막(37)이 형성된다.
그리고 상기 플로우팅 게이트(33) 양측의 p형 실리콘 기판(31)의 표면내에는 n형 소오스 영역(38)과 드레인 영역(39)이 형성된다.
이상에서 설명한 바와같이 본 발명에 의한 비휘발성 메모리 소자에 있어서 다음과 같은 효과가 있다.
첫째, 터널링 산화막을 통해 터널링된 캐리어가 플로우팅 게이트의 실리콘에 저장되므로 데이터 리텐션의 특성 저하를 방지할 수 있다.
둘째, 플로우팅 게이트에 데이터가 저장될 때 질화막에 의해 플로우팅 게이트의 숏트를 방지함으로써 핀 홀에 대한 면역성을 가질 수 있다.
Claims (1)
- 실리콘 기판상의 일정영역에 형성되는 터널링 산화막;상기 터널링 산화막상에 형성되는 플로우팅 게이트;상기 플로우팅 게이트상에 산화막, 질화막, 산화막으로 이루어져 형성되는 유전체막;상기 유전체막상에 형성되는 콘트롤 게이트; 그리고상기 플로우팅 게이트 양측의 실리콘 기판의표면내에 형성되는 소오스/드레인 영역을 포함하여 이루어짐을 특징으로 하는 비휘발성 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970050952A KR19990030641A (ko) | 1997-10-02 | 1997-10-02 | 비휘발성 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970050952A KR19990030641A (ko) | 1997-10-02 | 1997-10-02 | 비휘발성 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990030641A true KR19990030641A (ko) | 1999-05-06 |
Family
ID=66045891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970050952A KR19990030641A (ko) | 1997-10-02 | 1997-10-02 | 비휘발성 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990030641A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446632B1 (ko) * | 2002-10-14 | 2004-09-04 | 삼성전자주식회사 | 비휘발성 ｓｏｎｓｎｏｓ 메모리 |
-
1997
- 1997-10-02 KR KR1019970050952A patent/KR19990030641A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446632B1 (ko) * | 2002-10-14 | 2004-09-04 | 삼성전자주식회사 | 비휘발성 ｓｏｎｓｎｏｓ 메모리 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580630B1 (en) | Initialization method of P-type silicon nitride read only memory | |
| US6674120B2 (en) | Nonvolatile semiconductor memory device and method of operation thereof | |
| US6996009B2 (en) | NOR flash memory cell with high storage density | |
| US5726471A (en) | Programmable non-volatile memory cell and method of forming a programmable non-volatile memory cell | |
| US7525149B2 (en) | Combined volatile and non-volatile memory device with graded composition insulator stack | |
| US6301155B1 (en) | Non-volatile semiconductor memory device and method of reading same | |
| US6380585B1 (en) | Nonvolatile semiconductor device capable of increased electron injection efficiency | |
| KR0144421B1 (ko) | 플레쉬 이.이.피.롬의 제조방법 | |
| KR20090046155A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100871983B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| SG192499A1 (en) | Non-volatile memory cell with a hybrid access transistor | |
| US7572702B2 (en) | Split gate type non-volatile memory device | |
| US7554840B2 (en) | Semiconductor device and fabrication thereof | |
| US5763308A (en) | Method for fabricating flash memory cells using a composite insulating film | |
| US6078075A (en) | Semiconductor device with a programmable element having a P-type substrate and floating gate with a thin gate dielectric | |
| KR20000051783A (ko) | 비휘발성 메모리 소자 | |
| KR19990030641A (ko) | 비휘발성 메모리 소자 | |
| US20090065841A1 (en) | SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS | |
| KR100604189B1 (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| US20020066923A1 (en) | Non-volatile flash memory cell with short floating gate | |
| US5888871A (en) | Methods of forming EEPROM memory cells having uniformly thick tunnelling oxide layers | |
| US20020074591A1 (en) | Non-volatile flash memory cell with application of drain induced barrier lowering phenomenon | |
| US6596574B2 (en) | Method for forming a flash reference cell | |
| KR100734075B1 (ko) | 플래쉬 메모리 셀의 구조 및 그의 제조 방법 | |
| KR20040025245A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |