JP2013191666A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013191666A
JP2013191666A JP2012055693A JP2012055693A JP2013191666A JP 2013191666 A JP2013191666 A JP 2013191666A JP 2012055693 A JP2012055693 A JP 2012055693A JP 2012055693 A JP2012055693 A JP 2012055693A JP 2013191666 A JP2013191666 A JP 2013191666A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
gate electrode
nitride film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012055693A
Other languages
English (en)
Other versions
JP5878797B2 (ja
Inventor
Tatsunori Kaneoka
竜範 金岡
Takaaki Kawahara
孝昭 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012055693A priority Critical patent/JP5878797B2/ja
Priority to US13/783,268 priority patent/US9105739B2/en
Priority to EP13157686.0A priority patent/EP2639818A3/en
Priority to TW102108534A priority patent/TWI591723B/zh
Priority to KR1020130026081A priority patent/KR20130105443A/ko
Priority to CN2013100803123A priority patent/CN103311286A/zh
Publication of JP2013191666A publication Critical patent/JP2013191666A/ja
Priority to US14/789,770 priority patent/US9455264B2/en
Application granted granted Critical
Publication of JP5878797B2 publication Critical patent/JP5878797B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

【課題】不揮発性メモリを有する半導体装置の電気的性能を向上させる。
【解決手段】半導体基板１の上部に絶縁膜５を介してメモリゲート電極ＭＧが形成されている。絶縁膜５は、内部に電荷蓄積部を有する絶縁膜であり、酸化シリコン膜５ａと、酸化シリコン膜５ａ上の窒化シリコン膜５ｂと、窒化シリコン膜５ｂ上の酸化シリコン膜５ｃとを有している。そして、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間、または窒化シリコン膜５ｂ中に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素が存在している。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、特に、不揮発性メモリを有する半導体装置およびその製造方法に適用して有効な技術に関する。
電気的に書込・消去が可能な不揮発性半導体記憶装置として、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）が広く使用されている。現在広く用いられているフラッシュメモリに代表されるこれらの記憶装置（メモリ）は、ＭＩＳＦＥＴのゲート電極下に、酸化膜で囲まれた導電性の浮遊ゲート電極やトラップ性絶縁膜を有しており、浮遊ゲートやトラップ性絶縁膜での電荷蓄積状態を記憶情報とし、それをトランジスタの閾値として読み出すものである。このトラップ性絶縁膜とは、電荷の蓄積可能な絶縁膜をいい、一例として、窒化シリコン膜などがあげられる。このような電荷蓄積領域への電荷の注入・放出によってＭＩＳＦＥＴのしきい値をシフトさせ記憶素子として動作させる。このフラッシュメモリとしては、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）膜を用いたスプリットゲート型セルがある。かかるメモリにおいては、電荷蓄積領域として窒化シリコン膜を用いることで、導電性の浮遊ゲート膜と比べ、離散的に電荷を蓄積するためにデータ保持の信頼性に優れ、また、データ保持の信頼性に優れているために窒化シリコン膜上下の酸化膜を薄膜化でき、書込み・消去動作の低電圧化が可能である、等の利点を有する。
特開２００３−３０９１９３号公報（特許文献１）には、ＭＯＮＯＳ型メモリに関する技術が記載されている。
特開２０００−２２００５号公報（特許文献２）には、ナノクリスタル浮遊ゲートに関する技術が記載されている。
特開２０１０−１６１１５４号公報（特許文献３）には、シリコンナノドットに関する技術が記載されている。
特開２０１１−１４６６１２号公報（特許文献４）には、ＭＯＮＯＳ型メモリに関する技術が記載されている。
非特許文献１には、ＭＯＮＯＳ構造における電荷トラップに関する技術が記載されている。
特開２００３−３０９１９３号公報 特開２０００−２２００５号公報 特開２０１０−１６１１５４号公報 特開２０１１−１４６６１２号公報
『Characterization of Charge Traps in Metal-Oxide-Nitride-Oxide-Semiconductor (MONOS) Structures for Embedded Flash Memories』T. Ishida, et al. : IRPS 2006 (IEEE International Reliability Physics Symposium) p.516
従来のスプリットゲート型の不揮発性メモリには、積層ゲート絶縁膜として、例えば、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜からなる積層構造のＯＮＯ（Oxide-Nitride-Oxide）膜が形成される。
近年、上記不揮発性メモリにおいては、その電気的性能を向上させることが望まれている。
本発明の目的は、半導体装置の電気的性能を向上できる技術を提供することである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、メモリトランジスタのゲート絶縁膜が、第１酸化シリコン膜と、前記第１酸化シリコン膜上の窒化シリコン膜と、前記窒化シリコン膜上の第２酸化シリコン膜とを有し、前記窒化シリコン膜と前記第２酸化シリコン膜との間、または前記窒化シリコン膜中に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素が存在しているものである。
また、代表的な実施の形態による半導体装置の製造方法は、メモリトランジスタのゲート絶縁膜を、第１酸化シリコン膜と、前記第１酸化シリコン膜上の窒化シリコン膜と、前記窒化シリコン膜上の第２酸化シリコン膜と、前記窒化シリコン膜と前記第２酸化シリコン膜との間または前記窒化シリコン膜中に１×１０１３〜２×１０１４原子／ｃｍ２の面密度で導入された金属元素とにより形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の電気的性能を向上させることができる。
本発明の一実施の形態である半導体装置の要部断面図である。 図１の一部を拡大した部分拡大断面図である。 メモリセルの等価回路図である。 「書込」、「消去」および「読出」時における選択メモリセルの各部位への電圧の印加条件の一例を示す表である。 本発明の一実施の形態である半導体装置の製造工程の一部を示すプロセスフロー図である。 本発明の一実施の形態である半導体装置の製造工程の一部を示すプロセスフロー図である。 本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１の工程の詳細を示す要部断面図である。 図１１の工程の詳細を示す要部断面図である。 図１１の工程の詳細を示す要部断面図である。 図１１の工程の詳細を示す要部断面図である。 図１１の工程の詳細を示す要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１７に続く半導体装置の製造工程中の要部断面図である。 図１８に続く半導体装置の製造工程中の要部断面図である。 図１９に続く半導体装置の製造工程中の要部断面図である。 図２０に続く半導体装置の製造工程中の要部断面図である。 図２１に続く半導体装置の製造工程中の要部断面図である。 図２２に続く半導体装置の製造工程中の要部断面図である。 図２３に続く半導体装置の製造工程中の要部断面図である。 図２４に続く半導体装置の製造工程中の要部断面図である。 図２５に続く半導体装置の製造工程中の要部断面図である。 図２６に続く半導体装置の製造工程中の要部断面図である。 図２７に続く半導体装置の製造工程中の要部断面図である。 比較例の半導体装置の要部断面図である。 半導体基板からメモリゲート電極にかけてのエネルギーバンド図である。 本発明の他の実施の形態である半導体装置の要部断面図である。 本発明の他の実施の形態である半導体装置の製造工程の一部を示すプロセスフロー図である。 本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。 図３３に続く半導体装置の製造工程中の要部断面図である。 図３４に続く半導体装置の製造工程中の要部断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態および以下の実施の形態の半導体装置は、不揮発性メモリ（不揮発性記憶素子、フラッシュメモリ、不揮発性半導体記憶装置）を備えた半導体装置である。本実施の形態および以下の実施の形態では、不揮発性メモリは、ｎチャネル型ＭＩＳＦＥＴ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor Field Effect Transistor）を基本としたメモリセルをもとに説明を行う。また、本実施の形態および以下の実施の形態での極性（書込・消去・読出時の印加電圧の極性やキャリアの極性）は、ｎチャネル型ＭＩＳＦＥＴを基本としたメモリセルの場合の動作を説明するためのものであり、ｐチャネル型ＭＩＳＦＥＴを基本とする場合は、印加電位やキャリアの導電型等の全ての極性を反転させることで、原理的には同じ動作を得ることができる。
本実施の形態の半導体装置を図面を参照して説明する。
図１は、本実施の形態の半導体装置の要部断面図である。本実施の形態の半導体装置は、不揮発性メモリを備えた半導体装置であり、図１には、不揮発性メモリのメモリセル領域の要部断面図が示されている。図２は、本実施の形態の半導体装置におけるメモリセルＭＣの部分拡大断面図（要部断面図）であり、図１の一部が拡大して示してある。図３は、メモリセルＭＣの等価回路図である。なお、図２は、図面を見やすくするために、図１に示される層間絶縁膜２２については図示を省略している。
図１に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１には、素子を分離するための素子分離領域（後述の素子分離領域２に対応するが、ここでは図示されていない）が形成されており、この素子分離領域で分離（規定）された活性領域に、ｐ型ウエルＰＷ１が形成されている。メモリセル領域のｐ型ウエルＰＷ１には、図１に示されるようなメモリトランジスタおよび制御トランジスタ（選択トランジスタ）からなる不揮発性メモリのメモリセルＭＣが形成されている。各メモリセル領域には、実際には複数のメモリセルＭＣがアレイ状に形成されており、図１には、そのうちの１つのメモリセルＭＣの断面が示されている。各メモリセル領域は、素子分離領域によって他の領域から電気的に分離されている。
図１〜図３に示されるように、本実施の形態の半導体装置における不揮発性メモリのメモリセルＭＣは、スプリットゲート型のメモリセルであり、制御ゲート電極（選択ゲート電極）ＣＧを有する制御トランジスタ（選択トランジスタ）とメモリゲート電極（メモリ用ゲート電極）ＭＧを有するメモリトランジスタとの２つのＭＩＳＦＥＴを接続したものである。
ここで、電荷蓄積部（電荷蓄積層）を含むゲート絶縁膜およびメモリゲート電極ＭＧを備えるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をメモリトランジスタ（記憶用トランジスタ）といい、また、ゲート絶縁膜および制御ゲート電極ＣＧを備えるＭＩＳＦＥＴを制御トランジスタ（選択トランジスタ、メモリセル選択用トランジスタ）という。従って、メモリゲート電極ＭＧは、メモリトランジスタのゲート電極であり、制御ゲート電極ＣＧは、制御トランジスタのゲート電極であり、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧは、不揮発性メモリ（のメモリセル）を構成するゲート電極である。
以下に、メモリセルＭＣの構成を具体的に説明する。
図１および図２に示されるように、不揮発性メモリのメモリセルＭＣは、半導体基板１のｐ型ウエルＰＷ１中に形成されたソースおよびドレイン用のｎ型の半導体領域ＭＳ，ＭＤと、半導体基板１（ｐ型ウエルＰＷ１）の上部に形成された制御ゲート電極ＣＧと、半導体基板１（ｐ型ウエルＰＷ１）の上部に形成されて制御ゲート電極ＣＧと隣合うメモリゲート電極ＭＧとを有している。そして、不揮発性メモリのメモリセルＭＣは、更に、制御ゲート電極ＣＧおよび半導体基板１（ｐ型ウエルＰＷ１）間に形成された絶縁膜（ゲート絶縁膜）３と、メモリゲート電極ＭＧおよび半導体基板１（ｐ型ウエルＰＷ１）間とメモリゲート電極ＭＧおよび制御ゲート電極ＣＧ間とに形成された絶縁膜５とを有している。
制御ゲート電極ＣＧおよびメモリゲート電極ＭＧは、それらの対向側面（側壁）の間に絶縁膜５を介した状態で、半導体基板１の主面に沿って延在し、並んで配置されている。制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの延在方向は、図１の紙面に垂直な方向である。制御ゲート電極ＣＧおよびメモリゲート電極ＭＧは、半導体領域ＭＤおよび半導体領域ＭＳ間の半導体基板１（ｐ型ウエルＰＷ１）の上部に絶縁膜３，５を介して（但し、制御ゲート電極ＣＧは絶縁膜３を介し、メモリゲート電極ＭＧは絶縁膜５を介して）形成されており、半導体領域ＭＳ側にメモリゲート電極ＭＧが位置し、半導体領域ＭＤ側に制御ゲート電極ＣＧが位置している。
制御ゲート電極ＣＧとメモリゲート電極ＭＧとは、間に絶縁膜５を介在して互いに隣り合っており、メモリゲート電極ＭＧは、制御ゲート電極ＣＧの側面（側壁）上に絶縁膜５を介してサイドウォールスペーサ状に形成されている。また、絶縁膜５は、メモリゲート電極ＭＧと半導体基板１（ｐ型ウエルＰＷ１）の間の領域と、メモリゲート電極ＭＧと制御ゲート電極ＣＧの間の領域の、両領域にわたって延在している。
制御ゲート電極ＣＧと半導体基板１（ｐ型ウエルＰＷ１）との間に形成された絶縁膜３（すなわち制御ゲート電極ＣＧの下の絶縁膜３）が、制御トランジスタのゲート絶縁膜として機能し、メモリゲート電極ＭＧと半導体基板１（ｐ型ウエルＰＷ１）との間の絶縁膜５（すなわちメモリゲート電極ＭＧの下の絶縁膜５）が、メモリトランジスタのゲート絶縁膜（内部に電荷蓄積部を有するゲート絶縁膜）として機能する。
絶縁膜３は、例えば酸化シリコン膜または酸窒化シリコン膜などにより形成することができる。また、絶縁膜３は、上述の酸化シリコン膜または酸窒化シリコン膜など以外にも、酸化ハフニウム膜、酸化アルミニウム膜（アルミナ）または酸化タンタル膜など、窒化シリコン膜よりも高い誘電率を有する金属酸化物膜を使用してもよい。
絶縁膜５は、酸化シリコン膜（酸化膜）５ａと、酸化シリコン膜５ａ上の窒化シリコン膜（窒化膜）５ｂと、窒化シリコン膜５ｂ上の酸化シリコン膜（酸化膜）５ｃとを有する積層膜からなるが、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素Ｍを導入している。具体的には、絶縁膜５において、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に、金属元素Ｍからなる複数のメタルドット６が配置（形成）されている。ここで、絶縁膜５に導入した金属元素を金属元素Ｍと表記する。金属元素Ｍとしては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはタンタル（Ｔａ）が好ましいが、特に好ましいのはチタン（Ｔｉ）である。
すなわち、絶縁膜５は、酸化シリコン膜５ａと、酸化シリコン膜５ａ上に形成された窒化シリコン膜５ｂと、窒化シリコン膜５ｂ上に形成されたメタルドット６と、窒化シリコン膜５ｂ上にメタルドット６を覆うように形成された酸化シリコン膜５ｃとを有する積層膜からなる。つまり、絶縁膜５において、窒化シリコン膜５ｂの上面に複数のメタルドット６が分散して配置されており、酸化シリコン膜５ｃは、窒化シリコン膜５ｂ上に、それら複数のメタルドット６を覆うように形成されている。
本実施の形態では、絶縁膜５において、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素Ｍを導入しており、具体的には、金属元素Ｍからなる複数のメタルドット６が配置（形成）されている。窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間の金属元素Ｍの面密度は、２×１０１４原子／ｃｍ２以下と非常に小さく、金属原子（金属元素Ｍの原子）が平面的に連続して連続膜（層）を形成するのではない。すなわち、数個程度の金属原子（金属元素Ｍの原子）が塊となって個々のメタルドット６を構成し、窒化シリコン膜５ｂの表面（上面）に複数のメタルドット６が分散して配置され、個々のメタルドット６同士は互いに離間している。
なお、図１では、図面を見やすくするために、酸化シリコン膜５ａ、窒化シリコン膜５ｂ、メタルドット６および酸化シリコン膜５ｃからなる積層膜を、単に絶縁膜５として図示しているが、実際には、図２に示されるように、絶縁膜５は、酸化シリコン膜５ａ、窒化シリコン膜５ｂ、メタルドット６および酸化シリコン膜５ｃの積層膜からなる。
メモリゲート電極ＭＧおよび半導体基板１（ｐ型ウエルＰＷ１）間の領域とメモリゲート電極ＭＧおよび制御ゲート電極ＣＧ間の領域とに延在している絶縁膜５を、ゲート絶縁膜（積層ゲート絶縁膜、積層構造のゲート絶縁膜）とみなすことができる。但し、メモリゲート電極ＭＧと半導体基板１（ｐ型ウエルＰＷ１）との間の絶縁膜５は、メモリトランジスタのゲート絶縁膜として機能するが、メモリゲート電極ＭＧと制御ゲート電極ＣＧとの間の絶縁膜５は、メモリゲート電極ＭＧと制御ゲート電極ＣＧとの間を絶縁（電気的に分離）するための絶縁膜として機能する。
絶縁膜５のうち、窒化シリコン膜５ｂとメタルドット６は、電荷を蓄積する機能を有しており、電荷蓄積部として機能することができる。すなわち、窒化シリコン膜５ｂは、絶縁膜５中に形成されたトラップ性絶縁膜（電荷蓄積層）であり、メタルドット６は、絶縁膜５中に形成されたトラップ性メタルドット（ドット状電荷蓄積部）である。このため、絶縁膜５は、その内部に電荷蓄積部（ここでは窒化シリコン膜５ｂおよびメタルドット６）を有する絶縁膜とみなすことができる。
窒化シリコン膜５ｂおよびメタルドット６の上下に位置する酸化シリコン膜５ｃおよび酸化シリコン膜５ａは、電荷ブロック層（電荷ブロック膜、電荷閉じ込め層）として機能することができる。窒化シリコン膜５ｂおよびメタルドット６を酸化シリコン膜５ｃおよび酸化シリコン膜５ａで挟んだ構造とすることで、窒化シリコン膜５ｂおよびメタルドット６への電荷の蓄積が可能となる。
半導体領域ＭＳは、ソース領域またはドレイン領域の一方として機能する半導体領域であり、半導体領域ＭＤは、ソース領域またはドレイン領域の他方として機能する半導体領域である。ここでは、半導体領域ＭＳはソース領域として機能する半導体領域、半導体領域ＭＤはドレイン領域として機能する半導体領域である。半導体領域ＭＳ，ＭＤは、ｎ型の不純物が導入された半導体領域（ｎ型不純物拡散層）よりなり、それぞれＬＤＤ（lightly doped drain）構造を備えている。すなわち、ソース用の半導体領域ＭＳは、ｎ−型半導体領域８ａと、ｎ−型半導体領域８ａよりも高い不純物濃度を有するｎ＋型半導体領域９ａとを有し、ドレイン用の半導体領域ＭＤは、ｎ−型半導体領域８ｂと、ｎ−型半導体領域８ｂよりも高い不純物濃度を有するｎ＋型半導体領域９ｂとを有している。ｎ＋型半導体領域９ａは、ｎ−型半導体領域８ａよりも接合深さが深くかつ不純物濃度が高く、また、ｎ＋型半導体領域９ｂは、ｎ−型半導体領域８ｂよりも接合深さが深くかつ不純物濃度が高い。
メモリゲート電極ＭＧおよび制御ゲート電極ＣＧの側壁（互いに隣接していない側の側壁）上には、絶縁膜（酸化シリコン膜、窒化シリコン膜、あるいはそれらの積層膜）からなるサイドウォールスペーサ（サイドウォール、側壁絶縁膜）ＳＷが形成されている。すなわち、絶縁膜５を介して制御ゲート電極ＣＧに隣接する側とは逆側のメモリゲート電極ＭＧの側壁（側面）上と、絶縁膜５を介してメモリゲート電極ＭＧに隣接する側とは逆側の制御ゲート電極ＣＧの側壁（側面）上とに、サイドウォールスペーサＳＷが形成されている。
ソース部のｎ−型半導体領域８ａは、メモリゲート電極ＭＧの側壁に対して自己整合的に形成され、ｎ＋型半導体領域９ａは、メモリゲート電極ＭＧの側壁上のサイドウォールスペーサＳＷの側面（メモリゲート電極ＭＧに接する側とは逆側の側面）に対して自己整合的に形成されている。このため、低濃度のｎ−型半導体領域８ａは、メモリゲート電極ＭＧの側壁上のサイドウォールスペーサＳＷの下（下方）に形成され、高濃度のｎ＋型半導体領域９ａは、低濃度のｎ−型半導体領域８ａの外側に形成されている。従って、低濃度のｎ−型半導体領域８ａは、メモリトランジスタのチャネル領域に隣接するように形成され、高濃度のｎ＋型半導体領域９ａは、低濃度のｎ−型半導体領域８ａに接し（隣接し）、メモリトランジスタのチャネル領域からｎ−型半導体領域８ａの分だけ離間するように形成されている。
ドレイン部のｎ−型半導体領域８ｂは、制御ゲート電極ＣＧの側壁に対して自己整合的に形成され、ｎ＋型半導体領域９ｂは、制御ゲート電極ＣＧの側壁上のサイドウォールスペーサＳＷの側面（制御ゲート電極ＣＧと接する側とは逆側の側面）に対して自己整合的に形成されている。このため、低濃度のｎ−型半導体領域８ｂは、制御ゲート電極ＣＧの側壁上のサイドウォールスペーサＳＷの下（下方）に形成され、高濃度のｎ＋型半導体領域９ｂは、低濃度のｎ−型半導体領域８ｂの外側に形成されている。従って、低濃度のｎ−型半導体領域８ｂは、制御トランジスタのチャネル領域に隣接するように形成され、高濃度のｎ＋型半導体領域９ｂは、低濃度のｎ−型半導体領域８ｂに接し（隣接し）、制御トランジスタのチャネル領域からｎ−型半導体領域８ｂの分だけ離間するように形成されている。
メモリゲート電極ＭＧ下の絶縁膜５の下にメモリトランジスタのチャネル領域が形成され、制御ゲート電極ＣＧ下の絶縁膜３の下に制御トランジスタのチャネル領域が形成される。制御ゲート電極ＣＧ下の絶縁膜３の下の制御トランジスタのチャネル形成領域には、制御トランジスタのしきい値調整用の半導体領域（ｐ型半導体領域またはｎ型半導体領域）が必要に応じて形成され、メモリゲート電極ＭＧ下の絶縁膜５の下のメモリトランジスタのチャネル形成領域には、メモリトランジスタのしきい値調整用の半導体領域（ｐ型半導体領域またはｎ型半導体領域）が必要に応じて形成されている。
制御ゲート電極ＣＧは、導電体（導電体膜）からなるが、例えば、ｎ型ポリシリコン膜（ｎ型不純物を導入した多結晶シリコン膜、ドープトポリシリコン膜）のようなシリコン膜４からなる。具体的には、制御ゲート電極ＣＧは、パターニングされたシリコン膜４からなる。
メモリゲート電極ＭＧは、導電体（導電体膜）からなり、例えば、ｎ型ポリシリコン膜（ｎ型不純物を導入した多結晶シリコン膜、ドープトポリシリコン膜）のようなシリコン膜７からなる。具体的には、半導体基板１上に制御ゲート電極ＣＧを覆うように形成したシリコン膜７（例えばｎ型不純物を導入した多結晶シリコン膜）を異方性エッチング（エッチバック）し、制御ゲート電極ＣＧの側壁上に絶縁膜５を介してシリコン膜７を残存させることにより形成されている。このため、メモリゲート電極ＭＧは、制御ゲート電極ＣＧの一方の側壁上に絶縁膜５を介してサイドウォールスペーサ状に形成されている。
メモリゲート電極ＭＧ（を構成するシリコン膜７）の上部（上面）と制御ゲート電極ＣＧ（を構成するシリコン膜４）の上部（上面）とｎ＋型半導体領域９ａ，９ｂの上部（上面、表面）には、サリサイド（Salicide：Self Aligned Silicide）技術などにより、金属シリサイド層（金属シリサイド膜）１１が形成されている。金属シリサイド層１１は、例えば、コバルトシリサイド層、ニッケルシリサイド層または白金添加ニッケルシリサイド層などからなる。金属シリサイド層１１により、拡散抵抗やコンタクト抵抗を低抵抗化することができる。制御ゲート電極ＣＧを構成するシリコン膜４と、その上部の金属シリサイド層１１とを合わせたものを、制御ゲート電極ＣＧとみなすこともでき、また、メモリゲート電極ＭＧを構成するシリコン膜７と、その上部の金属シリサイド層１１とを合わせたものを、メモリゲート電極ＭＧとみなすこともできる。また、メモリゲート電極ＭＧと制御ゲート電極ＣＧとの間のショートをできるだけ防止するという観点から、メモリゲート電極ＭＧと制御ゲート電極ＣＧの一方または両方の上部に金属シリサイド層１１を形成しない場合もあり得る。
半導体基板１上には、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびサイドウォールスペーサＳＷを覆うように、絶縁膜として層間絶縁膜ＩＬ１が形成されている。層間絶縁膜ＩＬ１は、酸化シリコン膜の単体膜、あるいは、窒化シリコン膜と該窒化シリコン膜上に該窒化シリコン膜よりも厚く形成された酸化シリコン膜との積層膜などからなる。層間絶縁膜ＩＬ１の上面は平坦化されている。
層間絶縁膜ＩＬ１にはコンタクトホール（開口部、貫通孔）ＣＮＴが形成されており、コンタクトホールＣＮＴ内に、導電体部（接続用導体部）として導電性のプラグＰＧが埋め込まれている。
プラグＰＧは、コンタクトホールＣＮＴの底部および側壁（側面）上に形成された薄いバリア導体膜と、このバリア導体膜上にコンタクトホールＣＮＴを埋め込むように形成された主導体膜とで形成されているが、図面の簡略化のために、図１では、プラグＰＧを構成するバリア導体膜および主導体膜を一体化して示してある。なお、プラグＰＧを構成するバリア導体膜は、例えば、チタン膜、窒化チタン膜、あるいはそれらの積層膜とすることができ、プラグＰＧを構成する主導体膜は、タングステン膜とすることができる。
コンタクトホールＣＮＴおよびそれに埋め込まれたプラグＰＧは、ｎ＋型半導体領域９ａ，９ｂ、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの上部などに形成される。コンタクトホールＣＮＴの底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域９ａ，９ｂ（の表面上の金属シリサイド層１１）の一部、制御ゲート電極ＣＧ（の表面上の金属シリサイド層１１）の一部、メモリゲート電極ＭＧ（の表面上の金属シリサイド層１１）の一部などが露出される。そして、その露出部（コンタクトホールＣＮＴの底部の露出部）にプラグＰＧが接続される。なお、図１においては、ｎ＋型半導体領域９ｂ（の表面上の金属シリサイド層１１）の一部が、コンタクトホールＣＮＴの底部で露出して、そのコンタクトホールＣＮＴを埋めるプラグＰＧと電気的に接続された断面が示されている。
プラグＰＧが埋め込まれた層間絶縁膜ＩＬ１上には配線（配線層）Ｍ１が形成されている。配線Ｍ１は、例えばダマシン配線（埋込配線）であり、層間絶縁膜ＩＬ１上に形成された絶縁膜（図１には示されていないが後述の層間絶縁膜ＩＬ２に対応する）に設けられた配線溝に埋め込まれている。配線Ｍ１は、プラグＰＧを介して、メモリトランジスタのソース領域（半導体領域ＭＳ）、制御トランジスタのドレイン領域（半導体領域ＭＤ）、制御ゲート電極ＣＧあるいはメモリゲート電極ＭＧなどと電気的に接続される。なお、図１においては、配線Ｍ１の例として、制御トランジスタのドレイン領域（半導体領域ＭＤ）にプラグＰＧを介して電気的に接続された配線Ｍ１が示されている。
配線Ｍ１よりも更に上層の配線および絶縁膜も形成されているが、ここではその図示および説明は省略する。また、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線（埋込配線）に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
図４は、本実施の形態の「書込」、「消去」および「読出」時における選択メモリセルの各部位への電圧の印加条件の一例を示す表である。図４の表には、「書込」、「消去」および「読出」時のそれぞれにおいて、図１および図２に示されるようなメモリセル（選択メモリセル）のメモリゲート電極ＭＧに印加する電圧Ｖｍｇ、ソース領域（半導体領域ＭＳ）に印加する電圧Ｖｓ、制御ゲート電極ＣＧに印加する電圧Ｖｃｇ、ドレイン領域（半導体領域ＭＤ）に印加する電圧Ｖｄ、およびｐ型ウエルＰＷ１に印加されるベース電圧Ｖｂが記載されている。なお、図４の表に示したものは電圧の印加条件の好適な一例であり、これに限定されるものではなく、必要に応じて種々変更可能である。また、本実施の形態では、メモリトランジスタの絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）への電子の注入を「書込」、ホール（hole：正孔）の注入を「消去」と定義する。
なお、図４の表において、Ａの欄は、書込み方法がＳＳＩ方式で、かつ消去方法がＢＴＢＴ方式の場合に対応し、Ｂの欄は、書込み方法がＳＳＩ方式で、かつ消去方法がＦＮ方式の場合に対応し、Ｃの欄は、書込み方法がＦＮ方式で、かつ消去方法がＢＴＢＴ方式の場合に対応し、Ｄの欄は、書込み方法がＦＮ方式で、かつ消去方法がＦＮ方式の場合に対応している。
書込み方式は、いわゆるＳＳＩ（Source Side Injection：ソースサイド注入）方式と呼ばれるソースサイド注入によるホットエレクトロン注入で書込みを行う書込み方式（ホットエレクトロン注入書込み方式）と、いわゆるＦＮ方式と呼ばれるＦＮ（Fowler Nordheim）トンネリングにより書込みを行う書込み方式（トンネリング書込み方式）とがある。
ＳＳＩ方式の書込みでは、例えば図４の表のＡの欄またはＢの欄の「書込動作電圧」に示されるような電圧（Ｖｍｇ＝１０Ｖ，Ｖｓ＝５Ｖ，Ｖｃｇ＝１Ｖ，Ｖｄ＝０．５Ｖ，Ｖｂ＝０Ｖ）を、書込みを行う選択メモリセルの各部位に印加し、選択メモリセルの絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）に電子（エレクトロン）を注入することで書込みを行う。この際、ホットエレクトロンは、２つのゲート電極（メモリゲート電極ＭＧおよび制御ゲート電極ＣＧ）間の下のチャネル領域（ソース、ドレイン間）で発生し、メモリゲート電極ＭＧの下の絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）にホットエレクトロンが注入される。注入されたホットエレクトロン（電子）は、絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が上昇する（書込み状態となる）。
ＦＮ方式の書込みでは、例えば図４の表のＣの欄またはＤの欄の「書込動作電圧」に示されるような電圧（Ｖｍｇ＝−１２Ｖ，Ｖｓ＝０Ｖ，Ｖｃｇ＝０Ｖ，Ｖｄ＝０Ｖ，Ｖｂ＝０Ｖ）を、書込みを行う選択メモリセルの各部位に印加し、選択メモリセルにおいて、メモリゲート電極ＭＧから電子をトンネリングさせて絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）に注入することで書込みを行う。この際、電子はメモリゲートＭＧからＦＮトンネリング（ＦＮトンネル効果）により酸化シリコン膜５ｃをトンネリングして絶縁膜５中に注入され、絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が上昇する（書込み状態となる）。
なお、ＦＮ方式の書込みにおいて、半導体基板１から電子をトンネリングさせて絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）に注入することで書込みを行うこともでき、この場合、書込動作電圧は、例えば図４の表のＣの欄またはＤの欄の「書込動作電圧」の正負を反転させたものとすることができる。
消去方法は、いわゆるＢＴＢＴ方式と呼ばれるＢＴＢＴ（Band-To-Band Tunneling：バンド間トンネル現象）によるホットホール注入により消去を行う消去方式（ホットホール注入消去方式）と、いわゆるＦＮ方式と呼ばれるＦＮ（Fowler Nordheim）トンネリングにより消去を行う消去方式（トンネリング消去方式）とがある。
ＢＴＢＴ方式の消去では、ＢＴＢＴ（Band-To-Band Tunneling）により発生したホール（正孔）を絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）に注入することにより消去を行う。例えば図４の表のＡの欄またはＣの欄の「消去動作電圧」に示されるような電圧（Ｖｍｇ＝−６Ｖ，Ｖｓ＝６Ｖ，Ｖｃｇ＝０Ｖ，Ｖｄ＝ｏｐｅｎ，Ｖｂ＝０Ｖ）を、消去を行う選択メモリセルの各部位に印加する。これにより、ＢＴＢＴ（Band-To-Band Tunneling）現象によりホール（正孔）を発生させ電界加速することで選択メモリセルの絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）にホールを注入し、それによってメモリトランジスタのしきい値電圧を低下させる（消去状態となる）。
ＦＮ方式の消去では、例えば図４の表のＢの欄またはＤの欄の「消去動作電圧」に示されるような電圧（Ｖｍｇ＝１２Ｖ，Ｖｓ＝０Ｖ，Ｖｃｇ＝０Ｖ，Ｖｄ＝０Ｖ，Ｖｂ＝０Ｖ）を、消去を行う選択メモリセルの各部位に印加し、選択メモリセルにおいて、メモリゲート電極ＭＧからホール（正孔）をトンネリングさせて絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）に注入することで消去を行う。この際、ホールはメモリゲートＭＧからＦＮトンネリング（ＦＮトンネル効果）により酸化シリコン膜５ｃをトンネリングして絶縁膜５中に注入され、絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が低下する（消去状態となる）。
なお、ＦＮ方式の消去において、半導体基板１からホールをトンネリングさせて絶縁膜５中の電荷蓄積部（窒化シリコン膜５ｂおよびメタルドット６）に注入することで消去を行うこともでき、この場合、消去動作電圧は、例えば図４の表のＢの欄またはＤの欄の「消去動作電圧」の正負を反転させたものとすることができる。
読出し時には、例えば図４の表のＡの欄、Ｂの欄、Ｃの欄またはＤの欄の「読出動作電圧」に示されるような電圧を、読出しを行う選択メモリセルの各部位に印加する。読出し時のメモリゲート電極ＭＧに印加する電圧Ｖｍｇを、書込み状態におけるメモリトランジスタのしきい値電圧と消去状態におけるしきい値電圧との間の値にすることで、書込み状態と消去状態とを判別することができる。
次に、本実施の形態の半導体装置の製造方法について説明する。
図５および図６は、本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。なお、図６は、図５のステップＳ７（絶縁膜５形成工程）の詳細を示すプロセスフローが示されている。図７〜図２８は、本実施の形態の半導体装置の製造工程中の要部断面図である。このうち、図７〜図１１および図１７〜図２８の断面図には、メモリセル領域（不揮発性メモリのメモリセルＭＣが形成される領域）１Ａおよび周辺回路領域（不揮発性メモリ以外の回路が形成される領域）１Ｂの要部断面図が示されており、メモリセル領域１ＡにメモリセルＭＣが、周辺回路領域１ＢにＭＩＳＦＥＴが、それぞれ形成される様子が示されている。また、図１２〜図１６は、図１１の工程（ステップＳ７の絶縁膜５形成工程）の詳細を示す要部断面図が示されており、メモリセル領域１Ａの一部が拡大して示されている。
メモリセル領域１Ａと周辺回路領域１Ｂとは同じ半導体基板１に形成されている。メモリセル領域１Ａと周辺回路領域１Ｂは隣り合っていなくともよいが、理解を簡単にするために、図７〜図１１および図１７〜図２８の断面図においては、メモリセル領域１Ａの隣に周辺回路領域１Ｂを図示している。ここで、周辺回路とは、不揮発性メモリ以外の回路であり、例えばＣＰＵなどのプロセッサ、制御回路、センスアンプ、カラムデコーダ、ロウデコーダ、入出力回路などである。周辺回路領域１Ｂに形成されるＭＩＳＦＥＴは、周辺回路用のＭＩＳＦＥＴである。
また、本実施の形態においては、メモリセル領域１Ａにｎチャネル型のＭＩＳＦＥＴ（制御トランジスタおよびメモリトランジスタ）を形成する場合について説明するが、導電型を逆にしてｐチャネル型のＭＩＳＦＥＴ（制御トランジスタおよびメモリトランジスタ）をメモリセル領域１Ａに形成することもできる。同様に、本実施の形態においては、周辺回路領域１Ｂにｎチャネル型のＭＩＳＦＥＴを形成する場合について説明するが、導電型を逆にしてｐチャネル型のＭＩＳＦＥＴを周辺回路領域１Ｂに形成することもでき、また、周辺回路領域１ＢにＣＭＩＳＦＥＴ（Complementary MISFET）などを形成することもできる。
図７に示されるように、まず、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を用意（準備）する（図５のステップＳ１）。それから、半導体基板１の主面に、活性領域を規定（画定）する素子分離領域（素子間分離絶縁領域）２を形成する（図５のステップＳ２）。
素子分離領域２は、酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成することができる。例えば、半導体基板１の主面に素子分離用の溝を形成した後、この素子分離用の溝内に、例えば酸化シリコンからなる絶縁膜を埋め込むことで、素子分離領域２を形成することができる。
次に、図８に示されるように、半導体基板１のメモリセル領域１Ａにｐ型ウエルＰＷ１を、周辺回路領域１Ｂにｐ型ウエルＰＷ２を形成する（図５のステップＳ３）。ｐ型ウエルＰＷ１，ＰＷ２は、例えばホウ素（Ｂ）などのｐ型の不純物を半導体基板１にイオン注入することなどによって形成することができる。ｐ型ウエルＰＷ１，ＰＷ２は、半導体基板１の主面から所定の深さにわたって形成される。
次に、メモリセル領域１Ａに後で形成される制御トランジスタのしきい電圧を調整するために、必要に応じて、メモリセル領域１Ａのｐ型ウエルＰＷ１の表面部（表層部）に対してチャネルドープイオン注入を行う。また、周辺回路領域１Ｂに後で形成されるｎチャネル型ＭＩＳＦＥＴのしきい電圧を調整するために、必要に応じて、周辺回路領域１Ｂのｐ型ウエルＰＷ２の表面部（表層部）に対してチャネルドープイオン注入を行う。
次に、希釈フッ酸洗浄などによって半導体基板１（ｐ型ウエルＰＷ１，ＰＷ２）の表面を清浄化した後、半導体基板１の主面（ｐ型ウエルＰＷ１，ＰＷ２の表面）に、ゲート絶縁膜用の絶縁膜３を形成する（図５のステップＳ４）。
絶縁膜３は、例えば薄い酸化シリコン膜または酸窒化シリコン膜などにより形成することができる。絶縁膜３の膜厚（形成膜厚）は、例えば２〜３ｎｍ程度とすることができる。絶縁膜３を熱酸化法により形成した場合には、素子分離領域２上には絶縁膜３は形成されない。
次に、図９に示されるように、半導体基板１の主面（主面全面）上に、すなわちメモリセル領域１Ａおよび周辺回路領域１Ｂの絶縁膜３上に、制御ゲート電極ＣＧ形成用の導電体膜としてシリコン膜４を形成（堆積）する（図５のステップＳ５）。
シリコン膜４は、多結晶シリコン膜（ポリシリコン膜）からなり、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法などを用いて形成することができる。シリコン膜４の膜厚（堆積膜厚）は、例えば５０〜２５０ｎｍ程度とすることができる。成膜時はシリコン膜４をアモルファスシリコン膜として形成してから、その後の熱処理でアモルファスシリコン膜を多結晶シリコン膜とすることもできる。また、シリコン膜４は、成膜時の段階では、ノンドープのシリコン膜とすることができる。
シリコン膜４を形成した後、シリコン膜４上にフォトリソグラフィ法を用いてフォトレジストパターン（ここでは図示しないけれども、周辺回路領域１Ｂ全体にこのフォトレジストパターンが形成される）を形成し、このフォトレジストパターンをマスクとして用いて、メモリセル領域１Ａのシリコン膜４にｎ型不純物をイオン注入法などによって導入することにより、メモリセル領域１Ａのシリコン膜４をｎ型のシリコン膜４とする。すなわち、メモリセル領域１Ａのシリコン膜４にｎ型不純物が導入されて、メモリセル領域１Ａのシリコン膜４が、ｎ型不純物が導入されたｎ型のシリコン膜４となる。この際、周辺回路領域１Ｂのシリコン膜４には、ｎ型不純物は導入（イオン注入）されない。
次に、図１０に示されるように、メモリセル領域１Ａのｎ型のシリコン膜４をエッチングによりパターニングして制御ゲート電極ＣＧを形成する（図５のステップＳ６）。ステップＳ６のパターニング工程は、例えば次のようにして行うことができる。
すなわち、シリコン４上にフォトリソグラフィ法を用いてフォトレジストパターン（ここでは図示しないけれども、制御ゲート電極ＣＧ形成予定領域と周辺回路領域１Ｂ全体にこのフォトレジストパターンが形成される）を形成し、このフォトレジストパターンをエッチングマスクとして用いて、メモリセル領域１Ａのシリコン膜４をエッチング（ドライエッチング）してパターニングする。その後、このフォトレジストパターンを除去する。
このようにして、ステップＳ６でシリコン膜４がパターニングされ、図１０に示されるように、メモリセル領域１Ａに、パターニングされたシリコン膜４からなる制御ゲート電極ＣＧが形成される。このとき、周辺回路領域１Ｂでは、上述したようにフォトレジストパターンを形成していたため、シリコン膜４のパターニングは行われず、シリコン膜４がそのまま残存する。また、メモリセル領域１Ａにおいて、制御ゲート電極ＣＧの下に残存する絶縁膜３が、制御トランジスタのゲート絶縁膜となる。従って、シリコン膜４からなる制御ゲート電極ＣＧは、半導体基板１（ｐ型ウエルＰＷ１）上にゲート絶縁膜としての絶縁膜３を介して形成された状態となる。
メモリセル領域１Ａにおいて、制御ゲート電極ＣＧで覆われた部分以外の絶縁膜３（すなわちゲート絶縁膜となる部分以外の絶縁膜３）は、ステップＳ６のパターニング工程で行うドライエッチングや、あるいはそのドライエッチング後にウェットエッチングを行うことによって除去され得る。
次に、メモリセル領域１Ａに後で形成されるメモリトランジスタのしきい値電圧を調整するために、必要に応じて、メモリセル領域１Ａのｐ型ウエルＰＷ１の表面部（表層部）に対してチャネルドープイオン注入を行う。
次に、洗浄処理を行って、半導体基板１の主面を清浄化処理した後、図１１に示されるように、半導体基板１の主面全面に、すなわち、半導体基板１の主面（表面）上と制御ゲート電極ＣＧの表面（上面および側面）上に、メモリトランジスタのゲート絶縁膜用の絶縁膜５を形成する（図５のステップＳ７）。また、周辺回路領域１Ｂでは、シリコン膜４が残存しているので、このシリコン膜４の表面（上面および側面）上にも絶縁膜５が形成される。このため、ステップＳ７において、絶縁膜５は、半導体基板１上に、制御ゲート電極ＣＧおよび周辺回路領域１Ｂのシリコン膜４を覆うように形成される。
絶縁膜５は、メモリトランジスタのゲート絶縁膜用の絶縁膜であり、内部に電荷蓄積部を有する絶縁膜である。この絶縁膜５は、酸化シリコン膜（酸化膜）５ａと、酸化シリコン膜５ａ上に形成された窒化シリコン膜（窒化膜）５ｂと、窒化シリコン膜５ｂ上に形成されたメタルドット６と、窒化シリコン膜５ｂ上にメタルドット６を覆うように形成された酸化シリコン膜（酸化膜）５ｃとの積層膜からなる。なお、図面を見やすくするために、図１１では、酸化シリコン膜５ａ、窒化シリコン膜５ｂ、メタルドット６および酸化シリコン膜５ｃからなる絶縁膜５を、単に絶縁膜５として図示しているが、実際には、図１１において点線の円で囲まれた領域の拡大図に示されるように、絶縁膜５は、酸化シリコン膜５ａ、窒化シリコン膜５ｂ、メタルドット６および酸化シリコン膜５ｃからなる。
ステップＳ７の絶縁膜５形成工程について、図６および図１２〜図１６を参照して具体的に説明する。図１２は、絶縁膜５を形成する直前の状態が示されており、図１０と同じ工程段階（制御ゲート電極ＣＧを形成した後で絶縁膜５を形成する前の段階）に対応している。
図１０および図１２に示されるように制御ゲート電極ＣＧを形成した後、絶縁膜５を形成するには、まず、図１３に示されるように、酸化シリコン膜５ａを形成する（図６のステップＳ７ａ）。
酸化シリコン膜５ａは、例えば酸化処理（熱酸化処理）により形成することができる。この際の酸化処理（熱酸化処理）には、ＩＳＳＧ（In Situ Steam Generation）酸化を用いれば、より好ましい。酸化シリコン膜５ａの膜厚（形成膜厚）は、例えば２〜５ｎｍ程度とすることができる。酸化シリコン膜５ａを、ＣＶＤ法により形成することも可能である。
酸化シリコン膜５ａは、制御ゲート電極ＣＧおよびシリコン膜４（周辺回路領域１Ｂのシリコン膜４）で覆われていない部分の半導体基板１（ｐ型ウエルＰＷ１，ＰＷ２）の表面と、制御ゲート電極ＣＧの表面（側面および上面）と、シリコン膜４（周辺回路領域１Ｂのシリコン膜４）の表面（側面および上面）とに形成される。
次に、図１４に示されるように、酸化シリコン膜５ａ上に、窒化シリコン膜５ｂを形成する（図６のステップＳ７ｂ）。
窒化シリコン膜５ｂは、例えばＣＶＤ法またはＡＬＤ（Atomic Layer Deposition：原子層堆積）法により形成することができる。窒化シリコン膜５ｂの形成にＣＶＤ法を用いる場合は、成膜ガスとしては、例えばジクロルシラン（ＳｉＨ２Ｃｌ２）およびアンモニア（ＮＨ３）を用いることができる。また、窒化シリコン膜５ｂの形成にＡＬＤ法を用いる場合は、成膜ガスとしては、例えばシラン（ＳｉＨ４）およびアンモニア（ＮＨ３）を用いることができる。窒化シリコン膜５ｂの膜厚（形成膜厚）は、例えば２〜５ｎｍ程度とすることができる。
次に、図１５に示されるように、窒化シリコン膜５ｂ上に金属元素Ｍを堆積させる（図６のステップＳ７ｃ）。このステップＳ７ｃでは、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素Ｍを堆積させる。
ステップＳ７ｃで、窒化シリコン膜５ｂ上に、１×１０１３〜２×１０１４原子／ｃｍ２程度の面密度で金属元素Ｍを堆積させることにより、窒化シリコン膜５ｂ上に、金属元素Ｍからなる複数のメタルドット６を形成することができる。ステップＳ７ｃの金属元素Ｍの微量堆積法（メタルドット６の形成法）としては、例えばスパッタリング法またはＡＬＤ法があるが、スパッタリング法が、下地の影響を受けにくいため、より好ましい。
ステップＳ７ｃでは、窒化シリコン膜５ｂ上に金属原子（金属元素Ｍの原子）を付着（堆積）させるのであるが、付着（堆積）した金属原子が平面的に連続して連続膜を形成するのではない。すなわち、数個程度の金属原子が塊となって窒化シリコン膜５ｂ上に付着してメタルドット６となり、個々のメタルドット６同士は、互いに離間している。すなわち、窒化シリコン膜５ｂの表面（上面）に、複数のメタルドット６が分散して形成（配置）される。
メタルドット６は、数個（平均（中央値）で概ね１０個以下）の金属原子の塊（微粒子）であり、１ｎｍにも満たない大きさの粒（粒子、金属原子の塊）とみなすこともできる。すなわち、個々のメタルドット６は、概ね１０個以下（１〜１０個）の金属原子（金属元素Ｍの原子）によって構成されている。電荷同士の距離が近いと強いクーロン反発力が働くことになるため、製造された半導体装置（のメモリセルＭＣ）においては、１個のメタルドット６当たり１個の電子が蓄積され得る。すなわち、１個のメタルドット６を構成する金属原子の数は数個（数原子）程度であり、非常に小さいため、１個のメタルドット６に複数の電子は蓄積できず、１個のメタルドット６当たり１個の電子を蓄積することができる。
このため、窒化シリコン膜５ｂ上に１×１０１３〜２×１０１４原子／ｃｍ２程度の面密度で金属元素（金属原子）を堆積させることによりメタルドット６を形成した場合には、1個のメタルドット６が平均で５〜１０個程度の金属原子で構成されているとすると、窒化シリコン膜５ｂ上に１ｃｍ２当たり１×１０１２〜４×１０１３個程度のメタルドット６が分散して形成されることになる。この場合、製造された半導体装置（のメモリセルＭＣ）において、１個のメタルドット６に１個の電子を蓄積できるため、窒化シリコン膜５ｂ上に分散して配置されたメタルドット６に電子を蓄積することによって、１×１０１２〜４×１０１３／ｃｍ２の電子を蓄積できることになる。
次に、図１６に示されるように、窒化シリコン膜５ｂ上に、メタルドット６を覆うように、酸化シリコン膜５ｃを形成する（図６のステップＳ７ｄ）。
酸化シリコン膜５ｃは、例えばＣＶＤ法により形成することができる。この際、ＴＥＯＳ（Tetraethyl orthosilicate：Ｓｉ（ＯＣ２Ｈ５）４）を用いたＣＶＤ法を用いることができる。また、ＤＣＳ（Dichlorosilane：ＳｉＣｌ２Ｈ２）およびＮ２Ｏ２（二酸化二窒素）ガスを反応させて形成するＤＣＳ−ＨＴＯ（High Temperature Oxide）酸化膜により、酸化シリコン膜５ｃを形成することもできる。酸化シリコン膜５ｃの膜厚（形成膜厚）は、例えば２〜５ｎｍ程度とすることができる。
酸化シリコン膜５ａの膜厚を２〜５ｎｍ程度とし、窒化シリコン膜５ｂの膜厚を２〜５ｎｍ程度とし、酸化シリコン膜５ｃの膜厚を２〜５ｎｍ程度とした場合には、絶縁膜５のＥＯＴ（Equivalent Oxide Thickness：酸化膜等価膜厚）は、５．５〜１３．７ｎｍ程度となる。
メモリセル領域１Ａに形成された絶縁膜５は、後で形成されるメモリゲート電極ＭＧのゲート絶縁膜として機能し、電荷保持（電荷蓄積）機能を有する。絶縁膜５は、電荷保持機能が必要であるため、電荷蓄積部（ここでは窒化シリコン膜５ｂおよびメタルドット６）を電荷ブロック層（ここでは酸化シリコン膜５ａ，５ｃ）で挟んだ構造を有しており、電荷蓄積部（ここでは窒化シリコン膜５ｂおよびメタルドット６）のポテンシャル障壁高さに比べ、電荷ブロック層（ここでは酸化シリコン膜５ａ，５ｃ）のポテンシャル障壁高さが高くなる。
このようにステップＳ７ａ，Ｓ７ｂ，Ｓ７ｃ，Ｓ７ｄを行うことにより、図１１および図１６に示されるように、酸化シリコン膜５ａ、窒化シリコン膜５ｂ、メタルドット６および酸化シリコン膜５ｃからなる絶縁膜５が形成される。図１１と図１６とは、同じ工程段階（ステップＳ７ｄの酸化シリコン膜５ｃ形成工程を行った段階、すなわち絶縁膜５形成工程を終了した段階）に対応している。
次に、図１７に示されるように、半導体基板１の主面（主面全面）上に、すなわち絶縁膜５上に、メモリセル領域１Ａにおいては制御ゲート電極ＣＧを覆うように、周辺回路領域１Ｂにおいてはシリコン膜４を覆うように、メモリゲート電極ＭＧ形成用の導電体膜としてシリコン膜７を形成（堆積）する（図５のステップＳ８）。
シリコン膜７は、多結晶シリコン膜からなり、ＣＶＤ法などを用いて形成することができる。シリコン膜７の膜厚（堆積膜厚）は、例えば３０〜１５０ｎｍ程度とすることができる。成膜時はシリコン膜７をアモルファスシリコン膜として形成してから、その後の熱処理でアモルファスシリコン膜を多結晶シリコン膜とすることもできる。
シリコン膜７は、ｎ型不純物が導入されて低抵抗率とされている。シリコン膜７の成膜後のイオン注入でシリコン膜７にｎ型不純物を導入することもできるが、シリコン膜７の成膜時にシリコン膜７にｎ型不純物を導入することもできる。シリコン膜７の成膜時にｎ型不純物を導入する場合には、シリコン膜７の成膜用のガスにドーピングガス（ｎ型不純物添加用のガス）を含ませることで、ｎ型不純物が導入されたシリコン膜７を成膜することができる。いずれにしても、メモリセル領域１Ａおよび周辺回路領域１Ｂに、ｎ型不純物が導入されたシリコン膜７が形成される。
次に、異方性エッチング技術により、シリコン膜７をエッチバック（エッチング、ドライエッチング、異方性エッチング）する（図５のステップＳ９）。
ステップＳ９のエッチバック工程では、シリコン膜７の堆積膜厚の分だけシリコン膜７を異方性エッチング（エッチバック）することにより、制御ゲート電極ＣＧの両方の側壁上に（絶縁膜５を介して）シリコン膜７をサイドウォールスペーサ状に残し、他の領域のシリコン膜７を除去する。これにより、図１８に示されるように、メモリセル領域１Ａにおいて、制御ゲート電極ＣＧの両方の側壁のうち、一方の側壁上に絶縁膜５を介してサイドウォールスペーサ状に残存したシリコン膜７により、メモリゲート電極ＭＧが形成され、また、他方の側壁上に絶縁膜５を介してサイドウォールスペーサ状に残存したシリコン膜７により、シリコンスペーサＳＰ１が形成される。メモリゲート電極ＭＧは、絶縁膜５上に、制御ゲート電極ＣＧと絶縁膜５を介して隣り合うように形成される。
シリコンスペーサＳＰ１は、導電体からなるサイドウォールスペーサ、すなわち導電体スペーサとみなすこともできる。メモリゲート電極ＭＧとシリコンスペーサＳＰ１とは、制御ゲート電極ＣＧの互いに反対側となる側壁上に形成されており、制御ゲート電極ＣＧを挟んでほぼ対称な構造を有している。また、周辺回路領域１Ｂに残存させているシリコン膜４の側壁上にも、絶縁膜５を介してシリコンスペーサＳＰ１が形成され得る。
ステップＳ９のエッチバック工程を行った段階で、メモリゲート電極ＭＧとシリコンスペーサＳＰ１で覆われていない領域の絶縁膜５が露出される。ステップＳ９で形成されたメモリゲート電極ＭＧと半導体基板１（ｐ型ウエルＰＷ１）との間およびメモリゲート電極ＭＧと制御ゲート電極ＣＧとの間には絶縁膜５が介在している。メモリセル領域１Ａにおけるメモリゲート電極ＭＧの下の絶縁膜５が、メモリトランジスタのゲート絶縁膜となる。上記ステップＳ８で堆積するシリコン膜７の堆積膜厚を調整することで、メモリゲート長（メモリゲート電極ＭＧのゲート長）を調整することができる。
次に、フォトリソグラフィ技術を用いて、メモリゲート電極ＭＧが覆われかつシリコンスペーサＳＰ１が露出されるようなフォトレジストパターン（図示せず）を半導体基板１上に形成してから、このフォトレジストパターンをエッチングマスクとしたドライエッチングにより、シリコンスペーサＳＰ１を除去する（図５のステップＳ１０）。その後、このフォトレジストパターンを除去する。ステップＳ１０のエッチング工程により、図１９に示されるように、シリコンスペーサＳＰ１が除去されるが、メモリゲート電極ＭＧは、フォトレジストパターンで覆われていたので、エッチングされずに残存する。
次に、図２０に示されるように、絶縁膜５のうち、メモリゲート電極ＭＧで覆われずに露出する部分をエッチング（例えばウェットエッチング）によって除去する（図５のステップＳ１１）。この際、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧの下とメモリゲート電極ＭＧおよび制御ゲート電極ＣＧ間とに位置する絶縁膜５は、除去されずに残存し、他の領域の絶縁膜５は除去される。図２０からも分かるように、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧと半導体基板１（ｐ型ウエルＰＷ１）の間の領域と、メモリゲート電極ＭＧと制御ゲート電極ＣＧの間の領域の、両領域にわたって絶縁膜５が連続的に延在している。
次に、周辺回路領域１Ｂのシリコン膜４をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、図２１に示されるように、周辺回路領域１Ｂにゲート電極ＧＥを形成する（図５のステップＳ１２）。このステップＳ１２のパターニング工程は、例えば次のようにして行うことができる。
すなわち、周辺回路領域１Ｂに形成されているシリコン膜４上にフォトリソグラフィ法を用いてフォトレジストパターン（ここでは図示しないけれども、メモリセル領域１Ａ全体と周辺回路領域１Ｂのｐチャネル型ＭＩＳＦＥＴ形成予定領域にこのフォトレジストパターンが形成される）を形成し、このフォトレジストパターンをマスクとして用いて、周辺回路領域１Ｂのシリコン膜４にｎ型不純物をイオン注入法などによって導入する。これにより、周辺回路領域１Ｂのｎチャネル型ＭＩＳＦＥＴ形成予定領域のシリコン膜４が、ｎ型のシリコン膜４となる。その後、シリコン膜４上にフォトリソグラフィ法を用いてフォトレジストパターン（ここでは図示しないけれども、メモリセル領域１Ａ全体と周辺回路領域１Ｂのゲート電極ＧＥ形成予定領域とにこのフォトレジストパターンが形成される）を形成し、このフォトレジストパターンをエッチングマスクとして用いて、シリコン膜４をエッチング（ドライエッチング）してパターニングする。このとき、メモリセル領域１Ａは、フォトレジストパターンで覆われており、エッチングされない。その後、このフォトレジストパターンを除去する。これにより、図２１に示されるように、パターニングされたｎ型のシリコン膜４からなるゲート電極ＧＥが周辺回路領域１Ｂに形成される。ゲート電極ＧＥは、周辺回路を構成するＭＩＳＦＥＴのゲート電極である。
次に、イオン注入法などを用いて例えばヒ素（Ａｓ）またはリン（Ｐ）などのｎ型の不純物を、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびゲート電極ＧＥをマスク（イオン注入阻止マスク）として用いて半導体基板１（ｐ型ウエルＰＷ１，ＰＷ２）に導入（ドーピング）することで、図２２に示されるように、ｎ−型半導体領域（不純物拡散層）８ａ，８ｂ，８ｃを形成する（図５のステップＳ１３）。
この際、ｎ−型半導体領域８ａは、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧの側壁（絶縁膜５を介して制御ゲート電極ＣＧに隣接している側とは反対側の側壁）に自己整合して形成される。また、ｎ−型半導体領域８ｂは、メモリセル領域１Ａにおいて、制御ゲート電極ＣＧの側壁（絶縁膜５を介してメモリゲート電極ＭＧに隣接している側とは反対側の側壁）に自己整合して形成される。また、ｎ−型半導体領域８ｃは、周辺回路領域１Ｂにおいて、ゲート電極ＧＥの両側壁に自己整合して形成される。ｎ−型半導体領域８ａおよびｎ−型半導体領域８ｂは、メモリセル領域１Ａに形成されるメモリセルのソース・ドレイン領域（ソースまたはドレイン領域）の一部として機能し、ｎ−型半導体領域８ｃは周辺回路領域１Ｂに形成されるＭＩＳＦＥＴのソース・ドレイン領域（ソースまたはドレイン領域）の一部として機能することができる。ｎ−型半導体領域８ａとｎ−型半導体領域８ｂとｎ−型半導体領域８ｃとは、同じイオン注入工程で形成することができるが、異なるイオン注入工程で形成することも可能である。
次に、図２３に示されるように、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの側壁（絶縁膜５を介して互いに隣合う側とは反対側の側壁）上と、ゲート電極ＧＥの側壁上とに、絶縁膜（酸化シリコン膜、窒化シリコン膜、あるいはそれらの積層膜）からなるサイドウォールスペーサ（サイドウォール、側壁絶縁膜）ＳＷを形成する（図５のステップＳ１４）。
ステップＳ１４のサイドウォールスペーサＳＷ形成工程は、例えば次のようにして行うことができる。すなわち、半導体基板１の主面全面上に絶縁膜（酸化シリコン膜、窒化シリコン膜、あるいはそれらの積層膜）をＣＶＤ法などを用いて堆積し、この絶縁膜を異方性エッチング（エッチバック）することによって、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの側壁（絶縁膜５を介して互いに隣合う側とは反対側の側壁）上とゲート電極ＧＥ１，ＧＥ２の側壁上とに選択的にこの絶縁膜を残して、サイドウォールスペーサＳＷを形成する。サイドウォールスペーサＳＷは、ゲート電極ＧＥの両側壁上と、制御ゲート電極ＣＧの側壁のうち、絶縁膜５を介してメモリゲート電極ＭＧに隣接している側の側壁とは反対側の側壁上と、メモリゲート電極ＭＧの側壁のうち、絶縁膜５を介して制御ゲート電極ＣＧに隣接している側の側壁とは反対側の側壁上とに形成される。
次に、図２４に示されるように、ｎ＋型半導体領域（不純物拡散層）９ａ，９ｂ，９ｃをイオン注入法などを用いて形成する（図５のステップＳ１５）。
ステップＳ１５において、例えばヒ素（Ａｓ）またはリン（Ｐ）などのｎ型の不純物を、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびゲート電極ＧＥとそれらの側壁上のサイドウォールスペーサＳＷとをマスク（イオン注入阻止マスク）として用いて半導体基板１（ｐ型ウエルＰＷ１，ＰＷ２）に導入（ドーピング）することで、ｎ＋型半導体領域９ａ，９ｂ，９ｃを形成することができる。この際、ｎ＋型半導体領域９ａは、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧの側壁上のサイドウォールスペーサＳＷに自己整合して形成され、ｎ＋型半導体領域９ｂは、メモリセル領域１Ａにおいて、制御ゲート電極ＣＧの側壁上のサイドウォールスペーサＳＷに自己整合して形成される。また、ｎ＋型半導体領域９ｃは、周辺回路領域１Ｂにおいて、ゲート電極ＧＥの両側壁上のサイドウォールスペーサＳＷに自己整合して形成される。これにより、ＬＤＤ構造が形成される。ｎ＋型半導体領域９ａとｎ＋型半導体領域９ｂとｎ＋型半導体領域９ｃは、同じイオン注入工程で形成することができるが、異なるイオン注入工程で形成することも可能である。
このようにして、ｎ−型半導体領域８ａとそれよりも高不純物濃度のｎ＋型半導体領域９ａとにより、メモリトランジスタのソース領域として機能するｎ型の半導体領域ＭＳが形成され、ｎ−型半導体領域８ｂとそれよりも高不純物濃度のｎ＋型半導体領域９ｂとにより、制御トランジスタのドレイン領域として機能するｎ型の半導体領域ＭＤが形成される。また、ｎ−型半導体領域８ｃとそれよりも高不純物濃度のｎ＋型半導体領域９ｃとにより、周辺回路領域１ＢのＭＩＳＦＥＴのソース・ドレイン領域として機能するｎ型の半導体領域が形成される。
次に、ソースおよびドレイン用の半導体領域（ｎ−型半導体領域８ａ，８ｂ，８ｃおよびｎ＋型半導体領域９ａ，９ｂ，９ｃ）などに導入された不純物を活性化するための熱処理である活性化アニールを行う（図５のステップＳ１６）。
このようにして、メモリセル領域１Ａに不揮発性メモリのメモリセルＭＣが形成され、周辺回路領域１ＢにＭＩＳＦＥＴが形成される。
次に、半導体基板１の主面全面上に酸化シリコン膜（ここでは図示せず）をＣＶＤ法などを用いて形成する。それから、この酸化シリコン膜（この酸化シリコン膜は金属シリサイド層１１を形成すべきでないシリコン領域上に残される）をフォトリソグラフィ法およびエッチング法を用いて除去して、ｎ＋型半導体領域９ａ，９ｂ，９ｃの上面（表面）と制御ゲート電極ＣＧの上面とメモリゲート電極ＭＧの上面とゲート電極ＧＥの上面の各シリコン面（シリコン領域、シリコン膜）を露出させる。
次に、図２５に示されるように、ｎ＋型半導体領域９ａ，９ｂ，９ｃの上面（表面）上とメモリゲート電極ＭＧの上面（サイドウォールスペーサＳＷで覆われていない部分）上と制御ゲート電極ＣＧの上面上とゲート電極ＧＥの上面上とを含む半導体基板１の主面全面上に、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート電極ＧＥおよびサイドウォールスペーサＳＷを覆うように、金属膜１０を形成（堆積）する。金属膜１０は、例えばコバルト（Ｃｏ）膜、ニッケル（Ｎｉ）膜、または、ニッケル白金合金膜などからなり、スパッタリング法などを用いて形成することができる。
次に、半導体基板１に対して熱処理を施すことによって、ｎ＋型半導体領域９ａ，９ｂ，９ｃ、制御ゲート電極ＣＧ（シリコン膜４）、メモリゲート電極ＭＧ（シリコン膜７）およびゲート電極ＧＥ（シリコン膜４）の各上層部分（表層部分）を金属膜１０と反応させる。これにより、図２６に示されるように、ｎ＋型半導体領域９ａ，９ｂ，９ｃ、制御ゲート電極ＣＧ（シリコン膜４）、メモリゲート電極ＭＧ（シリコン膜７）およびゲート電極ＧＥ（シリコン膜４）の各上部（上面、表面、上層部）に、それぞれ金属シリサイド層１１が形成される。金属シリサイド層１１は、例えばコバルトシリサイド層（金属膜１０がコバルト膜の場合）、ニッケルシリサイド層（金属膜１０がニッケル膜の場合）、または、白金添加ニッケルシリサイド層（金属膜１０がニッケル白金合金膜の場合）とすることができる。その後、未反応の金属膜１０を除去する。図２６にはこの段階の断面図が示されている。
このように、いわゆるサリサイド（Salicide：Self Aligned Silicide）プロセスを行うことによって、ｎ＋型半導体領域９ａ，９ｂ，９ｃ、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびゲート電極ＧＥの上部に金属シリサイド層１１を形成し、それによって、ソース、ドレインや各ゲート電極（ＣＧ，ＭＧ，ＧＥ）の抵抗を低抵抗化することができる。
次に、図２７に示されるように、半導体基板１の主面全面上に、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート電極ＧＥおよびサイドウォールスペーサＳＷを覆うように、絶縁膜として層間絶縁膜ＩＬ１を形成（堆積）する。
層間絶縁膜ＩＬ１は、酸化シリコン膜の単体膜、あるいは、窒化シリコン膜と該窒化シリコン膜上に該窒化シリコン膜よりも厚く形成された酸化シリコン膜との積層膜などからなり、例えばＣＶＤ法などを用いて形成することができる。層間絶縁膜ＩＬ１の形成後、必要に応じてＣＭＰ（Chemical Mechanical Polishing）法などを用いて層間絶縁膜ＩＬ１の上面を平坦化する。
次に、フォトリソグラフィ法を用いて層間絶縁膜ＩＬ１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして、層間絶縁膜ＩＬ１をドライエッチングすることにより、層間絶縁膜ＩＬ１にコンタクトホール（開口部、貫通孔）ＣＮＴを形成する。
次に、コンタクトホールＣＮＴ内に、導電体部（接続用導体部）として、タングステン（Ｗ）などからなる導電性のプラグＰＧを形成する。
プラグＰＧを形成するには、例えば、コンタクトホールＣＮＴの内部（底部および側壁上）を含む層間絶縁膜ＩＬ１上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールＣＮＴを埋めるように形成し、層間絶縁膜ＩＬ１上の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。なお、図面の簡略化のために、図２７では、プラグＰＧを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示してある。
コンタクトホールＣＮＴおよびそれに埋め込まれたプラグＰＧは、ｎ＋型半導体領域９ａ，９ｂ，９ｃ、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート電極ＧＥの上部などに形成される。コンタクトホールＣＮＴの底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域９ａ，９ｂ，９ｃ（の表面上の金属シリサイド層１１）の一部、制御ゲート電極ＣＧ（の表面上の金属シリサイド層１１）の一部、メモリゲート電極ＭＧ（の表面上の金属シリサイド層１１）の一部、あるいはゲート電極ＧＥ（の表面上の金属シリサイド層１１）の一部などが露出される。なお、図２７の断面図においては、ｎ＋型半導体領域９ｂ，９ｃ（の表面上の金属シリサイド層１１）の一部がコンタクトホールＣＮＴの底部で露出して、そのコンタクトホールＣＮＴを埋めるプラグＰＧと電気的に接続された断面が示されている。
次に、プラグＰＧが埋め込まれた層間絶縁膜ＩＬ１上に第１層目の配線である配線（配線層）Ｍ１を形成するが、この配線Ｍ１を、ダマシン技術（ここではシングルダマシン技術）を用いて形成する場合について説明する。
まず、図２８に示されるように、プラグＰＧが埋め込まれた層間絶縁膜ＩＬ１上に、絶縁膜ＩＬ２を形成する。絶縁膜ＩＬ２は、複数の絶縁膜の積層膜で形成することもできる。それから、フォトレジストパターン（図示せず）をエッチングマスクとしたドライエッチングによって絶縁膜ＩＬ２の所定の領域に配線溝（配線用の溝）を形成した後、配線溝の底部および側壁上を含む絶縁膜ＩＬ２上にバリア導体膜（例えば窒化チタン膜、タンタル膜または窒化タンタル膜など）を形成する。それから、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成して、銅めっき膜により配線溝の内部を埋め込む。それから、配線溝以外の領域の主導体膜（銅めっき膜およびシード層）とバリア導体膜をＣＭＰ法により除去して、配線溝に埋め込まれた銅を主導電材料とする第１層目の配線Ｍ１を形成する。図２８では、図面の簡略化のために、配線Ｍ１は、バリア導体膜、シード層および銅めっき膜を一体化して示してある。
配線Ｍ１はプラグＰＧを介して、メモリトランジスタのソース領域（半導体領域ＭＳ）、制御トランジスタのドレイン領域（半導体領域ＭＤ）、周辺回路領域１ＢのＭＩＳＦＥＴのソース・ドレイン領域（ｎ＋型半導体領域９ｃ）、制御ゲート電極ＣＧ、メモリゲート電極ＭＧあるいはゲート電極ＧＥなどと電気的に接続される。その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
以上のようにして、本実施の形態の半導体装置が製造される。
次に、比較例を参照しながら、本実施の形態の構成や効果について、より詳細に説明する。
まず、比較例の半導体装置について説明する。図２９は、比較例の半導体装置の要部断面図であり、本実施の形態の上記図２に相当するものである。
図２９に示される比較例の半導体装置は、不揮発性メモリのメモリセルを有する半導体装置であり、半導体基板１０１のｐ型ウエルＰＷ１０１の上部に、不揮発性メモリセルを構成する制御ゲート電極ＣＧ１０１とメモリゲート電極ＭＧ１０１とが互いに隣合うように形成されている。制御ゲート電極ＣＧ１０１とｐ型ウエルＰＷ１０１との間には、ゲート絶縁膜としての絶縁膜１０３が形成されている。また、メモリゲート電極ＭＧ１０１とｐ型ウエルＰＷ１０１との間および制御ゲート電極ＣＧ１０１とメモリゲート電極ＭＧ１０１との間には、酸化シリコン膜１０５ａ、窒化シリコン膜１０５ｂおよび酸化シリコン膜１０５ｃの積層膜からなる絶縁膜１０５が形成されている。制御ゲート電極ＣＧ１０１およびメモリゲート電極ＭＧ１０１は、それぞれｎ型ポリシリコン膜により形成され、上部に金属シリサイド層１１１が形成されている。制御ゲート電極ＣＧ１０１およびメモリゲート電極ＭＧ１０１の互いに隣接する側とは反対側の側壁上には側壁絶縁膜ＳＷ１０１が形成されている。ｐ型ウエルＰＷ１０１には、ｎ−型半導体領域１０８ａを含むソース用のｎ型半導体領域と、ｎ−型半導体領域１０８ｂを含むドレイン用のｎ型半導体領域とが形成されている。
図２９に示される比較例の半導体装置では、絶縁膜１０５は、酸化シリコン膜１０５ａと、酸化シリコン膜１０５ａ上の窒化シリコン膜１０５ｂと、窒化シリコン膜１０５ｂ上の酸化シリコン膜１０５ｃとの積層膜で構成されている。すなわち、絶縁膜１０５は、いわゆるＯＮＯ（oxide-nitride-oxide）膜であり、本実施の形態のメタルドット６に相当するものは形成されていない。
図２９に示される比較例の半導体装置では、絶縁膜１０５の窒化シリコン膜１０５ｂが電荷蓄積部として機能する。この絶縁膜１０５の窒化シリコン膜１０５ｂに電荷が蓄積されることで、情報が記憶される。絶縁膜１０５の窒化シリコン膜１０５ｂに蓄積された電荷によってメモリトランジスタのしきい値電圧を変えることで、書込み状態と消去状態とを判別する（情報を読み出す）ことができる。
絶縁膜１０５の窒化シリコン膜１０５ｂに蓄積可能な電荷の密度（面密度）が小さい場合、蓄積できる電荷数が少なくなるため、書込み状態におけるメモリトランジスタのしきい値電圧と、消去状態におけるメモリトランジスタのしきい値電圧との差が小さくなる。不揮発性メモリの電気的性能の向上のためには、書込み状態におけるしきい値電圧と、消去状態におけるしきい値電圧との差が大きい方が好ましい。このため、メモリトランジスタのゲート絶縁膜（比較例の場合は絶縁膜１０５、本実施の形態の場合は絶縁膜５）においては、蓄積可能な電荷の密度（面密度）を高くすることが望まれる。
しかしながら、近年はメモリセルの小型化が進んでおり、メモリトランジスタのゲート絶縁膜の厚みも薄くなってきている。メモリトランジスタのゲート絶縁膜である上記絶縁膜１０５が薄くなると、窒化シリコン膜１０５ｂの厚みも薄くなる。窒化シリコン膜１０５ｂの厚みが薄くなると、絶縁膜１０５の窒化シリコン膜１０５ｂに蓄積可能な電荷の密度（面密度）が小さくなってしまう。
具体的には、窒化シリコン膜１０５ｂの膜厚が５ｎｍよりも厚い場合、窒化シリコン膜１０５ｂと酸化シリコン膜１０５ａとの界面と、窒化シリコン膜１０５ｂと酸化シリコン膜１０５ｃとの界面とで、電子のトラップ密度はそれぞれ１×１０１３／ｃｍ２程度であり、厚み方向に２個の電子を蓄積することができるため、合わせて２×１０１３／ｃｍ２程度の電子を捕獲することができる。しかしながら、絶縁膜１０５の窒化シリコン膜１０５ｂの厚みが概ね５ｎｍよりも厚いと、窒化シリコン膜１０５ｂは、厚み方向に２個の電子を蓄積することができるが、絶縁膜１０５の窒化シリコン膜１０５ｂの厚みが概ね５ｎｍ以下になると、厚み方向に２個の電子を蓄積できなくなる（すなわち厚み方向に１個の電子を蓄積できるが２個の電子は蓄積できなくなる）。このため、絶縁膜１０５の窒化シリコン膜１０５ｂの厚みが５ｎｍ以下になると、窒化シリコン膜１０５ｂに捕獲可能な電子数が急に減少してしまい、絶縁膜１０５に蓄積可能な電荷の密度（面密度）が急に小さくなってしまう。
それに対して、本実施の形態では、メモリトランジスタのゲート絶縁膜である絶縁膜５は、酸化シリコン膜５ａと、酸化シリコン膜５ａ上の窒化シリコン膜５ｂと、窒化シリコン膜５ｂ上の酸化シリコン膜５ｃとを有しているが、更に、金属元素Ｍ（具体的には金属元素Ｍからなるメタルドット６）が窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に存在している。すなわち、絶縁膜５において、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間（界面）に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素Ｍを導入しており、具体的には、金属元素Ｍからなる複数のメタルドット６を配置（形成）している。金属元素Ｍとしては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはタンタル（Ｔａ）が好ましいが、特に好ましいのはチタン（Ｔｉ）である。
本実施の形態では、絶縁膜５において、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間（界面）に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素Ｍを導入しているが、窒化シリコン膜５ｂ上に２×１０１４原子／ｃｍ２の面密度で金属元素Ｍを堆積したとしても、１原子層には不足しており、平面的に連続する金属層（金属原子層）は形成されない。すなわち、１原子層を形成するには、２×１０１４原子／ｃｍ２よりも大きな面密度で金属元素Ｍを堆積しなければならず、２×１０１４原子／ｃｍ２以下の面密度で金属元素Ｍを堆積した場合には、堆積された金属原子は、層状（平面的に連続する層状）にはならず、ドット状に存在することになる。
本実施の形態では、１原子層を形成するのに必要な面密度よりも十分に小さな、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に金属元素Ｍを導入したことで、金属原子（金属元素Ｍの原子）が平面的に連続して連続膜（層）を形成せず、窒化シリコン膜５ｂの表面（上面）に複数のメタルドット６が分散して配置されることになる。個々のメタルドット６は、電荷蓄積部として機能することができ、１個のメタルドット６当たり１個の電子の蓄積が可能である。このため、絶縁膜５は、窒化シリコン膜５ｂが電荷蓄積部として機能するのに加えて、メタルドット６も電荷蓄積部として機能することができるため、絶縁膜５に蓄積可能な電荷の密度（面密度）を高めることができる。すなわち、上記図２９の比較例の半導体装置と、本実施の形態の半導体装置とを比べると、メモリトランジスタのゲート絶縁膜（絶縁膜５，１０５に対応）に蓄積可能な電荷の面密度の上限は、メタルドット６も電荷蓄積部として機能する分（すなわちメタルドット６に電荷を蓄積可能な分）、本実施の形態の方が大きくなる。
このため、本実施の形態では、絶縁膜５は、窒化シリコン膜５ｂおよびメタルドット６が電荷蓄積部として機能することで、絶縁膜５に蓄積できる電荷の面密度を高くすることができる（すなわち蓄積できる電荷数を多くすることができる）ため、書込み状態におけるメモリトランジスタのしきい値電圧と、消去状態におけるメモリトランジスタのしきい値電圧との差を大きくすることができる。これにより、メモリセルＭＣの記憶情報を読み出しやすくなるなど、不揮発性メモリを有する半導体装置の性能（電気的性能）を向上させることができる。
また、上述のように、近年、メモリセルサイズの小型化に伴いメモリトランジスタのゲート絶縁膜（絶縁膜５，１０５に対応）は薄くなってきており、これは、メモリトランジスタのゲート絶縁膜の窒化シリコン膜（窒化シリコン膜５ｂ，１０５ｂに対応）の厚みが薄くなることにつながる。このことは、その窒化シリコン膜（窒化シリコン膜５ｂ，１０５ｂに対応）に蓄積可能な電荷の面密度の低下につながる。しかしながら、本実施の形態では、窒化シリコン膜５ｂに加えてメタルドット６も電荷蓄積部として機能するため、たとえ窒化シリコン膜５ｂの厚みが薄くなって窒化シリコン膜５ｂに蓄積可能な電荷の密度が低下したとしても、メタルドット６が電荷を蓄積できることで、絶縁膜５全体における蓄積可能な電荷の密度（面密度）の低下を補うことができる。
すなわち、本実施の形態では、絶縁膜５の膜厚を薄くして窒化シリコン膜５ｂの厚みが薄くなったとしても、窒化シリコン膜５ｂおよびメタルドット６が電荷蓄積部として機能することで、絶縁膜５に蓄積できる電荷の面密度を高くすることができるため、書込み状態におけるメモリトランジスタのしきい値電圧と、消去状態におけるメモリトランジスタのしきい値電圧との差を大きくすることができる。これにより、不揮発性メモリの性能を維持しながら、絶縁膜５の薄膜化を図ることができ、メモリセルサイズの小型化が可能になる。従って、不揮発性メモリの性能（電気的性能）の向上と、メモリセルサイズの小型化とを、両立することができる。このため、不揮発性メモリを有する半導体装置の性能向上と小型化とを両立することができる。
本実施の形態とは異なり、メタルドット６ではなく、シリコンからなるシリコンドットを窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に形成することも考えられる。この場合、シリコンドットに電荷を蓄積することができる。しかしながら、シリコンドットを用いる場合、次のような課題が生じてしまう。
すなわち、シリコンドットの場合、個々のシリコンドットの大きさ（粒子径）が大きくなりやすい。例えば、シリコンドットは、粒子径が５〜１０ｎｍ程度になってしまう。シリコンドットの粒子径が大きいと、シリコンドットの面密度が小さくなり、蓄積可能な電荷の面密度を大きくすることが難しい。つまり、シリコンドットの粒子径が大きいと、シリコンドットの面密度が小さくなり、１つのメモリセル当たりのシリコンドット数が少なくなるため、各メモリセルに蓄積可能な電荷数をシリコンドットにより大きくするには限界がある。また、シリコンドットの粒子径を小さくできたとしても、粒子径の小さなシリコンドットは、シリコンドットを覆う酸化シリコン膜（酸化シリコン膜５ｃに対応）の成膜時に酸化してしまい、シリコンドットが酸化シリコン膜（酸化シリコン膜５ｃに対応）と同じ酸化シリコンとなって、電荷トラップとして寄与しなくなってしまう。このため、シリコンドットの場合、蓄積可能な電荷の面密度を十分に大きくすることは困難である。
それに対して、本実施の形態では、金属元素Ｍ（好ましくはＴｉ，Ｎｉ，Ｗ，Ｔａ）からなるメタルドット６を用いており、メタルドット６の大きさ（粒子径）を小さくしやすい。そして、メタルドット６は、たとえ酸化シリコン膜５ｃの成膜時に酸化したとしても、トラップ準位を形成することができ、電荷を捕獲（蓄積）することができる。このため、メタルドット６を用いた場合、蓄積可能な電荷の面密度を的確に大きくすることができる。
図３０は、半導体基板１（ｐ型ウエルＰＷ１）、絶縁膜５およびメモリゲート電極ＭＧの積層構造のエネルギーバンド図であり、厚み方向（半導体基板１の主面に略垂直な方向）のエネルギーバンドが示されている。図３０は、横が、半導体基板１（ｐ型ウエルＰＷ１）、絶縁膜５およびメモリゲート電極ＭＧの積層構造の厚み方向の位置に対応し、縦が、エネルギーに対応している。また、図３０は、メタルドット６としてチタンドット（チタンからなるメタルドット６）を形成した場合のエネルギーバンドに対応しており、図３０において、符号２１で示しているのは、チタン（Ｔｉ）のバンドギャップであり、符号２２で示しているのは、チタン（Ｔｉ）の電子捕獲準位である。また、図３０において、符号２３で示しているのは、チタンドット（チタンからなるメタルドット６に対応）の結晶欠陥または表面形状に起因する電子捕獲準位である。
図３０からも分かるように、窒化シリコン膜５ｂのバンドギャップは酸化シリコン膜５ａ，５ｃのバンドギャップよりも小さく、窒化シリコン膜５ｂのポテンシャル障壁高さに比べ、酸化シリコン膜５ａ，５ｃのポテンシャル障壁高さが高くなっている。このため、窒化シリコン膜５ｂへの電荷蓄積が可能である。
また、チタンドット（チタンからなるメタルドット６に対応）を窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間（界面）に形成することによって、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの界面に、チタンのバンドギャップよりも上のエネルギー準位に、チタンドット（チタンからなるメタルドット６）の結晶欠陥または表面形状に起因する電子捕獲準位２３や、チタン（Ｔｉ）の電子捕獲準位２２など、捕獲準位が新たに形成される。チタンドット（チタンからなるメタルドット６に対応）によって新たに形成された捕獲準位（電子捕獲準位２２，２３など）に電子が捕獲されることで、絶縁膜５中に捕獲（蓄積）できる電子数（電子の密度）を増加することができる。
すなわち、上記図２９の比較例の場合のエネルギーバンド構造は、図３０からチタンのバンドギャップ２１と電子捕獲準位２２，２３とを除いたようなものとなるが、チタンドット（チタンからなるメタルドット６に対応）を形成したことで、電子捕獲準位２２，２３などの新たな捕獲準位が形成され、この捕獲準位に電子が捕獲されることで、絶縁膜５中に捕獲（蓄積）できる電子数（電子の密度）を増加することができる。
窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に導入する金属元素Ｍ（具体的にはメタルドット６を構成する金属元素Ｍ）としては、その金属元素の酸化物のバンドギャップが小さいような金属元素を選択することが好ましい。これは、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に導入した金属元素Ｍ（具体的には金属元素Ｍからなるメタルドット６）が酸化シリコン膜５ｃの成膜時に酸化した場合でも、捕獲準位を形成できるようにするためである。例えば、メタルドット６としてチタンドット（チタンからなるメタルドット６に対応）を用いた場合、酸化シリコン膜５ｃの成膜時にチタンドットが酸化したとしても、酸化チタン（代表的にはＴｉＯ２）のバンドギャップは約３．５ｅＶとかなり低く（窒化シリコンのバンドギャップは約５．３ｅＶ、酸化シリコンのバンドギャップは約９ｅＶ）、窒化シリコンと同等以下のバンドギャップであるため、捕獲準位を形成することが可能である。
このため、金属元素Ｍの酸化物のバンドギャップが、酸化シリコンのバンドギャップ（約９ｅＶ）よりも小さくなり、窒化シリコンのバンドギャップ（約５．３ｅＶ）と同程度かそれ以下となるように、金属元素Ｍの種類を選択することが好ましい。これにより、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に導入する金属元素Ｍ（具体的には金属元素Ｍからなるメタルドット６）が酸化シリコン膜５ｃの成膜時に酸化しなかった場合はもちろん、酸化した場合であっても、捕獲準位を形成することができ、導入した金属元素Ｍ（メタルドット６）が電荷蓄積部として機能することができる。従って、絶縁膜５中に捕獲（蓄積）できる電子数（電子の面密度）を的確に増加させることができるため、不揮発性メモリを有する半導体装置の性能（電気的性能）を、的確に向上させることができる。この観点で、金属元素Ｍとして、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはタンタル（Ｔａ）は好ましく、チタン（Ｔｉ）は特に好ましい。なお、酸化ニッケルのバンドギャップは、約３．５〜４ｅＶであり、酸化タングステン（ＷＯ３）のバンドギャップは、約２．４〜２．８ｅＶであり、酸化タンタルのバンドギャップは、約４．４ｅＶである。
また、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、タンタル（Ｔａ）は、半導体装置の製造工程に使用する金属であるため、メタルドット６に用いたことに伴う製造工程上の不具合が生じにくいという利点もある。
本実施の形態では、電荷蓄積層である窒化シリコン膜５ｂ上（すなわち窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間）にメタルドット６を形成することで、酸化シリコン膜５ｃと窒化シリコン膜５ｂとの界面に電子の捕獲準位が新たに生成されるので、絶縁膜５に蓄積できる電子数を増加することができる。このため、書込み状態におけるメモリトランジスタのしきい値電圧と、消去状態におけるメモリトランジスタのしきい値電圧との差を拡大することができる。従って、半導体装置の性能（電気的性能）を向上させることができる。
図２９の比較例の半導体装置におけるＯＮＯ構造の絶縁膜１０５では、窒化シリコン膜１０５ｂと酸化シリコン膜１０５ｃとの界面において、シリコンとシリコン、シリコンと窒素、シリコンと酸素との結合が切れ、未結合手のところにトラップ（捕獲準位）が形成される。それに対して、メタルドット６は、その未結合手とは関係なく存在できるので、本実施の形態では、追加したメタルドット６の分だけ、トラップ量を増加することができる。すなわち、本実施の形態では、窒化シリコン膜５ｂによる電子の捕獲を減らすことなく、メタルドット６による電子の捕獲を追加することができるため、絶縁膜５に蓄積できる電子数を効果的に増加することができ、書込み状態におけるメモリトランジスタのしきい値電圧と、消去状態におけるメモリトランジスタのしきい値電圧との差を、的確に拡大することができる。従って、半導体装置の性能（電気的性能）を的確に向上させることができる。
また、本実施の形態では、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間にメタルドット６を形成（配置）している。このため、半導体基板１（ｐ型ウエルＰＷ１）とメモリゲート電極ＭＧとの間において、メタルドット６は、窒化シリコン膜５ｂ上に、半導体基板１（ｐ型ウエルＰＷ１）から等しい距離でほぼ均一の高さに、２次元状に分布している。トランジスタのしきい値電圧シフトは、蓄積電荷量と、基板から蓄積電荷までの距離に大きく依存するが、本実施の形態では、メタルドット６は、窒化シリコン膜５ｂ上に、半導体基板１（ｐ型ウエルＰＷ１）からほぼ均一の高さに分布しているため、しきい値電圧のシフト量のばらつきを抑えることができる。
また、本実施の形態とは異なり、窒化シリコン膜５ｂの形成を省略し、酸化リコン膜５ａと、酸化リコン膜５ａ上に形成されたメタルドット６と、酸化リコン膜５ａ上にメタルドット６を覆うように形成された酸化シリコン膜５ｃとにより、絶縁膜５を形成することも考えられる。しかしながら、窒化シリコン膜５ｂの形成を省略した場合、絶縁膜５形成工程よりも後の工程の熱処理（例えばステップＳ１６の活性化アニール）などで、メタルドット６を構成する金属の一部が酸化シリコン膜５ａ中に拡散してしまう。このため、絶縁膜５（のメタルドット６）に蓄積した電子が基板（半導体基板１）側に抜けやすくなってしまう。また、基板（半導体基板１）からメタルドット６までの距離が不均一となってしまい、しきい値電圧のシフト量がばらついてしまう。このため、本実施の形態のように、窒化シリコン膜５ｂを形成することが好ましい。
本実施の形態では、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間にメタルドット６を形成（配置）しているため、メタルドット６は酸化シリコン膜５ａに接しておらず、メタルドット６と酸化シリコン膜５ａとの間には窒化シリコン膜５ｂが介在している。このため、絶縁膜５形成工程よりも後の工程の熱処理（例えばステップＳ１６の活性化アニール）などで、メタルドット６を構成する金属が酸化シリコン膜５ａ中に拡散するのを防止することができる。従って、絶縁膜５（のメタルドット６）に蓄積した電子が基板（半導体基板１）側に抜けてしまうのを防止できる。また、基板（半導体基板１）からメタルドット６までの距離が均一となるため、しきい値電圧のシフト量がばらつくのを防止できる。
また、メタルドット６を構成する金属の一部が、絶縁膜５形成工程よりも後の工程の熱処理（例えばステップＳ１６の活性化アニール）などで基板（半導体基板１）にまで達して（拡散して）しまうと、チャネル領域に影響が生じてしまう。このため、メタルドット６を構成する金属の一部が基板（半導体基板１）にまで達して（拡散して）しまうことは、できるだけ防止することが好ましい。本実施の形態では、窒化シリコン膜５ｂを形成しているため、メタルドット６を構成する金属の基板（半導体基板１）側への拡散を、窒化シリコン膜５ｂにより抑制または防止することができる。このため、メタルドット６を構成する金属がチャネル領域に影響を与えることを防止できるため、半導体装置の信頼性や性能（電気的性能）を向上させることができる。
また、メタルドット６を構成する金属が基板（半導体基板１）に拡散してしまうことは、チャネル領域に影響を与えるため、その影響度は非常に大きいが、それに比べると、メタルドット６を構成する金属がメモリゲート電極ＭＧに拡散したとしても、その影響度は比較的少ない。このため、窒化シリコン膜５ｂ上にメタルドット６を覆うように酸化シリコン膜５ｃすることができる。
また、メタルドット６を構成する金属元素が拡散して基板基板（半導体基板１）から金属元素までの距離がばらついてしまうのを防止するために、窒化シリコン膜５ｂは十分に膜（平面的に連続する連続膜）となっていることが好ましい。また、メタルドット６を構成する金属元素が基板（半導体基板１）側に拡散するのを、窒化シリコン膜５ｂにより確実に防止できる膜厚に、窒化シリコン膜５ｂの膜厚を設定することが好ましい。この観点で、窒化シリコン膜５ｂの膜厚は２ｎｍ以上であることが、より好ましい。
また、上述のように、絶縁膜１０５の窒化シリコン膜１０５ｂの厚みが５ｎｍ以下になると、窒化シリコン膜１０５ｂによる電子のトラップ密度が低下して、窒化シリコン膜１０５ｂに捕獲可能な電子数が急に減少してしまう。このため、上記図２９の比較例の半導体装置は、絶縁膜１０５の窒化シリコン膜１０５ｂの厚みが５ｎｍ以下にすることは、蓄積可能な電荷の密度の低下を伴い、書込み状態におけるメモリトランジスタのしきい値電圧と、消去状態におけるメモリトランジスタのしきい値電圧との差が小さくなってしまう。それに対して、本実施の形態では、窒化シリコン膜５ｂおよびメタルドット６が電荷蓄積部として機能することで、絶縁膜５の窒化シリコン膜５ｂの厚みを５ｎｍ以下にしたとしても、窒化シリコン膜５ｂに蓄積可能な電荷の密度の低下を、メタルドット６への電荷の蓄積で補うことができる。このため、本実施の形態は、窒化シリコン膜５ｂの厚みを薄くする場合、特に窒化シリコン膜５ｂの厚みを５ｎｍ以下にする場合に適用すれば、その効果は極めて大きい。
このため、本実施の形態においては、窒化シリコン膜５ｂの膜厚としては、２〜５ｎｍが最も好ましい。このような膜厚に窒化シリコン膜５ｂを設定したことで、窒化シリコン膜５ｂによる電子のトラップ密度が不足したとしても、メタルドット６を設けたことによる電子のトラップ密度の増加（例えば１×１０１２〜４×１０１３／ｃｍ２程度の増加）で補うことができる。
また、メタルドット６は、１×１０１３〜２×１０１４原子／ｃｍ２の面密度という微量の金属原子により形成されているため、たとえ絶縁膜５中にメタルドット６を形成しても、絶縁膜５の厚みが増加するのを防止することができる。このため、絶縁膜５中にメタルドット６を形成することで、絶縁膜５の厚みをほとんど増加させずに、絶縁膜５中に蓄積可能な電荷の面密度を向上させることができる。
本実施の形態とは異なり、上記ステップＳ７ｃで窒化シリコン膜５上に金属元素を堆積する際に、例えばチタン（Ｔｉ）を０．５ｎｍの厚み（概ね２．８×１０１５原子／ｃｍ２に相当）となるように堆積させた場合には、堆積されたチタン（Ｔｉ）は膜（平面的に連続する連続膜）となってしまう。この場合、絶縁膜５は、酸化シリコン膜５ａと、その上の窒化シリコン膜５ｂと、その上のチタン膜と、その上の酸化シリコン膜５ｃとの積層膜となり、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間にチタン膜が形成された状態となる。しかしながら、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間にチタン膜が形成されている場合には、ポリシリコンをフローティングゲートとして使用した場合と同様、トンネル酸化膜（酸化シリコン膜５ａに対応）やトップ酸化膜（酸化シリコン膜５ｃに対応）が薄くなるなどしてその酸化膜に欠陥等によるリークパスが生じると、そのリークパスを通って全てのトラップ電子（チタン膜に蓄積されていた全ての電子）がリークしてしまう。すなわち、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間にチタン膜が形成されている場合には、チタン膜につながるリークパスが１つでもあると、そのリークパスを通して、チタン膜に蓄積されていた全ての電荷がリークしてしまう。これは、メモリセルの記憶情報の消失となるため、半導体装置の信頼性を低下させてしまう。
それに対して、本実施の形態では、上記ステップＳ７ｃで窒化シリコン膜５上に金属元素Ｍを堆積する際に、膜（平面的に連続する連続膜）が形成されるのに必要な面密度よりも小さな面密度で、金属元素Ｍを堆積している。具体的には、窒化シリコン膜５ｂ上に、２×１０１４原子／ｃｍ２以下の面密度で金属元素Ｍを堆積している。このため、本実施の形態では、上記ステップＳ７ｃで窒化シリコン膜５上に金属元素Ｍを堆積しても、その金属元素Ｍによる膜（平面的に連続する連続膜）は形成されず、ドット形状のメタルドット６が窒化シリコン膜５ｂ上に２次元的に分散して形成され、個々のメタルドット６同士はつながっていない状態とすることができる。このため、たとえ酸化シリコン膜５ａまたは酸化シリコン膜５ｃに欠陥等によるリークパスが生じた場合でも、そのリークパスに接するメタルドット６に捕獲されていた電子はそのリークパスを通ってリークしても、それ以外のメタルドット６（すなわちリークパスに接しない位置のメタルドット６）に捕獲されている電子は、リークしない。すなわち、リークパスにつながっているメタルドット６からしか電荷がリークせず、リークパスにつながっていないメタルドット６は電荷を保持することができる。このため、メタルドット６に蓄積された電荷の移動やリークを抑制または防止することができる。従って、メモリセルの記憶情報（書き込み状態にあるか消去状態にあるか）は失われないため、半導体装置の信頼性を向上することができる。
また、ステップＳ７ｃでの金属元素Ｍの窒化シリコン膜５ｂ上への堆積量は、２×１０１４原子／ｃｍ２以下であり、そうすることで、金属元素Ｍによる膜（平面的に連続する連続膜）は形成されず、ドット形状のメタルドット６が窒化シリコン膜５ｂ上に２次元的に分散して形成され、個々のメタルドット６同士はつながっていない状態とすることができる。一方、ステップＳ７ｃでの金属元素Ｍの窒化シリコン膜５ｂ上への堆積量が少なすぎると、メタルドット６の面密度が小さくなり、１つのメモリセル当たりのメタルドット６の数が少なくなるため、メタルドット６を追加したことによる蓄積電荷数の増大効果を十分に得ることができなくなる。また、ステップＳ７ｃでの金属元素Ｍの窒化シリコン膜５ｂ上への堆積量が少なすぎると、金属元素Ｍの堆積工程の制御が難しくなる。このため、ステップＳ７ｃでの金属元素Ｍの窒化シリコン膜５ｂ上への堆積量（面密度）は、１×１０１３原子／ｃｍ２以上が好ましく、これにより、メタルドット６を追加したことによる蓄積電荷数の増大効果を十分に得ることができ、また、金属元素Ｍの堆積工程の制御が容易になる。従って、ステップＳ７ｃでの金属元素Ｍの窒化シリコン膜５ｂ上への堆積量（面密度）は、１×１０１３原子／ｃｍ２以上で、かつ、２×１０１４原子／ｃｍ２以下が好ましい。
また、上記ステップＳ７ｃで窒化シリコン膜５上に金属元素Ｍを堆積してメタルドット６を形成するのは、スパッタリング法またはＡＬＤ法が可能であるが、スパッタリング法がより好ましい。スパッタリング法の場合、成膜時間の調整により、１×１０１３〜２×１０１４原子／ｃｍ２程度の面密度で金属元素Ｍを堆積することで、膜（平面的に連続する連続膜）にはなっていないドット形状（原子数個レベル）のメタルドット６の形成が可能である。この場合、窒化シリコン膜５ｂ上に１×１０１２〜４×１０１３個／ｃｍ２程度のメタルドット６が分散して形成されることになる。なお、微細なメタルドット６中に複数個の電子が存在する場合には、電子同士の距離が近くなるため強いクーロン反発力が働くことになるので、１個のメタルドット６には１個の電子が蓄積される（１個のメタルドット６に２個以上の電子は蓄積されない）。
（実施の形態２）
図３１は、本実施の形態の半導体装置の要部断面図であり、上記実施の形態１の上記図２に対応するものである。
本実施の形態２の半導体装置も、不揮発性メモリを備えた半導体装置であり、図３１には、本実施の形態２の半導体装置におけるメモリセルＭＣの部分拡大断面図が示されている。本実施の形態２の半導体装置が上記実施の形態１の半導体装置と相違しているのは、絶縁膜５だけであるので、ここでは、絶縁膜５についてのみ説明し、絶縁膜５以外の構成の繰り返しの説明は省略する。
上記実施の形態１では、絶縁膜５は、酸化シリコン膜５ａと、その上の窒化シリコン膜５ｂと、その上の酸化シリコン膜５ｃとを有し、更に、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間に金属元素Ｍ（より特定的にはメタルドット６）が存在していた。
本実施の形態２では、図３１に示されるように、絶縁膜５は、酸化シリコン膜５ａと、その上の窒化シリコン膜５ｂ１と、その上の窒化シリコン膜５ｂ２と、その上の酸化シリコン膜５ｃとを有し、窒化シリコン膜５ｂ１と窒化シリコン膜５ｂ２との間に金属元素Ｍ（より特定的にはメタルドット６）が存在している。絶縁膜５における金属元素Ｍの面密度については、本実施の形態２も、上記実施の形態１と同様である。
図３２は、本実施の形態２における絶縁膜５形成工程を示すプロセスフロー図であり、上記実施の形態１の上記図６に相当するものである。図３３〜図３５は、絶縁膜５形成工程を示す要部断面図であり、上記実施の形態１の上記図１２〜図１６に相当する断面領域が示されている。
本実施の形態２では、ステップＳ７の絶縁膜５形成工程は、以下のようにして行うことができる。
まず、上記実施の形態１と同様にステップＳ７ａを行って、図３３に示されるように、酸化シリコン膜５ａを形成する（図３２のステップＳ７ａ）。このステップＳ７ａの酸化シリコン膜５ａ形成工程については、上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
次に、酸化シリコン膜５ａ上に、窒化シリコン膜５ｂ１を形成する（図３２のステップＳ７ｂ１）。ステップＳ７ｂ１の窒化シリコン膜５ｂ１形成工程は、上記実施の形態１のステップＳ７ｂの窒化シリコン膜５ｂ形成工程と基本的には同じであるが、窒化シリコン膜５ｂ１の膜厚（形成膜厚）は、後で窒化シリコン膜５ｂ２を形成する分、上記実施の形態１の窒化シリコン膜５ｂの膜厚（形成膜厚）よりも薄くすることができる。
次に、窒化シリコン膜５ｂ１上に金属元素Ｍを堆積させることにより、窒化シリコン膜５ｂ１上に、金属元素Ｍからなるメタルドット６を形成する（図３２のステップＳ７ｃ）。
ステップＳ７ｃは、上記実施の形態１では、窒化シリコン膜５ｂ上に金属元素Ｍを堆積させ（すなわち窒化シリコン膜５ｂ上にメタルドット６を形成し）、本実施の形態２では、窒化シリコン膜５ｂ１上に金属元素Ｍを堆積させる（すなわち窒化シリコン膜５ｂ１上にメタルドット６を形成する）が、それ以外については、ステップＳ７ｃは、上記実施の形態１と本実施の形態２とで基本には同じである。このため、ここではステップＳ７ｃの繰り返しの説明は省略する。
次に、図３４に示されるように、窒化シリコン膜５ｂ１上に、メタルドット６を覆うように、窒化シリコン膜５ｂ２を形成する（図３２のステップＳ７ｂ２）。ステップＳ７ｂ２の窒化シリコン膜５ｂ２形成工程は、ステップＳ７ｂ１の窒化シリコン膜５ｂ１形成工程と基本的には同様の手法を用いることができる。
次に、図３５に示されるように、窒化シリコン膜５ｂ２上に酸化シリコン膜５ｃを形成する（図３２のステップＳ７ｄ）。ステップＳ７ｄは、上記実施の形態１では、窒化シリコン膜５ｂ上にメタルドット６を覆うように酸化シリコン膜５ｃを形成し、本実施の形態２では、窒化シリコン膜５ｂ２上に酸化シリコン膜５ｃを形成するが、それ以外については、ステップＳ７ｄは、上記実施の形態１と本実施の形態２とで基本には同じである。このため、ここではステップＳ７ｄの繰り返しの説明は省略する。なお、窒化シリコン膜５ｂ１と窒化シリコン膜５ｂ２との合計の膜厚は、上記窒化シリコン膜５ｂの膜厚と概ね同程度とすることができる。
以上のようにして、絶縁膜５を形成することができる。
本実施の形態２では、図３１に示されるように、絶縁膜５は、酸化シリコン膜５ａと、その上の窒化シリコン膜５ｂ１と、その上の窒化シリコン膜５ｂ２と、その上の酸化シリコン膜５ｃとを有し、窒化シリコン膜５ｂ１と窒化シリコン膜５ｂ２との間にメタルドット６が形成（配置）されている。すなわち、窒化シリコン膜５ｂ１と窒化シリコン膜５ｂ２とを合わせたものを、上記実施の形態１の窒化シリコン膜５ｂとみなすと、本実施の形態２では、絶縁膜５は、酸化シリコン膜５ａと、酸化シリコン膜５ａ上の窒化シリコン膜５ｂと、窒化シリコン膜５ｂ上の酸化シリコン膜５ｃとを有し、窒化シリコン膜５ｂ中にメタルドット６が形成されていると言うことができる。
つまり、上記実施の形態１と本実施の形態２とを統合すると次のように表現できる。すなわち、絶縁膜５は、酸化シリコン膜５ａと、酸化シリコン膜５ａ上の窒化シリコン膜５ｂと、窒化シリコン膜５ｂ上の酸化シリコン膜５ｃとを有し、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間（上記実施の形態１の場合に対応）、または窒化シリコン膜５ｂ中（本実施の形態２の場合に対応）に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素が存在している（導入されている）。具体的には、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間（上記実施の形態１の場合に対応）、または窒化シリコン膜５ｂ中（本実施の形態２の場合に対応）に、金属元素Ｍからなる複数のメタルドット６が形成されている。
本実施の形態２においても、上記実施の形態１と同様に、窒化シリコン膜５ｂに加えて、メタルドット６にも電荷を蓄積することができる。このため、絶縁膜５に蓄積する電荷の面密度を高くすることができるため、書込み状態におけるメモリトランジスタのしきい値電圧と、消去状態におけるメモリトランジスタのしきい値電圧との差を大きくすることができる。従って、不揮発性メモリを有する半導体装置の性能（電気的性能）を向上させることができる。
但し、本実施の形態２と、上記実施の形態１とは、金属元素Ｍ（メタルドット６）が、窒化シリコン膜５ｂと酸化シリコン膜５ｃとの間（上記実施の形態１の場合に対応）に存在しているか、窒化シリコン膜５ｂ中（本実施の形態２の場合に対応）に存在しているかが相違している。上記実施の形態１の場合には、以下の利点を得られる。
すなわち、上記実施の形態１では、ステップＳ７ｂで窒化シリコン膜５ｂを形成してから、ステップＳ７ｃで金属元素Ｍを堆積してメタルドット６を形成するのに対して、本実施の形態２では、ステップＳ７ｂ１で窒化シリコン膜５ｂ１を形成してから、ステップＳ７ｃで金属元素Ｍを堆積してメタルドット６を形成し、その後に窒化シリコン膜５ｂ２を形成する。このため、製造工程数低減の観点で、上記実施の形態１の方が有利である。
また、本実施の形態２と上記実施の形態１とで絶縁膜５の厚みを同じにすると、本実施の形態２における窒化シリコン膜５ｂ１と窒化シリコン膜５ｂ２との合計の厚みを、上記実施の形態１の窒化シリコン膜５ｂの厚みと同じにすることになる。このため、本実施の形態２における窒化シリコン膜５ｂ１，５ｂ２の各厚みはかなり薄くなる（例えば１〜２．５ｎｍ程度）が、成膜する窒化シリコン膜の厚みが薄く（例えば２ｎｍ以下程度）なると、成膜装置（例えばＬＰＣＶＤバッチ式成膜装置）で薄膜の窒化シリコン膜を安定的に成膜しにくくなる。従って、窒化シリコン膜を安定して成膜しやすいという観点では、上記実施の形態１の方が有利である。
また、上記実施の形態１や本実施の形態２とは異なり、酸化シリコン膜５ａと窒化シリコン膜５ｂとの間にメタルドット６を形成した場合には、メタルドット６を構成する金属が半導体基板１にまで拡散してチャネル領域に影響を与えてしまう虞がある。それに対して、上記実施の形態１や本実施の形態２では、メタルドット６の直下に窒化シリコン膜（上記実施の形態１では窒化シリコン膜５ｂ、本実施の形態２では窒化シリコン膜５ｂ１）が存在するため、メタルドット６を構成する金属が半導体基板１にまで拡散してしまうのを、抑制または防止できる。但し、メタルドット６を構成する金属が半導体基板１（特にチャネル領域）に拡散するのをできるだけ防止するためには、メタルドット６直下の窒化シリコン膜の厚みが厚い方が有利である。このため、窒化シリコン膜５ｂ１と窒化シリコン膜５ｂ２との合計の厚みを、上記実施の形態１の窒化シリコン膜５ｂの厚みと同じにした場合、本実施の形態２よりも上記実施の形態１の方が、メタルドット６直下の窒化シリコン膜の厚みを厚くでき、メタルドット６を構成する金属が半導体基板１（特にチャネル領域）に拡散するのをより的確に防止できる。この観点で、上記実施の形態１の方が有利である。
また、本実施の形態２では、窒化シリコン膜５ｂ中に金属元素Ｍ（メタルドット６）が存在しているが、この構造を、窒化シリコン膜５ｂ上に堆積した金属元素Ｍを熱処理などにより窒化シリコン膜５ｂ中に拡散させることで形成することも可能である。但し、この場合（金属元素Ｍを窒化シリコン膜５ｂ中に熱拡散した場合）には、窒化シリコン膜５ｂ中の金属元素Ｍから基板（半導体基板１）までの距離を均一にするのは難しく、ばらつきの原因となる虞がある。このため、金属元素Ｍを窒化シリコン膜５ｂ中に熱拡散するよりも、上記図３２〜図３５のように、ステップＳ７ｂ１（窒化シリコン膜５ｂ１形成工程）、ステップＳ７ｃ（金属元素Ｍ堆積工程）およびステップＳ７ｂ２（窒化シリコン膜５ｂ２形成工程）を行うことで、窒化シリコン膜５ｂ中に金属元素Ｍ（メタルドット６）が存在する構造を得る方が、より好ましい。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体装置およびその製造技術に適用して有効である。
１ 半導体基板
１Ａ メモリセル領域
１Ｂ 周辺回路領域
２ 素子分離領域
３ 絶縁膜
４ シリコン膜
５ 絶縁膜
５ａ，５ｃ 酸化シリコン膜
５ｂ，５ｂ１，５ｂ２ 窒化シリコン膜
６ メタルドット
７ シリコン膜
８ａ，８ｂ，８ｃ ｎ−型半導体領域
９ａ，９ｂ，９ｃ ｎ＋型半導体領域
１０ 金属膜
１１ 金属シリサイド層
２１ バンドギャップ
２２，２３ 電子捕獲準位
３１，３１ａ，３１ｂ 絶縁膜
ＣＧ 制御ゲート電極
ＣＮＴ コンタクトホール
ＩＬ１ 層間絶縁膜
ＩＬ２ 絶縁膜
Ｍ１ 配線
ＭＣ メモリセル
ＭＤ，ＭＳ 半導体領域
ＭＧ メモリゲート電極
ＰＧ プラグ
ＰＷ１，ＰＷ２ ｐ型ウエル
ＳＰ１ シリコンスペーサ
ＳＷ サイドウォールスペーサ

Claims (17)

  1. 半導体基板と、
    前記半導体基板の上部に形成された第１ゲート電極と、
    前記第１ゲート電極と前記半導体基板との間に形成された第１絶縁膜であって、その内部に電荷蓄積部を有する前記第１絶縁膜と、
    を有し、
    前記第１絶縁膜は、第１酸化シリコン膜と、前記第１酸化シリコン膜上の窒化シリコン膜と、前記窒化シリコン膜上の第２酸化シリコン膜とを有し、
    前記窒化シリコン膜と前記第２酸化シリコン膜との間、または前記窒化シリコン膜中に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素が存在していることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記窒化シリコン膜と前記第２酸化シリコン膜との間、または前記窒化シリコン膜中に、前記金属元素からなる複数のメタルドットが形成されていることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記窒化シリコン膜と前記第２酸化シリコン膜との間に、前記複数のメタルドットが形成されていることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記金属元素は、チタン、ニッケル、タングステン、またはタンタルであることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、
    前記金属元素は、チタンであることを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    前記半導体基板の上部に形成され、前記第１ゲート電極と隣合う第２ゲート電極と、
    前記第２ゲート電極と前記半導体基板との間に形成された第２絶縁膜と、
    を更に有し、
    前記第１絶縁膜は、前記第２ゲート電極と前記半導体基板との間および前記第１ゲート電極と前記第２ゲート電極との間に形成されていることを特徴とする半導体装置。
  7. 請求項２記載の半導体装置において、
    前記複数のメタルドットは、前記窒化シリコン膜中に形成されていることを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、
    前記窒化シリコン膜は、前記第１酸化シリコン膜上に形成された第１窒化シリコン膜と、前記第１窒化シリコン膜上に形成された第２窒化シリコン膜とを有し、
    前記複数のメタルドットは、前記第１窒化シリコン膜と前記第２窒化シリコン膜との間に形成されていることを特徴とする半導体装置。
  9. 半導体基板と、
    前記半導体基板の上部に形成され、互いに隣合う第１ゲート電極および第２ゲート電極と、
    前記第１ゲート電極と前記半導体基板との間に形成され、内部に電荷蓄積部を有する第１ゲート絶縁膜と、
    前記第１ゲート電極と前記半導体基板との間に形成された第２ゲート絶縁膜と、
    を有する半導体装置の製造方法であって、
    （ａ）前記半導体基板を用意する工程、
    （ｂ）前記半導体基板の主面に前記第２ゲート絶縁膜用の第２絶縁膜を形成する工程、
    （ｃ）前記第２絶縁膜上に前記第２ゲート電極用の第２導電体膜を形成する工程、
    （ｄ）前記第２導電体膜をパターニングして前記第２ゲート電極を形成する工程、
    （ｅ）前記半導体基板の主面と前記第２ゲート電極の表面に、前記第１ゲート絶縁膜用でかつ内部に電荷蓄積部を有する第１絶縁膜を形成する工程、
    （ｆ）前記第１絶縁膜上に前記第１ゲート電極用の第１導電体膜を形成する工程、
    （ｇ）前記第１導電体膜をエッチバックすることで、前記第２ゲート電極の側壁上に前記第１絶縁膜を介して前記第１導電体膜を残して前記第１ゲート電極を形成する工程、
    を有し、
    前記第１絶縁膜は、第１酸化シリコン膜と、前記第１酸化シリコン膜上の窒化シリコン膜と、前記窒化シリコン膜上の第２酸化シリコン膜とを有し、
    前記窒化シリコン膜と前記第２酸化シリコン膜との間、または前記窒化シリコン膜中に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で金属元素が存在していることを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記（ｅ）工程は、
    （ｅ１）前記半導体基板の主面と前記第２ゲート電極の表面に、前記第１酸化シリコン膜を形成する工程、
    （ｅ２）前記第１酸化シリコン膜上に前記窒化シリコン膜を形成する工程、
    （ｅ３）前記（ｅ２）工程後、前記窒化シリコン膜上に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で前記金属元素を堆積する工程、
    （ｅ４）前記（ｅ３）工程後、前記窒化シリコン膜上に、前記第２酸化シリコン膜を形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｅ３）工程では、スパッタリング法またはＡＬＤ法により前記金属元素を堆積することを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｅ３）工程では、スパッタリング法により前記金属元素を堆積することを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｅ３）工程では、前記窒化シリコン膜上に、前記金属元素からなる複数のメタルドットが形成され、
    前記（ｅ４）工程では、前記第１窒化シリコン膜上に、前記複数のメタルドットを覆うように、前記第２酸化シリコン膜が形成されることを特徴とする半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記金属元素は、チタン、ニッケル、タングステン、またはタンタルであることを特徴とする半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、
    前記金属元素は、チタンであることを特徴とする半導体装置の製造方法。
  16. 請求項９記載の半導体装置の製造方法において、
    前記窒化シリコン膜は、第１窒化シリコン膜および前記第１窒化シリコン膜上の第２窒化シリコン膜を有し、
    前記（ｅ）工程は、
    （ｅ１）前記半導体基板の主面と前記第２ゲート電極の表面に、前記第１酸化シリコン膜を形成する工程、
    （ｅ２）前記第１酸化シリコン膜上に、前記第１窒化シリコン膜を形成する工程、
    （ｅ３）前記（ｅ２）工程後、前記第１窒化シリコン膜上に、１×１０１３〜２×１０１４原子／ｃｍ２の面密度で前記金属元素を堆積する工程、
    （ｅ４）前記（ｅ３）工程後、前記第１窒化シリコン膜上に、前記第２窒化シリコン膜を形成する工程、
    （ｅ５）前記第２窒化シリコン膜上に前記第２酸化シリコン膜を形成する工程、
    を有することを特徴とする半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記（ｅ３）工程では、前記窒化シリコン膜上に、前記金属元素からなる複数のメタルドットが形成され、
    前記（ｅ４）工程では、前記第１窒化シリコン膜上に、前記複数のメタルドットを覆うように、前記第２窒化シリコン膜が形成されることを特徴とする半導体装置の製造方法。
JP2012055693A 2012-03-13 2012-03-13 半導体装置およびその製造方法 Expired - Fee Related JP5878797B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012055693A JP5878797B2 (ja) 2012-03-13 2012-03-13 半導体装置およびその製造方法
US13/783,268 US9105739B2 (en) 2012-03-13 2013-03-02 Semiconductor device and manufacturing method thereof
EP13157686.0A EP2639818A3 (en) 2012-03-13 2013-03-04 Semiconductor device and manufacturing method thereof
TW102108534A TWI591723B (zh) 2012-03-13 2013-03-11 半導體裝置及其製造方法
KR1020130026081A KR20130105443A (ko) 2012-03-13 2013-03-12 반도체 장치 및 그 제조 방법
CN2013100803123A CN103311286A (zh) 2012-03-13 2013-03-13 半导体器件及其制造方法
US14/789,770 US9455264B2 (en) 2012-03-13 2015-07-01 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012055693A JP5878797B2 (ja) 2012-03-13 2012-03-13 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015239771A Division JP2016034045A (ja) 2015-12-08 2015-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2013191666A true JP2013191666A (ja) 2013-09-26
JP5878797B2 JP5878797B2 (ja) 2016-03-08

Family

ID=47884159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055693A Expired - Fee Related JP5878797B2 (ja) 2012-03-13 2012-03-13 半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US9105739B2 (ja)
EP (1) EP2639818A3 (ja)
JP (1) JP5878797B2 (ja)
KR (1) KR20130105443A (ja)
CN (1) CN103311286A (ja)
TW (1) TWI591723B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076655A (ja) * 2014-10-08 2016-05-12 国立研究開発法人物質・材料研究機構 抵抗変化素子
JP2017054985A (ja) * 2015-09-10 2017-03-16 株式会社東芝 不揮発性半導体記憶装置
JP2017163108A (ja) * 2016-03-11 2017-09-14 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
US9768265B1 (en) 2016-03-17 2017-09-19 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082651B2 (en) * 2013-09-27 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of forming same
US9076681B2 (en) 2013-09-27 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
US8895397B1 (en) * 2013-10-15 2014-11-25 Globalfoundries Singapore Pte. Ltd. Methods for forming thin film storage memory cells
US9559177B2 (en) 2013-12-03 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
CN104952875B (zh) * 2014-03-27 2019-07-09 联华电子股份有限公司 存储单元以及其制作方法
CN105374753B (zh) * 2014-07-07 2019-07-05 中芯国际集成电路制造(上海)有限公司 一种存储器的制造方法
CN105355600A (zh) * 2014-08-20 2016-02-24 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
KR101552921B1 (ko) * 2014-09-29 2015-09-15 매그나칩 반도체 유한회사 비휘발성 메모리 소자 및 그 제조 방법
US9728410B2 (en) * 2014-10-07 2017-08-08 Nxp Usa, Inc. Split-gate non-volatile memory (NVM) cell and method therefor
CN104409346A (zh) * 2014-10-17 2015-03-11 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
US9590059B2 (en) * 2014-12-24 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor to integrate with flash memory
US9406812B1 (en) * 2015-01-12 2016-08-02 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
JP6518485B2 (ja) * 2015-03-30 2019-05-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6750994B2 (ja) * 2016-09-29 2020-09-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6876500B2 (ja) * 2017-04-19 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10304848B2 (en) 2017-09-01 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with reduced dimension of gate structure
JP7062946B2 (ja) * 2017-12-25 2022-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
US11217596B2 (en) * 2018-09-20 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory with improved gate structure and a method of creating the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195780A (ja) * 1997-06-12 1999-07-21 Fujitsu Ltd 単一電子装置およびその製造方法
JP2004134796A (ja) * 2002-10-14 2004-04-30 Samsung Electronics Co Ltd 非揮発性ｓｏｎｓｎｏｓメモリ
JP2004349705A (ja) * 2003-05-20 2004-12-09 Samsung Electronics Co Ltd Ｓｏｎｏｓメモリ装置
JP2005079186A (ja) * 2003-08-28 2005-03-24 Sharp Corp 微粒子含有体およびその製造方法、メモリ機能体、メモリ素子並びに電子機器
JP2006066896A (ja) * 2004-08-24 2006-03-09 Samsung Electronics Co Ltd ナノクリスタルを有する不揮発性メモリ素子の製造方法
JP2008306190A (ja) * 2007-06-11 2008-12-18 Samsung Electronics Co Ltd 不揮発性メモリ素子およびその製造方法
US20090045447A1 (en) * 2007-08-17 2009-02-19 Micron Technology, Inc. Complex oxide nanodots
JP2011018432A (ja) * 2009-06-08 2011-01-27 Renesas Electronics Corp 不揮発性半導体集積回路装置
JP2011205046A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体記憶装置、及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054349A (en) 1997-06-12 2000-04-25 Fujitsu Limited Single-electron device including therein nanocrystals
JP3204942B2 (ja) 1998-06-26 2001-09-04 株式会社東芝 半導体装置
JP4058219B2 (ja) * 1999-09-17 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
JP4647175B2 (ja) 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法
US20060131633A1 (en) * 2004-12-21 2006-06-22 Micron Technology, Inc. Integrated two device non-volatile memory
US7402850B2 (en) * 2005-06-21 2008-07-22 Micron Technology, Inc. Back-side trapped non-volatile memory device
KR20070050657A (ko) * 2005-11-11 2007-05-16 삼성전자주식회사 나노 닷을 트랩 사이트로 이용한 메모리 소자 및 그 제조방법
KR100745400B1 (ko) * 2006-03-08 2007-08-02 삼성전자주식회사 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법
KR100855993B1 (ko) * 2007-04-03 2008-09-02 삼성전자주식회사 전하 트랩 플래시 메모리 소자 및 그 제조방법
JP5149539B2 (ja) * 2007-05-21 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2010161154A (ja) 2009-01-07 2010-07-22 Toshiba Corp 半導体記憶装置及びその製造方法
KR101337101B1 (ko) * 2009-09-25 2013-12-05 가부시끼가이샤 도시바 불휘발성 반도체 메모리
JP5524632B2 (ja) 2010-01-18 2014-06-18 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN102339833B (zh) * 2010-07-21 2013-04-24 中国科学院微电子研究所 具有高速低压操作的高可靠分裂栅非挥发性存储器结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195780A (ja) * 1997-06-12 1999-07-21 Fujitsu Ltd 単一電子装置およびその製造方法
JP2004134796A (ja) * 2002-10-14 2004-04-30 Samsung Electronics Co Ltd 非揮発性ｓｏｎｓｎｏｓメモリ
JP2004349705A (ja) * 2003-05-20 2004-12-09 Samsung Electronics Co Ltd Ｓｏｎｏｓメモリ装置
JP2005079186A (ja) * 2003-08-28 2005-03-24 Sharp Corp 微粒子含有体およびその製造方法、メモリ機能体、メモリ素子並びに電子機器
JP2006066896A (ja) * 2004-08-24 2006-03-09 Samsung Electronics Co Ltd ナノクリスタルを有する不揮発性メモリ素子の製造方法
JP2008306190A (ja) * 2007-06-11 2008-12-18 Samsung Electronics Co Ltd 不揮発性メモリ素子およびその製造方法
US20090045447A1 (en) * 2007-08-17 2009-02-19 Micron Technology, Inc. Complex oxide nanodots
JP2011018432A (ja) * 2009-06-08 2011-01-27 Renesas Electronics Corp 不揮発性半導体集積回路装置
JP2011205046A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体記憶装置、及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076655A (ja) * 2014-10-08 2016-05-12 国立研究開発法人物質・材料研究機構 抵抗変化素子
JP2017054985A (ja) * 2015-09-10 2017-03-16 株式会社東芝 不揮発性半導体記憶装置
US9935122B2 (en) 2015-09-10 2018-04-03 Toshiba Memory Corporation Nonvolatile semiconductor memory device having electron scattering and electron accumulation capacities in charge accumulation layer
JP2017163108A (ja) * 2016-03-11 2017-09-14 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
US9768265B1 (en) 2016-03-17 2017-09-19 Toshiba Memory Corporation Semiconductor memory device

Also Published As

Publication number Publication date
KR20130105443A (ko) 2013-09-25
EP2639818A3 (en) 2017-01-18
US9455264B2 (en) 2016-09-27
US9105739B2 (en) 2015-08-11
CN103311286A (zh) 2013-09-18
TWI591723B (zh) 2017-07-11
US20150303205A1 (en) 2015-10-22
TW201344789A (zh) 2013-11-01
EP2639818A2 (en) 2013-09-18
JP5878797B2 (ja) 2016-03-08
US20130240977A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5878797B2 (ja) 半導体装置およびその製造方法
JP5592214B2 (ja) 半導体装置の製造方法
JP5734744B2 (ja) 半導体装置およびその製造方法
JP6026914B2 (ja) 半導体装置の製造方法
US9722096B2 (en) Method of manufacturing semiconductor device
JP5629120B2 (ja) 半導体装置
US9583502B2 (en) Method of manufacturing a semiconductor device
JP2016039329A (ja) 半導体装置の製造方法
US10090399B2 (en) Semiconductor device and a manufacturing method thereof
JP6620046B2 (ja) 半導体装置の製造方法および半導体装置
JP2018107176A (ja) 半導体装置の製造方法および半導体装置
US10192879B2 (en) Semiconductor device and manufacturing method thereof
JP2016034045A (ja) 半導体装置
JP6275920B2 (ja) 半導体装置およびその製造方法
JP2012069652A (ja) 半導体装置およびその製造方法
JP6501588B2 (ja) 半導体装置の製造方法
JP2011210777A (ja) 半導体装置およびその製造方法
TW201826501A (zh) 半導體裝置及其製造方法
JP2012094790A (ja) 半導体装置およびその製造方法
JP2014154665A (ja) 半導体装置の製造方法
JP2016157728A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160129

R150 Certificate of patent or registration of utility model

Ref document number: 5878797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees