JP2004112010A

JP2004112010A - 画像読み取り装置及び該装置の制御プログラム

Info

Publication number: JP2004112010A
Application number: JP2002267773A
Authority: JP
Inventors: Noriyoshi Osozawa; 遅澤　憲良; Katsuhiro Ishido; 石戸　勝宏
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-09-13
Filing date: 2002-09-13
Publication date: 2004-04-08
Also published as: US20040114827A1; US7518757B2

Abstract

【課題】迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させる。
【解決手段】基準白板３００２のサンプリングポイントαが６４ライン分読み取られ、シェーディング補正され、平均処理された後、サンプリングメモリ１０４に保管され、サンプリングメモリ１０４に保管されたデータのゴミ検知が行われる。あるいは、線形補間回路１４により、ｉｎ１端子から入力されるＲｉｎ信号と、Ｒｉｎ信号が１ライン遅延されてｉｎ２端子から入力される遅延Ｒｉｎ信号間について補間処理がなされ、補間処理された画像データについて、シェーディング部１７で、シェーディング補正及びゴミ検知が行われる。
【選択図】　　図１

Description

【０００１】
【発明の属する技術の分野】
本発明は、原稿を読み取る画像読み取り装置及び該装置の制御プログラムに関し、特にゴミ、キズ、汚れ等による画質劣化を検知、補正する技術に関する。
【０００２】
【従来の技術】
図９〜図１６を用いて、従来のカラー画像読み取り装置を説明する。
【０００３】
図９は、第１の従来の画像読み取り装置であるカラー画像読み取り装置の構成を示す図である。
【０００４】
図９において３００４は原稿照明ランプであり、外部電極方式のキセノン管が用いられる。３００１は原稿が載置される原稿ガラスである。３００３は原稿ガラス３００１に載置された原稿を押さえ、原稿の原稿ガラス３００１に対する浮きを押さえると共に、原稿ガラス３００１の汚れ、破損防止用カバーとしても機能する原稿圧板である。３００８は原稿照明ランプ３００４と第１ミラー３００５が搭載される第１ミラー台である。３００９は第２ミラー３００６と第３ミラー３００７が搭載される第２ミラー台である。第１ミラー３００５、第２ミラー３００６、第３ミラー３００７は、原稿からの反射光を３ラインカラーＣＣＤラインセンサ３０１１に導く。
【０００５】
３０１０は第１ミラー３００５、第２ミラー３００６、第３ミラー３００７を介して導かれた原稿反射光を３ラインカラーＣＣＤラインセンサ３０１１に結像させる光学レンズである。３ラインカラーＣＣＤラインセンサ３０１１は、結像した原稿反射光をＲＧＢの３色に色分解して電気信号に変換するもので、３本のラインセンサで構成される。３本のラインセンサは副走査方向に異なる位置を読み取るように配置されている。３０１２は光学モータで、第１ミラー台３００８、第２ミラー台３００９を矢印Ａ及びＢ方向に駆動するものであり、ステッピングモータやＤＣモータ等が用いられる。
【０００６】
３００２は基準白板で、シェーディング補正を行うための基準信号を得る際に用いられ、温度、湿度などの環境条件や経時変化によって色味が変動しないような材料で構成される。３０１３は第１の反射笠で、原稿照明ランプ３００４の効率を高めるために配置されるもので、主に原稿面と反対側に放射される光束を原稿面に集光させる役割を持つ。３０１４は第２の反射笠で、第１の反射笠３０１３と同様に原稿照明ランプ３００４の効率を高めると共に、原稿面に対して対象に光束を集め、貼り付け原稿や立体物を原稿とする場合の影の発生を抑えるものである。
【０００７】
上記構成において原稿読み取りが行われる際には予め基準白板３００２を用いたシェーディング補正が行われる。
【０００８】
図１０は、白シェーディング補正の動作を説明するための図である。図１０において、Ｐ１からＰ２までの区間は、３ラインカラーＣＣＤラインセンサ３０１１の１ライン分の読み取りエリアである。波形Ｌ１は、シェーディング補正前の基準白板３００２の読み取り波形を示し、波形Ｌ２は、白シェーディング補正後の波形データを示す。波形Ｌ１が不均一である特性の原因として、一般的に次の３点が上げられる。
【０００９】
▲１▼３ラインカラーＣＣＤラインセンサ３０１１を構成する複数のフォトダイオード個々の感度バラツキ
▲２▼原稿照明ランプ３００４の配光
▲３▼光学レンズ３０１０の端部光量劣化
白シェーディング補正は、基準白板３００２を読み取った波形データである波形Ｌ１を波形Ｌ２のようにフラットになる様に画素単位で補正を行うものである。
【００１０】
図１１は、第１の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。
【００１１】
３３０１は７５００ワード×１６ｂｉｔサイズのシェーディングメモリである。シェーディングメモリ３３０１は白シェーディング補正を行うために必要な次の動作に用いられる。
【００１２】
▲１▼複数ラインの加算処理を行うライン加算
▲２▼ライン加算されたデータから画素単位の平均化を行う平均処理
▲３▼補正係数を算出するＣＤ演算処理
▲４▼求められた補正係数の保管
３３０２はセレクタで、シェーディングメモリ３３０１に書き込むデータを選択するものである。３３０３は白シェーディングターゲット値Ｋｄａｔを保管するシェーディングターゲット保管レジスタである。３３０４はＣＤ演算を行うための除算回路であり、その動作については後述する。３３０５はライン加算を行う加算回路で、入力画像信号ＶＩ（ｎ）と、入力画像信号ＶＩ（ｎ）に同期して読み出されたシェーディングメモリ３３０１の読み出しデータとが入力され、その加算結果を出力するものである。３３０６は平均回路で、ビットシフトによる平均処理のみを行うため、平均ライン数は２^ｎに限定される。３３０７は白シェーディング（ｓｈａｄｉｎｇ）補正回路で、入力画像信号ＶＩ（ｎ）とシェーディングメモリ３３０１から読み出される補正値ＣＤ（ｎ）との乗算処理を画素単位で行うものであり、その結果はＶＯ（ｎ）として出力される。
【００１３】
かかる構成において、白シェーディング補正は次の様に行われる。
【００１４】
先ず原稿照明ランプ３００４を点灯させ、基準白板３００２の読み取り画像データを６４ライン分加算してシェーディングメモリ３３０１に取り込む。この際セレクタ３３０２は加算回路３３０５の出力を選択するように制御される。
【００１５】
次に、セレクタ３３０２は平均回路３３０６の出力を選択するように制御される。平均回路３３０６は、シェーディングメモリ３３０１の出力を６ｂｉｔシフトすることで６４ライン分の平均処理を行う。次に、セレクタ３３０２は除算回路３３０４の出力を選択するように制御される。除算回路３３０４は、シェーディングメモリ３３０１の出力と、シェーディングターゲット保管レジスタ３３０３に設定されたＫｄａｔとを用いて、下記数式１による処理を行い出力する。
【００１６】
【数１】
Ｏ（ｎ）＝Ｋｄａｔ／Ｍ（ｎ）
ここで、Ｍ（ｎ）はシェーディングメモリ３３０１の出力、Ｏ（ｎ）は演算結果、ｎは画素番号を示す。なお、上記演算処理をＣＤ演算と称する。以上の処理で白シェーディング補正係数ＣＤ（ｎ）がシェーディングメモリ３３０１に保管される。
【００１７】
原稿読み取りを行う際、入力画像信号ＶＩ（ｎ）とシェーディングメモリ３３０１から読み出される白シェーディング補正係数ＣＤ（ｎ）は同期がとられ、白シェーディング補正回路３３０７に入力されて乗算されることで、図１０に示す波形Ｌ２のようにフラットな特性を得ることが出来る。
【００１８】
以上説明した白シェーディング補正は、３ラインカラーＣＣＤラインセンサ３０１１から出力されるＲＧＢ各信号についてそれぞれ独立に行われる。
【００１９】
次に、第１の従来の画像読み取り装置において基準白板３００２に付着したゴミ等を検知する手法について説明する。
【００２０】
図１２は、基準白板３００２を示す図である。同図中、αで示される部分がシェーディングサンプリングが行われるシェーディングサンプリングポイントであり、３２０１が同ポイントに付着したゴミ、キズ又は汚れである。基準白板３００２に対して、ゴミ、キズ又は汚れの検知（以下、「ゴミ検知」と称する）は次の様に行われる。
【００２１】
まず、ミラー台３００８を移動させながら基準白板３００２の領域βを読み取る。そして、読み取られた画像データからシェーディング係数が算出され、それがシェーディングメモリ３３０１に保管される。移動しながら読み取ることで、領域βにおけるシェーディング係数はゴミ無しの場合のシェーディング係数と仮定される。
【００２２】
次に、シェーディングメモリ３３０１に保管されているゴミ無しの場合のシェーディング係数を、図示しないＣＰＵが読み取り、ソフト処理用の不図示のワークメモリに保管する。次に、サンプリングポイントαでシェーディングサンプリングを行い、加算、平均処理後の画像データをシェーディングメモリ３３０１に保管する。ＣＰＵがシェーディングメモリ３３０１に保管されたサンプリングポイントαの画像データを読み出し、先に読み出したシェーディング係数との乗算処理を行いソフト的に白シェーディングを実行し、その結果を上記ワークメモリに保管する。
【００２３】
図１３は、シェーディング結果の波形を示す図である。波形Ｌ３は領域βの読み取り波形、波形Ｌ４はＣＰＵで行われたサンプリングポイントαのシェーディング補正結果、Ｇ１はゴミ３２０１に対応する部分である。補正後のデータにおいて、隣接画素間の差分検出が行われ、差分値が所定値以上あった部分がゴミと判定される。図１３においては、Ｇ１部分がゴミと判定される。
【００２４】
図１４は、第２の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。第２の従来の画像読み取り装置は、第１の従来の画像読み取り装置における白シェーディング補正回路（図１１）に代えて図１４に示す白シェーディング補正回路を備えて構成される。なお、図１４において、図１１に示す白シェーディング補正回路と同一の構成要素には同一の符号を付してその説明を省略する。
【００２５】
図１４において、３７０１はシェーディングメモリ３３０１への入力を選択するセレクタである。３７０２はシェーディング補正後の画像データをシェーディングメモリ３３０１に置き換えるためのｒｅｐｌａｃｅ回路である。３７０３はゴミ判定回路であり、ｒｅｐｌａｃｅ回路３７０２の出力と、上限判定レベル保管レジスタ３７０４に保管される上限判定レベルＵＰ、または下限判定レベル保管レジスタ３７０５に保管される下限判定レベルＤＯＷＮとの比較を行う。ゴミ判定回路３７０３はｒｅｐｌａｃｅ回路３７０２の出力が上限判定レベルＵＰよりも大きい場合と、下限判定レベルＤＯＷＮよりも小さい場合に図示しない所定レジスタにゴミ判定フラグ“１”を立てるように作用する。ゴミ判定回路３７０３はｒｅｐｌａｃｅ回路３７０２の動作に連動して動作する。
【００２６】
図１５は、第２の従来の画像読み取り装置において図１４に示す白シェーディング補正回路を用いたゴミ検知動作を示す波形である。波形Ｌ５、Ｌ６はそれぞれ図１３に示す波形Ｌ３、Ｌ４に対応し、Ｇ２はＧ１に対応する。ゴミ３２０１に対応するＧ２部分において、波形Ｌ６が下限判定レベルＤＯＷＮよりも小さくなるため、ゴミ判定フラグが“１”となり、ゴミ有りと判定される。
【００２７】
【発明が解決しようとする課題】
しかしながら、上記第１、第２の従来の画像読み取り装置におけるゴミ検知方法には次のような問題があった。
【００２８】
まず、▲１▼第１の従来の画像読み取り装置における白シェーディング補正回路においては、ソフトシェーディングに必要な時間が長く、装置の起動時にゴミ検知動作を行った場合には起動時間が遅くなる。また、▲２▼ソフトシェーディングに必要な時間が長く、ページ毎に検知動作を行った場合には読み取り生産性が極端に劣化する。
【００２９】
さらに、▲３▼第２の従来の画像読み取り装置における白シェーディング補正回路においては、１ラインイメージデータ内のランダムノイズ成分によってゴミ検知精度が劣化する。
【００３０】
図１６は、第２の従来の画像読み取り装置においてｒｅｐｌａｃｅ回路３７０２によってシェーディングメモリ３３０１に置き換えられたシェーディング補正後の画像データの一部を示す図であり、上記▲３▼の現象を図式化したものである。同図において、シェーディングのターゲットレベルの上下に上限判定レベルＵＰ、下限判定レベルＤＯＷＮが示されている。領域γはゴミが存在する部分を示し、画像データが下限判定レベルＤＯＷＮよりも小さいことからゴミ有りと判断される。また、Ｇ３で示される画像データ部分はランダムノイズ成分によって下限判定レベルＤＯＷＮを下回ったものであり、ゴミ判定回路３７０３においてこの部分もゴミと判定されてしまう。
【００３１】
一方、ランダムノイズ成分の影響を受けないようにするために、判定レベルを大きく設定することが考えられるが、そのようにした場合には、影響の大きなゴミでなければ検知することが出来なくなり、判定精度が劣化してしまう。
【００３２】
本発明は上記従来技術の問題を解決するためになされたものであり、その目的は、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることができる画像読み取り装置及び該装置の制御プログラム、並びに記憶媒体を提供することにある。
【００３３】
【課題を解決するための手段】
上記目的を達成するために本発明の請求項１の画像読み取り装置は、基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制手段と、前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする。
【００３４】
上記目的を達成するために本発明の請求項４の画像読み取り装置は、基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制手段と、前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする。
【００３５】
上記目的を達成するために本発明の請求項８の画像読み取り装置の制御プログラムは、画像読み取り装置の制御プログラムであって、基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、前記シェーディング補正ステップによりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする。
【００３６】
上記目的を達成するために本発明の請求項９の画像読み取り装置の制御プログラムは、画像読み取り装置の制御プログラムであって、基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、前記シェーディング補正ステップによりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００３８】
（第１の実施の形態）
本発明の第１の実施の形態を説明する。本実施の形態に係る画像読み取り装置の基本構成は、従来の画像読み取り装置と同様であり、図９に示す通りである。なお、以降の説明において、従来の画像読み取り装置と同一の構成要素には同一番号を付し、その説明を適宜省略する。
【００３９】
図１は、本実施の形態におけるシェーディング補正回路のブロック図である。
【００４０】
図１において、１０１は画素毎の減算処理を行う黒シェーディング（ｓｈａｄｉｎｇ）補正回路である。黒シェーディング補正回路１０１は入力画像データＶＩ（ｎ）から各画素毎に後述する黒補正データＢＫ（ｎ）を減算するもので、下記数式２による演算を実行するものである。
【００４１】
【数２】
ＶＩＢ（ｎ）＝ＶＩ（ｎ）−ＢＫ（ｎ）
１０２は、７５００×８ビットサイズの黒補正データ保管メモリであり、入力画像データＶＩ（ｎ）に同期した黒補正データＢＫ（ｎ）を黒シェーディング補正回路１０１に出力する。本例においては、入力画像データＶＩ（ｎ）は１０ｂｉｔであり、黒レベルは１／４以下のレベルであるため、黒補正データ保管メモリ１０２には下位８ｂｉｔ分のデータが保管される。
【００４２】
白シェーディング（ｓｈａｄｉｎｇ）補正回路３３０７は、従来の画像読み取り装置の場合と同様に構成されるが、本実施の形態では、黒シェーディング補正回路１０１からのＶＩＢ（ｎ）と後述する白シェーディング補正係数ＣＤ（ｎ）との乗算処理を画素単位で行い、その結果はＶＯ（ｎ）として出力される。
【００４３】
１０３は７５００×１０ビットサイズの白シェーディング補正係数保管メモリであり、白シェーディング補正係数ＣＤ（ｎ）を画素毎に同期をとって白シェーディング補正回路３３０７に出力する。白シェーディング補正演算は１０ｂｉｔ精度で行われるため、白シェーディング補正係数保管メモリ１０３も１０ｂｉｔ構成となっている。
【００４４】
１０４は７５００×１６ビットサイズのサンプリングメモリで、白シェーディング補正回路３３０７の後段に接続され、各種演算を行う際に用いられる。サンプリングメモリ１０４は１６ｂｉｔサイズで構成されるため、１０ｂｉｔの画像データであれば６４ライン分の加算処理を行うことが出来る。また、黒レベルのような小さなレベル、すなわち８ｂｉｔに収まるレベルであれば２５６ライン分の加算処理を行うことが出来る。
【００４５】
ラインＬＢは、サンプリングメモリ１０４から黒補正データ保管メモリ１０２、あるいは白シェーディング補正係数保管メモリ１０３へのデータ転送ラインである。このラインＬＢで転送されるデータには、各メモリを同期して制御するためのアドレスと、サンプリングメモリ１０４から読み出され黒補正データ保管メモリ１０２あるいは白シェーディング補正係数メモリ１０３に書き込まれるデータと、読み出し、書き込み制御信号とが含まれる。
【００４６】
ラインＬＡは、サンプリングメモリ１０４を用いて行われる演算ブロック（後述する３３０３〜３３０６）とのデータラインを示し、このラインＬＡで転送されるデータには、サンプリングメモリ１０４への書き込み、読み出しデータと、メモリアドレスの書き込み、読み出し制御信号とが含まれる。
【００４７】
３３０３〜３３０６の演算ブロックは従来の画像読み取り装置と同様である。すなわち、シェーディングターゲット保管レジスタ３３０３は、白シェーディングターゲット値Ｋｄａｔを保管する。除算回路３３０４はＣＤ演算を行い、加算回路３３０５はライン加算を行い、平均回路３３０６はビットシフトによる平均処理を行う。
【００４８】
１０５は、サンプリングメモリ１０４に保管されたデータのゴミ検知及びゴミ等の座標検出を行うゴミ判定＆座標検出回路である。従来の画像読み取り装置と同様に、上限判定レベル保管レジスタ３７０４には上限判定レベルＵＰが保管される。また、下限判定レベル保管レジスタ３７０５には下限判定レベルＤＯＷＮが保管される。１０８はゴミ判定＆座標検出回路１０５で検出されたゴミの座標を保管する座標保管レジスタである。１０９は二値化回路で、サンプリングメモリ１０４の読み出しデータの二値化を行う。二値化回路１０９は、画像データが上限判定レベルＵＰよりも大きい場合、または下限判定レベルＤＯＷＮよりも小さい場合に“１”を出力し、それ以外には“０”を出力するように作用する。
【００４９】
次に、ゴミ判定の動作について図２を用いて説明する。図２は、サンプリングメモリ１０４に保管されている白シェーディング補正後の画像データをプロットした波形を示す図である。同図において、座標（メモリアドレス）５００から７１００までの領域がゴミ検知及び座標検出を行う領域に設定されている。また、同図において、画像データの上下に、上限判定レベル設定レジスタ３７０４に設定されている上限判定レベルＵＰ、下限判定レベル設定レジスタ３７０５に設定されている下限判定レベルＤＯＷＮが示されている。
【００５０】
同図に例示した画像データでは、座標１５００に上限判定レベルＵＰを超えるデータが３画素と、座標６２１０に下限判定レベルＤＯＷＮを下回るデータが８画素あるものとする。従って、ゴミ判定＆座標検出回路１０５は、座標１５００〜１５０２の３画素分と座標６２１０〜６２１７の７画素分の計１１画素分の座標データを座標保管レジスタ１０８に保管する。なお、本例ではＢ信号にゴミの影響がある場合を例示しており、図２を用いて説明した内容はＢ信号にのみ発生しているものとする。
【００５１】
二値化回路１０９の出力信号は、ゴミ領域信号ＧＭＫで、図２の例では、座標１５００〜１５０２の３画素分と、座標６２１０〜６２１７の８画素分が“１”となる。
【００５２】
本実施の形態では、基準白板３００２を用いたゴミ検知については、動作的には従来の画像読み取り装置と同様であるが、特に、シェーディング補正後の画像データのランダムノイズを抑制してからゴミ検知を行う点が、第２の従来の画像読み取り装置と異なる。
【００５３】
図３は、基準白板３００２のサンプリングポイントαを６４ライン分読み取り、平均処理した後のサンプリングメモリ１０４の保管データを示す図である。平均処理したことで、図１６に示す第２の従来の画像読み取り装置の場合に比し、シェーディングターゲットレベル上下に配置された上限判定レベルＵＰ、下限判定レベルＤＯＷＮに対してランダムノイズ成分が十分に抑制されていることが分かる。従って、平均処理によりランダムノイズ成分が抑制された後の画像データから特異点検出、すなわちゴミ検知を行うことで、図１６に示すＧ３部分がゴミ有りと誤判定されることなく、領域γで示されるゴミ部分が確実にゴミ有りと判定される。
【００５４】
なお、ゴミ判定処理時間は加算サンプリング期間６４ラインと、平均処理時間１ラインとゴミ判定及び座標検出期間１ラインの計６６ライン分で処理されるため、１ライン期間が３００ｕｓと仮定すると１９．８ｍｓで実行が完了する。従って、ページ間でのゴミ検知が可能となりページ単位で発生するゴミによる画像への影響を防止することも可能となる。
【００５５】
本実施の形態によれば、シェーディング補正された後の画像データのランダムノイズを平均処理により抑制し、ランダムノイズが抑制された画像データから基準白板３００２のゴミ、キズ又は汚れの検知を行う特異点検出を行うようにしたので、ランダムノイズ成分による誤検知を防止すると共に、特異点検出レベルを向上させることができる。しかも、シェーディング補正に時間が掛かりすぎることがない。よって、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることができる。
【００５６】
また、読み取り画像データより大きいビット幅を有するサンプリングメモリ１０４と、加算回路３３０５と平均回路３３０６とでランダムノイズを抑制する機構を構成したので、特異点検出時間が大幅に短縮され、起動時間の短縮、ページ毎の特異点検出が可能になる。
【００５７】
（第２の実施の形態）
本発明の第２の実施の形態を説明する。本実施の形態に係る画像読み取り装置の基本構成は、第１の実施の形態と同様であり、図９に示す通りである。なお、以降の説明において、第１の実施の形態の画像読み取り装置と同一の構成要素には同一番号を付し、その説明を適宜省略する。
【００５８】
図４は、本実施の形態に係る画像読み取り装置の機能構成を示すブロック図である。同図において、１１、１２、１３は、読み取られたカラー画像データである入力画像データＲｉｎ、Ｇｉｎ、Ｂｉｎそれぞれの１ライン遅延処理を行うＦＩＦＯメモリである。ＦＩＦＯメモリ１１、１２、１３で遅延された信号は、入力画像データＲｉｎ、Ｇｉｎ、Ｂｉｎに同期して読み出され、入力画像データＲｉｎ、Ｇｉｎ、Ｂｉｎと共にそれぞれ線形補間回路１４、１５、１６に入力される。各線形補間回路１４、１５、１６は、ｉｎ１、２端子及びｏｕｔ端子を備える。
【００５９】
線形補間回路１４は、ｉｎ１端子から入力されるＲｉｎ信号と、Ｒｉｎ信号が１ライン遅延されてｉｎ２端子から入力される遅延Ｒｉｎ信号間について下記数式３による演算を行い、演算結果をｏｕｔ端子から出力する。
【００６０】
【数３】
ｏｕｔ＝（ｉｎ１×ＫＦ）＋（ｉｎ２×（１−ＫＦ））
ここで、ＫＦは補間係数であり、補間係数ＫＦに“１”を設定することによって、ｏｕｔ端子からはｉｎ１端子に入力された信号がスルーで出力される。線形補間回路１５、１６も同様の処理を行う。
【００６１】
１７、１８、１９はシェーディング（ｓｈａｄｉｎｇ）部であり、図１４に示す第２の従来の画像読み取り装置における白シェーディング補正回路ブロックと同様に構成されて同様の機能を果たし、その詳細説明は省略する。シェーディング部１７、１８、１９には線形補間回路１４、１５、１６の出力がそれぞれ入力され、シェーディング補正後の出力Ｒｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔ信号がそれぞれ出力される。１１０は頻度判定部で、特異点の発生頻度を判定するブロックである。シェーディング部１７、１８、１９の出力は頻度判定部１１０にも入力される。
【００６２】
図５は、頻度判定部１１０の詳細構成を示すブロック図である。同図において、２０１は入力信号を選択する入力選択セレクタで、入力されるＲ、Ｇ、Ｂ信号から一つを選択するものである。２０３は二値化レベルＧＭＴＨを保管するレジスタである。２０２は二値化回路で、レジスタ２０３に保管された二値化レベルＧＭＴＨを基準に二値化処理を行い、二値化レベルＧＭＴＨよりも入力データが小さい場合に“１”を出力するように動作するものである。
【００６３】
２０４は加算器で、二値化回路２０２の出力と後述するメモリ２０５からの出力を加算してメモリ２０５に出力するものである。加算器２０４は８ビットデータを処理するもので、二値化回路２０２からｉｎ２端子に入力される二値データは最下位ビットに割り当てられ、残りのビットは“０”に固定されている。２０５は７５００×８ビットサイズのメモリで、加算器２０４の出力が保管される。メモリ２０５の保管データは読み出されて加算器２０４及び判定部２０６に出力される。２０７は頻度判定レベルＧＭＫＴＨを保管するレジスタである。２０６は判定部で、レジスタ２０７に保管された頻度判定レベルＧＭＫＴＨよりもメモリ２０５の読み出しデータが大きい場合に判定結果“１”を出力するように動作する。
【００６４】
頻度判定部１１０は、２５５ライン分の処理を１回の動作とし、メモリ２０５には、２５５ライン分の二値化回路２０２の判定結果が各画素毎に保管される。ゴミやキズ等によって発生する特異点は安定して発生するため、頻度判定レベルＧＭＫＴＨを適切に設定することによって画像データのランダムノイズによるゴミ判定ミスを削減することが出来る。
【００６５】
次に、本実施の形態におけるゴミ検知動作を説明する。ゴミ検知時には、線形補間部１４、１５、１６では補間係数ＫＦに“０．５”が設定される。
【００６６】
図６は、補間係数ＫＦ＝０．５という設定における線形補間部１４の入出力波形を示す図である。同図（ａ）は線形補間部１４のｉｎ１端子に入力されるＲｉｎ信号の波形を示す。同図（ｂ）はＦＩＦＯメモリ１１で１ライン分遅延され線形補間部１４のｉｎ２端子に入力される遅延Ｒｉｎ信号の波形、すなわち同図（ａ）に示す信号の１ライン前の信号波形を示す。同図（ｃ）は線形補間回路１４の出力波形であり、上記数式３の演算処理を行った結果を示す。各図において、領域γで示される部分が、ゴミが存在する部分である。
【００６７】
同図（ｃ）に示すように、線形補間処理を行うことで、ランダムノイズ成分が抑制されていることが分かる。なお、線形補間部１５、１６でも同様の処理が行われる。なお、上記補間処理は、ゴミ検知が実行される場合にのみ動作するように構成される。
【００６８】
線形補間部１４でランダムノイズが抑制された信号はシェーディング部１７に入力される。そして、シェーディング部１７で、図１４で説明したのと同様に、シェーディング及びゴミ検知がなされる。
【００６９】
図７は、シェーディング部１７でｒｅｐｌａｃｅ動作後にシェーディングメモリ３３０１に保管される画像データとゴミ判定レベルとの関係を示す図である。同図に示すように、上限判定レベルＵＰ、下限判定レベルＤＯＷＮに対してランダムノイズ成分による誤判定なく、領域γにおいて正しく特異点検出（ゴミ検知）がされていることが分かる。
【００７０】
本実施の形態では、頻度判定部１１０でも特異点検出処理を行うことができる。レジスタ２０３には、二値化レベルＧＭＴＨとして下限判定レベルＤＯＷＮと同じ値が設定され、メモリ２０５には２５５ライン分の特異点発生頻度が保管される。
【００７１】
図８は、メモリ２０５の保管データを頻度グラフとして表した図である。領域γでは、２５５ラインすべてにおいて特異点が検出されていることが分かる。それ以外の領域でも頻度は小さいながらも特異点が検出されている画素があり、これらは画像データのランダムノイズ成分によるものである。
【００７２】
頻度判定部１１０のレジスタ２０７には、頻度判定レベルＧＭＫＴＨとして例えば“１２８”が設定される。メモリ２０５の保管データに関しては、頻度判定部１１０は、判定部２０６において発生頻度が１２８回を超える部分があるとして判定結果“１”を出力する。これによってもゴミ検知ができる。
【００７３】
１ライン分の所用時間を約３００μｓと仮定すると、ゴミ検知に要する時間は、シェーディング部１７のｒｅｐｌａｃｅ動作で１ライン分、頻度判定部１１０においては２５５ライン分なので、それぞれ３００μｓ、７６．５ｍｓとなる。本実施の形態では、２つの独立したゴミ検知機構を有し、どちらを選択するか、あるいは両者を複合的に利用するかは、システムに応じて適宜選択可能である。
【００７４】
本実施の形態によれば、シェーディング補正前の画像データのランダムノイズを線形補間処理により抑制し、ランダムノイズが抑制されシェーディング補正がされた画像データから基準白板３００２のゴミ、キズ又は汚れの検知を行う特異点検出を行うようにしたので、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることに関し、第１の実施の形態と同様の効果を奏することができる。
【００７５】
また、読み取り画像データを１ライン分遅延させるＦＩＦＯメモリと、読み取り画像データと遅延された画像データとに対して補間処理を行う線形補間回路とでランダムノイズを抑制する機構を構成したので、特異点検出時間の短縮に関し、第１の実施の形態と同様の効果を奏することができる。
【００７６】
さらに、特異点検出時のみに補間処理を動作させることで、通常の画像読み取りに影響を与えることなく特異点検知精度を向上させることができる。
【００７７】
なお、第１、第２の実施の形態において、画像データのランダムノイズを抑制することができれば、他の手段を用いてもよい。
【００７８】
また、本発明の目的は、実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
【００７９】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００８０】
又、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００８１】
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００８２】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施の形態におけるシェーディング補正回路のブロック図である。
【図２】サンプリングメモリに保管されている白シェーディング補正後の画像データをプロットした波形を示す図である。
【図３】基準白板のサンプリングポイントを６４ライン分読み取り、平均処理した後のサンプリングメモリの保管データを示す図である。
【図４】第２の実施の形態に係る画像読み取り装置の機能構成を示すブロック図である。
【図５】頻度判定部の詳細構成を示すブロック図である。
【図６】補間係数ＫＦ＝０．５という設定における線形補間部の入出力波形を示す図である。
【図７】シェーディング部でｒｅｐｌａｃｅ動作後にシェーディングメモリに保管される画像データとゴミ判定レベルとの関係を示す図である。
【図８】メモリの保管データを頻度グラフとして表した図である。
【図９】第１の従来の画像読み取り装置であるカラー画像読み取り装置の構成を示す図である。
【図１０】白シェーディング補正の動作を説明するための図である。
【図１１】第１の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。
【図１２】基準白板を示す図である。
【図１３】シェーディング結果の波形を示す図である。
【図１４】第２の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。
【図１５】第２の従来の画像読み取り装置において図１４に示す白シェーディング補正回路を用いたゴミ検知動作を示す波形である。
【図１６】第２の従来の画像読み取り装置においてｒｅｐｌａｃｅ回路によってシェーディングメモリに置き換えられたシェーディング補正後の画像データの一部を示す図である。
【符号の説明】
１１、１２、１３　ＦＩＦＯメモリ（ランダムノイズ抑制手段の一部、遅延手段）
１４、１５、１６　線形補間回路（ランダムノイズ抑制手段の一部、補間手段）
１７、１８、１９　シェーディング部（シェーディング補正手段、ゴミ検知手段）
１０４　サンプリングメモリ（ランダムノイズ抑制手段の一部、メモリ）
１０５　ゴミ判定＆座標検出回路（ゴミ検知手段）
１１０　頻度判定部
２０６　判定部（ゴミ検知手段）
３００２　基準白板（基準部材）
３３０５　加算回路（ランダムノイズ抑制手段の一部、加算手段）
３３０６　平均回路（ランダムノイズ抑制手段の一部、平均化手段）
３３０７　白シェーディング補正回路（シェーディング補正手段）

Claims

基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正手段と、
前記シェーディング補正手段によりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制手段と、
前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする画像読み取り装置。
前記ランダムノイズ抑制手段は、前記シェーディング補正手段によりシェーディング補正された後の画像データを平均化することで前記ランダムノイズを抑制することを特徴とする請求項１記載の画像読み取り装置。
前記ランダムノイズ抑制手段は、少なくとも前記読み取り画像データより大きいビット幅を有するメモリと、前記読み取り画像データと前記メモリに記憶された画像データとを加算したものを前記メモリに再記憶させる加算手段と、前記メモリに記憶された画像データを平均化して前記メモリに再記憶させる平均化手段とを有することを特徴とする請求項２記載の画像読み取り装置。
基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制手段と、
前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正手段と、
前記シェーディング補正手段によりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする画像読み取り装置。
前記ランダムノイズ抑制手段は、前記読み取り画像データに対して補間処理を行うことで前記ランダムノイズを抑制することを特徴とする請求項４記載の画像読み取り装置。
前記ランダムノイズ抑制手段は、前記読み取り画像データを遅延させる遅延手段と、前記読み取り画像データ及び前記遅延手段により遅延された画像データに対して補間処理を行う補間手段とを有することを特徴とする請求項５記載の画像読み取り装置。
前記ランダムノイズ抑制手段は、前記ゴミ検知手段によりゴミ、キズ又は汚れの検知が行われる場合にのみ動作することを特徴とする請求項４〜６のいずれか１項に記載の画像読み取り装置。
画像読み取り装置の制御プログラムであって、
基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、
前記シェーディング補正ステップによりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、
前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする画像読み取り装置の制御プログラム。
画像読み取り装置の制御プログラムであって、
基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、
前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、
前記シェーディング補正ステップによりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする画像読み取り装置の制御プログラム。