JP2004104121A - ダミーパターンを有する不揮発性記憶素子 - Google Patents
ダミーパターンを有する不揮発性記憶素子 Download PDFInfo
- Publication number
- JP2004104121A JP2004104121A JP2003300365A JP2003300365A JP2004104121A JP 2004104121 A JP2004104121 A JP 2004104121A JP 2003300365 A JP2003300365 A JP 2003300365A JP 2003300365 A JP2003300365 A JP 2003300365A JP 2004104121 A JP2004104121 A JP 2004104121A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- line
- region
- cell
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000352 storage cell Anatomy 0.000 title abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000007517 polishing process Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 abstract description 78
- 238000009413 insulation Methods 0.000 abstract 1
- 239000003963 antioxidant agent Substances 0.000 description 5
- 230000003078 antioxidant effect Effects 0.000 description 5
- 230000003064 anti-oxidating effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Abstract
【課題】 ダミーパターンを有する不揮発性記憶素子を提供する。
【解決手段】 本発明の不揮発性記憶素子はセル領域及び周辺回路領域を有する半導体基板を備える。セル領域内に複数の活性領域が並んで配置され、活性領域の上部を複数のセルラインパターンが並んで横切る。セルラインパターン及び活性領域の間に一対のトンネル絶縁膜及びフローティングゲート電極が介在され、セルライン両側壁に一対の制御ゲートラインが配置される。セル領域及び周辺回路領域の間にダミー領域が介在され、ダミー領域にセルラインパターンと平行な部分を有する少なくとも一つのダミーラインパターンが配置される。この際、各セルラインパターンは曲面側壁及び平面側壁を有し、曲面側壁が向き合うように配置され、互いに離隔された一対のスペーサライン及び一対のスペーサラインの間に介在され、一対のスペーサラインの間の活性領域と電気的に接続するソースラインから構成される。
【選択図】 図７
【解決手段】 本発明の不揮発性記憶素子はセル領域及び周辺回路領域を有する半導体基板を備える。セル領域内に複数の活性領域が並んで配置され、活性領域の上部を複数のセルラインパターンが並んで横切る。セルラインパターン及び活性領域の間に一対のトンネル絶縁膜及びフローティングゲート電極が介在され、セルライン両側壁に一対の制御ゲートラインが配置される。セル領域及び周辺回路領域の間にダミー領域が介在され、ダミー領域にセルラインパターンと平行な部分を有する少なくとも一つのダミーラインパターンが配置される。この際、各セルラインパターンは曲面側壁及び平面側壁を有し、曲面側壁が向き合うように配置され、互いに離隔された一対のスペーサライン及び一対のスペーサラインの間に介在され、一対のスペーサラインの間の活性領域と電気的に接続するソースラインから構成される。
【選択図】 図７
Description
本発明は不揮発性記憶素子に関するものであり、より詳しくはダミーパターンを有する不揮発性記憶素子に関するものである。
半導体記憶素子は揮発性記憶素子と不揮発性記憶素子とに大別することができる。揮発性記憶素子とは電源供給が中断されると、記憶セルに貯蔵されたデータを全て喪失する記憶素子で、例えばＤＲＡＭ素子及びＳＲＡＭ素子がここに属する。これとは違って、不揮発性記憶素子は電源供給が中断されても、記憶セルに貯蔵されたデータをそのまま維持する記憶素子で、例えばマスクＲＯＭ（Ｍａｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）及びＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）等がここに属する。
前述したＥＥＰＲＯＭは積層ゲート構造のフラッシュ記憶素子及びスプリットゲート構造のフラッシュ記憶素子に区分することができる。積層ゲート構造は電荷を貯蔵するフローティングゲート及び動作を制御する制御ゲートが順次に積層された構造を言う。これとは違って、スプリットゲート構造はフローティングゲートの一側に制御ゲートが隣接して配置される。
図１乃至図４は一般的なスプリットゲート構造のフラッシュ記憶素子を形成する方法を説明するための断面図である。図面において、参照符号“ａ”及び“ｂ”は各々セル領域及び周辺回路領域を示す。
図１を参照すると、半導体基板１の全面上にトンネル絶縁膜２、フローティングゲート導電膜３及びモールド膜４を順次に形成する。トンネル絶縁膜２は熱酸化膜に形成し、フローティングゲート導電膜３はドーピングされたポリシリコン膜に形成し、モールド膜４はシリコン窒化膜に形成する。モールド膜４をパターニングしてセル領域ａに位置するフローティングゲート導電膜３の所定領域を露出させる溝５を形成する。溝５に露出されたフローティングゲート導電膜３を所定の厚さでリセスを形成する。溝５の両内部側壁に予備スペーサ６を形成する。予備スペーサ６はシリコン酸化膜に形成する。予備スペーサ６及びモールド膜４をエッチングマスクとして使用してフローティングゲート導電膜３及びトンネル絶縁膜２を順次にエッチングして半導体基板１の所定領域を露出させる。露出された半導体基板１にイオン注入を実施してソース領域７を形成する。ソース領域７を有する半導体基板１の全面にライナー酸化膜（図示せず）を形成し、ライナー酸化膜をハードマスク膜４が露出される時までエッチバック（ｅｔｃｈ ｂａｃｋ）して予備スペーサ６上にライナースペーサ８を形成する。予備スペーサ６及びライナースペーサ８はスペーサ９を構成する。スペーサ９を有する半導体基板１の全面に溝５を充填するソース導電膜１０を形成する。ソース導電膜１０はドーピングされたポリシリコン膜に形成する。
図２を参照すると、ソース導電膜１０をモールド膜４が露出される時まで平坦化して溝５内にソースライン１０ａを形成する。露出されたモールド膜４及びモールド膜４の下部のフローティングゲート導電膜３及びトンネル絶縁膜２を連続的にエッチングして半導体基板１を露出させる。これにより、スペーサ９内にフローティングゲート電極３ａが形成される。この際、周辺回路領域ｂ内では半導体基板１が露出される。
フローティングゲート電極３ａを有する半導体基板１の全面上に制御ゲート絶縁膜２１、制御ゲート導電膜２２及び酸化防止膜２３を順次に形成する。制御ゲート絶縁膜２１はシリコン酸化膜に形成し、制御ゲート導電膜２２はドーピングされたポリシリコン膜に形成し、酸化防止膜２３はシリコン窒化膜に形成する。
図３及び図４を参照すると、酸化防止膜２３、制御ゲート導電膜２２及び制御ゲート絶縁膜２１を化学的機械的研磨工程を進行してソースライン１０ａの上部面が露出される時まで平坦化する。これにより、セル領域ａ内の段差が低い部位に平坦化された酸化防止膜パターン２３ａが形成され、スペーサ９及びソースライン１０ａ上の制御ゲート導電膜２２がエッチングされる。結果的に、スペーサ９及び酸化防止膜パターン２３ａの間の制御ゲート導電膜２２の一部分が露出される。
この際、周辺回路領域ｂにはセル領域ａの酸化防止膜パターン２３ａと同じ段差を有する酸化防止膜パターン２３ａが形成される。
セル領域ａ内の露出された制御ゲート導電膜２２の上部面及びソースライン１０ａの上部面にハードマスク膜２５を形成する。ハードマスク膜２５は熱酸化膜に形成する。
ハードマスク膜２５をマスクとして使用して酸化防止膜パターン２３ａをエッチングして酸化防止膜パターン２３ａの下部の制御ゲート導電膜２２を露出させる。セル領域ａ内のハードマスク膜２５をマスクとして使用して制御ゲート導電膜２２を異方性エッチングして、セル領域ａ内に制御ゲートライン２２ａを形成する。この際、周辺回路領域ｂ内の制御ゲート導電膜２２はエッチングされないように感光膜に覆われていることができる。
先の説明で、酸化防止膜パターン２３ａを形成し、制御ゲート導電膜２２の一部分を露出させる化学的機械的研磨工程時、セル領域ａ及び周辺回路領域ｂの段差又はパターン稠密度によるディッシング（ｄｉｓｈｉｎｇ）現象が発生することがある。参照符号ｋはディッシング現象によりエッチングされ得るエッチング面を示す。ディッシング現象により、セル領域ａ内の最外郭セルｍの形態が劣化され得る。又、最外郭セルｍから周辺回路領域ｂに延びた制御ゲート導電膜２２ｂが露出され得る。これにより、露出された制御ゲート導電膜２２ｂ上にハードマスク膜２５が形成されることができる。結果的に、ハードマスク膜２５をマスクとして使用して制御ゲートライン２２ａを形成時、最外郭セルｍの制御ゲートライン２２ａが形成されない現象が発生することがある。
本発明の目的は化学的機械的研磨工程進行時、発生することができるディッシング現象によりセル領域内の最外郭セルが劣化される現象を最小化することができる不揮発性記憶素子を提供することである。
前述した目的を達成するための不揮発性記憶素子を提供する。この不揮発性記憶素子はセル領域及び周辺回路領域を有する半導体基板を含む。セル領域内に複数の活性領域が並んで配置され、活性領域の上部を複数のセルラインパターンが並んで横切る。セルラインパターン及び活性領域の間に一対のトンネル絶縁膜及びフローティングゲート電極が介在され、セルライン両側壁に一対の制御ゲートラインが配置される。セル領域及び周辺回路領域の間にダミー領域が介在され、ダミー領域にセルラインパターンと平行な一部分を有する少なくとも一つのダミーラインパターンが配置される。この際、各セルラインパターンは曲面側壁及び平面側壁を有し、曲面側壁が向き合うように配置され、互いに離隔された一対のスペーサライン及び一対のスペーサラインの間に介在され、一対のスペーサラインの間の活性領域と接触するソースラインから構成される。
具体的に、 ダミーラインパターンはセル領域を取り囲むループ状であることが望ましい。ダミーラインパターンは、曲面側壁及び平面側壁を有し、互いに離隔された一対のダミースペーサライン及び一対のダミースペーサラインの間に介在されたダミーソースラインから構成される。この際、一対のダミースペーサラインはそれの曲面側壁が向き合うように配置される
ダミーラインパターンの下部の半導体基板に素子分離膜が配置されることが望ましく、素子分離膜及びダミースペーサラインの間にダミーフローティングゲート電極を介在させることができる。ダミースペーサラインの平面側壁にダミー制御ゲートラインが配置されることができる。
ダミーラインパターン及びセル領域内の最外郭セルラインパターンは所定の間隔で離隔されることが望ましい。この際、所定の間隔はセルラインパターンの間の間隔と同一なことが望ましい。
前述した本発明による不揮発性記憶素子はセル領域及び周辺回路領域の間にダミー領域が介在され、ダミー領域に少なくとも一つのダミーラインパターンが配置される。これにより、化学的機械的研磨工程のディッシング現象によりセル領域内の最外郭セルが劣化されることを最小化することができる。
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず他の形態に具体化することもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底であり、完全になることができるように、そして当業者に本発明の思想が十分に伝達されることもできるようにするため提供されるものである。図面において、層及び領域の厚さは明確性を期するために誇張されたものである。又、層が他の層又は基板”上”にあると言及される場合にそれは他の層又は基板上に直接形成されることができるか、又はそれらの間に第３の層が介在されることもできる。明細書全体にかけて同一な参照番号は同一な構成要素を示す。
図５は本発明の望ましい実施形態による不揮発性記憶素子を説明するための平面図であり、図６は図５のＦ部分を示す平面図であり、図７は図６のＩ−Ｉ’に沿って取られた不揮発性記憶素子を説明するための断面図である。
図５、図６及び図７を参照すると、本発明の実施形態による不揮発性記憶素子はセル領域１００及び周辺回路領域３００を有する半導体基板１０１を備える。セル領域１００及び周辺回路領域３００の間にダミー領域２００が介在される。
セル領域１００内の所定領域に複数の活性領域１０３が並んで配置される。活性領域１０３は素子分離膜１０２により限定される。活性領域１０３の上部を横切る複数のセルラインパターン１２０が並んで配置される。セルラインパターン１２０は活性領域１０３の上部を横切り、互いに離隔された一対のスペーサライン１０７及び一対のスペーサライン１０７の間に介在されたソースライン１１３から構成される。各スペーサライン１０７は平面側壁ｃ及び曲面側壁ｄを有する。一対のスペーサライン１０７はそれらの曲面側壁ｄが向き合うように配置される。ソースライン１１３は一対のスペーサライン１０７の間の活性領域１０３と電気的に接続する。ソースラインが接続する活性領域１０３内にソース領域１１１が配置される。スペーサライン１０７及び活性領域１０３の間にトンネル絶縁膜１０４及びフローティングゲート電極１０５が順次に介在される。スペーサライン１０７、トンネル絶縁膜１０４及びフローティングゲート電極１０５とソースライン１１３との間にライナースペーサ１０９が配置されることが望ましい。ライナースペーサ１０９はソースライン１１３及びフローティングゲート電極１０５を電気的に絶縁させる。
素子分離膜１０２はトレンチ素子分離膜より成ることができ、スペーサライン１０７はシリコン酸化膜より成ることができる。ソースライン１１３はドーピングされたポリシリコン膜より成ることが望ましい。この際、ドーピングされたポリシリコン膜内の不純物はソース領域１１１の不純物のようなタイプを成す。例えば、ソース領域１１１の不純物がｎ型である時、ソースライン１１３内の不純物もｎ型であることが望ましい。ライナースペーサ１０９は絶縁膜、例えばシリコン酸化膜より成ることができ、トンネル絶縁膜１０４は熱酸化膜より成ることができる。フローティングゲート電極１０５はドーピングされたポリシリコン膜より成ることができる。
セルラインパターン１２０の両側壁に制御ゲートライン１２５ａが配置される。言い換えれば、スペーサライン１０７の平面側壁ｃに制御ゲートライン１２５ａが配置される。制御ゲートライン１２５ａとスペーサライン１０７、トンネル絶縁膜１０４、フローティングゲート電極１０５及びスペーサライン１０７の一側の活性領域１０３の間に制御ゲート絶縁膜１２３ａが介在される。制御ゲートライン１２５ａはドーピングされたポリシリコン膜より成ることができ、制御ゲート絶縁膜１２３ａはＣＶＤシリコン酸化膜より成ることができる。制御ゲートライン１２５ａの一側にゲートスペーサ１２７が配置されることができる。言い換えれば、制御ゲートライン１２５の一側にゲートスペーサ１２７が配置され、制御ゲートライン１２５の他側に制御ゲート絶縁膜１２３ａ及びスペーサライン１０７が順次に配置される。ゲートスペーサ１２７の一側の活性領域１０３にドレーン領域１２９が配置される。結果的に、トンネル絶縁膜１０４、フローティングゲート電極１０５、ソース領域１１１、ドレーン領域１２９、制御ゲート絶縁膜１２３ａ及び制御ゲートライン１２５ａは不揮発性記憶素子の単位セルを構成する。
ダミー領域２００内に少なくとも一つのダミーラインパターン２２０が配置される。ダミーラインパターン２２０はセルラインパターン１２０と平行な一部分を有する。周辺回路領域３００はセル領域１００を取り囲む形態であり得る。この際には、ダミー領域２００はセル領域１００を取り囲むことが望ましく、ダミーラインパターンはセル領域１００を取り囲むループ状（ｌｏｏｐ ｓｈａｐｅｄ）であることが望ましい。
ダミーラインパターン２２０及びダミーラインパターン２２０と隣接したセルラインパターン１２０は所定の間隔Ｗ１に離隔されている。ダミーラインパターン２２０と隣接したセルラインパターン１２０はセル領域内の最外郭セルラインパターン１２０である。
ダミーラインパターン２２０及び最外郭セルラインパターン１２０の間の間隔Ｗ１は化学的機械的研磨工程によるディッシング現象が発生されない間隔であることが望ましい。例えば、ダミーラインパターン２２０及び最外郭セルラインパターン１２０の間の間隔Ｗ１はセルラインパターン１２０の間の間隔Ｗ２と同一なことが望ましい。これにより、ディッシング現象により最外郭セルが劣化される現象を最小化することができる。
ダミーラインパターン２２０はセルラインパターン２２０のような高さを有するライン形態のパターンより成る。ダミーラインパターン２２０は平面側壁ｅ及び曲面側壁ｆを有し、互いに離隔された一対のダミースペーサライン２０７及び一対のダミースペーサライン２０７の間に介在されたダミーソースライン２１３から構成されることが望ましい。一対のダミースペーサライン２０７はそれらの曲面側壁ｆが互いに向き合うように配置されることが望ましい。ダミーソースライン２１３は一対のダミースペーサライン２０７の間の半導体基板１０１と接触し、電気的に接続しない。ダミースペーサライン２０７及びダミーソースライン２１３は各々スペーサライン１０７及びソースライン１１３のような物質膜より成ることができる。即ち、ダミースペーサライン２０７はシリコン酸化膜より成ることができ、ダミーソースライン２１３はドーピングされたポリシリコン膜より成ることができる。
ダミーラインパターン２２０の下部の半導体基板１０１に素子分離膜１０２が配置されることが望ましい。これに加えて、素子分離膜１０２はダミー領域２００の全域に配置されることができる。ダミースペーサライン２０７及び素子分離膜１０２の間にダミートンネル絶縁膜２０４及びダミーフローティングゲート電極２０５が配置されることができ、ダミートンネル絶縁膜２０４は省略することができる。ダミーフローティングゲート電極２０５はダミースペーサライン２０７のようなライン形態であることができ、これとは違って、セル領域１００のフローティングゲート電極１０５のような形態であることができる。ダミーソースライン２１３とダミースペーサライン２０７及びダミーフローティングゲート電極１０５の間にダミーライナースペーサ２０９が介在されることができる。
ダミーフローティングゲート電極２０５はポリシリコン膜より成ることができ、ダミートンネル絶縁膜２０４はシリコン酸化膜より成ることができる。ダミーライナースペーサ２０９はダミースペーサライン２０７のような物質膜より成ることができる。例えば、シリコン酸化膜より成ることができる。
ダミーラインパターン２２０の両側にダミー制御ゲートライン２２５ａが配置されることができる。即ち、ダミースペーサライン２０７の平面側壁ｅにダミー制御ゲートライン２２５ａが配置されることができる。制御ゲートライン２２５ａとダミーラインパターン２２０及びダミーラインパターン２２０の両側の半導体基板１０１の間にダミー制御ゲート絶縁膜２２３ａが介在されることができ、制御ゲートライン２２５ａの一側にダミーゲートスペーサ２２７が配置されることができる。ダミー制御ゲートライン２２５ａはドーピングされたポリシリコン膜より成ることができ、ダミー制御ゲート絶縁膜２２３ａはＣＶＤシリコン酸化膜より成ることができる。結果的に、ダミー領域２００内のダミーパターンは不揮発性されたセル領域１００内のセル形態より成ることができる。
前述した実施形態による不揮発性記憶素子により、一般的な化学的機械的研磨工程で惹起される最外郭セルが劣化される現象を最小化することができる。前述した実施形態による不揮発性記憶素子に化学的機械的研磨工程を進行する過程を図８と共に説明する。
図８は本発明の望ましい実施形態による不揮発性記憶素子に適用された化学的機械的研磨工程を説明するための工程断面図である。
図５及び図８を参照すると、複数のセルラインパターン１２０が配置されたセル領域１００、周辺回路領域３００及びセル領域１００及び周辺回路領域３００の間に介在され、少なくとも一つのダミーラインパターン２２０が配置されたダミー領域２００を有する半導体基板１０１の全面に制御ゲート絶縁膜１２３、制御ゲート導電膜１２５及び酸化防止膜１２６を順次に形成する。この際、ダミーラインパターン２２０及びダミーラインパターン２２０と隣接したセルラインパターン１２０の間の間隔Ｗ１はセルラインパターン１２０の間の間隔Ｗ２と同一である。酸化防止膜１２５は熱酸化膜の形成を防止する物質膜、例えばシリコン窒化膜に形成するのが望ましい。
酸化防止膜１２６及び制御ゲート導電膜１２５をセルラインパターン１２０上の制御ゲート絶縁膜１２３が露出される時まで化学的機械的研磨工程に平坦化する。平坦化工程時、セル領域１００及び周辺回路領域３００の段差又はパターン稠密度によるディッシング現象が発生し得る。参照符号Ｇはディッシング現象による平坦化断面を示す。ディッシング現象による平坦化断面Ｇはダミーラインパターン２２０に形成される。言い換えれば、セル領域１００及び周辺回路領域３００の間の段差又はパターン稠密度によるディッシング現象が発生しても、セル領域１００内の最外郭セルラインパターン１２０を代わりをしてダミーラインパターン２２０が劣化される。これにより、セル領域１００の最外郭に配置されたセルラインパターン１２０から構成されるセルが劣化されることを最小化することができる。
半導体製造工程において、ＣＭＰ平坦化で発生することができるディシング現象を防止して不揮発性メモリ装置の生産性を向上させることができる。
１００ セル領域
１０１ 半導体基板
１０２ 素子分離膜
１０３ 活性領域
１０４ トンネル絶縁膜
１０５ フローティングゲート電極
１０７ スペーサライン
１０９ ライナースペーサ
１１１ ソース領域
１１３ ソースライン
１２０ セルラインパターン
１２３ａ 制御ゲート絶縁膜
１２５ａ 制御ゲートライン
１２７ ゲートスペーサ
１２９ ドレーン領域
２００ ダミー領域
２０４ ダミートンネル絶縁膜
２０５ ダミーフローティングゲート電極
２０７ ダミースペーサライン
２０９ ダミーライナースペーサ
２１３ ダミーソースライン
２２０ ダミーラインパターン
２２３ａ ダミー制御ゲート絶縁膜
２２５ａ ダミー制御ゲートライン
２２７ ダミーゲートスペーサ
３００ 周辺回路領域
１０１ 半導体基板
１０２ 素子分離膜
１０３ 活性領域
１０４ トンネル絶縁膜
１０５ フローティングゲート電極
１０７ スペーサライン
１０９ ライナースペーサ
１１１ ソース領域
１１３ ソースライン
１２０ セルラインパターン
１２３ａ 制御ゲート絶縁膜
１２５ａ 制御ゲートライン
１２７ ゲートスペーサ
１２９ ドレーン領域
２００ ダミー領域
２０４ ダミートンネル絶縁膜
２０５ ダミーフローティングゲート電極
２０７ ダミースペーサライン
２０９ ダミーライナースペーサ
２１３ ダミーソースライン
２２０ ダミーラインパターン
２２３ａ ダミー制御ゲート絶縁膜
２２５ａ ダミー制御ゲートライン
２２７ ダミーゲートスペーサ
３００ 周辺回路領域
Claims (14)
- セル領域及び周辺回路に領域を有する半導体基板と、
前記セル領域内に並んで配置された複数の活性領域と、
前記活性領域の上部を並んで横切る複数のセルラインパターンと、
前記セルラインパターン及び前記活性領域の間に介在された一対のトンネル絶縁膜及びフローティングゲート電極と、
前記セルライン両側壁に配置された一対の制御ゲートラインと、
前記セル領域及び前記周辺回路領域の間に介在されたダミー領域と、
前記ダミー領域内に配置され、前記セルラインパターンと平行な一部分を有する少なくとも一つのダミーラインパターンとを含み、前記各セルラインパターンは一対のスペーサライン及びソースラインから構成され、前記スペーサラインは曲面側壁及び平面側壁を有し、前記ソースラインは前記一対のスペーサラインの間の活性領域と電気的に接続することを特徴とする不揮発性記憶素子。 - 前記スペーサライン及び前記フローティングゲート電極と前記ソースラインとの間に介在されたライナースペーサを付加的に含み、前記ライナースペーサは前記ソースライン及び前記フローティングゲート電極を絶縁させることを特徴とする請求項１に記載の不揮発性記憶素子。
- 前記トンネル絶縁膜及び前記フローティングゲート電極は前記スペーサライン及び前記活性領域の間に介在され、前記制御ゲートラインは前記スペーサラインの平面側壁に配置されることを特徴とする請求項１に記載の不揮発性記憶素子。
- 前記スペーサライン、前記フローティングゲート電極及び前記活性領域と前記制御ゲートラインとの間に介在された制御ゲート絶縁膜を付加的に含むことを特徴とする請求項１に記載の不揮発性記憶素子。
- 前記ダミー領域はセル領域を取り囲むことを特徴とする請求項１に記載の不揮発性記憶素子。
- 前記ダミーラインパターンは前記セル領域を取り囲むループ状であることを特徴とする請求項５に記載の不揮発性記憶素子。
- 前記ダミーラインパターンは、
前記ダミー領域内に配置され、曲面側壁及び平面側壁を有し、互いに離隔された一対のダミースペーサラインと、
前記一対のダミースペーサラインの間に介在されたダミーソースラインとを含み、前記一対のダミースペーサラインはそれらの前記曲面側壁が向き合うように配置されることを特徴とする請求項１に記載の不揮発性記憶素子。 - 前記ダミースペーサラインはシリコン酸化膜より成ることを特徴とする請求項７に記載の不揮発性記憶素子。
- 前記ダミーソースラインはドーピングされたポリシリコン膜より成ることを特徴とする請求項７に記載の不揮発性記憶素子。
- 前記ダミーラインパターンの下部の前記半導体基板に配置された素子分離膜を付加的に含むことを特徴とする請求項７に記載の不揮発性記憶素子。
- 前記素子分離膜及び前記ダミースペーサラインの間に介在されたダミーフローティングゲート電極を付加的に含むことを特徴とする請求項７に記載の不揮発性記憶素子。
- 前記ダミースペーサラインの平面側壁に配置されたダミー制御ゲートラインと、
前記ダミースペーサライン及び前記半導体基板と前記ダミー制御ゲートラインとの間に介在されたダミー制御ゲート絶縁膜とを付加的に含むことを特徴とする請求項７に記載の不揮発性記憶素子。 - 前記ダミーラインパターン及び前記セル領域内の最外郭セルラインパターンは所定の間隔に離隔され、前記所定の間隔は前記セルラインパターンの間の間隔と同一なことを特徴とする請求項１に記載の不揮発性記憶素子。
- セル領域、ダミー領域及び周辺回路領域を有する半導体基板を準備する段階と、
前記セル領域内に複数のセルラインパターンを形成する段階と、
前記ダミー領域内に複数のダミーラインパターンを形成し、前記セルラインパターンと隣接した前記ダミーラインパターンの間の距離は前記セルラインパターンの間の距離と同一に形成する段階と、
前記半導体基板上に制御ゲート絶縁膜、制御ゲート導電膜及び酸化膜を形成する段階と、
前記制御ゲート絶縁膜及び酸化膜を化学的機械的研磨工程に平坦化する段階とを含むことを特徴とする不揮発性記憶素子の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0053118A KR100448911B1 (ko) | 2002-09-04 | 2002-09-04 | 더미 패턴을 갖는 비휘발성 기억소자 |
| KR2002-053118 | 2002-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004104121A true JP2004104121A (ja) | 2004-04-02 |
| JP4889916B2 JP4889916B2 (ja) | 2012-03-07 |
Family
ID=31973651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003300365A Expired - Fee Related JP4889916B2 (ja) | 2002-09-04 | 2003-08-25 | 不揮発性記憶素子の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6853028B2 (ja) |
| JP (1) | JP4889916B2 (ja) |
| KR (1) | KR100448911B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6888755B2 (en) * | 2002-10-28 | 2005-05-03 | Sandisk Corporation | Flash memory cell arrays having dual control gates per memory cell charge storage element |
| JP2004152790A (ja) * | 2002-10-28 | 2004-05-27 | Toshiba Corp | 半導体装置、及び、半導体装置の製造方法 |
| US6930351B2 (en) * | 2003-08-14 | 2005-08-16 | Renesas Technology Corp. | Semiconductor device with dummy gate electrode |
| US20050082601A1 (en) * | 2003-10-20 | 2005-04-21 | Wen-Ting Chu | Split gate field effect transistor with a self-aligned control gate |
| KR20050070861A (ko) * | 2003-12-31 | 2005-07-07 | 동부아남반도체 주식회사 | 반도체 소자의 더미층 및 그 제조방법 |
| KR100632655B1 (ko) * | 2005-05-11 | 2006-10-12 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자 및 이의 제조방법 |
| US7750384B2 (en) * | 2005-06-29 | 2010-07-06 | Hynix Semiconductor Inc. | Flash memory device having intergated plug |
| KR100632046B1 (ko) * | 2005-07-05 | 2006-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 라인 및 그 제조 방법 |
| US7821080B2 (en) * | 2005-07-15 | 2010-10-26 | Guobiao Zhang | N-ary three-dimensional mask-programmable read-only memory |
| US7160794B1 (en) * | 2005-08-26 | 2007-01-09 | Macronix International Co., Ltd. | Method of fabricating non-volatile memory |
| US7951669B2 (en) * | 2006-04-13 | 2011-05-31 | Sandisk Corporation | Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element |
| JP4783210B2 (ja) * | 2006-05-31 | 2011-09-28 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP4405489B2 (ja) * | 2006-08-31 | 2010-01-27 | 株式会社東芝 | 不揮発性半導体メモリ |
| US8385580B2 (en) * | 2006-08-31 | 2013-02-26 | Adamson Systems Engineering Inc. | High power low frequency transducers and method of assembly |
| US8885384B2 (en) | 2007-01-11 | 2014-11-11 | Chengdu Haicun Ip Technology Llc | Mask-programmed read-only memory with reserved space |
| KR100944591B1 (ko) | 2007-12-03 | 2010-02-25 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| US8598630B2 (en) * | 2008-10-06 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo alignment mark for a gate last process |
| JP4834746B2 (ja) * | 2009-03-03 | 2011-12-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8564070B2 (en) | 2010-05-24 | 2013-10-22 | Chengdu Haicun Ip Technology Llc | Large bit-per-cell three-dimensional mask-programmable read-only memory |
| US10535670B2 (en) * | 2016-02-25 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-volatile memory having an erase gate formed between two floating gates with two word lines formed on other sides and a method for forming the same |
| US9922832B1 (en) | 2017-06-21 | 2018-03-20 | United Microelectronics Corp. | Manufacturing method of semiconductor structure |
| KR102608913B1 (ko) * | 2021-06-22 | 2023-12-01 | 주식회사 키파운드리 | 선택 게이트를 포함하는 비휘발성 메모리 소자 및 그 제조방법 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730000A (ja) * | 1993-07-09 | 1995-01-31 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0774175A (ja) * | 1993-08-31 | 1995-03-17 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11162981A (ja) * | 1997-11-27 | 1999-06-18 | Toshiba Corp | 半導体装置 |
| JPH11274434A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000012633A (ja) * | 1998-06-24 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその評価方法と半導体素子の製造方法 |
| JP2000114258A (ja) * | 1998-09-29 | 2000-04-21 | Toshiba Corp | 半導体装置 |
| JP2000286350A (ja) * | 1999-01-26 | 2000-10-13 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2000340568A (ja) * | 1999-03-19 | 2000-12-08 | Toshiba Corp | 半導体装置 |
| JP2001085544A (ja) * | 1999-09-14 | 2001-03-30 | Sanyo Electric Co Ltd | スプリットゲート型メモリセル |
| JP2001102467A (ja) * | 1999-09-22 | 2001-04-13 | Silicon Storage Technology Inc | フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法 |
| JP2001127179A (ja) * | 1999-09-22 | 2001-05-11 | Silicon Storage Technology Inc | 半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法 |
| JP2001284473A (ja) * | 2000-03-28 | 2001-10-12 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ |
| JP2002203919A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 半導体装置、及び、不揮発性メモリの製造方法 |
| JP2003152121A (ja) * | 2001-11-02 | 2003-05-23 | Silicon Storage Technology Inc | ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346841B1 (ko) * | 2000-11-23 | 2002-08-03 | 삼성전자 주식회사 | 저항 소자를 구비하는 반도체 집적 회로 및 그의 제조 방법 |
| US6531350B2 (en) * | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
| JP2003188286A (ja) * | 2001-12-14 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100435261B1 (ko) * | 2002-08-07 | 2004-06-11 | 삼성전자주식회사 | 스플릿 게이트형 플래쉬 메모리소자의 제조방법 |
-
2002
- 2002-09-04 KR KR10-2002-0053118A patent/KR100448911B1/ko not_active IP Right Cessation
-
2003
- 2003-07-14 US US10/619,998 patent/US6853028B2/en not_active Expired - Lifetime
- 2003-08-25 JP JP2003300365A patent/JP4889916B2/ja not_active Expired - Fee Related
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730000A (ja) * | 1993-07-09 | 1995-01-31 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0774175A (ja) * | 1993-08-31 | 1995-03-17 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11162981A (ja) * | 1997-11-27 | 1999-06-18 | Toshiba Corp | 半導体装置 |
| JPH11274434A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000012633A (ja) * | 1998-06-24 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその評価方法と半導体素子の製造方法 |
| JP2000114258A (ja) * | 1998-09-29 | 2000-04-21 | Toshiba Corp | 半導体装置 |
| JP2000286350A (ja) * | 1999-01-26 | 2000-10-13 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2000340568A (ja) * | 1999-03-19 | 2000-12-08 | Toshiba Corp | 半導体装置 |
| JP2001085544A (ja) * | 1999-09-14 | 2001-03-30 | Sanyo Electric Co Ltd | スプリットゲート型メモリセル |
| JP2001102467A (ja) * | 1999-09-22 | 2001-04-13 | Silicon Storage Technology Inc | フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法 |
| JP2001127179A (ja) * | 1999-09-22 | 2001-05-11 | Silicon Storage Technology Inc | 半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法 |
| JP2001284473A (ja) * | 2000-03-28 | 2001-10-12 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ |
| JP2002203919A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 半導体装置、及び、不揮発性メモリの製造方法 |
| JP2003152121A (ja) * | 2001-11-02 | 2003-05-23 | Silicon Storage Technology Inc | ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040041202A1 (en) | 2004-03-04 |
| JP4889916B2 (ja) | 2012-03-07 |
| KR20040021772A (ko) | 2004-03-11 |
| US6853028B2 (en) | 2005-02-08 |
| KR100448911B1 (ko) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4889916B2 (ja) | 不揮発性記憶素子の形成方法 | |
| KR100476934B1 (ko) | 트렌치 소자분리막을 갖는 반도체소자 형성방법 | |
| JP3917063B2 (ja) | 半導体装置及びその製造方法 | |
| US7589376B2 (en) | Electrically erasable programmable read-only memory (EEPROM) device and methods of fabricating the same | |
| JP2004104107A (ja) | 不揮発性記憶素子及びその形成方法 | |
| KR20040032530A (ko) | 비휘발성 기억소자의 형성방법 | |
| KR20080099460A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US6818948B2 (en) | Split gate flash memory device and method of fabricating the same | |
| KR20070091833A (ko) | 비휘발성 기억 소자 및 그 형성 방법 | |
| JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7713820B2 (en) | Method for manufacturing non-volatile memory | |
| US7554150B2 (en) | Non-volatile memory device and method of manufacturing the same | |
| JP2004063789A (ja) | 不揮発性半導体記憶装置の製造方法、及び、不揮発性半導体記憶装置 | |
| JP2008098503A (ja) | 半導体装置およびその製造方法 | |
| TW202023033A (zh) | 非揮發性記憶體結構及其製造方法 | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| US7060561B2 (en) | Method for fabricating memory device | |
| KR100832024B1 (ko) | 반도체 소자의 절연막 평탄화방법 | |
| JP2009252773A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20060002236A (ko) | 자기정렬 공정을 이용하는 플래쉬 기억 소자의 형성 방법 | |
| KR20080035916A (ko) | 반도체 소자 및 그 제조방법 | |
| CN100418209C (zh) | 非挥发性存储器的制造方法 | |
| JP2008103542A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2010258250A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2010034291A (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |