JP2004086644A - 電子タグ用インレットおよびその製造方法 - Google Patents
電子タグ用インレットおよびその製造方法 Download PDFInfo
- Publication number
- JP2004086644A JP2004086644A JP2002247990A JP2002247990A JP2004086644A JP 2004086644 A JP2004086644 A JP 2004086644A JP 2002247990 A JP2002247990 A JP 2002247990A JP 2002247990 A JP2002247990 A JP 2002247990A JP 2004086644 A JP2004086644 A JP 2004086644A
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- semiconductor chip
- electronic tag
- insulating film
- inlet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000011347 resin Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 25
- 238000007789 sealing Methods 0.000 claims description 13
- 238000004382 potting Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 6
- 239000013039 cover film Substances 0.000 claims description 5
- 239000011888 foil Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000011889 copper foil Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 14
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Details Of Aerials (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】電子タグ用インレット1は、ポリイミド樹脂フィルムからなる長方形の絶縁フィルム2の一面に接着したCu箔からなるアンテナ3と、このアンテナ3に接続された半導体チップ5とを備えている。アンテナ3のほぼ中央部には、その一端がアンテナ3の外縁に達するスリット7が形成されている。半導体チップ5の主面上には、回路の端子を構成するAuバンプ9a、9bとダミーのAuバンプ9c、9dとが形成され、これら4個のAuバンプ9a、9b、9c、9dがアンテナ3と一体に形成されたリード10に接続されている。
【選択図】 図6
Description
【発明の属する技術分野】
本発明は、非接触型電子タグ用インレットおよびその製造技術に関し、特に、電子タグ用インレットの薄型化、高信頼化に適用して有効な技術に関する。
【0002】
【従来の技術】
非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグである。
【0003】
特開平10−13296号公報には、この種の非接触型電子タグの一例が開示されている。この電子タグは、マイクロ波受信用のアンテナをリードフレームで構成し、このリードフレーム上に実装した半導体チップを樹脂封止した構成になっている。
【0004】
【発明が解決しようとする課題】
電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【0005】
しかしながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が複雑であることから、その製造コストが高く、これが電子タグの普及を妨げる一因となっている。
【0006】
そこで、本発明者は、構造を単純化した安価な電子タグ用インレットの開発を進めている。このインレットは、リードフレームで構成したアンテナに半導体チップを実装し、アンテナと半導体チップをAuワイヤで電気的に接続すると共に、半導体チップとAuワイヤをポッティング樹脂で封止した構造になっている。
【0007】
しかしながら、上記インレットは、リードフレームで構成したアンテナと半導体チップをAuワイヤで接続しているため、半導体チップとAuワイヤをポッティング樹脂で封止すると、インレット全体の厚さが0.6mm前後まで厚くなってしまい、電子タグ用インレットに求められる薄型化を実現できないという問題や、アンテナ部の屈曲変形に対して十分な柔軟性が得られ難いという問題が生じている。
【0008】
本発明の目的は、電子タグ用インレットの薄型化、高信頼化を実現することができる技術を提供することにある。
【0009】
本発明の他の目的は、薄型で柔軟性が高く、しかも低価格な電子タグ用インレットを実現することができる技術を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0012】
本発明の電子タグ用インレットは、絶縁フィルムと、前記絶縁フィルムの一面に形成された導体層からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えているものである。
【0013】
また、上記電子タグ用インレットの製造方法は、(a)導体層からなる複数のアンテナが互いに分離された状態で形成された長尺の絶縁フィルムを用意する工程と、(b)前記絶縁フィルムに形成された前記複数のアンテナのそれぞれに半導体チップを接続する工程と、(c)前記複数のアンテナのそれぞれに接続された前記半導体チップを樹脂封止する工程と、(d)前記(a)工程、(b)工程および(c)工程によって製造された電子タグ用インレットの良否を検査する工程とを含み、前記長尺の絶縁フィルムをリールに巻き取った状態で前記(a)工程から前記(d)工程まで搬送するようにしたものである。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0015】
図1は、本実施形態の電子タグ用インレットを示す平面図(表面側)、図2は、図1の一部を拡大して示す平面図、図3は、本実施形態の電子タグ用インレットを示す側面図、図4は、本実施形態の電子タグ用インレットを示す平面図(裏面側)、図5は、図4の一部を拡大して示す平面図である。
【0016】
本実施形態の電子タグ用インレット(以下、単にインレットという)1は、マイクロ波受信用のアンテナを備えた非接触型電子タグの主要部を構成するものである。このインレット1は、細長い長方形の絶縁フィルム2の一面に接着されたCu箔からなるアンテナ3と、表面および側面がポッティング樹脂4で封止された状態でアンテナ3に接続された半導体チップ5とを備えている。絶縁フィルム2の一面(アンテナ3が形成された面)には、アンテナ3や半導体チップ5を保護するためのカバーフィルム6が必要に応じてラミネートされる。
【0017】
上記絶縁フィルム2の長辺方向に沿ったアンテナ3の長さは、例えば56mmであり、周波数2.45GHzのマイクロ波を効率よく受信できるように最適化されている。また、アンテナ3の幅は3mmであり、インレット1の小型化と強度の確保とが両立できるように最適化されている。
【0018】
アンテナ3のほぼ中央部には、その一端がアンテナ3の外縁に達する「L」字状のスリット7が形成されており、このスリット7の中途部には、ポッティング樹脂4で封止された半導体チップ5が実装されている。
【0019】
図6および図7は、上記スリット7が形成されたアンテナ3の中央部付近を拡大して示す平面図であり、図6はインレット1の表面側、図7は裏面側をそれぞれ示している。なお、これらの図では、半導体チップ5を封止するポッティング樹脂4およびカバーフィルム6の図示は、省略してある。
【0020】
図示のように、スリット7の中途部には、絶縁フィルム2の一部を打ち抜いて形成したデバイスホール8が形成されており、前記半導体チップ5は、このデバイスホール8の中央部に配置されている。デバイスホール8の寸法は、例えば縦×横=0.8mm×0.8mmであり、半導体チップ5の寸法は、縦×横=0.48mm×0.48mmである。
【0021】
図6に示すように、半導体チップ5の主面上には、例えば4個のAuバンプ9a、9b、9c、9dが形成されている。また、これらのAuバンプ9a、9b、9c、9dのそれぞれには、アンテナ3と一体に形成され、その一端がデバイスホール8の内側に延在するリード10が接続されている。
【0022】
上記4本のリード10のうち、2本のリード10は、スリット7によって2分割されたアンテナ3の一方からデバイスホール8の内側に延在し、半導体チップ5のAuバンプ9a、9cと電気的に接続されている。また、残り2本のリード10は、アンテナ3の他方からデバイスホール8の内側に延在し、半導体チップ5のAuバンプ9b、9dと電気的に接続されている。
【0023】
図8は、上記半導体チップ5の主面に形成された4個のAuバンプ9a、9b、9c、9dのレイアウトを示す平面図、図9は、Auバンプ9aの近傍の拡大断面図、図10は、Auバンプ9cの近傍の拡大断面図、図11は、半導体チップ5に形成された回路のブロック図である。
【0024】
半導体チップ5は、厚さ=0.15mm程度の単結晶シリコン基板からなり、その主面には、図11に示すような整流・送信、クロック抽出、セレクタ、カウンタ、ROMなどからなる回路が形成されている。ROMは、128ビットの記憶容量を有しており、バーコードなどの記憶媒体に比べて大容量のデータを記憶することができる。また、ROMに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点がある。
【0025】
上記回路が形成された半導体チップ5の主面上には、4個のAuバンプ9a、9b、9c、9dが形成されている。これら4個のAuバンプ9a、9b、9c、9dは、図8の二点鎖線で示す一対の仮想的な対角線上に位置し、かつこれらの対角線の交点(半導体チップ5の主面の中心)からの距離がほぼ等しくなるようにレイアウトされている。これらのAuバンプ9a、9b、9c、9dは、例えば周知の電解メッキ法を用いて形成されたもので、その高さは、例えば15μm程度である。
【0026】
なお、これらAuバンプ9a、9b、9c、9dのレイアウトは、図8に示したレイアウトに限られるものではないが、チップ接続時の加重に対してバランスを取りやすいレイアウトであることが好ましく、例えば平面レイアウトにおいてAuバンプの接線によって形成される多角形が、チップの中心を囲む様に配置するのが好ましい。
【0027】
上記4個のAuバンプ9a、9b、9c、9dのうち、例えばAuバンプ9aは、前記図11に示す回路の入力端子を構成し、Auバンプ9bは、GND端子を構成している。また、残り2個のAuバンプ9c、9dは、上記回路には続されていないダミーのバンプを構成している。
【0028】
図9に示すように、回路の入力端子を構成するAuバンプ9aは、半導体チップ5の主面を覆うパッシベーション膜20とポリイミド樹脂21とをエッチングして露出させた最上層メタル配線22の上に形成されている。また、Auバンプ9aと最上層メタル配線22との間には、両者の密着力を高めるためのバリアメタル膜23が形成されている。パッシベーション膜20は、例えば酸化シリコン膜と窒化シリコン膜との積層膜で構成され、最上層メタル配線22は、例えばAl合金膜で構成されている。また、バリアメタル膜23は、例えばAl合金膜に対する密着力が高いTi膜と、Auバンプ9aに対する密着力が高いPd膜との積層膜で構成されている。図示は省略するが、回路のGND端子を構成するAuバンプ9bと最上層メタル配線22との接続部も、上記と同様の構成になっている。一方、図10に示すように、ダミーのバンプを構成するAuバンプ9c(および9d)は、上記最上層メタル配線22と同一配線層に形成されたメタル層24に接続されているが、このメタル層24は、前記回路に接続されていない。
【0029】
このように、本実施の形態のインレット1は、絶縁フィルム2の一面に形成したアンテナ3の一部に、その一端がアンテナ3の外縁に達するスリット7を設け、このスリット7によって2分割されたアンテナ3の一方に半導体チップ5の入力端子(Auバンプ9a)を接続し、他方に半導体チップ5のGND端子(Auバンプ9b)を接続する。この構成により、アンテナ3の実効的な長さを長くすることができるので、必要なアンテナ長を確保しつつ、インレット1の小型化を図ることができる。
【0030】
また、本実施の形態のインレット1は、半導体チップ5の主面上に、回路の端子を構成するAuバンプ9a、9bとダミーのAuバンプ9c、9dとを設け、これら4個のAuバンプ9a、9b、9c、9dをアンテナ3のリード10に接続する。この構成により、回路に接続された2個のAuバンプ9a、9bのみをリード10に接続する場合に比べて、Auバンプとリード10の実効的な接触面積が大きくなるので、Auバンプとリード10の接着強度、すなわち両者の接続信頼性が向上する。また、4個のAuバンプ9a、9b、9c、9dを図8に示したようなレイアウトで半導体チップ5の主面上に配置することにより、Auバンプ9a、9b、9c、9dにリード10を接続した際に、半導体チップ5が絶縁フィルム2に対して傾くことがない。これにより、半導体チップ5をポッティング樹脂4で確実に封止することができるので、インレット1の製造歩留まりが向上する。
【0031】
次に、上記のように構成されたインレット1の製造方法を図12〜図20を用いて説明する。
【0032】
図12は、インレット1の製造に用いる絶縁フィルム2を示す平面図、図13は、図12の一部を拡大して示す平面図である。
【0033】
図に示すように、絶縁フィルム2は、リール25に巻き取られた状態でインレット1の製造工程に搬入される。この絶縁フィルム2の一面には、あらかじめ多数のアンテナ3が所定の間隔で形成されている。これらのアンテナ3を形成するには、例えば絶縁フィルム2の一面に厚さ18μm程度のCu箔を接着し、このCu箔をアンテナ3の形状にエッチングする。このとき、それぞれのアンテナ3に、前述したスリット7およびリード10を形成する。その後、リード10の表面にSn(錫)メッキを施す。絶縁フィルムおよびアンテナをさらに薄く形成するには、例えば厚さ38μm程度の絶縁フィルム表面に、第1のCu膜をスパッタリング法により形成し、前記第1のCu膜をシード層として電解メッキ法により、前記第1のCu膜よりも厚い第2のCu膜を形成し、これら第1および第2のCu膜をパターニングすればよい。
【0034】
上記絶縁フィルム2は、フィルムキャリアテープの規格に従ったもので、例えば幅50μmまたは70mm、厚さ75μmのポリイミド樹脂フィルムからなり、その一部には、前記図6、図7に示したデバイスホール8が形成されている。また、絶縁フィルム2の両側部には、絶縁フィルム2を搬送するためのスプロケットホール26が所定の間隔で形成されている。デバイスホール8およびスプロケットホール26は、絶縁フィルム2の一部をパンチで打ち抜くことによって形成される。
【0035】
次に、図14に示すように、ボンディングステージ31とボンディングツール32とを備えたインナーリードボンダ30にリール25を装着し、ボンディングステージ31の上面に沿って絶縁フィルム2を移動させながら、アンテナ3に半導体チップ5を接続する。
【0036】
アンテナ3に半導体チップ5を接続するには、図15(図14の要部拡大図)に示すように、100℃程度に加熱したボンディングステージ31の上に半導体チップ5を搭載し、この半導体チップ5の真上に絶縁フィルム2のデバイスホール8を位置決めした後、デバイスホール8の内側に突出したリード10の上面に400℃程度に加熱したボンディングツール32を押し当て、Auバンプ(9a〜9d)とリード10を接触させる。このとき、ボンディングツール32に所定の荷重を2秒程度印加することにより、リード10の表面に形成されたSnメッキとAuバンプ(9a〜9d)との界面にAu−Sn共晶合金層が形成され、Auバンプ(9a〜9d)とリード10が互いに接着する。
【0037】
次に、ボンディングステージ31の上に新たな半導体チップ5を搭載し、続いて絶縁フィルム2をアンテナ3の1ピッチ分だけ移動させた後、上記と同様の操作を行うことによって、この半導体チップ5をアンテナ3に接続する。以後、上記と同様の操作を繰り返すことによって、絶縁フィルム2に形成された全てのアンテナ3に半導体チップ5を接続する。半導体チップ5とアンテナ3の接続作業が完了した絶縁フィルム2は、リール25に巻き取られた状態で次の樹脂封止工程に搬送される。
【0038】
なお、Auバンプ(9a〜9d)とリード10の接続信頼性を向上させるためには、図16に示すように、4本のリード10をアンテナ3の長辺方向と直交する方向に延在させた方がよい。図17に示すように、4本のリード10をアンテナ3の長辺方向と平行に延在させた場合は、完成したインレット1を折り曲げたときに、Auバンプ(9a〜9d)とリード10の接合部に強い引っ張り応力が働くので、両者の接続信頼性が低下する虞れがある。
【0039】
半導体チップ5の樹脂封止工程では、図18および図19に示すように、デバイスホール8の内側に実装された半導体チップ5の上面および側面にディスペンサ33などを使ってポッティング樹脂4を供給し、その後、ポッティング樹脂4を加熱炉内でベークする。図示は省略するが、この樹脂封止工程においても、絶縁フィルム2を移動させながら、ポッティング樹脂4の供給およびベーク処理を行う。そして、樹脂封止作業が完了した絶縁フィルム2は、リール25に巻き取られた状態で次の検査工程に搬送され、半導体チップ5とアンテナ3の接続状態や外観の良否の検査が行われる。絶縁フィルム2に形成された多数のアンテナ3は、互いに電気的に分離された状態になっているので、個々のアンテナ3と半導体チップ5の導通試験は、容易に実施することができる。その後、絶縁フィルム2の一面(アンテナ3が形成された面)にカバーフィルム6(図3参照)をラミネートすることにより、インレット1の製造工程が完了する。
【0040】
上記のようにして製造されたインレット1は、図20に示すように、リール25に巻き取られた状態で梱包され、顧客先に出荷される。
【0041】
上記インレット1を購入した顧客は、絶縁フィルム2を切断することによって、前記図1〜図5に示すような個片化されたインレット1を得た後、このインレット1と他の部材とを組み合わせて電子タグを作製する。例えば図21は、インレット1の裏面に両面接着テープなどを貼り付けて電子タグを作製し、これを伝票34などの物品の表面に貼り付けた例を示している。
【0042】
上記した本実施の形態によれば、フレキシブルな絶縁フィルム2の一面に貼り付けた薄いCu箔によってアンテナ3を構成しているので、Cuを基材とするアンテナを有するインレットに比較して、薄型であり、かつ柔軟性に富むインレット1を実現することができる。また、アンテナ3と一体に形成されたリード10に半導体チップ5の端子(Auバンプ9a、9b)を直接接続しているので、ボンディングワイヤを使ってアンテナ3と半導体チップ5を接続する方式に比べると、ワイヤのループがない分、インレット1の厚さを薄くすることができる。
【0043】
また、多数のアンテナ3を所定の間隔で形成した絶縁フィルム2を使用することにより、インレット1の製造、すなわちアンテナ3と半導体チップ5の接続、半導体チップ5の樹脂封止および検査とその後の出荷を一貫して行うことができる。
【0044】
また、半導体チップ5を絶縁フィルムのデバイスホール8内に配置し、デバイスホール8の内側でリード10と半導体チップ5の端子を接続しているので、リード10と端子の接続部の外観検査が容易であると共に、ポッティング樹脂4の充填によるリード10と端子の接続部の保護も容易である。
【0045】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0046】
前記実施の形態では、デバイスホール8を形成した絶縁フィルム2を使用してインレット1を製造したが、例えば図22に示すように、デバイスホール8を有しない絶縁フィルム12の一面に前述した方法でアンテナ3およびリード10を一体形成し、このリード10に半導体チップ5の端子(Auバンプ9a、9b)を接続してもよい。この場合は、リード10と端子(Auバンプ9a、9b)を接続した後、図23に示すように、リード10と端子(Auバンプ9a、9b)の隙間にアンダーフィル樹脂13を充填する。
【0047】
上記のような絶縁フィルム12を使用する場合は、デバイスホール8を形成した絶縁フィルム2を使用する場合に比べてリード10と端子(Auバンプ9a、9b)の接続を確実に行うことができるので、両者の接続信頼性が向上し、ダミーバンプ(9c、9d)を省略することも可能である。但し、絶縁フィルム12の裏面側からリード10と端子(Auバンプ9a、9b)の接続部を視認できないので、外観検査方法に工夫が必要となる。また、リード10と端子(Auバンプ9a、9b)の極めて狭い隙間にアンダーフィル樹脂13を確実に充填するための工夫が必要となる。
【0048】
前記実施の形態では、ポリイミド樹脂からなる絶縁フィルム2に貼り付けたCu箔を使ってアンテナ3を構成したが、例えば絶縁フィルム2の一面に貼り付けたAl(アルミニウム)箔を使ってアンテナ3を構成したり、絶縁フィルム2をポリイミド樹脂よりも安価な樹脂(例えばポリエチレンテレフタレートなど)で構成したりすることにより、インレット1の材料コストを低減することができる。アンテナ3をAl箔で構成した場合、半導体チップ5のAuバンプ(9a〜9d)とアンテナ3との接続は、例えば超音波と加熱を併用したAu/Al接合の形成によって行うことが好ましい。
【0049】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0050】
本発明の一態様によれば、薄型で曲げ強度が高い電子タグ用インレットを低価格で実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である電子タグ用インレットを示す平面図(表面側)である。
【図2】図1の一部を拡大して示す平面図である。
【図3】本発明の一実施の形態である電子タグ用インレットを示す側面図である。
【図4】本発明の一実施の形態である電子タグ用インレットを示す平面図(裏面側)である。
【図5】図4の一部を拡大して示す平面図である。
【図6】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図(表面側)である。
【図7】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図(裏面側)である。
【図8】本発明の一実施の形態である電子タグ用インレットに実装された半導体チップの平面図である。
【図9】図8に示す半導体チップの主面に形成されたバンプ電極およびその近傍の断面図である。
【図10】図8に示す半導体チップの主面に形成されたダミーバンプ電極およびその近傍の断面図である。
【図11】図8に示す半導体チップの主面に形成された回路のブロック図である。
【図12】本発明の一実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。
【図13】図12に示す絶縁フィルムの一部を拡大して示す平面図である。
【図14】本発明の一実施の形態である電子タグ用インレットの製造工程の一部(半導体チップとアンテナの接続工程)を示すインナーリードボンダの概略図である。
【図15】図14に示すインナーリードボンダの要部を拡大して示す概略図である。
【図16】本発明の一実施の形態である電子タグ用インレットの製造工程の一部(半導体チップとアンテナの接続工程)を示す絶縁フィルムの要部拡大平面図である。
【図17】本発明の一実施の形態である電子タグ用インレットの製造工程の一部(半導体チップとアンテナの接続工程)を示す絶縁フィルムの要部拡大平面図である。
【図18】本発明の一実施の形態である電子タグ用インレットの製造工程の一部(半導体チップの樹脂封止工程)を示す概略図である。
【図19】本発明の一実施の形態である電子タグ用インレットの製造工程の一部(半導体チップの樹脂封止工程)を示す絶縁フィルムの要部拡大平面図である。
【図20】本発明の一実施の形態である電子タグ用インレットの製造に用いる絶縁フィルムをリールに巻き取った状態を示す側面図である。
【図21】本発明の一実施の形態である電子タグ用インレットを用いた電子タグの使用方法を示す説明図である。
【図22】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部(半導体チップとアンテナの接続工程)を示す絶縁フィルムの要部拡大断面図である。
【図23】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部(半導体チップとアンテナの接続工程)を示す絶縁フィルムの要部拡大断面図である。
【符号の説明】
1 電子タグ用インレット
2 絶縁フィルム
3 アンテナ
4 ポッティング樹脂
5 半導体チップ
6 カバーフィルム
7 スリット
8 デバイスホール
9a、9b Auバンプ
9c、9d ダミーバンプ
10 リード
12 絶縁フィルム
13 アンダーフィル樹脂
20 パッシベーション膜
21 ポリイミド樹脂
22 最上層メタル配線
23 バリアメタル膜
24 メタル層
25 リール
26 スプロケットホール
30 インナーリードボンダ
31 ボンディングステージ
32 ボンディングツール
33 ディスペンサ
34 伝票
Claims (10)
- 絶縁フィルムと、前記絶縁フィルムの一面に形成された導体層からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えていることを特徴とする電子タグ用インレット。
- 前記導体層からなるアンテナは、前記絶縁フィルムの一面に形成した銅箔またはアルミニウム箔をパターニングして形成したものであることを特徴とする請求項1記載の電子タグ用インレット。
- 前記半導体チップは、前記絶縁フィルムに形成されたデバイスホールの内側に配置され、ポッティング樹脂によって封止されていることを特徴とする請求項1記載の電子タグ用インレット。
- 前記アンテナと前記半導体チップとを電気的に接続する前記複数個のバンプ電極は、前記半導体チップ内の回路に電気的に接続されていないダミーバンプを含んでいることを特徴とする請求項1記載の電子タグ用インレット。
- 前記複数個のバンプ電極は、前記回路の入力端子を構成する1個のバンプ電極と、前記回路のGND端子を構成する1個のバンプ電極と、前記回路に電気的に接続されていない2個のダミーバンプ電極とからなることを特徴とする請求項4記載の電子タグ用インレット。
- 前記回路の入力端子を構成する前記バンプ電極は、前記スリットによって2分割された前記アンテナの一方に電気的に接続され、前記回路のGND端子を構成する前記バンプ電極は、前記スリットによって2分割された前記アンテナの他方に電気的に接続されていることを特徴とする請求項5記載の電子タグ用インレット。
- 前記複数個のバンプ電極のそれぞれは、前記アンテナと一体に形成されたリードに電気的に接続され、前記リードのそれぞれは、前記アンテナの長辺方向と直交する方向に延在していることを特徴とする請求項1記載の電子タグ用インレット。
- 前記絶縁フィルムの一面には、前記アンテナおよび前記半導体チップを保護するためのカバーフィルムがラミネートされていることを特徴とする請求項1記載の電子タグ用インレット。
- 絶縁フィルムと、前記絶縁フィルムの一面に形成された導体層からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えている電子タグ用インレットの製造方法であって、
(a)導体層からなる複数のアンテナが互いに分離された状態で形成された長尺の絶縁フィルムを用意する工程、
(b)前記絶縁フィルムに形成された前記複数のアンテナのそれぞれに半導体チップを接続する工程、
(c)前記複数のアンテナのそれぞれに接続された前記半導体チップを樹脂封止する工程、
(d)前記(a)工程、(b)工程および(c)工程によって製造された電子タグ用インレットの良否を検査する工程を含み、
前記長尺の絶縁フィルムをリールに巻き取った状態で前記(a)工程から前記(d)工程まで搬送することを特徴とする電子タグ用インレットの製造方法。 - 前記(d)工程の後、前記長尺の絶縁フィルムをリールに巻き取った状態で出荷する工程をさらに含むことを特徴とする請求項9記載の電子タグ用インレットの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247990A JP4109039B2 (ja) | 2002-08-28 | 2002-08-28 | 電子タグ用インレットおよびその製造方法 |
US10/634,751 US7105916B2 (en) | 2002-08-28 | 2003-08-06 | Inlet for an electronic tag |
CNB031553745A CN100417038C (zh) | 2002-08-28 | 2003-08-28 | 用作电子标签的输入装置及其制造方法 |
US11/453,898 US7663209B2 (en) | 2002-08-28 | 2006-06-16 | Inlet for an electronic tag |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247990A JP4109039B2 (ja) | 2002-08-28 | 2002-08-28 | 電子タグ用インレットおよびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323312A Division JP2008140400A (ja) | 2007-12-14 | 2007-12-14 | 電子タグおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004086644A true JP2004086644A (ja) | 2004-03-18 |
JP4109039B2 JP4109039B2 (ja) | 2008-06-25 |
Family
ID=31972496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247990A Expired - Lifetime JP4109039B2 (ja) | 2002-08-28 | 2002-08-28 | 電子タグ用インレットおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7105916B2 (ja) |
JP (1) | JP4109039B2 (ja) |
CN (1) | CN100417038C (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005293520A (ja) * | 2004-03-31 | 2005-10-20 | Sato Gooc:Kk | 情報記録体樹脂封入タグ及びその製造方法 |
JP2005347635A (ja) * | 2004-06-04 | 2005-12-15 | Hitachi Chem Co Ltd | 半導体装置 |
JP2006012024A (ja) * | 2004-06-29 | 2006-01-12 | Toppan Forms Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2006023814A (ja) * | 2004-07-06 | 2006-01-26 | Daiichi:Kk | 保護スペーサ及びその製造方法 |
JP2006195796A (ja) * | 2005-01-14 | 2006-07-27 | Hitachi Chem Co Ltd | Icタグ及びicタグインレット |
JP2007018487A (ja) * | 2005-06-07 | 2007-01-25 | Hitachi Chem Co Ltd | Icタグ |
JP2008129902A (ja) * | 2006-11-22 | 2008-06-05 | Hitachi Ltd | Rfidタグ |
JP2010081289A (ja) * | 2008-09-26 | 2010-04-08 | Mitsubishi Electric Corp | Rfidタグ |
JP2010081290A (ja) * | 2008-09-26 | 2010-04-08 | Mitsubishi Electric Corp | Rfidタグ |
JP2010109692A (ja) * | 2008-10-30 | 2010-05-13 | Mitsubishi Electric Corp | Rfidタグ |
KR101174182B1 (ko) * | 2006-06-19 | 2012-08-20 | 나그라아이디 에스.에이. | 각각 전자 모듈을 포함하는 카드와 중간 제품을 조립하는 방법 |
KR101290666B1 (ko) | 2011-10-27 | 2013-07-31 | 크루셜텍 (주) | 반도체 패키지 제조방법 및 반도체 패키지 |
WO2014097836A1 (ja) * | 2012-12-19 | 2014-06-26 | 株式会社村田製作所 | チップ部品の実装構造およびモジュール部品 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224280B2 (en) * | 2002-12-31 | 2007-05-29 | Avery Dennison Corporation | RFID device and method of forming |
US6940408B2 (en) * | 2002-12-31 | 2005-09-06 | Avery Dennison Corporation | RFID device and method of forming |
US20050128147A1 (en) * | 2003-12-15 | 2005-06-16 | Zeewaves Systems, Inc. | Antenna system |
AU2005208313A1 (en) * | 2004-01-22 | 2005-08-11 | Mikoh Corporation | A modular radio frequency identification tagging method |
US7158037B2 (en) | 2004-03-22 | 2007-01-02 | Avery Dennison Corporation | Low cost method of producing radio frequency identification tags with straps without antenna patterning |
KR100603761B1 (ko) | 2004-04-22 | 2006-07-24 | 삼성전자주식회사 | 마이크로웨이브 트랜스폰더 |
US7307527B2 (en) * | 2004-07-01 | 2007-12-11 | Avery Dennison Corporation | RFID device preparation system and method |
US6957777B1 (en) * | 2004-09-21 | 2005-10-25 | Sheng-Chang Huang | Label to be attached on a plastic product formed in a mold and identifiable by a detecting device |
JP2006100385A (ja) * | 2004-09-28 | 2006-04-13 | Rohm Co Ltd | 半導体装置 |
US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
US7749350B2 (en) * | 2005-04-27 | 2010-07-06 | Avery Dennison Retail Information Services | Webs and methods of making same |
US7842156B2 (en) * | 2005-04-27 | 2010-11-30 | Avery Dennison Corporation | Webs and methods of making same |
JP4815891B2 (ja) * | 2005-06-22 | 2011-11-16 | 株式会社日立製作所 | 無線icタグ及びアンテナの製造方法 |
TWI339358B (en) * | 2005-07-04 | 2011-03-21 | Hitachi Ltd | Rfid tag and manufacturing method thereof |
MX2008002277A (es) * | 2005-08-22 | 2008-04-10 | Avery Dennison Corp | Metodos para hacer dispositivos rfid. |
DE602005013795D1 (de) * | 2005-11-18 | 2009-05-20 | Airsec Sas | Behälter und Kapsel mit Transponder |
US8067253B2 (en) * | 2005-12-21 | 2011-11-29 | Avery Dennison Corporation | Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film |
US8368512B2 (en) * | 2006-03-06 | 2013-02-05 | Mitsubishi Electric Corporation | RFID tag, method of manufacturing the RFID tag, and method of mounting the RFID tag |
CN100399349C (zh) * | 2006-06-19 | 2008-07-02 | 上海华申智能卡应用系统有限公司 | 防形变电子标签封装装置 |
CA2656978C (en) * | 2006-06-19 | 2014-11-04 | Nagraid S.A. | Method of manufacturing cards comprising at least one electronic module, assembly produced during this method and intermediate products |
JP2008043302A (ja) * | 2006-08-21 | 2008-02-28 | Hitachi Ltd | 生体植込み用rfidタグ及びその挿入冶具体 |
JP2008092198A (ja) * | 2006-09-29 | 2008-04-17 | Renesas Technology Corp | Rfidラベルタグおよびその製造方法 |
ES2393884T3 (es) | 2007-02-09 | 2012-12-28 | Nagraid S.A. | Procedimiento de fabricación de tarjetas electrónicas comprendiendo al menos un motivo impreso |
JP4992465B2 (ja) * | 2007-02-22 | 2012-08-08 | 富士通株式会社 | Rfidタグおよびrfidタグの製造方法 |
US20090033495A1 (en) * | 2007-08-03 | 2009-02-05 | Akash Abraham | Moldable radio frequency identification device |
DE102007044620A1 (de) * | 2007-09-19 | 2009-04-16 | Semikron Elektronik Gmbh & Co. Kg | Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement |
JP5287731B2 (ja) * | 2008-02-22 | 2013-09-11 | 凸版印刷株式会社 | トランスポンダ及び冊子体 |
TWI514670B (zh) * | 2013-05-21 | 2015-12-21 | Wistron Neweb Corp | 天線的製作方法 |
DE102017200121A1 (de) * | 2017-01-05 | 2018-07-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Wafer Level Package mit zumindest einem integrierten Antennenelement |
DE102017200122B4 (de) | 2017-01-05 | 2020-07-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung |
DE102017200124A1 (de) | 2017-01-05 | 2018-07-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Wafer Level Packages mit integrierter oder eingebetteter Antenne |
US11211489B2 (en) * | 2017-12-27 | 2021-12-28 | Intel Corporation | Low resistance field-effect transistors and methods of manufacturing the same |
CN111079881B (zh) * | 2018-10-19 | 2022-11-04 | 上海炘璞电子科技有限公司 | 微带天线、抗金属电子标签及其制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783646A (en) * | 1986-03-07 | 1988-11-08 | Kabushiki Kaisha Toshiba | Stolen article detection tag sheet, and method for manufacturing the same |
JP3141692B2 (ja) * | 1994-08-11 | 2001-03-05 | 松下電器産業株式会社 | ミリ波用検波器 |
FR2743649B1 (fr) * | 1996-01-17 | 1998-04-03 | Gemplus Card Int | Module electronique sans contact, carte etiquette electronique l'incorporant, et leurs procedes de fabrication |
US5786626A (en) * | 1996-03-25 | 1998-07-28 | Ibm Corporation | Thin radio frequency transponder with leadframe antenna structure |
US5826328A (en) * | 1996-03-25 | 1998-10-27 | International Business Machines | Method of making a thin radio frequency transponder |
JP2910736B2 (ja) * | 1997-07-16 | 1999-06-23 | 日本電気株式会社 | ストリップ線路−導波管変換器 |
EP1016052B1 (en) * | 1997-09-11 | 2015-08-19 | Precision Dynamics Corporation | Laminated radio frequency identification device |
US5909050A (en) * | 1997-09-15 | 1999-06-01 | Microchip Technology Incorporated | Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor |
KR100460473B1 (ko) * | 1999-03-02 | 2004-12-08 | 모토로라 인코포레이티드 | 전자 태그 어셈블리 및 그 방법 |
JP2000332523A (ja) * | 1999-05-24 | 2000-11-30 | Hitachi Ltd | 無線タグ、その製造方法及びその配置方法 |
MXPA02006235A (es) * | 1999-12-23 | 2002-12-05 | Nagraid Sa | Etiqueta electronica. |
BRPI0212612B1 (pt) * | 2001-09-18 | 2016-01-19 | Nagraid Sa | etiqueta eletrônica fina e método para fazer a mesma |
-
2002
- 2002-08-28 JP JP2002247990A patent/JP4109039B2/ja not_active Expired - Lifetime
-
2003
- 2003-08-06 US US10/634,751 patent/US7105916B2/en not_active Expired - Fee Related
- 2003-08-28 CN CNB031553745A patent/CN100417038C/zh not_active Expired - Fee Related
-
2006
- 2006-06-16 US US11/453,898 patent/US7663209B2/en not_active Expired - Fee Related
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005293520A (ja) * | 2004-03-31 | 2005-10-20 | Sato Gooc:Kk | 情報記録体樹脂封入タグ及びその製造方法 |
JP4626192B2 (ja) * | 2004-06-04 | 2011-02-02 | 日立化成工業株式会社 | 半導体装置 |
JP2005347635A (ja) * | 2004-06-04 | 2005-12-15 | Hitachi Chem Co Ltd | 半導体装置 |
JP2006012024A (ja) * | 2004-06-29 | 2006-01-12 | Toppan Forms Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP4680540B2 (ja) * | 2004-06-29 | 2011-05-11 | トッパン・フォームズ株式会社 | 半導体装置の製造方法 |
JP2006023814A (ja) * | 2004-07-06 | 2006-01-26 | Daiichi:Kk | 保護スペーサ及びその製造方法 |
JP2006195796A (ja) * | 2005-01-14 | 2006-07-27 | Hitachi Chem Co Ltd | Icタグ及びicタグインレット |
JP2007018487A (ja) * | 2005-06-07 | 2007-01-25 | Hitachi Chem Co Ltd | Icタグ |
KR101174182B1 (ko) * | 2006-06-19 | 2012-08-20 | 나그라아이디 에스.에이. | 각각 전자 모듈을 포함하는 카드와 중간 제품을 조립하는 방법 |
JP2008129902A (ja) * | 2006-11-22 | 2008-06-05 | Hitachi Ltd | Rfidタグ |
JP2010081290A (ja) * | 2008-09-26 | 2010-04-08 | Mitsubishi Electric Corp | Rfidタグ |
JP4730417B2 (ja) * | 2008-09-26 | 2011-07-20 | 三菱電機株式会社 | Rfidタグ |
JP2010081289A (ja) * | 2008-09-26 | 2010-04-08 | Mitsubishi Electric Corp | Rfidタグ |
JP2010109692A (ja) * | 2008-10-30 | 2010-05-13 | Mitsubishi Electric Corp | Rfidタグ |
JP4742322B2 (ja) * | 2008-10-30 | 2011-08-10 | 三菱電機株式会社 | Rfidタグ |
KR101290666B1 (ko) | 2011-10-27 | 2013-07-31 | 크루셜텍 (주) | 반도체 패키지 제조방법 및 반도체 패키지 |
WO2014097836A1 (ja) * | 2012-12-19 | 2014-06-26 | 株式会社村田製作所 | チップ部品の実装構造およびモジュール部品 |
JP5621951B1 (ja) * | 2012-12-19 | 2014-11-12 | 株式会社村田製作所 | チップ部品の実装構造およびモジュール部品 |
US9560757B2 (en) | 2012-12-19 | 2017-01-31 | Murata Manufacturing Co., Ltd. | Chip component mounting structure, and module component |
Also Published As
Publication number | Publication date |
---|---|
JP4109039B2 (ja) | 2008-06-25 |
CN100417038C (zh) | 2008-09-03 |
US7663209B2 (en) | 2010-02-16 |
CN1494227A (zh) | 2004-05-05 |
US20060232415A1 (en) | 2006-10-19 |
US7105916B2 (en) | 2006-09-12 |
US20040041262A1 (en) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4109039B2 (ja) | 電子タグ用インレットおよびその製造方法 | |
EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
CN100561737C (zh) | 中心焊点芯片的叠层球栅极阵列封装件及其制造方法 | |
US8999759B2 (en) | Method for fabricating packaging structure having embedded semiconductor element | |
US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
US9129870B2 (en) | Package structure having embedded electronic component | |
JP2007150868A (ja) | 電子装置およびその製造方法 | |
US6448659B1 (en) | Stacked die design with supporting O-ring | |
US8546927B2 (en) | RFIC chip mounting structure | |
US6916682B2 (en) | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing | |
US7030763B2 (en) | Method for manufacturing electronic tag | |
US6337226B1 (en) | Semiconductor package with supported overhanging upper die | |
US20030140487A1 (en) | Method for producing a carrier strip comprising a large number of electrical units, each having a chip and contact elements | |
JP4322558B2 (ja) | 電子タグ用インレットの製造方法 | |
US20020163068A1 (en) | Semiconductor device | |
US20060261456A1 (en) | Micromodule, particularly for chip card | |
JP4171255B2 (ja) | 電子タグの製造方法 | |
JP2008140400A (ja) | 電子タグおよびその製造方法 | |
JP3979873B2 (ja) | 非接触式データキャリアの製造方法 | |
US8698288B1 (en) | Flexible substrate with crimping interconnection | |
JP2001332580A (ja) | 半導体装置及びその製造方法 | |
KR102068162B1 (ko) | 칩 패키지 단자 구조물 | |
KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
JP2001094031A (ja) | 無線周波数タグ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4109039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |