CN100417038C - 用作电子标签的输入装置及其制造方法 - Google Patents

用作电子标签的输入装置及其制造方法 Download PDF

Info

Publication number
CN100417038C
CN100417038C CNB031553745A CN03155374A CN100417038C CN 100417038 C CN100417038 C CN 100417038C CN B031553745 A CNB031553745 A CN B031553745A CN 03155374 A CN03155374 A CN 03155374A CN 100417038 C CN100417038 C CN 100417038C
Authority
CN
China
Prior art keywords
antenna
input unit
electronic tag
dielectric film
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031553745A
Other languages
English (en)
Other versions
CN1494227A (zh
Inventor
岡本道夫
森永優一
池田雄次
齋藤武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1494227A publication Critical patent/CN1494227A/zh
Application granted granted Critical
Publication of CN100417038C publication Critical patent/CN100417038C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Details Of Aerials (AREA)

Abstract

提供一种用作电子标签的输入装置及其制造工艺，该输入装置包括绝缘膜；每一个均由一个导体层构成并形成在绝缘膜的一个表面上的多个天线；形成在每个天线的一部分中且一端延伸到天线的外边缘的槽缝；经过多个突起电极电连接到每个天线的半导体芯片；以及用于密封半导体芯片的树脂。通过本发明可以实现薄的高度可靠的用作电子标签的输入装置。

Description

用作电子标签的输入装置及其制造方法
技术领域
本发明涉及一种用于非接触型电子标签的输入装置(Inlet)，特别涉及一种当应用于减薄和增加用作电子标签的输入装置的可靠性时有效的技术。
背景技术
非接触型电子标签是能在半导体芯片的存储电路中储存所希望的信息并通过微波读取来自标签的所需要的信息的装置。
这种非接触型电子标签的一个例子在日本专利特许公开No.平10(1998)-13296(专利文献1)中公开了。该电子标签具有由引线框架形成的微波接收天线，该引线框架上用树脂密封被封装的半导体芯片。
[专利文献1]
日本专利特许公开No.平10(1998)-13296
发明内容
电子标签与使用条形码的标签相比具有能储存大量数量的优点，因为该电子标签在半导体芯片的存储电路中储存数据。另一优点是与存储在条形码中的数据相比，存储在存储电路中的数据不容易被伪造。
然而，这种电子标签具有比采用条形码的标签更复杂的结构，并且其制造成本必然增加，这就是妨碍电子标签流行的一个原因。
因此本发明人继续研制用作电子标签的输入装置，其具有简化的结构，因此可以以低成本制造。这种输入装置具有这样的结构，其中半导体芯片安装在由引线框架形成的天线上，天线经过Au线电连接到半导体芯片，并且用封装树脂密封半导体芯片和Au线。
然而，在上述输入装置中，由引线框架形成的天线和半导体芯片经过Au线连接。当半导体芯片和Au线用封装树脂密封时，输入装置的总厚度不可避免地达到约0.6mm，这将产生最终输入装置不能满足变薄需求，或者不具有充分的用以抵制天线部件处的弯曲变形的挠性的问题。
本发明的一个目的是提供能实现变薄和增加用作电子标签的输入装置的可靠性的技术。
本发明的另一目的是提供能实现薄的、高度柔性和便宜的用作电子标签的输入装置标签的技术。
通过下面的文字说明和附图使本发明的上述和其它目的以及新的特征更明显。
下面简要说明由本申请公开的本发明的典型发明的概要。
根据本发明的用作电子标签的输入装置设有绝缘膜、由导体层形成并成形在绝缘膜的一个表面上的天线、形成在每个天线的中心附近且一端延伸到天线的外边缘的槽缝、经过多个突起电极直接电连接到与所述天线一体形成的引线上的半导体芯片、以及用于密封半导体芯片的树脂，其中，所述引线形成在切口的内部，该引线的一端连接到天线而另一端延伸到切口内部。
在根据本发明的上述用作电子标签的输入装置中，暴露绝缘膜的切口设置在一部分天线中；由导体膜制成的多个引线图形设置在切口的内部，每个引线图形的一端连接到天线，另一端连接到切口的内部；多个突起电极分别连接到在对应于突起电极的位置上形成的引线图形的表面。
一种用作电子标签的输入装置的制造方法，包括：(a)制备长绝缘膜，其中形成由导体层构成并互相分开的多个天线；(b)将多个半导体芯片分别连接到形成在绝缘膜中的多个天线；(c)用树脂密封分别连接到多个天线的多个半导体芯片；和(d)检测由步骤(a)、(b)、(c)制造的用作电子标签的输入装置的质量，其中长绝缘膜在被卷到卷轴上的同时，从步骤(a)运载到步骤(d)。
附图说明
图1是表示根据本发明的一个实施例的用作电子标签的输入装置的平面图(在表面一侧上)；
图2是以放大形式示出的图1的一部分的平面图；
图3是表示根据本发明的一个实施例用作电子标签的输入装置的侧视图；
图4是表示根据本发明一个实施例的用作电子标签的输入装置的平面图(在背面一侧)；
图5是其中以放大形式示出一部分图4的平面图；
图6是表示根据本发明一个实施例的用作电子标签的输入装置的局部放大平面图(在表面一侧)；
图7是表示根据本发明一个实施例的用作电子标签的输入装置的局部放大平面图(在表背面一侧)；
图8是安装在根据本发明一个实施例的用作电子标签的输入装置上的半导体芯片的平面图；
图9是形成在如图8所示的半导体芯片的主表面上的突起电极以及突起电极附近的剖视图；
图10是形成在如图8所示的半导体芯片的主表面上的虚拟突起电极以及该电极附近的剖视图；
图11是形成在图8中所示的半导体芯片的主表面上的电路的方框图；
图12是用于制造根据本发明的一个实施例的用作电子标签的输入装置的长绝缘膜的一部分的平面图；
图13是表示图12中所示的绝缘膜的一部分的放大平面图；
图14是表示根据本发明的一个实施例的用作电子标签的输入装置的制造步骤之一(用于将半导体芯片连接到天线的步骤)的内引线键合器的示意图；
图15是如图14中所示的内引线键合器的局部放大示意图；
图16是表示根据本发明的一个实施例的用作电子标签的输入装置的制造步骤之一(用于将半导体芯片连接到天线的步骤)的绝缘膜的局部放大平面图；
图17是表示根据本发明的一个实施例的用作电子标签的输入装置的制造步骤之一(用于将半导体芯片连接到天线的步骤)的绝缘膜的局部放大平面图；
图18是表示根据本发明的一个实施例的用作电子标签的输入装置的制造步骤之一(用树脂密封半导体芯片的步骤)的示意图；
图19是表示根据本发明的一个实施例的用作电子标签的输入装置的制造步骤之一(用树脂密封半导体芯片的步骤)的局部放大平面图；
图20是表示被卷绕到卷轴上形式的绝缘膜的侧视图，该膜将用于制造根据本发明的一个实施例的用作电子标签的输入装置；
图21是表示采用根据本发明一个实施例的用作电子标签的输入装置使用电子标签的方法的示意图；
图22是表示根据本发明的另一个实施例的用作电子标签的输入装置的制造步骤的一部分(用于将半导体芯片连接到天线的步骤)的绝缘膜的局部放大剖视图；
图23是表示根据本发明的另一个实施例的用作电子标签的输入装置的制造步骤之一(用于将半导体芯片连接到天线的步骤)的绝缘膜的局部放大剖视图；
图24是将用于制造根据本发明的另一实施例的用作电子标签的输入装置的长绝缘膜的一部分的平面图；
图25是表示形成在如图24所示的绝缘膜中的天线的一部分的放大平面图；
图26是表示根据本发明的另一实施例的用作电子标签的输入装置的制造步骤的流程图；
图27是内引线键合器的示意图，表示根据本发明的另一个实施例的用作电子标签的输入装置的制造步骤之一(用于将半导体芯片连接到天线的步骤)；
图28是如图27中所示的内引线键合器的局部放大示意图；
图29是表示半导体芯片的Au突起和引线图形如何互相重叠的局部放大示意图；
图30是表示在对比例中Au突起和引线图形如何重叠的平面图；
图31是表示在另一对比例中Au突起和引线图形是如何重叠的平面图；
图32是根据本发明另一实施例的用作电子标签的输入装置的制造步骤之一(用树脂密封半导体芯片的步骤)的示意图；
图33是表示形成在一部分天线中的切口的尺寸和用于密封半导体芯片的树脂的尺寸之间的关系的一个例子的平面图；
图34是表示形成在一部分天线中的切口的尺寸和用于密封半导体芯片的树脂的尺寸之间的关系的另一个例子的平面图；和
图35是表示形成在一部分天线中的切口的尺寸、半导体芯片的尺寸以及用于密封半导体芯片的树脂的尺寸之间的关系的一个例子的平面图。
具体实施方式
下面将参照附图介绍本发明的实施例。在用于说明下述实施例的所有附图中，具有相同功能的部件用相同的参考符号表示，并省略其重复说明。
(实施例1)
图1是表示根据本发明这个实施例的用作电子标签的输入装置的平面图(表面一侧上)；图2是以放大形式示出的图1的一部分的平面图；图3是表示根据本发明本实施例的用作电子标签的输入装置的侧视图；图4是表示根据本发明本实施例的用作电子标签的输入装置的平面图(在背面一侧)；图5是其中以放大形式示出一部分图4的平面图。
根据本实施例的用作电子标签的输入装置(以下简称为“输入装置”)构成设有用于接收微波的天线的非接触型电子标签的主要部分。这个输入装置1具有由粘接到长矩形绝缘膜2的一个表面上的Cu箔构成的天线3、以及连接到天线3的半导体芯片5，同时用树脂4密封半导体芯片的表面和侧表面。在绝缘膜2的一个表面(其上形成有天线3的表面)上，用于保护天线3或半导体芯片5的覆盖膜6根据需要叠置。
天线3沿着绝缘膜2的长边方向例如为56mm，且其长度被最优化，以便有效地接收波长为2.45GHz的微波。天线3的宽度为3mm，并被最优化以便实现输入装置1的尺寸减小和强度的保持。
在天线3的中心附近，形成一个一端到达天线3的外边缘的L形槽缝7。在这个槽缝7中，安装用封装树脂4密封的半导体芯片5。
图6和7分别是表示已经形成槽缝7的天线3的中心附近的放大平面图。图6和7分别表示输入装置1的表面侧和背面侧。在这些图中，省略了用于密封半导体芯片5的封装树脂4和覆盖膜6。
如图所示，在槽缝7中，通过切掉一部分绝缘膜2形成器件孔8。半导体芯片5设置在这个器件孔8的中心。器件孔8例如为0.8mm×0.8mm，而半导体芯片5例如为0.48mm×0.48mm。
如图6所示，在半导体芯片5的主表面上方，例如，形成四个Au突起9a、9b、9c和9d。这些Au突起9a、9b、9c和9d连接到引线10，引线10与天线3整体形成且其一端延伸到器件孔8内部。
四个引线10中，两个引线10从由槽缝7分割的天线3的一半延伸到器件孔8的内部，并电连接到半导体芯片5的Au突起9a和9c。另两个引线10从天线3的另一半延伸到器件孔8的内部，并电连接到半导体芯片5的Au突起9b和9d。
图8是表示形成在半导体芯片5的主表面上的四个Au突起9a、9b、9c和9d的布局的平面图；图9是Au突起9a附近的放大剖视图；图10是Au突起9c附近的放大剖视图；图11是形成在半导体芯片5上的电路的方框图。
半导体芯片5由厚度约为0.15mm的单晶硅衬底构成，并在其主表面上具有一个由例如整流器-发送器、时钟提取器、选择器、计数器和ROM构成的电路。ROM具有128比特的存储容量，并与如条形码等存储介质相比，能储存更高容量的数据。ROM优于条形码的另一优点是与储存在条形码中的数据相比储存在ROM中的数据不容易被伪造。
在其上形成有上述电路的半导体芯片5的主表面上，形成四个Au突起9a、9b、9c和9d。这四个Au突起9a、9b、9c和9d位于一对虚拟的对角线上，如图8的链状双虚线所示，同时，它们设置成使得它们距离这些对角线的交点的距离基本上相等。这些Au突起9a、9b、9c和9d例如是通过公知的电镀方法形成的，它们的高度例如约为15μm。
这些Au突起9a、9b、9c和9d的布局不限于图8中所示的布局，而是优选那些有助于平衡由于芯片连接而导致重量增加的布局。例如，在平面布局中，优选设置成一个由Au突起的切线构成的多边形，使其围绕芯片的中心。
在四个Au突起9a、9b、9c和9d中，Au突起9a例如构成图11中所示的电路的输入端子，Au突起9b构成GND端子。其余两个Au突起9c和9d构成不连接到上述电路的虚拟(dummy)突起。
如图9所示，构成电路的输入端子的Au突起9a形成在最上层金属互连22上，该金属互连22通过刻蚀覆盖半导体芯片5的主表面的钝化膜20和聚酰亚胺树脂21而露出。在Au突起9a和最上层金属互连22之间形成阻挡金属膜23，以便增加其间的粘接力。钝化膜20例如由氧化硅膜和氮化硅膜的叠层构成，而最上层金属互连22例如由Al合金膜构成。阻挡金属膜23例如由对Al合金膜具有高粘接力的Ti膜和对Au突起9a具有高粘接力的Pd膜构成。构成电路的GND端子的Au突起9b和最上层金属互连22在其间的连接上也具有相同的结构，但并不仅限于这里所示的结构。如图10所示，构成虚拟突起的Au突起9c(和9d)连接到金属层24，该金属层24形成在与最上层金属互连22相同的互连层上。然而，这个金属层24不连接到上述电路。
这样，在本实施例的输入装置中，一端到达天线3的外边缘的槽缝7设置在形成于绝缘膜2的一个表面上的一部分天线3中；并且半导体芯片5的输入端子(Au突起9a)连接到由槽缝7一分为二的一半天线3，而半导体芯片5的GND端子(Au突起9b)连接到另一半天线3上。这种结构可以增加天线3的实际有效长度，由此减小输入装置1的尺寸，同时保持必要的天线长度。
在本实施例的输入装置1中，构成电路端子的Au突起9a和9b以及虚拟Au突起9c和9d设置在半导体芯片5的主表面上，这四个Au突起9a、9b、9c和9d分别连接到天线3的对应引线10上。通过这种结构，Au突起与引线10的有效接触面积可以大于其中只有连接到电路的两个Au突起9a和9b连接到对应引线10上的结构，因而提高了Au突起和引线10之间的粘接强度，即它们的连接可靠性。此外，通过根据图8中所示的布局在半导体芯片5的主表面上设置四个Au突起9a、9b、9c和9d，当引线10连接到Au突起9a、9b、9c和9d时，半导体芯片5不会倾向于绝缘膜2。这使得可以无故障地用封装树脂4密封半导体芯片5，从而可以提高输入装置1的产量。
下面参照图12-20介绍具有上述结构的输入装置1的制造工艺。
图12是表示用于制造输入装置的绝缘膜2的平面图；图13是其中以放大形式示出一部分图12的平面图。
如图所示，在输入装置1的制造步骤中装载绝缘膜2，同时该绝缘膜被卷绕在卷轴25上。在这个绝缘膜2的一个表面上，预先以规则间隔形成大量天线3。这些天线3中的每一个可以例如通过下列方式形成。将厚度约为18μm的Cu箔粘接到绝缘膜2的一个表面上，接着对Cu箔进行刻蚀形成天线3的形状。此时，上述槽缝7和引线10形成在每个天线3中。然后对每个引线10的表面进行Sn(锡)镀覆。为了形成较薄的绝缘膜和天线，只需要通过在绝缘膜的表面上溅射形成厚度约为38μm的第一Cu膜，以第一Cu膜作为籽晶层，通过电镀形成比第一Cu膜厚的第二Cu膜，然后构图第一和第二Cu膜。
绝缘膜2满足膜载带(film carrier tape)的标准。例如，它可以由50μm宽或70mm宽以及75μm厚的聚酰亚胺树脂膜构成，并在该膜的一部分中具有器件孔8，如图6和7所示。在绝缘膜2的两侧，以规定间隔形成用于承载绝缘膜2的齿(sprocket)孔26。这些器件孔和齿孔26都是通过对绝缘膜进行打孔而形成的。
如图14所示，卷轴25固定到设有键合(bonding)台31和键合工具32的内引线键合器30上，并且在沿着键合台31的上表面移动绝缘膜2的同时，半导体芯片5被连接到天线3。
天线3通过装配连接到半导体芯片5，如图15所示(图14的局部放大图)，键合台31上的半导体芯片5被加热到约100℃，将绝缘膜2的器件孔8直接定位到半导体芯片5的正上方，并将加热到约400℃的键合工具32压向从器件孔8的内部突出的引线10的上表面，由此使Au突起(9a-9d)与引线10接触。此时，在约2秒内将预定负载施加于键合工具32，由此在形成于引线10的表面上的Sn镀层和Au突起(9a-9d)之间的界面处形成一个Au-Sn共晶合金层，并且Au突起(9a-9d)和引线10分别粘接在一起。
在键合台31上，安装另一个半导体芯片5。在绝缘膜2被移动了一个天线3的间距之后，利用与上述相同的工序将这个半导体芯片5连接到天线3。然后通过重复上述工序将半导体芯片5连接到形成在绝缘膜2中的所有天线3上。在完成了半导体芯片5和天线3的连接工作之后，以卷绕到卷轴25上的形式将绝缘膜2运载到下一树脂密封步骤。
为了提高Au突起(9a-9d)和相应引线10之间的连接可靠性，建议使四个引线10在垂直于天线3的长边方向的方向上延伸，如图16所示。当四个引线10沿平行于天线3的长边方向延伸时，如图17所示，通过弯曲制成的输入装置1，一个较强的拉应力作用于Au突起(9a-9d)和引线10之间的接点处，这将引起它们之间的连接可靠性下降。
在半导体芯片5的树脂密封步骤中，如图18和19中所示，采用分散器33向安装在器件孔8内部的半导体芯片5的上表面和侧表面馈送封装树脂4，接着在加热炉中烘焙封装树脂4。在这个树脂密封步骤中，在移动绝缘膜2(未示出)的同时馈送和烘焙封装树脂4，但图中未标出这一点。已经完成树脂密封工作的绝缘膜2以卷到卷轴25上的形式被运载到下一检测步骤，在此检测半导体芯片5和天线3的连接状态。由于形成在绝缘膜2中的大量天线3相互电绝缘，因此可以很容易地进行各个天线3和半导体芯片5之间的连续测试。然后，覆盖膜6(参见图3)叠置在绝缘膜2的一个表面(形成有天线3的表面)上，由此完成输入装置1的制造步骤。
然后将如此制造的输入装置1以卷绕到卷轴25上的形式封装，如图20所示，然后运送给客户。
然后购买输入装置1的卷轴的客户将绝缘膜切割成如图1-5所示的每个输入装置1。得到的输入装置1与其它部件组合，由此制造成一个电子标签。在图21中，示出了通过将双面胶带粘接到输入装置1的背面，然后固定到商品例如消费单34的表面上而获得的电子标签的例子。
根据这个实施例，天线3由粘接到柔性绝缘膜2的一个表面上的薄Cu箔构成，由此可以实现与具有以Cu为基材的天线的输入装置相比，厚度更薄且柔性更佳的输入装置1。此外，半导体芯片5的端子(Au突起9a和9b)分别直接连接到与天线3一体形成的引线10上，因此与通过经过连接线连接天线3和半导体芯片5形成的输入装置相比，可以使本实施例的输入装置1变薄了与连接线环路的厚度相等效的厚度。通过采用其中以规则间隔形成大量天线3的绝缘膜2，可以一致地进行输入装置1的制造，更具体地说，是天线3和半导体芯片5之间的连接、用树脂密封半导体芯片5、检测和输送。
半导体芯片5设置在绝缘膜的器件孔8中，引线10和半导体芯片5的端子在器件孔8的内部连接，这有利于在引线10和端子之间的连接部分进行实际检测，并且可以通过用封装树脂4进行填充，保护引线10和端子之间的连接部分。
在上述实施例中，输入装置1是采用器件孔8形成在其中的绝缘膜2制造的。例如，如图22所示，还可以通过上述方法在没有器件孔8的绝缘膜12的一个表面上形成与引线10整合的天线3，然后将半导体芯片5的端子(Au突起9a和9b)连接到引线10。在这种情况下，引线10被连接到端子(Au突起9a和9b)之后，在引线10和端子(Au突起9a和9b)之间的空间填充孔型(unfill)树脂13，如图23所示。
与采用其中形成有器件孔8的绝缘膜2相比，采用上述绝缘膜12可以进行引线10和端子(Au突起9a和9b)之间的无故障连接，从而可以提高引线和端子之间的连接可靠性，因此省略了虚拟突起(9c和9d)。然而，当采用绝缘膜12时，从绝缘膜12的背面，实际上观察不到引线10和端子(Au突起9a和9b)之间的连接部分，因此需要对目测方法作出改进。此外，需要可靠的填充技术以使用孔型树脂13填充引线10和端子(Au突起9a和9b)之间的相当窄的空间。
在上述实施例中，采用粘接到由聚酰亚胺树脂构成的绝缘膜2上的Cu箔来形成天线3，但是若用粘接于绝缘膜2的一个表面上的Al(铝)箔构成天线或用比聚酰亚胺树脂便宜的树脂(例如，聚对苯二甲酸亚乙酯)构成绝缘膜2，可以降低输入装置1的材料成本。当天线3由Al箔构成时，优选通过采用超声波和加热组合形成一个Au/Al键合，将半导体芯片5的Au突起(9a-9d)连接到天线3。
(实施例2)
在实施例1中，采用其中形成有器件孔8的绝缘膜2来制造输入装置1，而在本实施例中，将说明采用如图22或23所示的没有器件孔的绝缘膜12来制造一个COF(膜上芯片)型输入装置的工艺的例子。
图24是表示用于制造COF型输入装置的绝缘膜12的一部分的平面图。绝缘膜12由薄约38μm的聚酰亚胺树脂膜构成，并在该膜的一个表面上以规则间隔形成槽缝15位于其间的大量天线14。每个天线14由以Cu作为主要成分的金属膜构成。
上述天线14是如下形成的：在绝缘膜12的表面上通过溅射法形成薄到0.1μm或更薄的Cu膜，通过电镀法允许在得到的Cu膜的表面上生长厚度约为9μm的Cu膜，通过光刻将这些Cu膜构图成天线14的形状，并通过非电解镀覆在被构图的膜上形成厚度约为0.46μm的Sn膜。
与将Cu箔粘接到绝缘膜2上以在其中形成天线的实施例1的绝缘膜2相比，使天线14通过上述方法形成在其上的绝缘膜12的特征在于薄且富于柔性，并具有超高的弯曲强度，这是因为构成天线14的Cu膜非常薄，并且是在不使用粘接剂的情况下将该Cu膜形成在绝缘膜12的表面上。
图25是表示在天线14的中心附近的放大平面图。几乎在天线14的中心处，设置有一个其一端到达天线14的外边缘的L形槽缝15。在槽缝15的角部，设有一个矩形切口16，该切口是通过除去构成天线14的Cu膜而形成的以露出绝缘膜12。在这个切口16的内部，形成四个与天线14成一体且一端沿着槽缝15的角部方向延伸的引线图形17。这四个引线图形17具有相同的面积。在进行将Cu膜构图成天线14的形状的步骤的同时，形成槽缝15、切口16和引线图形17。
下面根据图26中所示的流程制造采用这种绝缘膜12的COF型输入装置。
首先，制备通过切割一个Au突起晶片而得到的半导体芯片5和使天线14如上所述地形成在其中的绝缘膜。半导体芯片5与实施例1(参见图8-11)中采用的半导体芯片相同。绝缘膜12与实施例1的相同，以卷绕到卷轴上的形式在生产线上输送。
如图27所示，卷轴25固定到一个内引线键合器30上，该内引线键合器30设有键合台31和键合工具32，并在沿着键合台31的上表面移动绝缘膜12的同时，进行天线14和半导体芯片5的连接(引线键合)。
具体地说，如图28所示，半导体芯片5安装在被加热到约450C的键合台31上。在将天线14的引线图形17直接定位于半导体芯片5的上方之后，将加热到约100℃的键合工具32压向绝缘膜12的上表面，以使Au突起(9a-9d)与图形17接触。同时，在约2秒中内给键合工具32施加预定负载，由此在形成于引线图形17表面上的Sn镀层与Au突起(9a-9d)之间的界面处形成Au-Sn共晶合金层，并分别粘接Au突起(9a-9d)和引线图形17。
图29是表示半导体芯片5的Au突起(9a-9d)和引线图形17是如何重叠的的平面图。在本实施例中，切口16形成在天线14的一部分中，在这个切口16内部延伸的四个引线图形17与Au突起(9a-9d)连接，这对于提高天线14和半导体芯片5之间的连接可靠性非常有效，原因如下。
当切口16和引线图形17都不形成在天线14的槽缝15的角部时，半导体芯片5的Au突起(9a-9d)连接到天线14的位于槽缝15的不同边上的四个部位。然而，在这种情况下，依据Au突起(9a-9d)的位置，形成在Au突起(9a-9d)周围的Cu膜图形各不相同。这将导致散热性(heat diffusion resistance)的差别(在图30所示的例子中，在连接有Au突起9a和9c的一侧周围的散热通道窄于连接有Au突起9b和9d的一侧周围的散热通道)，从而在键合时，与具有较窄散热通道的一侧(连接有Au突起9a和9c的一侧)相比，具有较宽散热通道的一侧的(连接有Au突起9b和9d的一侧)散热通道的热阻变小，且其中的散热量变大。
结果是，天线14的表面温度在具有较宽散热通道的一侧上降低，这妨碍了在Au突起(9b和9d)和天线14之间的界面处充分形成Au-Sn共晶合金层，从而导致其间的粘接性下降。当天线14和Au突起(9a-9d)例如在如图31所示的位置上连接时，三个Au突起(9b、9c和9d)与天线14的粘接力低于一个Au突起(9a)与天线14的粘接力，其中该三个Au突起(9a，9c，9d)在具有较宽散热通道的一侧与天线14接触，而该一个Au突起(9a)在具有较窄散热通道的一侧与天线14接触。
如果键合台或键合工具32的温度增高，并预料到天线14在具有较宽散热通道一侧上的表面温度降低，则不同于实施例1中的绝缘膜2的、没有器件孔8的绝缘膜12在绝缘膜12的芯片安装区域会暴露于高温下并经受热变形。这样获得的产品必然有缺陷。
另一方面，当切16和引线图形17如上所述形成在天线14的芯片安装区域中并且这些引线图形17与Au突起(9a-9d)连接时，来自引线图形17的散热通道由于切口而变窄，从而在键合时，从引线图形17向天线14的散热量会减少。此外，由于来自引线图形的散热通道由于切口而几乎均匀地变窄，因此在四个Au突起(9a-9d)和引线图形17之间的各个接点处温度几乎相等。
引线图形17的面积越小，从引线图形17向天线14的散热量越少。过少的散热量减小了与Au突起(9a-9d)的接触面积，从而导致Au突起和天线之间的键合强度降低。为了抑制散热量和保持一定接触面积，引线图形17的宽度尺寸可设置为稍大于Au突起(9a-9d)的直径(该尺寸表示为Au突起的直径+对准余量)。
通过在天线14的芯片安装区域中形成切16和引线图形17以及连接引线图形17和Au突起(9a-9d)，可以抑制键合时Au突起(9a-9d)和引线图形17之间的接点处的温度降低，同时，可以使四个Au突起(9a-9d)和引线图形17之间的接点处的温度均匀。这就可以在Au突起(9a-9d)和引线图形17之间的界面处形成均匀的Au-Sn共晶合金层并增强其间的键合强度，因此提高了天线14和半导体芯片之间的连接可靠性。
设置在天线14的芯片安装区域中的切16或引线图形17的形状不限于上述锄(hoe)型或锹(stag)型，而是可以采用任何可防止在与四个Au突起(9a-9d)接触的位置温度降低，同时可以实现温度均匀性的形状。
然后采用分散器40在半导体芯片5的下表面和绝缘膜12(和天线14)之间的空间填充孔型树脂41，如图32所示，接着在加热炉中熟化孔型树脂41。孔型树脂41在加热炉中的这种熟化首先是通过半熟化孔型树脂41进行，将绝缘膜12卷绕到卷轴25上，在加热炉中运载卷轴25以完全熟化孔型树脂41。在孔型树脂41的半熟化之后、将绝缘膜12卷绕到卷轴25上之前，进行判断天线14和半导体芯片5之间的连接是否良好的检测。
如图33所示，填充在半导体芯片5的下表面中的孔型树脂41最好在树脂的最外边缘处与切16之外的天线14接触。简言之，希望孔型树脂41的直径大于切16的直径。另一方面，当孔型树脂41的直径小于切16的直径时，如图34所示，既没有用天线14覆盖也没有用孔型树脂41覆盖的绝缘膜12被部分地暴露于切16的内部。
由于绝缘膜12相当薄，在弯曲输入装置时，如果有的话，一个应力被施加到制成的输入装置，这可能会导致半导体芯片5从天线14剥离。因此切16内部的绝缘膜12最好用孔型树脂41覆盖，如图32所示。此时，当切16的直径小于半导体芯片5的直径时，切
16内部的绝缘膜12被孔型树脂41和半导体芯片5覆盖，从而可进一步提高半导体芯片5和天线14之间的接点附近的膜强度。
在天线14中形成切16和引线图形17时，最好考虑到孔型树脂41或半导体芯片5的尺寸来设计切口和引线图形的形状或尺寸。
孔型树脂41由有机树脂构成，如环氧树脂，因此建议在半导体芯片5的最上表面上形成一个有机树脂膜，如聚酰亚胺膜。这将增强孔型树脂41和半导体芯片5之间的粘接力，从而提高了制成的输入装置的弯曲强度(半导体芯片5和天线14之间的连接强度)。
通过完成半导体芯片5的树脂密封，几乎完成了该输入装置的制造步骤。目测步骤和最后的筛选步骤之后，将如此制造的COF型输入装置以卷绕到卷轴上的形式进行封装，并运输给客户，在那里切割该输入装置并使其与绝缘膜12分离。
因此本实施例制成了较薄、具有小尺寸和相当高的弯曲强度的COF型输入装置。因此可以提供能在暴露于加热、潮湿或机械应力的恶劣条件下使用的输入装置。
前面已经关于一些实施例介绍了由本发明人做出的本发明。然而，本发明不限于这些实施例，而是可以在不脱离本发明的范围的情况下进行各种修改。
下面将简要介绍在由本申请公开的本发明中由典型发明获得的优点。
根据本发明的一个实施例，可以以低成本实现薄的和具有高弯曲强度的用作电子标签的输入装置。

Claims (18)

1. 一种用作电子标签的输入装置，包括：
绝缘膜；
每一个均由一个导体层构成且形成在绝缘膜的一个表面上的多个天线；
形成在每个天线的中心附近且一端延伸到天线的外边缘的槽缝；
经过多个突起电极直接电连接到与所述天线一体形成的引线上的半导体芯片；以及
用于密封半导体芯片的树脂，
其中，所述引线形成在切口的内部，该引线的一端连接到天线而另一端延伸到切口内部。
2. 根据权利要求1的用作电子标签的输入装置，其中每个由导体层构成的天线是通过对形成在绝缘膜的一个表面上的铜箔或铝箔进行构图而形成的。
3. 根据权利要求1的用作电子标签的输入装置，其中半导体芯片设于形成在绝缘膜中的器件孔内部，并被封装树脂密封。
4. 根据权利要求1的用作电子标签的输入装置，其中用于将每个天线电连接于该半导体芯片的多个突起电极包括不与半导体芯片中的电路电连接的虚拟突起。
5. 根据权利要求4的用作电子标签的输入装置，其中多个突起电极包括一个构成所述电路的输入端子的突起电极、一个构成所述电路的GND端子的突起电极、以及两个不与所述电路电连接的虚拟电极。
6. 根据权利要求5的用作电子标签的输入装置，其中构成所述电路的输入端子的突起电极电连接到通过由槽缝将天线一分为二获得的每个天线的一半，构成所述电路的GND端子的另一突起电极电连接到天线的另一半。
7. 根据权利要求1的用作电子标签的输入装置，其中多个突起电极分别电连接到与每个天线一体形成的引线上，并且每个引线在垂直于每个天线的长边方向的方向上延伸。
8. 根据权利要求1的用作电子标签的输入装置，其中在绝缘膜的一个表面上叠置用于保护每个天线和半导体芯片的覆盖膜。
9. 一种用作电子标签的输入装置的制造方法，该用作电子标签的输入装置包括：绝缘膜；每一个均由一个导体层构成并形成在绝缘膜的一个表面上的多个天线；形成在每个天线的中心附近且一端延伸到天线的外边缘的槽缝；经过多个突起电极直接电连接到与所述天线一体形成的引线上的半导体芯片；以及用于密封半导体芯片的树脂，其中，所述引线形成在切口的内部，该引线的一端连接到天线而另一端延伸到切口内部，该制造方法包括以下步骤：
(a)制备长绝缘膜，其中形成由导体层构成并互相分开的多个天线；
(b)将半导体芯片连接到形成在绝缘膜中的多个天线中的每一个上；
(c)用树脂密封连接到多个天线中的每一个上的半导体芯片；和
(d)检测由步骤(a)、(b)、(c)制造的用作电子标签的输入装置的质量，
其中长绝缘膜以卷绕到卷轴上的形式从步骤(a)运载到步骤(d)。
10. 根据权利要求9的制造方法，还包括在步骤(d)之后，以卷绕到卷轴上的形式输送长绝缘膜的步骤。
11. 一种用作电子标签的输入装置，包括：
绝缘膜；
每一个均由一个导体层构成且形成在绝缘膜的一个表面上的多个天线；
形成在每个天线的中心附近且一端延伸到天线的外边缘的槽缝；
经过多个突起电极直接电连接到与所述天线一体形成的引线上的半导体芯片；以及
用于密封半导体芯片的树脂，
其中在每个天线的安装有芯片的部分上设置切口，用于露出绝缘膜，
其中在切口的内部形成多个引线图形，该多个引线图形的每一个均由导体膜构成并且其一端连接到每个天线而其另一端延伸到切口内部，和
其中多个突起电极分别连接到在对应于这些突起电极的位置上形成的多个引线图形的表面上。
12. 根据权利要求11的用作电子标签的输入装置，其中导体膜由形成在绝缘膜的一个表面上的铜膜和形成在铜膜表面上的锡镀层构成，并且该突起电极是金属突起。
13. 根据权利要求11的用作电子标签的输入装置，其中多个突起电极包括一个构成了形成在半导体芯片上的电路的输入端子的突起电极、一个构成了该电路的GND端子的突起电极、以及一个不与该电路电连接的虚拟突起电极。
14. 根据权利要求11的用作电子标签的输入装置，其中多个引线图形具有相同的面积。
15. 根据权利要求11的用作电子标签的输入装置，其中多个引线图形中每一个的宽度大于突起电极的直径。
16. 根据权利要求11的用作电子标签的输入装置，其中有机树脂膜形成在半导体芯片的表面上。
17. 根据权利要求11的用作电子标签的输入装置，其中用于密封半导体芯片的树脂在树脂的最外边缘处与切口外部的天线接触。
18. 根据权利要求17的用作电子标签的输入装置，其中半导体芯片的直径大于切口的直径。
CNB031553745A 2002-08-28 2003-08-28 用作电子标签的输入装置及其制造方法 Expired - Fee Related CN100417038C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP247990/2002 2002-08-28
JP2002247990A JP4109039B2 (ja) 2002-08-28 2002-08-28 電子タグ用インレットおよびその製造方法

Publications (2)

Publication Number Publication Date
CN1494227A CN1494227A (zh) 2004-05-05
CN100417038C true CN100417038C (zh) 2008-09-03

Family

ID=31972496

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031553745A Expired - Fee Related CN100417038C (zh) 2002-08-28 2003-08-28 用作电子标签的输入装置及其制造方法

Country Status (3)

Country Link
US (2) US7105916B2 (zh)
JP (1) JP4109039B2 (zh)
CN (1) CN100417038C (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224280B2 (en) * 2002-12-31 2007-05-29 Avery Dennison Corporation RFID device and method of forming
US6940408B2 (en) * 2002-12-31 2005-09-06 Avery Dennison Corporation RFID device and method of forming
US20050128147A1 (en) * 2003-12-15 2005-06-16 Zeewaves Systems, Inc. Antenna system
AU2005208313A1 (en) * 2004-01-22 2005-08-11 Mikoh Corporation A modular radio frequency identification tagging method
US7158037B2 (en) 2004-03-22 2007-01-02 Avery Dennison Corporation Low cost method of producing radio frequency identification tags with straps without antenna patterning
JP4792560B2 (ja) * 2004-03-31 2011-10-12 株式会社サトーゴーセー 情報記録体樹脂封入タグ
KR100603761B1 (ko) 2004-04-22 2006-07-24 삼성전자주식회사 마이크로웨이브 트랜스폰더
JP4626192B2 (ja) * 2004-06-04 2011-02-02 日立化成工業株式会社 半導体装置
JP4680540B2 (ja) * 2004-06-29 2011-05-11 トッパン・フォームズ株式会社 半導体装置の製造方法
US7307527B2 (en) * 2004-07-01 2007-12-11 Avery Dennison Corporation RFID device preparation system and method
JP2006023814A (ja) * 2004-07-06 2006-01-26 Daiichi:Kk 保護スペーサ及びその製造方法
US6957777B1 (en) * 2004-09-21 2005-10-25 Sheng-Chang Huang Label to be attached on a plastic product formed in a mold and identifiable by a detecting device
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006195796A (ja) * 2005-01-14 2006-07-27 Hitachi Chem Co Ltd Ｉｃタグ及びｉｃタグインレット
US7842156B2 (en) * 2005-04-27 2010-11-30 Avery Dennison Corporation Webs and methods of making same
US7749350B2 (en) * 2005-04-27 2010-07-06 Avery Dennison Retail Information Services Webs and methods of making same
JP2007018487A (ja) * 2005-06-07 2007-01-25 Hitachi Chem Co Ltd Ｉｃタグ
JP4815891B2 (ja) * 2005-06-22 2011-11-16 株式会社日立製作所 無線ｉｃタグ及びアンテナの製造方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
CN101248447A (zh) * 2005-08-22 2008-08-20 艾利丹尼森公司 制作rfid装置的方法
DE602005013795D1 (de) * 2005-11-18 2009-05-20 Airsec Sas Behälter und Kapsel mit Transponder
US8067253B2 (en) 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
WO2007102360A1 (ja) * 2006-03-06 2007-09-13 Mitsubishi Electric Corporation Ｒｆｉｄタグ、ｒｆｉｄタグの製造方法及びｒｆｉｄタグの設置方法
CA2654878C (en) * 2006-06-19 2014-09-02 Nagraid S.A. Method of manufacturing cards that each include an electronic module and intermediate products
CN100399349C (zh) * 2006-06-19 2008-07-02 上海华申智能卡应用系统有限公司 防形变电子标签封装装置
EP2036008B1 (fr) * 2006-06-19 2015-04-01 Nagravision S.A. Procede de fabrication de cartes comprenant au moins un module electronique, ensemble intervenant dans ce procede et produit intermediaire
JP2008043302A (ja) * 2006-08-21 2008-02-28 Hitachi Ltd 生体植込み用ｒｆｉｄタグ及びその挿入冶具体
JP2008092198A (ja) * 2006-09-29 2008-04-17 Renesas Technology Corp Ｒｆｉｄラベルタグおよびその製造方法
JP4847849B2 (ja) * 2006-11-22 2011-12-28 株式会社日立製作所 Ｒｆｉｄタグ
WO2008101807A1 (fr) * 2007-02-09 2008-08-28 Nagraid S.A. Procede de fabrication de cartes electroniques comprenant au moins un motif imprime
JP4992465B2 (ja) * 2007-02-22 2012-08-08 富士通株式会社 Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
US20090033495A1 (en) * 2007-08-03 2009-02-05 Akash Abraham Moldable radio frequency identification device
DE102007044620A1 (de) * 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
EP2256672B1 (en) * 2008-02-22 2016-04-13 Toppan Printing Co., Ltd. Transponder and book form
JP4730417B2 (ja) * 2008-09-26 2011-07-20 三菱電機株式会社 Ｒｆｉｄタグ
JP2010081290A (ja) * 2008-09-26 2010-04-08 Mitsubishi Electric Corp Ｒｆｉｄタグ
JP4742322B2 (ja) * 2008-10-30 2011-08-10 三菱電機株式会社 Ｒｆｉｄタグ
KR101290666B1 (ko) 2011-10-27 2013-07-31 크루셜텍 (주) 반도체 패키지 제조방법 및 반도체 패키지
WO2014097836A1 (ja) 2012-12-19 2014-06-26 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
TWI514670B (zh) * 2013-05-21 2015-12-21 Wistron Neweb Corp 天線的製作方法
DE102017200122B4 (de) 2017-01-05 2020-07-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung
DE102017200121A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit zumindest einem integrierten Antennenelement
DE102017200124A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
WO2019132886A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Low resistance field-effect transistors and methods of manufacturing the same
CN111079881B (zh) * 2018-10-19 2022-11-04 上海炘璞电子科技有限公司 微带天线、抗金属电子标签及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213449A (zh) * 1996-01-17 1999-04-07 格姆普拉斯有限公司 用于卡或标签的无触点电子组件
WO2000052109A1 (en) * 1999-03-02 2000-09-08 Motorola Inc. Electronic tag assembly and method therefor
WO2001048687A1 (fr) * 1999-12-23 2001-07-05 Nagraid Sa Etiquette electronique
WO2003026010A1 (fr) * 2001-09-18 2003-03-27 Nagra Id Sa Étiquette électronique de faible épaisseur et procédé de fabrication d'une telle étiquette

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783646A (en) * 1986-03-07 1988-11-08 Kabushiki Kaisha Toshiba Stolen article detection tag sheet, and method for manufacturing the same
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
US5826328A (en) * 1996-03-25 1998-10-27 International Business Machines Method of making a thin radio frequency transponder
US5786626A (en) 1996-03-25 1998-07-28 Ibm Corporation Thin radio frequency transponder with leadframe antenna structure
JP2910736B2 (ja) * 1997-07-16 1999-06-23 日本電気株式会社 ストリップ線路−導波管変換器
EP1016052B1 (en) * 1997-09-11 2015-08-19 Precision Dynamics Corporation Laminated radio frequency identification device
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
JP2000332523A (ja) * 1999-05-24 2000-11-30 Hitachi Ltd 無線タグ、その製造方法及びその配置方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213449A (zh) * 1996-01-17 1999-04-07 格姆普拉斯有限公司 用于卡或标签的无触点电子组件
WO2000052109A1 (en) * 1999-03-02 2000-09-08 Motorola Inc. Electronic tag assembly and method therefor
WO2001048687A1 (fr) * 1999-12-23 2001-07-05 Nagraid Sa Etiquette electronique
WO2003026010A1 (fr) * 2001-09-18 2003-03-27 Nagra Id Sa Étiquette électronique de faible épaisseur et procédé de fabrication d'une telle étiquette

Also Published As

Publication number Publication date
US7663209B2 (en) 2010-02-16
US20060232415A1 (en) 2006-10-19
US7105916B2 (en) 2006-09-12
JP4109039B2 (ja) 2008-06-25
CN1494227A (zh) 2004-05-05
JP2004086644A (ja) 2004-03-18
US20040041262A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
CN100417038C (zh) 用作电子标签的输入装置及其制造方法
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
CN101341593B (zh) 多晶片集成电路封装及形成其的方法
US5889320A (en) Tape application platform and processes therefor
US8729710B1 (en) Semiconductor package with patterning layer and method of making same
EP0942392A2 (en) Chip card
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
EP0367311B1 (en) Method for mounting an electronic component and memory card using same
US20060270117A1 (en) Method for modified bus bar with Kapton™ tape or insulative material on LOC packaged part
JP4322558B2 (ja) 電子タグ用インレットの製造方法
US5780923A (en) Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
EP1938382B1 (en) High current semiconductor device system having low resistance and inductance
US7176058B2 (en) Chip scale package and method of fabricating the same
JP2005286057A (ja) 回路装置およびその製造方法
EP0186818B1 (en) Chip to pin interconnect method
CN101266958A (zh) 晶片封装结构
JP2008140400A (ja) 電子タグおよびその製造方法
JPS61150253A (ja) 半導体リ−ドフレ−ム
US20030122224A1 (en) Lead frame with dual thin film coated on inner lead terminal
JPS63204635A (ja) メモリ−モジユ−ル
AU680142C (en) Tape application platform and processes therefor
KR100381844B1 (ko) 반도체패키지용써킷테이프
JPH0897359A (ja) 半導体装置及び半導体装置の製造方法
KR20000028369A (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20120828