JP2004054945A - マイクロプロセッサの電力消費と発熱の少なくとも一方の低減システム - Google Patents
マイクロプロセッサの電力消費と発熱の少なくとも一方の低減システム Download PDFInfo
- Publication number
- JP2004054945A JP2004054945A JP2003204463A JP2003204463A JP2004054945A JP 2004054945 A JP2004054945 A JP 2004054945A JP 2003204463 A JP2003204463 A JP 2003204463A JP 2003204463 A JP2003204463 A JP 2003204463A JP 2004054945 A JP2004054945 A JP 2004054945A
- Authority
- JP
- Japan
- Prior art keywords
- functional units
- unit
- instruction
- monitoring information
- subset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000020169 heat generation Effects 0.000 title claims abstract description 15
- 238000012544 monitoring process Methods 0.000 claims description 37
- 230000006870 function Effects 0.000 claims description 3
- 238000004377 microelectronic Methods 0.000 description 48
- 238000000034 method Methods 0.000 description 23
- 230000009467 reduction Effects 0.000 description 18
- 238000013459 approach Methods 0.000 description 15
- 238000004590 computer program Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000005457 optimization Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005549 size reduction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
【解決手段】マイクロプロセッサの電力消費と発熱の少なくとも一方を低減するためのシステムで、マシンコード命令を解読するよう構成された命令解読ユニットと、命令解読ユニットに連結され、マシンコード命令を順序に従わないで実行するように構成された命令実行部と、命令実行部に連結され、マシンコード命令の実行に関連して作動を行うよう構成された複数の機能ユニット108、110、112、114と、複数の機能ユニットと、命令解読ユニットと、命令実行部とに連結され、機能ユニットのオンを制御するように構成された論理ユニット116とを含み、論理ユニットが、マシンコード命令の実行に関連して作動を行うために必要な複数の機能ユニットのサブセットの選択的オンを制御する。
【選択図】 図1
Description
【関連出願の引照】
下記の出願は同一承継人の出願に係る、同時係属中の出願特許である。
* 「スーパースカラRISC命令スケジューリング」、出願番号07/860,719号(代理人整理番号SP035)
* 「ハードウェア・エミュレーション・アクセレレータ及び方法」、出願番号07/831, 272号(代理人整理番号SP046)
上記出願特許の開示は参考文献として本出願に組み込まれているものとする。
【0002】
【産業上の利用分野】
本発明は一般に単一のマイクロエレクトロニック装置による発熱及び電力消費の少なくとも一方を削減させるシステム及び方法に関するものであり、特に、斯かるマイクロエレクトロニック装置による電力消費の動的な制御及び、その結果として斯かるマイクロエレクトロニック装置に必要とされる発熱処理に関するものである。
【0003】
【関連技術】
マイクロエレクトロニック装置(半導体デバイス、半導体チップ、または集積回路とも呼ばれる)の発熱処理はその設計、製造、及び使用上重要な問題である。これは典型的には百万個以上のトランジスタ(アクティブとパッシブ)が一つの半導体ダイに集積された超集積回路(VLSI)および超超集積回路(ULSI)デバイスに於いて殊に重要な問題である。アクティブなデバイスは必要なシステムの機能性と実行速度を可能とするために通常非常な高速で作動する(クロックで駆動され)(25MHzと33MHzは今や普通で、例えば250MHz以上の非常な高速も考えられている)ものである。どのような製造技術が利用されたかという点とは無関係に、周知の如く、高クロックレートおよび多数のアクティブ・デバイスにより、マイクロエレクトロニック装置のダイの実際の寸法に比し、大きな発熱の問題が生じるのである。
【0004】
例えば、百万個のアクティブ・デバイスを含む代表的なダイは15mm角のダイで作成され、132以上のピンアウトを必要とする。斯かるマイクロエレクトロニック装置は1マイクロン(aem)CMOS技術では30MHzのシステムクロック速度で作動し得るものである。ダイは適切なハウジングまたはパッケージに恒久的に収められてなくてはならないが、斯かるハウジングまたはパッケージは、ピンアウト、環境保護、物理的な保護の他に、デバイスの故障の防止のために十分な発熱処理能力を持つものでなければならない。
【0005】
通常の動作に於いて上記のマイクロエレクトロニック装置一個当たり、5乃至10ワットの処理を要する発熱が生じることは希でない。その結果、熱のシンクの措置なしには、斯かるマイクロエレクトロニック装置のダイの接合温度はセラミックパッケージで、そして商業用環境温度許容範囲の上限近くである摂氏70度では、摂氏100度に達することがある。更に、紀元2000年までに出現が予想される、一個のダイ当たり1億個のアクティブデバイスを含む、更に強力な、新しい世代のマイクロエレクトロニック装置の発熱処理要求に比べれば5乃至10ワットの発熱量はものの数にもならないのである。将来のダイの寸法は25mm角になるであろうと予想される。
【0006】
多量の発熱に対処するためのパッケージ作成の方策が開発されてきた。全ての方策に於いて、マイクロエレクトロニック装置を物理的な故障及び性能の劣化から保護するために、不要な熱を迅速に引き出すためのヒートシンクまたは熱グリース措置が取られている。通常のヒートシンク以外に、空気などのガス、あるいは水、フレオン、または更に効率の良い冷却剤などの液体が使用されるが、ヒートシンク手法は物理的なサイズの増大、コストの増加、機械的複雑さの増加、及びパッケージとしてのマイクロエレクトロニック装置の重量の増加をうながす。更に、発熱処理(すなわち熱応力)の必要上、パッケージ当たりのダイの寸法に自ずから上限が生ずるのである。
【0007】
発熱処理要求の代表的なものは50MHzのクロック速度で動作する通常のマイクロプロセッサで、それは通常の動作で5ワットの発熱を生じる。この発熱処理のために特別なヒートシンクが設置されている。エレクトロニックス上の絶えざる動向は、より小さく、より軽量なコンピュータ製品の製造を目指してのマイクロエレクトロニック装置のサイズ削減である。この微小化の傾向は更に進み、毎年劇的なサイズの削減が起こるのである。
【0008】
【発明が解決しようとする課題】
発熱処理の要請はしかし乍らエレクトロニック及びコンピュータ装置の微小化の過程に於いて障害となる。換言すれば、マイクロエレクトロニック装置からの発熱を取り除かなければならない物理学上の要請により、達成し得るエレクトロニック及びコンピュータ装置のサイズ及び重量をどこ迄削減し得るか、について自ずから限度が生ずるのである。そして、これはマイクロエレクトロニック装置の寿命にも関連する問題である。例えば、ソリドステート・レーザーの寿命がLEDの寿命より短いのは、小面積に於ける熱の密度が原因である。
【0009】
エレクトロニックスでの更なる顕著な動向は、エレクトロニック及びコンピュータ装置に於ける機能及び特性の増加と、それに伴う応答時間の短縮である。これは更に複雑で強力なマイクロエレクトロニック装置の使用により達成されるもので、ダイ一個当たりのアクティブ・デバイスの集積度の向上の結果である。併し、ダイ上に更に多数のアクティブ・デバイスを形成するには、発熱処理の必要の増加が伴ない、従って、達成し得るマイクロエレクトロニック装置パッケージのサイズ削減に自ずから限度が生じる。例えば、DECのアルファCMOSチップでは、電源電圧を低下させても200MHzで30ワットもの発熱があるという。
【0010】
その計算能力、機能、および特性に比し、マイクロエレクトロニック装置の物理的サイズの劇的な削減は、ラップトップ、ノートブック、パームトップ等と呼ばれる非常に小型のパソコンを生むに至った。これは、現行の、強力な機能と特性を持つコンピュータのサイズ縮小の典型的な例である。
【0011】
386SXマイクロプロセッサ内蔵の、代表的携帯用コンピュータの寸法は30センチ×40センチで、その重量は6.7キロであり、そのうち450グラムは充電可能な電池の重量である。今日の代表的な、386SXL型マイクロプロセッサ内蔵ラップトップ・コンピュータの寸法は20×27×5センチで、その重量は2乃至3キロである。このうち約200グラムが充電可能な電池の重量である。
【0012】
斯かるノートブックコンピュータ(及びラップトップあるいはパームトップコンピュータ)の重要な制約事項の一つはその機械の駆動に必要な電池である。電池は使用者の要求を満たすためにコンピュータを長時間に渡って駆動するのに十分な電力を供給するものでなければならない。現在のノートブックコンピュータの代表的な駆動範囲は一回の充電ごとに3乃至4時間である。重量とサイズの点で、電池はコンピュータ・システムの最大の部品の一つである。使用者にとって、必要なコンピュータ操作が十分な時間行なえるように電池の電力容量が十分に大きいものであることは極めて重要である。併し、この操作性の必要から、コンピュータ・システム全体のサイズが増加するのである。
【0013】
その理由は、これらの要請を満たすために電池の物理的サイズを拡大させる必要があるからである。故に、所定のサイズと重量当たり更に効率の良い電池を開発するために多大な研究開発の努力が為されている。その目的は、所定のサイズとスペース当たりより多くの電力とより長時間の操作を可能ならしめるために、充電容量の面に於いて電池技術の向上を図ることである。その結果、電池を使用するコンピュータ・システムのサイズの削減につながるものである。
【0014】
電池のサイズ削減以外に、電力消費の点でコンピュータ・システムの性能を向上させる努力が多々為されている。インテル社によって使用された従来の手法の一つは、使用されていない周辺チップの電源を止めることである。これはインテル80386チップセットで行なわれている手法である。周辺チップは非常に電力を消耗するものである故に、使用されていない周辺チップの電源を止めることによって電池の寿命が著しく向上するのである。AMDのAM386DXLマイクロプロセッサで実施されている更なる手法では、省電のためにクロック速度を下げることである(例えば40−0MHzより)。
【0015】
上記に説明された如く、マイクロエレクトロニック装置の発熱及び電力消費量の少なくとも一方の格段なる向上が必要とされている。そしてこれはマイクロエレクトロニック装置がコンピュータ・システムで使用される時に、パッケージのサイズ及び複雑性を削減し、マイクロエレクトロニック装置を電子的に駆動させる目的で電池が使用される場合、システムの操作時間を増加するために特に切実な問題である。
【0016】
【課題を解決するための手段】
そのために本発明は、マイクロプロセッサの電力消費と発熱の少なくとも一方を低減するためのシステムであって、
マシンコード命令を解読するよう構成された命令解読ユニットと、
命令解読ユニットに連結され、前記マシンコード命令を順序に従わないで実行するように構成された命令実行部と、
前記命令実行部に連結され、前記マシンコード命令の前記実行に関連して作動を行うよう構成された複数の機能ユニットと、
前記複数の機能ユニットと、前記命令解読ユニットと、前記実行部とに連結され、前記機能ユニットのオンを制御するように構成された論理ユニットとを含み、
前記論理ユニットが、前記マシンコード命令の実行に関連して作動を行うために必要な前記複数の機能ユニットのサブセットの選択的オンを制御することを特徴とする。
【0017】
【発明の要約】
本発明に関わるマイクロエレクトロニック装置は二個以上の機能ユニットで構成され、それらの機能ユニットは全て一個のチップ、すなわちダイ上に形成されている。本発明はマイクロエレクトロニック装置を制御するコンピュータ・プログラムの実行に於いて、全ての機能ユニットが同時に動作することはなく、またそれらが同時に動作する必要もない、という着想に基づいているものである。
【0018】
従って、本発明は、実行中のプログラムの要請に従って、非常に高速に(通常クロックサイクルの半分で)各機能ユニットをつけたり消したりさせるものである。本発明の作用により、従来の全ての機能ユニットを常時オンにして置く手法に比較し、マイクロエレクトロニック装置の電力消費量が著しく改善され、それに応じて発熱量も低下するのである。
【0019】
コンピュータ・プログラムの実行中全ての機能ユニットを常時オンにして置く従来の標準的手法に比較し、本発明の、本明細書で説明される代表的実施例では電力消費量と発熱量が30%削減されるのである。マイクロエレクトロニック装置のアーキテクチャ及び実行されるコンピュータ・プログラムの種類によって、0%乃至50%の削減が達成し得るのである。スーパースカラCPUに比して、より多くのブロックがより頻繁に遊休状態にあるため、単一スカラCPUに於ける削減度は低い。
【0020】
機能ユニットが更に細かいブロックに分割されるならば、そしてスイッチングを行なうために必要な制御論理によるオーバーヘッドの増加が甚大なものではないと仮定するならば、更に多くのパーセントのユニットまたはブロックをオフとすることが可能である。
【0021】
マイクロエレクトロニック装置の機能ユニットを何時つけたり消したりするか、を判別するために本発明では幾つかの手法が採用されている。一つの手法では、ソースコードをマイクロエレクトロニック装置のオペレーションを制御するマシンコードに翻訳するコンパイラが使用されている。実行中、論理ユニットがマシンコードを評価し(即ち、解読または監視し)、コンパイラから得られた利用度情報に基づき、コンピュータ・プログラムの実行の各ステップに於いて、どの機能ユニットがプログラムの実行のために必要であるか、そして従ってどの機能ユニットがオンあるいはオフされるべきか、を判別するのである。例えば、非グラフィック・オペレーションの実行中はグラフィック・ユニットの駆動は必要でないかも知れないのである。同じく、通常のワークステーションでは浮動小数点ユニット(FPU)は実行時間の20%乃至30%のみ動作するもので、その遊休期間中はオンである必要はない。キャッシュメモリユニットも本発明に基づく制御でコントロールし得るものである。
【0022】
機能ユニットを何時つけたり消したりするか、を判別する目的で本発明で、採用されているもう一つの手法は、機能ユニットの実行とオペレーションを評価(監視)するダイ上の論理ユニットを使用して行なわれる手法である。この監視機能は次のオペレーション(送出された命令の実行及び遅延を含む)の指示を生成するもので、そのような指示を使用して本発明のオン/オフオペレーションの制御が可能である。例えば、コンパクトな低コスト、オンチップFPUでは、衝突の可能性の故に、全てのユニットを同時に使用することは不可能である。FALUオペレーションの実行中、乗算器や除算器の動作は許可されない。従って、それらのユニットへ供給される電力を止めても構わないのである。
【0023】
実行中のコンピュータ・プログラムの要請に応じて、本発明では機能ユニットのオン/オフのためにどのような適切な、事前に選択された時間量でも使用できる。必要ならば最大の発熱量及び電力消費量の少なくとも一方の削減を得るためにオン/オフは1/2クロックサイクルの速度でも構わないが、オン/オフの目的で他のクロックサイクルを使用することも可能である。更に他の方法として、選択された一個のブロックまたは複数のブロックに対して動力線をオン/オフする方法もある。
【0024】
本発明では機能ユニットをオン/オフするための如何なる電子的手法をも意図するものである。相補型金属酸化膜半導体(CMOS)回路では、好ましい手法は(1)オフにされている機能ユニットヘのクロック信号を停止させるか、(2)オフにされている機能ユニットヘの入力を変化させない、かのどちらかである。どちらの手法でも、機能ユニットをオフにするという、所望の結果が得られる。後に、機能ユニットはそれをオフにした手法の逆の手法を用いることによってオンにできるのである。
【0025】
本発明は、状態変化が起こらない限り回路によって消費される電力は常に無であるというCMOSの特性を十分に利用しているが故に、CMOS回路に特に適用性のあるものである。コンピュータ・プログラムの実行中のある時点で使用されていない機能ユニットの状態変化を抑制することにより、本発明は目的とする発熱の減少及び電力消費量の少なくとも一方の削減を達成し得るものである。パワーベースをオン/オフする必要はなく、制御用に占めるチップ面積も最小限で済むものである。
【0026】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。本発明はマイクロエレクトロニック装置を制御するコンピュータ・プログラムの実行の必要に応じて機能ユニットをオン/オフできるように、マイクロエレクトロニック装置の各機能ユニットに供給される電力を選択的に制御するシステム及び方法である。実行中のプログラム・ステップの要請に従った、機能ユニットのダイナミックなオン/オフ化により、機能ユニットの消費電力量が大幅に削減(10%〜30%) され、その結果マイクロエレクトロニック装置の発熱量及び電力消費量の少なくとも一方の大幅な削減が達成される。本発明では、マイクロエレクトロニック装置の発熱及び電力消費量の少なくとも一方の大幅な削減をもたらす。従って、非常に望ましい結果として、ヒートシンクの必要性が削減され電池放電サイクルが長くなるのである。更に、パワーバス線の幅も縮小でき、その結果、VLSIチップでは面積が大幅に節約される。
【0027】
図1は本発明に基づいた、代表的なマイクロエレクトロニック装置のフロアープランである。図示される如く、参照番号100で一般的に示されるマイクロエレクトロニック装置には、例えばシリコンで作成されたダイ102が含まれ、それにはダイ102上に製造された電子回路のアーキテクチャを構成する種々の機能ユニットが形成されている。図示される如く、代表的実施例中のこれらの機能ユニットには次のものが含まれる:システムクロック104、中央処理装置(CPU)106、キャッシュ制御ユニット(CCU)108、浮動小数点ユニット(FPU)110、整数ユニット(INT)112、及びメモリ制御ユニット(MCU)114である。図1に示される機能ユニットはあくまでも説明のためのものである。本発明はマイクロエレクトロニック装置100のダイ102上の機能ユニットの如何なる配置をも考慮の対象とする。例えば、マイクロエレクトロニック装置100には論理機能ユニットの他にメモリを含むこともできる。本発明は単一の半導体ダイまたは基板で実現される現在のコンピュータ・アーキテクチャも将来のコンピュータ・アーキテクチャをも考慮の対象とする。
【0028】
図1に示す如く、論理ユニット116はマイクロエレクトロニック装置100の一部である。下記の詳細の説明にあるように、論理ユニット116はシステムクロック104と共に動作し、本発明の一実施例に従った機能ユニットへのクロック信号の供給を何時オン/オフするかを判別し、そして実際にオン/オフを行なう。
【0029】
図2は本発明のシステム及び方法の高レベルオペレーションを示す高レベルフローチャートである。図2を参照するならば、本発明は4つの基本的オペレーション・ステップを用いる。
【0030】
最初に、本発明ではマイクロエレクトロニック装置100で実行されている(制御している)コンピュータ・プログラムのマシンコード命令(ソースコードから翻訳されたもの)が解読される(さもなくば評価される)。この最初のステップに於いて、本発明では、マシンコード命令が監視され、実行のために送出された次のマシンコード命令を実行するためにはどの特定の機能ユニットが必要であるかを判別する。送出される次のマシンコード命令を実行するために機能ユニットが必要とされる前の、事前に選択されたクロックサイクル量(便宜上CCAと呼ぶ)が、次のマシンコード命令が送出されるか実行される前に、次のマシンコード命令を調べるために本発明で使用するタイムフレームとして使用される。このCCAによって、本発明では、適切な論理的ステップが取られ、機能ユニットを適時にオンすることが可能となり、その結果、送出されたマシンコード命令を順序通りに実行することができる。この第一ステップまたはブロックは参照番号202で示されている。
【0031】
ステップまたはブロック204に於いて、本発明では、送出されたマシンコード命令を実行するために機能ユニットが準備完了の状態になる、事前に選択されたクロックサイクル期間(便宜上クロックパワーアップ、CKPWRUPと呼ぶ)の長さだけ前に、機能ユニットからスイッチ抑制制御信号が取り除かれる。CKPWRUPタイムフレーム中、スイッチング能力が供給され、その結果、該当するマシンコード命令が機能ユニットに送出された時にこの機能ユニットが完全に機能できる。従って、この第二ステップに於いては、本発明で、該当する機能ユニットはマシンコード命令を実行するのに必要とされる充分前に起動され、その結果実行が行なわれるべき時に機能ユニットが完全に動作可能である。
【0032】
CKPWRUP用にはどのクロックサイクル量でも選択できる。本発明の好ましい実施例では、一個の1/2クロックサイクルが使用される。換言するならば、送出されたマシンコード命令の実行のために機能ユニットが必要とされる前、一個の1/2クロックサイクル内で、機能ユニットが起動される。従って、マシンコード命令の実行のために必要とされる寸前まで機能ユニットはオフ状態すなわち「待機」モードの状態(すなわち、電力消費量ゼロの、「無」入力状態をいう)にある。
【0033】
第三ステップあるいはブロック206に於いて、本発明では、事前に選択されたクロックサイクル期間(便宜上クロックパワーオン CKPWRONと呼ぶ)中、機能ユニットにスイッチング能力が継続的に供給される。CKPWRONは送出されたマシンコード命令の実行のために機能ユニットが要する時間(クロックサイクル数)である。斯かるものとして、CKPWRONには送出されたマシンコード命令を受け取るのに要するクロックサイクル、及び、このマシンコード命令の実行を完了させるための機能ユニットの遅延時間に等しいクロックサイクルが含まれている。
【0034】
本発明の最後である第四ステップあるいはブロックは参照番号208で示される。この第四ステップに於いては、コンピュータ・プログラムのマシンコード命令の実行である、要求されたタスクを機能ユニットが完了した後、事前に選択されたクロックサイクル期間(クロックパワーダウン、CKPWRDNと呼ぶ)の後、スイッチング能力は機能ユニットに供給されない。すなわち、機能ユニットは必要なタスクを実行した後、オフにされる(停止される)のである。斯くして、機能ユニットはその必要がなくなった後もオンすなわちアクティブであることはない。CKPWRDNの代表的な値は一個の1/2クロックサイクルである。斯かる起動/停止実施例は、メモリ、状態の保存、等を必要とする機能ユニットに適切なものであるが、他の手法も充分に本発明の範囲内である。
【0035】
電源バスの結合/切り離しも考慮の対象となる。VDDと各機能ユニットの間に接続される電源スイッチを追加することによって、上記のCKPWRON制御信号その他を使用して電源スイッチ(例えばFET)を制御することにより、機能ユニットへの電源をオン/オフにすることができる。この電源停止のケースに於いてはある量のDC電力は電源スイッチを通して消費されるが、機能ユニットが切り離されているので全体的な電力節約が生じる。
【0036】
本発明のこれら4ステップの最終的な結果として、マイクロエレクトロニック装置100が消費する電力の大幅な削減が達成される。この削減は、不要の時には機能ユニットはオンでない、という事実に基づく。下記で詳細に説明される如く、CMOS技術が使用される故、機能ユニットが状態を変化させる(すなわち、スイッチの作動中)場合にのみ電力の消費が起こる。機能ユニットの状態変化が抑制されると該当する機能ユニットは「オフ」であるので、その機能ユニットが消費する電力は僅少である。斯くして、オフの機能ユニットは電力を消費せず、従って電力消費の削減が達成される。
【0037】
電力消費量の削減が生じるので、ダイ102およびそれに付随するマイクロエレクトロニック装置100のパッケージング(図示せず)の発熱量も削減される。更に、電池が使用される場合、動作時間当たりに必要とされる電池の大きさも縮小される。そして更に、電力消費量の削減によって、電源バスの線幅も縮小できる。
【0038】
ここでは、図2のフローチャートに従った本発明の代表的な動作例を図3を参照して説明する。図3に、各トレースが横軸において同じタイムフレームを持つ4個のトレースを示す。各トレースの縦軸は信号の振幅、あるいは機能ユニットの状態、あるいは下記に説明する、本発明に基づくオペレーションの状態、を示す。最上トレース301は波形302を示し、この波形はマイクロエレクトロニック装置100を構成する全ての機能ユニット用のクロックであるシステムクロック104(図1)の出力である。二つのシステムクロックはお互いに180度位相の差がある。
【0039】
本説明用に選ばれた図3の代表的機能ユニットは浮動小数点ユニット(FPU)110である。下記に実施例の部分で説明する如く、多くのコンピュータシステムでFPU110は時間的に約10%だけしか使用されないのである。従って、後により明らかになる如く、FPU110に関しては、本発明は大幅な発熱及び電力消費量の少なくとも一方の削減を達成するものである。
【0040】
第三トレース305は二つの浮動小数点オペレーションの実行を示す。Aと印される第一の浮動小数点オペレーションはボックス306で示される。ボックス306は浮動小数点オペレーションAを実行するのに必要なクロックサイクルの数を示すものである。同じく、ボックス318で示される浮動小数点オペレーションBも描かれその浮動小数点オペレーションを実行するために必要なクロックサイクルの数を示す。すなわち、浮動小数点オペレーションAを実行するためには5と1/2クロックサイクルが必要であり、浮動小数点オペレーションBを実行するためには2クロックサイクルが必要である。これらのタイムフレームは言うまでもなく単に説明のためのものである。実際に於いては、浮動小数点オペレーションの実行に何十のクロックサイクルを要することもある。更に、各浮動小数点オペレーションの間に数千のサイクルが経過することもある。しかしながら、図3では紙面の都合上それを図形で表わすことはできない。従って、図示の目的上、浮動小数点オペレーションA及びB間の間隔と、各オペレーションの長さは便宜上縮小されている。
【0041】
図3の第四トレース307では、浮動小数点オペレーションA及びBのそれぞれに対して行なわれる4つのステップを図示する。浮動小数点オペレーションAに対して、CCA期間は3個の1/2サイクルを要するものとして表わされている。このCCA期間は参照番号308で表わされている。浮動小数点オペレーションAのCKPWRUP期間は一個の1/2クロックサイクルで、時間ブロック310に示されている。浮動小数点オペレーションAの実行に要する時間は時間ブロック312で表わされるCKPWRON期間に相当する。最後に、CKPWRDN期間は1/2クロックサイクルであり、これは時間ブロック314で表わされている。
【0042】
浮動小数点オペレーションAを実行するFPU110の実際のオペレーションは、本発明に基づいて次のように制御される。すなわち、トレース303の参照番号304で示されるクロックサイクルの期間に、システムクロック302をFPU110のクロック入力へ供給することにより制御される。トレース303で明らかな如く、FPUクロック入力で供給されるシステムクロックは、浮動小数点オペレーションAの実行の開始より1/2クロックサイクル前に供給され、浮動小数点オペレーションAの完了後1/2クロックサイクルの期間オン状態を継続する。
【0043】
浮動小数点オペレーションBの場合にも同じような例が示されている。ここでもトレース307を参照して説明するならば、CCA期間は時間ブロック320で示され、説明の便宜上この期間は3個の1/2サイクルを要するものとする。CKPWRUP時間ブロック322は1/2クロックサイクルであり、CKPWRON時間ブロック324は2クロックサイクルである。この2クロックサイクルは浮動小数点オペレーションBを実行するためにFPU110が要する時間である。最後に、CKPWRDN時間ブロック326は1/2クロックサイクルである。
【0044】
本発明のオペレーションの結果もたらされる省電効果を図3に示す。すなわち、トレース303を参照して言うならば、FPUクロック入力に対して適用されるクロック信号が存在する時のみ、FPU110の状態は変化できる。換言すれば、この例のFPU110は期間304及び期間316に於いてのみ動作するもので、それ以外の時間帯では動作しない。斯くして、本発明に基づいて如何に省電効果が起こるかが明らかである。
【0045】
斯くしてマイクロエレクトロニック装置100の全ての機能ユニットは本発明によって同様に制御されており、その結果最新のマシンコード命令の実行に必要な機能ユニットだけがスイッチオンされる。他の全ての不要な機能ユニットはオフにされ、斯くして、本発明によれば大幅な省電効果が達成されるのである。
【0046】
本発明はCMOS集積回路に対して特に適用牲を持つものである。その理由は、CMOS回路はその状態が変化する時のみ電力を消貴するからである。すなわち、スイッチングが行なわれる時のみ電力の消費が起こる。過渡あるいは交流(AC)ドメインの観点からは、一つのノードをスイッチするために消費される電力はCV2 に比例する。ただし、Cはスイッチされるノードの容量(farad)であり、VはレールVSSからレールVDDの電圧である。定常あるいは直流(DC)の観点からは、消費される電力は、製造プロセス変数および入力回転率(slew rate)に左右されるが、5−15%となる。
【0047】
CMOSをBiCMOSと比較するならば、後者に於いては、デバイスのベースを通しての「低」入力抵抗と、使用される電流制御機構のために、パイポーラ回路の電力消費はオフにし得ない。これと対照的に、CMOS(そして一般的にMOSデバイス)はゲートオキサイドの電気的絶縁特性のため、ゲート電極で高入力インピーダンスを持っ。
【0048】
CMOSをパイポーラトランジスタ回路とも同様に比較せねばならない。パイポーラトランジスタはスイッチングが行なわれているか否かに関わらず電力を消費する。すなわち、スイッチングが全く行なわれていない状態でも回路中を電流が流れている。これが、CMOSの低電力消費と電荷のスケールダウン(例えば携帯用コンピュータの電池)が可能であるためにCMOS技術が集積回路で優位性を認められる理由である。
【0049】
本発明は、殊にCMOS回路に適用性のあるものであるが、BiCMOS、NMOS、MESFET、I2 L、GaAs回路にも同様に適用し得るものである。本発明は、機能ユニットの状態を変化させるべきか否かを制御するための如何なる適切な手法も考慮の対象とするものである。状態変化の制御によって機能ユニットがオン/オフされ、本発明に従って所望の省電効果が達成されるのである。
【0050】
図4を参照するならば、本発明に従った機能ユニットの状態を制御するための代表的な手法が示されている。この手法では、該当する機能ユニットへのシステムクロック信号302の供給が制御される。機能ユニットは本発明がシステムクロック信号302を供給する時のみ電力を消費する。図4を参照するならば、本発明の論理ユニット116は、下記で説明する適切な手法のどれかに従って、パス402を通してのマシンコード命令の送出を(例えば、解読により)評価する。パス402によって供給される情報によって論理ユニット116は、本発明に従って種々の機能ユニットを何時オンにし、何時オフにするべきかを知ることができる。
【0051】
システムクロック104はシステムクロック信号302を論理ユニット116に供給する。説明の便宜上、#1、#2、#3、#4と印された4個の機能ユニットが図示されている。参照番号406は機能ユニット1に対応し、参照番号410は機能ユニット2に対応し、参照番号414は機能ユニット3に対応し、参照番号418は機能ユニット4に対応する。各機能ユニット406、410、414、及び418にはそれぞれ対応するクロック入力線404、408、412、及び416が存在する。
【0052】
オペレーションに於いて、論理ユニット116はオンにされる機能ユニットの適切なクロック入力線上のシステムクロック信号302を供給する。その機能ユニットがオフにされる可き時、論理ユニット116はシステムクロック302の供給を停止する。クロック信号なしには機能ユニットは状態を変化し得ないので、クロック信号302を受けない機能ユニットは電力を消費しない。斯くして、クロック信号302をオン/オフすることによって機能ユニットをオン/オフすることができるのである。
【0053】
図5にもう一つの、機能ユニットをオン/オフにさせる手法を示す。図5を参照するならば、この実施例では機能ユニット406、410、414、及び418はこれらの機能ユニットの入力の状態変化を制御することによってオン/オフされる。オフである機能ユニットの入力の状態を変化させないことにより、この手法は斯かる機能ユニットを効果的にオフにさせるのである。オンである機能ユニットの入力のみがその状態を変化し得る。
【0054】
図5にこの手法を達成する一実施例を示す。入力がスイッチしないようにする手法の一つは、公知のゲートラッチデバイス(例えば、ラッチ504、510、516、及び522)を使用して、先行する入力(502で示す)をラッチして保持することである。ラッチ504、510、516、及び522は制御ライン508、514、520、及び526を通してラッチされた入力をパスするように制御されている。当業者に明らかな如く、制御ライン508、514、520、及び526は信号402に基づいて論理ユニット116によって生成できるものである。その他の方法として、入力を制御信号と論理的にANDすることによって、入力を高インピーダンス値に強制することができる。他にも、様々な機能的に同等な手法が当業者に明らかであろう。
【0055】
同様の構造とオペレーションが機能ユニット410、機能ユニット414、及び機能ユニット418に適用可能である。従って、それらの説明は不要の故、省略する。本発明では、論理ユニット116によって機能ユニットをオン/オフにする他の手法も考慮の対象となる。図4及び5の実施例はあくまでも説明のためのものである。本発明では、論理ユニット116によって使用される線402上の監視情報を得るための幾つかの手法を利用して、マシンコード命令の実行中各機能ユニットをいつオン/オフにするのかを判別することができる。
【0056】
代表的な手法を図6に示す。参照番号602で示される、ソースコードの形のコンピュータプログラムがコンパイラ604に供給され、ソースコード602がマシンコード命令に翻訳される。コンパイラ604はソースコードの翻訳後、マシンコード命令を生成する。説明の目的で、6個のマシンコード命令606、610、614、618、622、及び626が示されている。各マシンコード命令606、610、614、618、622、及び626には、対応する機能ユニットデータブロック(FUD)608、612、616、620、624、及び628があり、この機能ユニットデータブロック608、612、616、620、624、及び628にはパス402を通して論理ユニット116に供給される監視情報が含まれている。一つのマシンコード命令に対応する機能ユニットデータブロックは斯くして、本発明に従って論理ユニット116がマイクロエレクトロニック装置100を作動し得るようにせしめるのである。
【0057】
図7に線402で監視情報を供給する別の実施例を示す。ここでは、本発明の典型的な応用である限定命令セット計算機(RISC)スーパースカラマイクロプロセッサの実際のオペレーションは次のように監視情報を線402で供給する。ソースコード・コンピュータプログラム602がコンパイラ702に供給され、コンパイラ702はマシンコード命令704を生成する。マシンコード命令は最初に命令解読ユニット(IDU)706に供給される。IDU706からのデコードされた命令は命令実行ユニット(IEU)708に供給される。
【0058】
順不同の実行を行なうに際し、IDU706及びIEU708は解読された情報402を図示のように供給する。この解読された情報はデータ依存性情報、命令送出情報、等の形をとることができる。この情報は命令スケジューリング論理から取得可能である。命令スケジューリング論理の一例は「スーパースカラRISC命令スケジューリング」、出願番号07/860.719号(代理人整理番号SPO35)という題名の同一承継人の出願に係る同時係属中の特許出願に説明されている。
【0059】
図8に、本発明で達成される省電効果を最大化するようにマシンコード命令を順序付ける最適化コンパイラ802を使用するところの本発明の一実施例を示す。この省電効果はソースコードから得られたマシンコード命令の順序を変えることによって達成される。この順序変えは、コンピュータプログラム602を実行するに当たりマイクロエレクトロニック装置100による電力消費の削減を最適化するようになされる。
【0060】
図8は斯かる最適化を示す代表的ブロック図である。図示せる如く、最適化コンパイラ802は順序が変更されたマシンコード命令の形で出力を生成する。説明の便宜上、順序変更の概念を示すために、図6に於ける機能ユニットと対応するマシンコード命令と同じマシンコード命令が使用されている。マシンコード命令606、610、614、618、622、及び626と、対応するFUD608、612、616、620、624、及び628が並べ変えられることは明らかである。この例の目的は、電力消費の削減という点で、順序変更が最適化を達成することを示すことである。
【0061】
並べ変えられたマシンコード命令は次に機能ユニットに対して送出される。機能ユニットは図8に示されるオペレーションに従って論理ユニット116によって制御される。最適化コンパイラ802が、マシンコード命令1の後、幾つかのサイクル分、一個または複数の機能ブロックが使用されていないと判別すると、最適化コンパイラ802は無効化あるいはパワーダウン信号をそれらの機能ブロックに送り、一つあるいは複数のブロックが将来必要になるまでクロックを止めるか、入力をブロックするか、電源を止めるか、を行なうことができる。
【0062】
本発明から期待できる省電効果を示すために、次に実施例のマイクロエレクトロニック装置100を示す。これは単に説明の目的で示すものであるが、本発明が如何にして大幅な省電効果をもたらすかを示すものである。本発明で達成可能な省電効果の代表的な値の範囲を示すために、図9のフロアープランを有する機能ユニットを持つマイクロエレクトロニック装置100が使用される。この実施例では、7Wのチップに於いて代表的な利用度と省電効果を表1に示す。全体的なパワーダウン省電効果は46%である(2.3/5)。
【0063】
【表1】
本発明の「選択的パワーダウン」手法は同一承継人の出願に係る、同時係属中の特許出願である「ハードウェア・エミュレーション・アクセレレータ及び方法」、出願番号07/831,272号(代理人整理番号SPO46)で公開された高度に構造化された機能ユニット/モジュールにも容易に適用できる。この同時係属中の特許出願の開示はここに参照することによって含まれているものとする。
【0064】
〔ラップトップ・ノートブック及びパームトップコンピュータの最適化手法〕
上述の如く、本発明は大幅な省電効果をもたらすものである。これはユーザにとっては重量が非常に重要な評価項目であるラップトップ及びパームトップコンピュータに大きな影響を及ぼすものである。重量が0.25kgでも軽いと、ユーザは重いコンピュータよりもこの軽いコンピュータを選ぶことが珍しくない。大幅な重量の削減という点でバッテリ技術において進歩が見られるが、省電は一定の電池および充電量に於いてより長い寿命を意味することから、電力消費量の削減は如何なる削減でも非常に重要である。
【0065】
図10は本発明に従った使用可能な手法のブロック図である。図示せる如く、ラップトップまたはパームトップコンピュータを操作するに当たり、ユーザは長い電池寿命の選択肢を選ぶことができる。これは1001で示されている。この選択肢が選ばれると、本発明では参照番号1004で示される最適化スキームが使用される。このスキームはマイクロエレクトロニック装置の電力消費量を最少にする役割を果す。これは、マシンコード命令の順序を変える、特定の機能ユニットを他の機能ユニットと別個のものとして作動させる、等、様々な形をとることができる。
【0066】
この手法は、ラップトップまたはパームトップコンピュータが通常の電源から離れた所で長時間操作されるような場合、すなわち、完全に電池で駆動される場合、特に有効である。ユーザはこの場合、ラップトップまたはパームトップコンピュータの操作時間を最大限に伸ばしたいが、この最適化手法によってこれが達成し得るのである。
【0067】
本発明の種々の実施例が説明されたが、これらはあくまで説明の目的であって、もとより本発明を限定するものではない。従って、本発明の範囲は上記のどの実施例によっても限定されるものではなく、下記の特許の請求範囲及びそれと同等のもののみに基づいて定義されるべきである。
【図面の簡単な説明】
【図1】本発明に基づいて一個のダイ102上に製造されたマイクロエレクトロニック装置100の代表的な機能ユニットを示すフロアープランの高レベルブロック図である。
【図2】本発明の高レベルオペレーションズチップを示す高レベルフローチャートである。
【図3】本発明に基づく機能ユニットの代表的オペレーションを示す4つのトレースをグラフしたものである。
【図4】ゲート付き制御信号を持つシステムクロックを使用しての、機能ユニットをオン/オフにする本発明の実施例を示すブロック図である。
【図5】機能ユニットヘの入力の状態を制御することによって機能ユニットをオン/オフにする本発明の実施例を示すブロック図である。
【図6】各マシンコード命令のコンパイルと共に監視情報402がコンパイラによって生成される、本発明の実施例を示すブロック図である。
【図7】監視情報402が、命令解読ユニット及び、マシンコード命令によってオペレーションを行なう命令実行ユニットによって生成される、本発明の実施例を示すブロック図である。
【図8】本発明に従って最大の電力節約を達成するためにマシンコード命令を並び替えるために使用される最適化コンパイラの、本発明の実施例を示すブロック図である。
【図9】本発明の実施例で使用される代表的マイクロエレクトロニック装置100を示すフロアープランの高レベルブロック図である。
【図10】本発明に従ってラップトップまたはパームトップ・コンピュータへ適用された電力最適化スキームを示すブロック図である。
【符号の説明】
100…マイクロエレクトロニック装置、102…ダイ、104…システムクロック、106…中央処理装置(CPU)、108…キャッシュ制御ユニット(CCU)、110…浮動小数点ユニット(FPU)、112…整数ユニット(INT)、114…メモリ制御ユニット(MCU)、116…論理ユニット
Claims (39)
- マイクロプロセッサの電力消費と発熱の少なくとも一方を低減するためのシステムであって、
マシンコード命令を解読するよう構成された命令解読ユニットと、
命令解読ユニットに連結され、前記マシンコード命令を順序に従わないで実行するように構成された命令実行部と、
前記命令実行部に連結され、前記マシンコード命令の前記実行に関連して作動を行うよう構成された複数の機能ユニットと、
前記複数の機能ユニットと、前記命令解読ユニットと、前記実行部とに連結され、前記機能ユニットのオンを制御するように構成された論理ユニットとを含み、
前記論理ユニットが、前記マシンコード命令の実行に関連して作動を行うために必要な前記複数の機能ユニットのサブセットの選択的オンを制御することを特徴とするシステム。 - 前記論理ユニットが、前記命令解読ユニットからの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項1に記載のシステム。
- 前記複数の機能ユニットが、キャッシュ制御部を含むことを特徴とする請求項2に記載のシステム。
- 前記複数の機能ユニットが浮動小数点部を含むことを特徴とする請求項2に記載のシステム。
- 前記浮動小数点部が、FALUと、乗算器と、割算器とを含み、前記FALUと、乗算器と、割算器とが前記論理ユニットに連結され、前記論理ユニットによって個別にオンされるよう構成されていることを特徴とする請求項4に記載のシステム。
- 前記複数の機能ユニットが整数部を含むことを特徴とする請求項2に記載のシステム。
- 前記複数の機能ユニットがメモリ制御部を含むことを特徴とする請求項2に記載のシステム。
- 前記論理ユニットが、前記命令解読ユニットからの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項1に記載のシステム。
- 前記論理ユニットが、前記命令解読ユニットと前記命令実行部からの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項1に記載のシステム。
- 前記監視情報が、命令解読情報を含むことを特徴とする請求項9に記載のシステム。
- 前記監視情報が、データ従属性情報を含むことを特徴とする請求項9に記載のシステム。
- 前記監視情報が、命令発行情報を含むことを特徴とする請求項9に記載のシステム。
- 前記監視情報が、命令解読情報、データ従属性情報、および命令発行情報を含むことを特徴とする請求項9に記載のシステム。
- さらに、
前記命令解読ユニットと前記論理ユニットに連結され、前記論理ユニットに監視情報を与えるよう構成された命令スケジュール論理を含み、
前記論理ユニットが、前記監視情報に基づいてオンのため前記複数の機能ユニットの前記サブセットを確認することを特徴とする請求項1に記載のシステム。 - さらに、
前記論理ユニットを経て前記複数の機能ユニットをそれぞれ駆動する複数のクロックを含み、
前記論理ユニットが、前記複数のクロックをゲートすることによって前記機能ユニットの前記確認されたサブセットのオンを選択的に制御することを特徴とする請求項1に記載のシステム。 - 前記論理ユニットが、前記複数のクロックをゲートするためのAND論理機能を含むことを特徴とする請求項15に記載のシステム。
- 前記論理ユニットが、前記命令解読ユニットからの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項15に記載のシステム。
- 前記論理ユニットが、前記命令実行部からの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項15に記載のシステム。
- 前記論理ユニットが、前記命令解読ユニットと前記命令実行部からの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項15に記載のシステム。
- 前記監視情報が、命令解読情報を含むことを特徴とする請求項19に記載のシステム。
- 前記監視情報が、データ従属性情報を含むことを特徴とする請求項19に記載のシステム。
- 前記監視情報が、命令発行情報を含むことを特徴とする請求項19に記載のシステム。
- 前記監視情報が、命令解読情報、データ従属性情報または命令発行情報を含むことを特徴とする請求項19に記載のシステム。
- さらに、
複数のラッチを含み、前記複数のラッチのそれぞれが前記機能ユニットの1つと入力パスとの間に連結され、前記複数のラッチのそれぞれが、前記入力パスから受けた入力値を保持し、前記入力値がマシンコード命令の実行に関連して行われる作動と関連があり、
前記論理ユニットが、前記複数のラッチを制御することによって前記複数の機能ユニットの前記サブセットのオンを選択的に制御して、前記入力値が、前記機能ユニットの前記確認されたサブセットへ選択的に送られることを特徴とする請求項1に記載のシステム。 - 前記論理ユニットが、前記命令解読ユニットからの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項24に記載のシステム。
- 前記命令実行部からの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項24に記載のシステム。
- 前記論理ユニットが、前記命令解読ユニットと前記命令実行部からの監視情報に少なくとも部分的に基づいて、オンのため機能ユニットの前記サブセットを確認することを特徴とする請求項23に記載のシステム。
- 前記監視情報が、命令解読情報を含むことを特徴とする請求項27に記載のシステム。
- 前記監視情報が、データ従属性情報を含むことを特徴とする請求項27に記載のシステム。
- 前記監視情報が、命令発行情報を含むことを特徴とする請求項27に記載のシステム。
- 前記監視情報が、命令解読情報、データ従属性情報および命令発行情報を含むことを特徴とする請求項27に記載のシステム。
- さらに、
複数の電源スイッチを含み、前記複数の電源スイッチのそれぞれが、前記機能ユニットの1つと電源との間に連結され、前記複数の電源スイッチのそれぞれが、前記機能ユニットの前記1つに電力を供給し、
前記論理ユニットが、前記複数の電源スイッチを制御することによって前記機能ユニットの前記確認されたサブセットのオンを選択的に制御して、前記機能ユニットの前記サブセットに電力を選択的に供給することを特徴とする請求項1に記載のシステム。 - 前記論理ユニットが、前記命令解読ユニットからの監視情報に少なくとも部分的に基づいて、オンのため前記複数の機能ユニットの前記サブセットを確認することを特徴とする請求項32に記載のシステム。
- 前記論理ユニットが、前記命令実行部からの監視情報に少なくとも部分的に基づいて、オンのため前記複数の機能ユニットの前記サブセットを確認することを特徴とする請求項32に記載のシステム。
- 前記論理ユニットが、前記命令解読ユニットと前記命令実行部からの監視情報に少なくとも部分的に基づいて、オンのため前記複数の機能ユニットの前記サブセットを確認することを特徴とする請求項31に記載のシステム。
- 前記監視情報が、命令解読情報を含むことを特徴とする請求項35に記載のシステム。
- 前記監視情報が、データ従属性情報を含むことを特徴とする請求項35に記載のシステム。
- 前記監視情報が、命令発行情報を含むことを特徴とする請求項35に記載のシステム。
- 前記監視情報が、命令解読情報、データ従属性情報、または命令発行情報を含むことを特徴とする請求項35に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/860,717 US5452401A (en) | 1992-03-31 | 1992-03-31 | Selective power-down for high performance CPU/system |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002309913A Division JP2003208237A (ja) | 1992-03-31 | 2002-10-24 | マイクロエレクトロニック装置及び選択的パワーダウン方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004054945A true JP2004054945A (ja) | 2004-02-19 |
Family
ID=25333862
Family Applications (10)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51730793A Expired - Fee Related JP3510884B2 (ja) | 1992-03-31 | 1993-03-30 | マイクロエレクトロニック装置の選択的パワーダウンシステム |
JP2002205593A Withdrawn JP2003141098A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
JP2002205594A Withdrawn JP2003122582A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置のパワーダウン方法 |
JP2002205596A Expired - Fee Related JP3487349B2 (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
JP2002205595A Withdrawn JP2003141099A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
JP2002205597A Expired - Fee Related JP3520922B2 (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置 |
JP2002309913A Pending JP2003208237A (ja) | 1992-03-31 | 2002-10-24 | マイクロエレクトロニック装置及び選択的パワーダウン方法 |
JP2003204461A Expired - Lifetime JP3963874B2 (ja) | 1992-03-31 | 2003-07-31 | スーパースカラマイクロプロセッサの電力消費と発熱の少なくとも一方を低減させる方法 |
JP2003204463A Withdrawn JP2004054945A (ja) | 1992-03-31 | 2003-07-31 | マイクロプロセッサの電力消費と発熱の少なくとも一方の低減システム |
JP2003204462A Withdrawn JP2004054944A (ja) | 1992-03-31 | 2003-07-31 | 電力低減スーパースカラマイクロプロセッサ |
Family Applications Before (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51730793A Expired - Fee Related JP3510884B2 (ja) | 1992-03-31 | 1993-03-30 | マイクロエレクトロニック装置の選択的パワーダウンシステム |
JP2002205593A Withdrawn JP2003141098A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
JP2002205594A Withdrawn JP2003122582A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置のパワーダウン方法 |
JP2002205596A Expired - Fee Related JP3487349B2 (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
JP2002205595A Withdrawn JP2003141099A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
JP2002205597A Expired - Fee Related JP3520922B2 (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置 |
JP2002309913A Pending JP2003208237A (ja) | 1992-03-31 | 2002-10-24 | マイクロエレクトロニック装置及び選択的パワーダウン方法 |
JP2003204461A Expired - Lifetime JP3963874B2 (ja) | 1992-03-31 | 2003-07-31 | スーパースカラマイクロプロセッサの電力消費と発熱の少なくとも一方を低減させる方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003204462A Withdrawn JP2004054944A (ja) | 1992-03-31 | 2003-07-31 | 電力低減スーパースカラマイクロプロセッサ |
Country Status (7)
Country | Link |
---|---|
US (10) | US5452401A (ja) |
EP (1) | EP0634030B1 (ja) |
JP (10) | JP3510884B2 (ja) |
KR (1) | KR950701098A (ja) |
DE (1) | DE69320180T2 (ja) |
HK (1) | HK1014785A1 (ja) |
WO (1) | WO1993020498A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285123A (ja) * | 2004-03-29 | 2005-10-13 | Sony Computer Entertainment Inc | タスクスケジューリング作成の処理を使用するタスク温度管理を達成する方法および装置 |
Families Citing this family (220)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0429780B1 (en) * | 1989-11-29 | 1997-11-12 | Kabushiki Kaisha Toshiba | Computer system capable of connecting an expansion unit |
US6343363B1 (en) * | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
US5452401A (en) * | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
US5603036A (en) * | 1993-02-19 | 1997-02-11 | Intel Corporation | Power management system for components used in battery powered applications |
EP0651314A1 (en) * | 1993-10-27 | 1995-05-03 | International Business Machines Corporation | An apparatus and method for thermally protecting a processing device |
US5677849A (en) * | 1993-11-08 | 1997-10-14 | Cirrus Logic, Inc. | Selective low power clocking apparatus and method |
US5546037A (en) * | 1993-11-15 | 1996-08-13 | Cirrus Logic, Inc. | NAPNOP circuit for conserving power in computer systems |
US5754798A (en) * | 1994-02-18 | 1998-05-19 | Kabushiki Kaisha Toshiba | Computer system with function for controlling system configuration and power supply status data |
GB9405855D0 (en) * | 1994-03-24 | 1994-05-11 | Int Computers Ltd | Computer system |
US5666537A (en) * | 1994-08-12 | 1997-09-09 | Intel Corporation | Power down scheme for idle processor components |
US6311287B1 (en) * | 1994-10-11 | 2001-10-30 | Compaq Computer Corporation | Variable frequency clock control for microprocessor-based computer systems |
US6272465B1 (en) | 1994-11-02 | 2001-08-07 | Legerity, Inc. | Monolithic PC audio circuit |
US5675808A (en) * | 1994-11-02 | 1997-10-07 | Advanced Micro Devices, Inc. | Power control of circuit modules within an integrated circuit |
AU5177496A (en) * | 1995-03-06 | 1996-09-23 | Intel Corporation | A computer system with unattended on-demand availability |
US5710933A (en) * | 1995-03-31 | 1998-01-20 | International Business Machines Corporation | System resource enable apparatus |
US5901322A (en) * | 1995-06-22 | 1999-05-04 | National Semiconductor Corporation | Method and apparatus for dynamic control of clocks in a multiple clock processor, particularly for a data cache |
US7500952B1 (en) * | 1995-06-29 | 2009-03-10 | Teratech Corporation | Portable ultrasound imaging system |
US5752045A (en) * | 1995-07-14 | 1998-05-12 | United Microelectronics Corporation | Power conservation in synchronous SRAM cache memory blocks of a computer system |
US5943242A (en) * | 1995-11-17 | 1999-08-24 | Pact Gmbh | Dynamically reconfigurable data processing system |
GB2308469A (en) * | 1995-12-22 | 1997-06-25 | Motorola Inc | Power conserving clocking system |
US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
US5724611A (en) * | 1996-04-25 | 1998-03-03 | Vlsi Technology, Inc. | Automatic cache controller system and method therefor |
US6000036A (en) * | 1996-07-17 | 1999-12-07 | International Business Machines Corp. | Logical steering to avoid hot spots on integrated circuits |
US6785826B1 (en) * | 1996-07-17 | 2004-08-31 | International Business Machines Corporation | Self power audit and control circuitry for microprocessor functional units |
KR100225057B1 (ko) * | 1996-07-23 | 1999-10-15 | 윤종용 | 오디오시스템이 있는 모니터의 전원공급 제어장치 및 그 제어방법 |
GB2317975B (en) * | 1996-10-04 | 2001-09-12 | Ibm | System and method for reducing power consumption in an electronic circuit |
US5870616A (en) * | 1996-10-04 | 1999-02-09 | International Business Machines Corporation | System and method for reducing power consumption in an electronic circuit |
US5805907A (en) * | 1996-10-04 | 1998-09-08 | International Business Machines Corporation | System and method for reducing power consumption in an electronic circuit |
US6489793B2 (en) * | 1996-10-21 | 2002-12-03 | Delta Design, Inc. | Temperature control of electronic devices using power following feedback |
US6476627B1 (en) * | 1996-10-21 | 2002-11-05 | Delta Design, Inc. | Method and apparatus for temperature control of a device during testing |
JP3344544B2 (ja) * | 1996-10-22 | 2002-11-11 | 株式会社東芝 | コンピュータシステム |
US5926640A (en) * | 1996-11-01 | 1999-07-20 | Digital Equipment Corporation | Skipping clock interrupts during system inactivity to reduce power consumption |
US5953237A (en) * | 1996-11-25 | 1999-09-14 | Hewlett-Packard Company | Power balancing to reduce step load |
DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
US6085325A (en) * | 1996-12-16 | 2000-07-04 | Intel Corporation | Method and apparatus for supporting power conservation operation modes |
DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
US6338106B1 (en) | 1996-12-20 | 2002-01-08 | Pact Gmbh | I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures |
US5832284A (en) * | 1996-12-23 | 1998-11-03 | International Business Machines Corporation | Self regulating temperature/performance/voltage scheme for micros (X86) |
DE19654846A1 (de) | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
DE59710317D1 (de) | 1996-12-27 | 2003-07-24 | Pact Inf Tech Gmbh | VERFAHREN ZUM SELBSTÄNDIGEN DYNAMISCHEN UMLADEN VON DATENFLUSSPROZESSOREN (DFPs) SOWIE BAUSTEINEN MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN (FPGAs, DPGAs, o.dgl.) |
US5834961A (en) * | 1996-12-27 | 1998-11-10 | Pacific Communication Sciences, Inc. | Gated-clock registers for low-power circuitry |
US5951689A (en) * | 1996-12-31 | 1999-09-14 | Vlsi Technology, Inc. | Microprocessor power control system |
US5887131A (en) * | 1996-12-31 | 1999-03-23 | Compaq Computer Corporation | Method for controlling access to a computer system by utilizing an external device containing a hash value representation of a user password |
US6282663B1 (en) * | 1997-01-22 | 2001-08-28 | Intel Corporation | Method and apparatus for performing power management by suppressing the speculative execution of instructions within a pipelined microprocessor |
DE19704728A1 (de) | 1997-02-08 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
DE19704742A1 (de) | 1997-02-11 | 1998-09-24 | Pact Inf Tech Gmbh | Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand |
KR100215849B1 (ko) * | 1997-02-28 | 1999-08-16 | 구본준 | 파워 서스팬드 처리장치 |
GB2323188B (en) * | 1997-03-14 | 2002-02-06 | Nokia Mobile Phones Ltd | Enabling and disabling clocking signals to elements |
JP3961619B2 (ja) * | 1997-06-03 | 2007-08-22 | 株式会社東芝 | コンピュータシステムおよびその処理速度制御方法 |
CN1157641C (zh) * | 1997-09-03 | 2004-07-14 | 松下电器产业株式会社 | 处理器 |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
AU9798798A (en) | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Power control system for synchronous memory device |
AU9604698A (en) | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Method and apparatus for two step memory write operations |
US6401167B1 (en) | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
US6216187B1 (en) | 1997-12-01 | 2001-04-10 | Toshiba America Information Systems, Inc. | System for powering down a portable computer in a docking station |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
US6049882A (en) * | 1997-12-23 | 2000-04-11 | Lg Semicon Co., Ltd. | Apparatus and method for reducing power consumption in a self-timed system |
US6219796B1 (en) * | 1997-12-23 | 2001-04-17 | Texas Instruments Incorporated | Power reduction for processors by software control of functional units |
DE19807872A1 (de) | 1998-02-25 | 1999-08-26 | Pact Inf Tech Gmbh | Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl. |
US6308279B1 (en) * | 1998-05-22 | 2001-10-23 | Intel Corporation | Method and apparatus for power mode transition in a multi-thread processor |
JP2000020187A (ja) * | 1998-07-07 | 2000-01-21 | Fujitsu Ltd | 情報処理装置及び電力制御方法並びに記録媒体 |
US6357011B2 (en) | 1998-07-15 | 2002-03-12 | Gateway, Inc. | Bus-powered computer peripheral with supplement battery power to overcome bus-power limit |
US6237101B1 (en) * | 1998-08-03 | 2001-05-22 | International Business Machines Corporation | Microprocessor including controller for reduced power consumption and method therefor |
US6233690B1 (en) * | 1998-09-17 | 2001-05-15 | Intel Corporation | Mechanism for saving power on long latency stalls |
EP0992916A1 (en) | 1998-10-06 | 2000-04-12 | Texas Instruments Inc. | Digital signal processor |
US6990570B2 (en) | 1998-10-06 | 2006-01-24 | Texas Instruments Incorporated | Processor with a computer repeat instruction |
US6477654B1 (en) | 1999-04-06 | 2002-11-05 | International Business Machines Corporation | Managing VT for reduced power using power setting commands in the instruction stream |
US6345362B1 (en) | 1999-04-06 | 2002-02-05 | International Business Machines Corporation | Managing Vt for reduced power using a status table |
US6535905B1 (en) | 1999-04-29 | 2003-03-18 | Intel Corporation | Method and apparatus for thread switching within a multithreaded processor |
US6438700B1 (en) * | 1999-05-18 | 2002-08-20 | Koninklijke Philips Electronics N.V. | System and method to reduce power consumption in advanced RISC machine (ARM) based systems |
US6848058B1 (en) * | 1999-06-04 | 2005-01-25 | Ati International Srl | Power reduction circuit and method with multi clock branch control |
JP2003505753A (ja) | 1999-06-10 | 2003-02-12 | ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング | セル構造におけるシーケンス分割方法 |
JP3420120B2 (ja) | 1999-06-29 | 2003-06-23 | 日本電気株式会社 | 同期型半導体メモリシステム |
DE19948099A1 (de) | 1999-10-06 | 2001-04-19 | Infineon Technologies Ag | Prozessorsystem, insbesondere ein Prozessorsystem für Kommunikationseinrichtungen |
US6889319B1 (en) * | 1999-12-09 | 2005-05-03 | Intel Corporation | Method and apparatus for entering and exiting multiple threads within a multithreaded processor |
US6357016B1 (en) * | 1999-12-09 | 2002-03-12 | Intel Corporation | Method and apparatus for disabling a clock signal within a multithreaded processor |
US6496925B1 (en) * | 1999-12-09 | 2002-12-17 | Intel Corporation | Method and apparatus for processing an event occurrence within a multithreaded processor |
US7058833B1 (en) * | 2000-01-18 | 2006-06-06 | Paradyne Corp. | System and method for minimized power consumption for frame and cell data transmission systems |
US7856633B1 (en) | 2000-03-24 | 2010-12-21 | Intel Corporation | LRU cache replacement for a partitioned set associative cache |
ATE476700T1 (de) | 2000-06-13 | 2010-08-15 | Richter Thomas | Pipeline ct-protokolle und -kommunikation |
EP1182548A3 (en) * | 2000-08-21 | 2003-10-15 | Texas Instruments France | Dynamic hardware control for energy management systems using task attributes |
EP1182552A3 (en) * | 2000-08-21 | 2003-10-01 | Texas Instruments France | Dynamic hardware configuration for energy management systems using task attributes |
US6766460B1 (en) * | 2000-08-23 | 2004-07-20 | Koninklijke Philips Electronics N.V. | System and method for power management in a Java accelerator environment |
US7620832B2 (en) * | 2000-09-20 | 2009-11-17 | Mips Technologies, Inc. | Method and apparatus for masking a microprocessor execution signature |
US6625737B1 (en) * | 2000-09-20 | 2003-09-23 | Mips Technologies Inc. | System for prediction and control of power consumption in digital system |
US6910139B2 (en) | 2000-10-02 | 2005-06-21 | Fujitsu Limited | Software processing apparatus with a switching processing unit for displaying animation images in an environment operating base on type of power supply |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US7174194B2 (en) * | 2000-10-24 | 2007-02-06 | Texas Instruments Incorporated | Temperature field controlled scheduling for processing systems |
TW482954B (en) * | 2000-11-10 | 2002-04-11 | Via Tech Inc | Internal operation method of chip set to reduce the power consumption |
US6988211B2 (en) * | 2000-12-29 | 2006-01-17 | Intel Corporation | System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field |
US20020108009A1 (en) * | 2000-12-29 | 2002-08-08 | Michele Borgatti | Electronic system having modular expansion function facilities |
US6990555B2 (en) * | 2001-01-09 | 2006-01-24 | Pact Xpp Technologies Ag | Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.) |
US20020112193A1 (en) * | 2001-02-09 | 2002-08-15 | International Business Machines Corporation | Power control of a processor using hardware structures controlled by a compiler with an accumulated instruction profile |
US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
US7107471B2 (en) * | 2001-03-21 | 2006-09-12 | Apple Computer, Inc. | Method and apparatus for saving power in pipelined processors |
US7058834B2 (en) * | 2001-04-26 | 2006-06-06 | Paul Richard Woods | Scan-based state save and restore method and system for inactive state power reduction |
US20020166075A1 (en) * | 2001-05-04 | 2002-11-07 | Sanjay Agarwal | Low power interface between a control processor and a digital signal processing coprocessor |
US7318145B1 (en) | 2001-06-01 | 2008-01-08 | Mips Technologies, Inc. | Random slip generator |
AU2002347560A1 (en) * | 2001-06-20 | 2003-01-02 | Pact Xpp Technologies Ag | Data processing method |
JP4733877B2 (ja) * | 2001-08-15 | 2011-07-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
DE10144904C2 (de) * | 2001-09-12 | 2003-08-21 | Infineon Technologies Ag | SIMD-Prozessor mit Unterprogramm-Steuereinheit |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
US7539878B2 (en) | 2001-09-19 | 2009-05-26 | Freescale Semiconductor, Inc. | CPU powerdown method and apparatus therefor |
FI20011947A (fi) * | 2001-10-05 | 2003-04-06 | Nokia Corp | Menetelmä suorittimen toiminnan ohjaamiseksi ja suoritin |
US6775787B2 (en) * | 2002-01-02 | 2004-08-10 | Intel Corporation | Instruction scheduling based on power estimation |
US7114086B2 (en) * | 2002-01-04 | 2006-09-26 | Ati Technologies, Inc. | System for reduced power consumption by monitoring instruction buffer and method thereof |
WO2003060747A2 (de) | 2002-01-19 | 2003-07-24 | Pact Xpp Technologies Ag | Reconfigurierbarer prozessor |
US6971038B2 (en) * | 2002-02-01 | 2005-11-29 | Broadcom Corporation | Clock gating of sub-circuits within a processor execution unit responsive to instruction latency counter within processor issue circuit |
ATE538439T1 (de) | 2002-02-18 | 2012-01-15 | Richter Thomas | Bussysteme und rekonfigurationsverfahren |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
WO2003088038A2 (en) * | 2002-04-18 | 2003-10-23 | Koninklijke Philips Electronics N.V. | Multi-issue processor |
AU2002257172A1 (en) * | 2002-04-19 | 2003-11-03 | International Business Machines Corporation | Power control of a processor using hardware structures controlled by a compiler with an accumulated instruction profile |
JP3685151B2 (ja) * | 2002-04-26 | 2005-08-17 | セイコーエプソン株式会社 | クロック制御回路、データ転送制御装置及び電子機器 |
JP3685150B2 (ja) * | 2002-04-26 | 2005-08-17 | セイコーエプソン株式会社 | クロック制御回路、データ転送制御装置及び電子機器 |
JP3776058B2 (ja) * | 2002-05-30 | 2006-05-17 | Necエレクトロニクス株式会社 | システムlsi、システムlsiの設計方法、及び、記録媒体 |
US6795781B2 (en) * | 2002-06-27 | 2004-09-21 | Intel Corporation | Method and apparatus for compiler assisted power management |
US7278136B2 (en) * | 2002-07-09 | 2007-10-02 | University Of Massachusetts | Reducing processor energy consumption using compile-time information |
US7493607B2 (en) | 2002-07-09 | 2009-02-17 | Bluerisc Inc. | Statically speculative compilation and execution |
US6934865B2 (en) * | 2002-07-09 | 2005-08-23 | University Of Massachusetts | Controlling a processor resource based on a compile-time prediction of number of instructions-per-cycle that will be executed across plural cycles by the processor |
JP2004064209A (ja) * | 2002-07-25 | 2004-02-26 | Toshiba Corp | 録画再生装置及び電源制御方法 |
WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
JP4388895B2 (ja) | 2002-09-06 | 2009-12-24 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアラブルなシーケンサ構造 |
US7152169B2 (en) * | 2002-11-29 | 2006-12-19 | Intel Corporation | Method for providing power management on multi-threaded processor by using SMM mode to place a physical processor into lower power state |
CN100407102C (zh) * | 2002-12-04 | 2008-07-30 | Nxp股份有限公司 | 基于软件的微处理器功率损耗控制 |
US7539879B2 (en) * | 2002-12-04 | 2009-05-26 | Nxp B.V. | Register file gating to reduce microprocessor power dissipation |
US7290152B2 (en) * | 2002-12-30 | 2007-10-30 | International Business Machines Corporation | Method and system for managing power within a compute component of a multiprocessor system |
US6992675B2 (en) * | 2003-02-04 | 2006-01-31 | Ati Technologies, Inc. | System for displaying video on a portable device and method thereof |
JP2004318502A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 電力制御機能を備えたマイクロプロセッサ及び命令変換装置 |
US7134028B2 (en) * | 2003-05-01 | 2006-11-07 | International Business Machines Corporation | Processor with low overhead predictive supply voltage gating for leakage power reduction |
JP3919740B2 (ja) * | 2003-07-30 | 2007-05-30 | 株式会社ソニー・コンピュータエンタテインメント | 回路動作制御装置および情報処理装置 |
EP1676208A2 (en) | 2003-08-28 | 2006-07-05 | PACT XPP Technologies AG | Data processing device and method |
JP4549652B2 (ja) * | 2003-10-27 | 2010-09-22 | パナソニック株式会社 | プロセッサシステム |
US20050114850A1 (en) | 2003-10-29 | 2005-05-26 | Saurabh Chheda | Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control |
US7996671B2 (en) | 2003-11-17 | 2011-08-09 | Bluerisc Inc. | Security of program executables and microprocessors based on compiler-architecture interaction |
US7287173B2 (en) * | 2003-12-19 | 2007-10-23 | Intel Corporation | Method for computing power consumption levels of instruction and recompiling the program to reduce the excess power consumption |
US7428645B2 (en) * | 2003-12-29 | 2008-09-23 | Marvell International, Ltd. | Methods and apparatus to selectively power functional units |
US8607209B2 (en) | 2004-02-04 | 2013-12-10 | Bluerisc Inc. | Energy-focused compiler-assisted branch prediction |
US7275168B2 (en) * | 2004-02-23 | 2007-09-25 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | System and method for providing clock signals based on control signals from functional units and on a hibernate signal |
JP3830491B2 (ja) * | 2004-03-29 | 2006-10-04 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサ、マルチプロセッサシステム、プロセッサシステム、情報処理装置および温度制御方法 |
US8019194B2 (en) * | 2004-04-05 | 2011-09-13 | S. two Corp. | Digital audio and video recording and storage system and method |
US7617496B2 (en) | 2004-04-23 | 2009-11-10 | Apple Inc. | Macroscalar processor architecture |
US7395419B1 (en) * | 2004-04-23 | 2008-07-01 | Apple Inc. | Macroscalar processor architecture |
US7401240B2 (en) * | 2004-06-03 | 2008-07-15 | International Business Machines Corporation | Method for dynamically managing power in microprocessor chips according to present processing demands |
US7206950B2 (en) | 2004-06-16 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Processor system, instruction sequence optimization device, and instruction sequence optimization program |
US7500123B2 (en) * | 2004-06-28 | 2009-03-03 | Ati Technologies Ulc | Apparatus and method for reducing power consumption in a graphics processing device |
US7284137B2 (en) * | 2004-06-29 | 2007-10-16 | Intel Corporation | System and method for managing power consumption within an integrated circuit |
US7302596B2 (en) * | 2004-07-21 | 2007-11-27 | Giga-Byte Technology Co., Ltd. | Circuit capable of updating power supply specification of microprocessor and method thereof |
JP2006048190A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 情報処理装置および電力制御方法 |
JP2006059068A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | プロセッサ装置 |
US7313713B2 (en) * | 2004-08-20 | 2007-12-25 | Agere Systems Inc. | Sequential/combinational logic transistor segregation for standby power and performance optimization |
US20060064606A1 (en) * | 2004-09-21 | 2006-03-23 | International Business Machines Corporation | A method and apparatus for controlling power consumption in an integrated circuit |
US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
KR100636596B1 (ko) * | 2004-11-25 | 2006-10-23 | 한국전자통신연구원 | 고에너지 효율 병렬 처리 데이터 패스 구조 |
JP4341542B2 (ja) * | 2004-12-15 | 2009-10-07 | セイコーエプソン株式会社 | 情報処理装置および情報処理方法 |
JP4617879B2 (ja) * | 2004-12-28 | 2011-01-26 | セイコーエプソン株式会社 | 情報処理装置および情報処理方法 |
US7386747B2 (en) * | 2005-05-10 | 2008-06-10 | Qualcomm Incorporated | Method and system for reducing power consumption of a programmable processor |
JP4341594B2 (ja) * | 2005-06-30 | 2009-10-07 | セイコーエプソン株式会社 | 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム |
US7644294B2 (en) * | 2006-01-06 | 2010-01-05 | Advanced Micro Devices, Inc. | Dynamically self-decaying device architecture |
WO2007082730A1 (de) | 2006-01-18 | 2007-07-26 | Pact Xpp Technologies Ag | Hardwaredefinitionsverfahren |
US7882380B2 (en) * | 2006-04-20 | 2011-02-01 | Nvidia Corporation | Work based clock management for display sub-system |
US7536569B2 (en) * | 2006-04-24 | 2009-05-19 | Dell Products L.P. | System and method for managing power provided to a portable information handling system |
US7937606B1 (en) | 2006-05-18 | 2011-05-03 | Nvidia Corporation | Shadow unit for shadowing circuit status |
US7996689B2 (en) * | 2006-06-12 | 2011-08-09 | Semiconductor Manufacturing International (Shanghai) Corporation | System and method for power control for ASIC device |
CN100483305C (zh) * | 2006-06-12 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 用于asic器件功率控制的系统和方法 |
TW200801925A (en) * | 2006-06-23 | 2008-01-01 | Nat Univ Chung Cheng | Method for energy-efficient scheduling optimization for compiler |
JP4531020B2 (ja) * | 2006-08-01 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US20080040590A1 (en) * | 2006-08-11 | 2008-02-14 | Lea Hwang Lee | Selective branch target buffer (btb) allocaiton |
US20080040591A1 (en) * | 2006-08-11 | 2008-02-14 | Moyer William C | Method for determining branch target buffer (btb) allocation for branch instructions |
US8001407B2 (en) | 2006-10-31 | 2011-08-16 | Hewlett-Packard Development Company, L.P. | Server configured for managing power and performance |
US20080126766A1 (en) | 2006-11-03 | 2008-05-29 | Saurabh Chheda | Securing microprocessors against information leakage and physical tampering |
US7917784B2 (en) * | 2007-01-07 | 2011-03-29 | Apple Inc. | Methods and systems for power management in a data processing system |
US8667198B2 (en) * | 2007-01-07 | 2014-03-04 | Apple Inc. | Methods and systems for time keeping in a data processing system |
US20080172398A1 (en) * | 2007-01-12 | 2008-07-17 | Borkenhagen John M | Selection of Processors for Job Scheduling Using Measured Power Consumption Ratings |
JP4856562B2 (ja) * | 2007-02-02 | 2012-01-18 | 株式会社リコー | 画像処理装置 |
US8645740B2 (en) * | 2007-06-08 | 2014-02-04 | Apple Inc. | Methods and systems to dynamically manage performance states in a data processing system |
US7711864B2 (en) | 2007-08-31 | 2010-05-04 | Apple Inc. | Methods and systems to dynamically manage performance states in a data processing system |
US8037331B2 (en) * | 2008-04-28 | 2011-10-11 | Dell Products L.P. | Energy efficient method to wake host system for charging battery powered portable devices via bus powered external i/o ports |
US8316252B2 (en) * | 2008-05-30 | 2012-11-20 | Advanced Micro Devices, Inc. | Distributed clock gating with centralized state machine control |
US8255726B2 (en) * | 2008-07-18 | 2012-08-28 | International Business Machines Corporation | Zero indication forwarding for floating point unit power reduction |
US8245065B2 (en) * | 2009-03-04 | 2012-08-14 | International Business Machines Corporation | Power gating processor execution units when number of instructions issued per cycle falls below threshold and are independent until instruction queue is full |
JP2010231306A (ja) * | 2009-03-26 | 2010-10-14 | Nec Corp | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム |
US7906996B1 (en) * | 2009-08-18 | 2011-03-15 | Nxp B.V. | System and method for controlling an integrated circuit in different operational modes |
US9348355B2 (en) | 2009-08-24 | 2016-05-24 | Ati Technologies Ulc | Display link clocking method and apparatus |
US9760333B2 (en) * | 2009-08-24 | 2017-09-12 | Ati Technologies Ulc | Pixel clocking method and apparatus |
US8269525B2 (en) * | 2009-11-17 | 2012-09-18 | Ati Technologies Ulc | Logic cell having reduced spurious toggling |
US9311102B2 (en) | 2010-07-13 | 2016-04-12 | Advanced Micro Devices, Inc. | Dynamic control of SIMDs |
WO2012009252A2 (en) * | 2010-07-13 | 2012-01-19 | Advanced Micro Devices, Inc. | Dynamic control of simds |
US8736619B2 (en) | 2010-07-20 | 2014-05-27 | Advanced Micro Devices, Inc. | Method and system for load optimization for power |
EP2596411B1 (en) | 2010-07-20 | 2019-04-24 | NXP USA, Inc. | Electronic device with a clock circuit and method for providing an electronic device with a clock signal |
US8918446B2 (en) * | 2010-12-14 | 2014-12-23 | Intel Corporation | Reducing power consumption in multi-precision floating point multipliers |
KR101754203B1 (ko) * | 2011-01-19 | 2017-07-07 | 삼성전자주식회사 | 파워 게이팅 기반의 재구성가능 프로세서, 이를 위한 컴파일 장치 및 방법 |
US8688289B2 (en) | 2011-07-07 | 2014-04-01 | Qualcomm Incorporated | Method and system for preempting thermal load by proactive load steering |
US8516460B2 (en) * | 2011-08-02 | 2013-08-20 | International Business Machines Corporation | Real-time temperature sensitive machine level code compilation and execution |
US8799693B2 (en) * | 2011-09-20 | 2014-08-05 | Qualcomm Incorporated | Dynamic power optimization for computing devices |
US9098309B2 (en) | 2011-09-23 | 2015-08-04 | Qualcomm Incorporated | Power consumption optimized translation of object code partitioned for hardware component based on identified operations |
US8909961B2 (en) | 2011-11-29 | 2014-12-09 | Ati Technologies Ulc | Method and apparatus for adjusting power consumption level of an integrated circuit |
CN102520632A (zh) * | 2011-12-16 | 2012-06-27 | Tcl通力电子(惠州)有限公司 | 检测音频信号的方法、电路和音频产品 |
US9367080B2 (en) * | 2011-12-22 | 2016-06-14 | Intel Corporation | Apparatus, system, and method for providing clock signal on demand |
US9218048B2 (en) * | 2012-02-02 | 2015-12-22 | Jeffrey R. Eastlack | Individually activating or deactivating functional units in a processor system based on decoded instruction to achieve power saving |
US9229524B2 (en) | 2012-06-27 | 2016-01-05 | Intel Corporation | Performing local power gating in a processor |
JP5971713B2 (ja) | 2012-09-20 | 2016-08-17 | 株式会社東芝 | Icカード |
US9274591B2 (en) * | 2013-07-22 | 2016-03-01 | Globalfoundries Inc. | General purpose processing unit with low power digital signal processing (DSP) mode |
US9459676B2 (en) | 2013-10-28 | 2016-10-04 | International Business Machines Corporation | Data storage device control with power hazard mode |
US9703910B2 (en) * | 2015-07-09 | 2017-07-11 | International Business Machines Corporation | Control path power adjustment for chip design |
US9760402B2 (en) * | 2015-07-23 | 2017-09-12 | Dell Products L.P. | Systems and methods for input/output traffic shaping for optimal performance under thermal constraints |
US10310572B2 (en) | 2016-06-10 | 2019-06-04 | Microsoft Technology Licensing, Llc | Voltage based thermal control of processing device |
US10209726B2 (en) | 2016-06-10 | 2019-02-19 | Microsoft Technology Licensing, Llc | Secure input voltage adjustment in processing devices |
US10248186B2 (en) | 2016-06-10 | 2019-04-02 | Microsoft Technology Licensing, Llc | Processor device voltage characterization |
US10338670B2 (en) | 2016-06-10 | 2019-07-02 | Microsoft Technology Licensing, Llc | Input voltage reduction for processing devices |
US10255462B2 (en) | 2016-06-17 | 2019-04-09 | Arm Limited | Apparatus and method for obfuscating power consumption of a processor |
US9977680B2 (en) * | 2016-09-30 | 2018-05-22 | International Business Machines Corporation | Clock-gating for multicycle instructions |
US11661215B2 (en) | 2019-07-22 | 2023-05-30 | NovaWurks, Inc. | Method of providing thermal balance of satlet electronics |
US20210357227A1 (en) * | 2020-05-12 | 2021-11-18 | Asa Microsystems, Inc. | Risc-v isa based micro-controller unit for low power iot and edge computing applications |
Family Cites Families (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4954951A (en) * | 1970-12-28 | 1990-09-04 | Hyatt Gilbert P | System and method for increasing memory performance |
US3922526A (en) * | 1973-02-02 | 1975-11-25 | Texas Instruments Inc | Driver means for lsi calculator to reduce power consumption |
US4115601A (en) | 1977-07-01 | 1978-09-19 | Bell Telephone Laboratories, Incorporated | Flexible circuit reflow soldering process and machine |
JPS5414624A (en) | 1977-07-06 | 1979-02-03 | Toshiba Corp | Integrated circuit device |
US4748559A (en) * | 1979-08-09 | 1988-05-31 | Motorola, Inc. | Apparatus for reducing power consumed by a static microprocessor |
US4317180A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Clocked logic low power standby mode |
JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
US4468748A (en) * | 1981-06-11 | 1984-08-28 | Data General Corporation | Floating point computation unit having means for rounding the floating point computation result |
JPS5862720A (ja) | 1981-10-12 | 1983-04-14 | Hitachi Ltd | デ−タ処理装置におけるクロツク信号供給制御方法 |
JPS58182760A (ja) | 1982-04-20 | 1983-10-25 | Fujitsu Ltd | 連続型シミユレ−シヨン言語における初期値設定方式 |
US4747041A (en) * | 1983-06-27 | 1988-05-24 | Unisys Corporation | Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement |
US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
US4893271A (en) * | 1983-11-07 | 1990-01-09 | Motorola, Inc. | Synthesized clock microcomputer with power saving |
US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
US4695946A (en) * | 1984-10-25 | 1987-09-22 | Unisys Corporation | Maintenance subsystem for computer network including power control and remote diagnostic center |
US4894728A (en) * | 1985-02-27 | 1990-01-16 | Goodman Robert M | Data acquisition and recording system |
US5113523A (en) * | 1985-05-06 | 1992-05-12 | Ncube Corporation | High performance computer system |
JPS6326716A (ja) * | 1986-07-18 | 1988-02-04 | Nec Ic Microcomput Syst Ltd | 中央処理装置 |
US4766566A (en) * | 1986-08-18 | 1988-08-23 | International Business Machines Corp. | Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing |
JPS63175910A (ja) | 1987-01-16 | 1988-07-20 | Mitsubishi Electric Corp | デ−タ処理装置 |
KR880011798A (ko) | 1987-03-16 | 1988-10-31 | 에스.스턴 도날드 | 선택적 전력 게이팅 장치 |
JP3137117B2 (ja) * | 1987-03-27 | 2001-02-19 | 将容 曽和 | 高速処理計算機 |
JPH01155459A (ja) | 1987-12-14 | 1989-06-19 | Hitachi Ltd | プロセツサおよび並列計算機 |
JPH0665764B2 (ja) * | 1988-06-14 | 1994-08-24 | 三井造船株式会社 | 炭素繊維の製造方法 |
JPH0266616A (ja) * | 1988-08-31 | 1990-03-06 | Nec Corp | 分散処理ユニット |
US5150469A (en) * | 1988-12-12 | 1992-09-22 | Digital Equipment Corporation | System and method for processor pipeline control by selective signal deassertion |
US4963769A (en) * | 1989-05-08 | 1990-10-16 | Cypress Semiconductor | Circuit for selective power-down of unused circuitry |
JPH0310306A (ja) | 1989-06-07 | 1991-01-17 | Mitsubishi Electric Corp | マイクロプロセッサ |
US5153535A (en) * | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
US5218704A (en) * | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
JPH04143819A (ja) * | 1989-12-15 | 1992-05-18 | Hitachi Ltd | 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ |
DE4040382C2 (de) * | 1989-12-15 | 1999-03-11 | Hitachi Ltd | Integrierte Halbleiterschaltungsanordnung mit niederer Leistungsaufnahme und Verfahren zu ihrem Betrieb |
US5241637A (en) * | 1990-01-05 | 1993-08-31 | Motorola, Inc. | Data processor microsequencer having multiple microaddress sources and next microaddress source selection |
US5276824A (en) * | 1990-01-08 | 1994-01-04 | Motorola, Inc. | Data processor having a multi-stage instruction pipe and selection logic responsive to an instruction decoder for selecting one stage of the instruction pipe |
JPH03235126A (ja) * | 1990-01-25 | 1991-10-21 | Internatl Business Mach Corp <Ibm> | 自然言語を使用してウィンドウシステムをプログラムする方法 |
US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
US5265256A (en) * | 1991-07-01 | 1993-11-23 | Motorola, Inc. | Data processing system having a programmable mode for selecting operation at one of a plurality of power supply potentials |
DE69231762T2 (de) * | 1991-07-08 | 2001-07-26 | Seiko Epson Corp | Risc-prozessor mit dehnbarer architektur |
US5826055A (en) * | 1991-07-08 | 1998-10-20 | Seiko Epson Corporation | System and method for retiring instructions in a superscalar microprocessor |
WO1993016433A1 (en) | 1992-02-07 | 1993-08-19 | Seiko Epson Corporation | Hardware emulation accelerator and method |
US5274828A (en) * | 1992-02-24 | 1993-12-28 | Texas Instruments Incorporated | Computer including an integrated circuit having an on-chip high voltage source |
US5630143A (en) * | 1992-03-27 | 1997-05-13 | Cyrix Corporation | Microprocessor with externally controllable power management |
US5452401A (en) | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
DE69311330T2 (de) | 1992-03-31 | 1997-09-25 | Seiko Epson Corp | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
US5361272A (en) * | 1992-09-18 | 1994-11-01 | Stephen Krissman | Semiconductor architecture and application thereof |
US5266256A (en) * | 1993-02-16 | 1993-11-30 | Rohm And Haas Company | Extruder and process modifying residence time distribution |
JP2570588B2 (ja) * | 1993-07-29 | 1997-01-08 | 日本電気株式会社 | 送受信装置 |
US5481733A (en) * | 1994-06-15 | 1996-01-02 | Panasonic Technologies, Inc. | Method for managing the power distributed to a disk drive in a laptop computer |
US5940785A (en) * | 1996-04-29 | 1999-08-17 | International Business Machines Corporation | Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit |
EP0926596B1 (en) * | 1997-12-23 | 2007-09-05 | Texas Instruments Inc. | Processor and method for reducing its power usage |
US6301671B1 (en) * | 1998-03-23 | 2001-10-09 | International Business Machines Corporation | Apparatus and method for power reduction control in a video encoder device |
US6105139A (en) * | 1998-06-03 | 2000-08-15 | Nec Usa, Inc. | Controller-based power management for low-power sequential circuits |
US6247134B1 (en) * | 1999-03-31 | 2001-06-12 | Synopsys, Inc. | Method and system for pipe stage gating within an operating pipelined circuit for power savings |
-
1992
- 1992-03-31 US US07/860,717 patent/US5452401A/en not_active Expired - Lifetime
-
1993
- 1993-03-30 DE DE69320180T patent/DE69320180T2/de not_active Expired - Lifetime
- 1993-03-30 JP JP51730793A patent/JP3510884B2/ja not_active Expired - Fee Related
- 1993-03-30 WO PCT/JP1993/000418 patent/WO1993020498A1/en active IP Right Grant
- 1993-03-30 EP EP93906871A patent/EP0634030B1/en not_active Expired - Lifetime
-
1994
- 1994-09-28 KR KR1019940703381A patent/KR950701098A/ko not_active IP Right Cessation
-
1995
- 1995-06-07 US US08/487,976 patent/US5655124A/en not_active Expired - Lifetime
-
1997
- 1997-03-03 US US08/811,238 patent/US5787297A/en not_active Expired - Lifetime
-
1998
- 1998-04-29 US US09/069,335 patent/US6256743B1/en not_active Expired - Fee Related
- 1998-12-28 HK HK98116068A patent/HK1014785A1/xx unknown
-
2001
- 2001-05-10 US US09/852,294 patent/US6430693B2/en not_active Expired - Fee Related
-
2002
- 2002-06-24 US US10/176,544 patent/US6587952B2/en not_active Expired - Fee Related
- 2002-07-15 JP JP2002205593A patent/JP2003141098A/ja not_active Withdrawn
- 2002-07-15 JP JP2002205594A patent/JP2003122582A/ja not_active Withdrawn
- 2002-07-15 JP JP2002205596A patent/JP3487349B2/ja not_active Expired - Fee Related
- 2002-07-15 JP JP2002205595A patent/JP2003141099A/ja not_active Withdrawn
- 2002-07-15 JP JP2002205597A patent/JP3520922B2/ja not_active Expired - Fee Related
- 2002-10-24 JP JP2002309913A patent/JP2003208237A/ja active Pending
-
2003
- 2003-04-30 US US10/425,737 patent/US7082543B2/en not_active Expired - Fee Related
- 2003-05-19 US US10/440,312 patent/US6785761B2/en not_active Expired - Fee Related
- 2003-07-31 JP JP2003204461A patent/JP3963874B2/ja not_active Expired - Lifetime
- 2003-07-31 JP JP2003204463A patent/JP2004054945A/ja not_active Withdrawn
- 2003-07-31 JP JP2003204462A patent/JP2004054944A/ja not_active Withdrawn
-
2006
- 2006-06-06 US US11/447,076 patent/US7506185B2/en not_active Expired - Fee Related
-
2009
- 2009-02-19 US US12/389,006 patent/US8117468B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285123A (ja) * | 2004-03-29 | 2005-10-13 | Sony Computer Entertainment Inc | タスクスケジューリング作成の処理を使用するタスク温度管理を達成する方法および装置 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3963874B2 (ja) | スーパースカラマイクロプロセッサの電力消費と発熱の少なくとも一方を低減させる方法 | |
Benini et al. | Designing low-power circuits: practical recipes | |
US6639455B2 (en) | Semiconductor integrated circuit device | |
US6631474B1 (en) | System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching | |
US5420808A (en) | Circuitry and method for reducing power consumption within an electronic circuit | |
US20050132239A1 (en) | Almost-symmetric multiprocessor that supports high-performance and energy-efficient execution | |
US20050215227A1 (en) | Method and apparatus for entering a low power mode | |
Saint-Laurent et al. | A 28 nm DSP powered by an on-chip LDO for high-performance and energy-efficient mobile applications | |
Rajgopal | Challenges in low-power microprocessor design | |
JP2006120175A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041117 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050117 |