JP3520922B2 - マイクロエレクトロニック装置 - Google Patents
マイクロエレクトロニック装置Info
- Publication number
- JP3520922B2 JP3520922B2 JP2002205597A JP2002205597A JP3520922B2 JP 3520922 B2 JP3520922 B2 JP 3520922B2 JP 2002205597 A JP2002205597 A JP 2002205597A JP 2002205597 A JP2002205597 A JP 2002205597A JP 3520922 B2 JP3520922 B2 JP 3520922B2
- Authority
- JP
- Japan
- Prior art keywords
- machine code
- code instructions
- unit
- functional unit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004377 microelectronic Methods 0.000 title claims description 55
- 230000020169 heat generation Effects 0.000 claims description 16
- 230000006870 function Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 25
- 230000009467 reduction Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 13
- 238000004590 computer program Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000013459 approach Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005457 optimization Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005549 size reduction Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 208000016261 weight loss Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Description
【０００１】
【関連出願の引照】下記の出願は同一承継人の出願に係
る、同時係属中の出願特許である。 * 「スーパースカラＲＩＳＣ命令スケジューリング」、
出願番号０７／８６０，７１９号（代理人整理番号ＳＰ
０３５） * 「ハードウェア・エミュレーション・アクセレレータ
及び方法」、出願番号０７／８３１, ２７２号（代理人
整理番号ＳＰ０４６） 上記出願特許の開示は参考文献として本出願に組み込ま
れているものとする。
る、同時係属中の出願特許である。 * 「スーパースカラＲＩＳＣ命令スケジューリング」、
出願番号０７／８６０，７１９号（代理人整理番号ＳＰ
０３５） * 「ハードウェア・エミュレーション・アクセレレータ
及び方法」、出願番号０７／８３１, ２７２号（代理人
整理番号ＳＰ０４６） 上記出願特許の開示は参考文献として本出願に組み込ま
れているものとする。
【０００２】
【産業上の利用分野】本発明は一般に単一のマイクロエ
レクトロニック装置による発熱及び電力消費を削減させ
るシステム及び方法に関するものであり、特に、斯かる
マイクロエレクトロニック装置による電力消費の動的な
制御及び、その結果として斯かるマイクロエレクトロニ
ック装置に必要とされる発熱処理に関するものである。
レクトロニック装置による発熱及び電力消費を削減させ
るシステム及び方法に関するものであり、特に、斯かる
マイクロエレクトロニック装置による電力消費の動的な
制御及び、その結果として斯かるマイクロエレクトロニ
ック装置に必要とされる発熱処理に関するものである。
【０００３】
【関連技術】マイクロエレクトロニック装置（半導体デ
バイス、半導体チップ、または集積回路とも呼ばれる）
の発熱処理はその設計、製造、及び使用上重要な問題で
ある。これは典型的には百万個以上のトランジスタ（ア
クティブとパッシブ）が一つの半導体ダイに集積された
超集積回路（ＶＬＳＩ）および超超集積回路（ＵＬＳ
Ｉ）デバイスに於いて殊に重要な問題である。アクティ
ブなデバイスは必要なシステムの機能性と実行速度を可
能とするために通常非常な高速で作動する（クロックで
駆動され）（２５ＭＨｚと３３ＭＨｚは今や普通で、例
えば２５０ＭＨｚ以上の非常な高速も考えられている）
ものである。どのような製造技術が利用されたかという
点とは無関係に、周知の如く、高クロックレートおよび
多数のアクティブ・デバイスにより、マイクロエレクト
ロニック装置のダイの実際の寸法に比し、大きな発熱の
問題が生じるのである。
バイス、半導体チップ、または集積回路とも呼ばれる）
の発熱処理はその設計、製造、及び使用上重要な問題で
ある。これは典型的には百万個以上のトランジスタ（ア
クティブとパッシブ）が一つの半導体ダイに集積された
超集積回路（ＶＬＳＩ）および超超集積回路（ＵＬＳ
Ｉ）デバイスに於いて殊に重要な問題である。アクティ
ブなデバイスは必要なシステムの機能性と実行速度を可
能とするために通常非常な高速で作動する（クロックで
駆動され）（２５ＭＨｚと３３ＭＨｚは今や普通で、例
えば２５０ＭＨｚ以上の非常な高速も考えられている）
ものである。どのような製造技術が利用されたかという
点とは無関係に、周知の如く、高クロックレートおよび
多数のアクティブ・デバイスにより、マイクロエレクト
ロニック装置のダイの実際の寸法に比し、大きな発熱の
問題が生じるのである。
【０００４】例えば、百万個のアクティブ・デバイスを
含む代表的なダイは１５ｍｍ角のダイで作成され、１３
２以上のピンアウトを必要とする。斯かるマイクロエレ
クトロニック装置は１マイクロン（ａｅｍ）ＣＭＯＳ技
術では３０ＭＨｚのシステムクロック速度で作動し得る
ものである。ダイは適切なハウジングまたはパッケージ
に恒久的に収められてなくてはならないが、斯かるハウ
ジングまたはパッケージは、ピンアウト、環境保護、物
理的な保護の他に、デバイスの故障の防止のために十分
な発熱処理能力を持つものでなければならない。
含む代表的なダイは１５ｍｍ角のダイで作成され、１３
２以上のピンアウトを必要とする。斯かるマイクロエレ
クトロニック装置は１マイクロン（ａｅｍ）ＣＭＯＳ技
術では３０ＭＨｚのシステムクロック速度で作動し得る
ものである。ダイは適切なハウジングまたはパッケージ
に恒久的に収められてなくてはならないが、斯かるハウ
ジングまたはパッケージは、ピンアウト、環境保護、物
理的な保護の他に、デバイスの故障の防止のために十分
な発熱処理能力を持つものでなければならない。
【０００５】通常の動作に於いて上記のマイクロエレク
トロニック装置一個当たり、５乃至１０ワットの処理を
要する発熱が生じることは希でない。その結果、熱のシ
ンクの措置なしには、斯かるマイクロエレクトロニック
装置のダイの接合温度はセラミックパッケージで、そし
て商業用環境温度許容範囲の上限近くである摂氏７０度
では、摂氏１００度に達することがある。更に、紀元２
０００年までに出現が予想される、一個のダイ当たり１
億個のアクティブデバイスを含む、更に強力な、新しい
世代のマイクロエレクトロニック装置の発熱処理要求に
比べれば５乃至１０ワットの発熱量はものの数にもなら
ないのである。将来のダイの寸法は２５ｍｍ角になるで
あろうと予想される。
トロニック装置一個当たり、５乃至１０ワットの処理を
要する発熱が生じることは希でない。その結果、熱のシ
ンクの措置なしには、斯かるマイクロエレクトロニック
装置のダイの接合温度はセラミックパッケージで、そし
て商業用環境温度許容範囲の上限近くである摂氏７０度
では、摂氏１００度に達することがある。更に、紀元２
０００年までに出現が予想される、一個のダイ当たり１
億個のアクティブデバイスを含む、更に強力な、新しい
世代のマイクロエレクトロニック装置の発熱処理要求に
比べれば５乃至１０ワットの発熱量はものの数にもなら
ないのである。将来のダイの寸法は２５ｍｍ角になるで
あろうと予想される。
【０００６】多量の発熱に対処するためのパッケージ作
成の方策が開発されてきた。全ての方策に於いて、マイ
クロエレクトロニック装置を物理的な故障及び性能の劣
化から保護するために、不要な熱を迅速に引き出すため
のヒートシンクまたは熱グリース措置が取られている。
通常のヒートシンク以外に、空気などのガス、あるいは
水、フレオン、または更に効率の良い冷却剤などの液体
が使用されるが、ヒートシンク手法は物理的なサイズの
増大、コストの増加、機械的複雑さの増加、及びパッケ
ージとしてのマイクロエレクトロニック装置の重量の増
加をうながす。更に、発熱処理（すなわち熱応力）の必
要上、パッケージ当たりのダイの寸法に自ずから上限が
生ずるのである。
成の方策が開発されてきた。全ての方策に於いて、マイ
クロエレクトロニック装置を物理的な故障及び性能の劣
化から保護するために、不要な熱を迅速に引き出すため
のヒートシンクまたは熱グリース措置が取られている。
通常のヒートシンク以外に、空気などのガス、あるいは
水、フレオン、または更に効率の良い冷却剤などの液体
が使用されるが、ヒートシンク手法は物理的なサイズの
増大、コストの増加、機械的複雑さの増加、及びパッケ
ージとしてのマイクロエレクトロニック装置の重量の増
加をうながす。更に、発熱処理（すなわち熱応力）の必
要上、パッケージ当たりのダイの寸法に自ずから上限が
生ずるのである。
【０００７】発熱処理要求の代表的なものは５０ＭＨｚ
のクロック速度で動作する通常のマイクロプロセッサ
で、それは通常の動作で５ワットの発熱を生じる。この
発熱処理のために特別なヒートシンクが設置されてい
る。エレクトロニックス上の絶えざる動向は、より小さ
く、より軽量なコンピュータ製品の製造を目指してのマ
イクロエレクトロニック装置のサイズ削減である。この
微小化の傾向は更に進み、毎年劇的なサイズの削減が起
こるのである。
のクロック速度で動作する通常のマイクロプロセッサ
で、それは通常の動作で５ワットの発熱を生じる。この
発熱処理のために特別なヒートシンクが設置されてい
る。エレクトロニックス上の絶えざる動向は、より小さ
く、より軽量なコンピュータ製品の製造を目指してのマ
イクロエレクトロニック装置のサイズ削減である。この
微小化の傾向は更に進み、毎年劇的なサイズの削減が起
こるのである。
【０００８】
【発明が解決しようとする課題】発熱処理の要請はしか
し乍らエレクトロニック及びコンピュータ装置の微小化
の過程に於いて障害となる。換言すれば、マイクロエレ
クトロニック装置からの発熱を取り除かなければならな
い物理学上の要請により、達成し得るエレクトロニック
及びコンピュータ装置のサイズ及び重量をどこ迄削減し
得るか、について自ずから限度が生ずるのである。そし
て、これはマイクロエレクトロニック装置の寿命にも関
連する問題である。例えば、ソリドステート・レーザー
の寿命がＬＥＤの寿命より短いのは、小面積に於ける熱
の密度が原因である。
し乍らエレクトロニック及びコンピュータ装置の微小化
の過程に於いて障害となる。換言すれば、マイクロエレ
クトロニック装置からの発熱を取り除かなければならな
い物理学上の要請により、達成し得るエレクトロニック
及びコンピュータ装置のサイズ及び重量をどこ迄削減し
得るか、について自ずから限度が生ずるのである。そし
て、これはマイクロエレクトロニック装置の寿命にも関
連する問題である。例えば、ソリドステート・レーザー
の寿命がＬＥＤの寿命より短いのは、小面積に於ける熱
の密度が原因である。
【０００９】エレクトロニックスでの更なる顕著な動向
は、エレクトロニック及びコンピュータ装置に於ける機
能及び特性の増加と、それに伴う応答時間の短縮であ
る。これは更に複雑で強力なマイクロエレクトロニック
装置の使用により達成されるもので、ダイ一個当たりの
アクティブ・デバイスの集積度の向上の結果である。併
し、ダイ上に更に多数のアクティブ・デバイスを形成す
るには、発熱処理の必要の増加が伴ない、従って、達成
し得るマイクロエレクトロニック装置パッケージのサイ
ズ削減に自ずから限度が生じる。例えば、ＤＥＣのアル
ファＣＭＯＳチップでは、電源電圧を低下させても２０
０ＭＨｚで３０ワットもの発熱があるという。
は、エレクトロニック及びコンピュータ装置に於ける機
能及び特性の増加と、それに伴う応答時間の短縮であ
る。これは更に複雑で強力なマイクロエレクトロニック
装置の使用により達成されるもので、ダイ一個当たりの
アクティブ・デバイスの集積度の向上の結果である。併
し、ダイ上に更に多数のアクティブ・デバイスを形成す
るには、発熱処理の必要の増加が伴ない、従って、達成
し得るマイクロエレクトロニック装置パッケージのサイ
ズ削減に自ずから限度が生じる。例えば、ＤＥＣのアル
ファＣＭＯＳチップでは、電源電圧を低下させても２０
０ＭＨｚで３０ワットもの発熱があるという。
【００１０】その計算能力、機能、および特性に比し、
マイクロエレクトロニック装置の物理的サイズの劇的な
削減は、ラップトップ、ノートブック、パームトップ等
と呼ばれる非常に小型のパソコンを生むに至った。これ
は、現行の、強力な機能と特性を持つコンピュータのサ
イズ縮小の典型的な例である。
マイクロエレクトロニック装置の物理的サイズの劇的な
削減は、ラップトップ、ノートブック、パームトップ等
と呼ばれる非常に小型のパソコンを生むに至った。これ
は、現行の、強力な機能と特性を持つコンピュータのサ
イズ縮小の典型的な例である。
【００１１】３８６ＳＸマイクロプロセッサ内蔵の、代
表的携帯用コンピュータの寸法は３０センチ×４０セン
チで、その重量は６．７キロであり、そのうち４５０グ
ラムは充電可能な電池の重量である。今日の代表的な、
３８６ＳＸＬ型マイクロプロセッサ内蔵ラップトップ・
コンピュータの寸法は２０×２７×５センチで、その重
量は２乃至３キロである。このうち約２００グラムが充
電可能な電池の重量である。
表的携帯用コンピュータの寸法は３０センチ×４０セン
チで、その重量は６．７キロであり、そのうち４５０グ
ラムは充電可能な電池の重量である。今日の代表的な、
３８６ＳＸＬ型マイクロプロセッサ内蔵ラップトップ・
コンピュータの寸法は２０×２７×５センチで、その重
量は２乃至３キロである。このうち約２００グラムが充
電可能な電池の重量である。
【００１２】斯かるノートブックコンピュータ（及びラ
ップトップあるいはパームトップコンピュータ）の重要
な制約事項の一つはその機械の駆動に必要な電池であ
る。電池は使用者の要求を満たすためにコンピュータを
長時間に渡って駆動するのに十分な電力を供給するもの
でなければならない。現在のノートブックコンピュータ
の代表的な駆動範囲は一回の充電ごとに３乃至４時間で
ある。重量とサイズの点で、電池はコンピュータ・シス
テムの最大の部品の一つである。使用者にとって、必要
なコンピュータ操作が十分な時間行なえるように電池の
電力容量が十分に大きいものであることは極めて重要で
ある。併し、この操作性の必要から、コンピュータ・シ
ステム全体のサイズが増加するのである。
ップトップあるいはパームトップコンピュータ）の重要
な制約事項の一つはその機械の駆動に必要な電池であ
る。電池は使用者の要求を満たすためにコンピュータを
長時間に渡って駆動するのに十分な電力を供給するもの
でなければならない。現在のノートブックコンピュータ
の代表的な駆動範囲は一回の充電ごとに３乃至４時間で
ある。重量とサイズの点で、電池はコンピュータ・シス
テムの最大の部品の一つである。使用者にとって、必要
なコンピュータ操作が十分な時間行なえるように電池の
電力容量が十分に大きいものであることは極めて重要で
ある。併し、この操作性の必要から、コンピュータ・シ
ステム全体のサイズが増加するのである。
【００１３】その理由は、これらの要請を満たすために
電池の物理的サイズを拡大させる必要があるからであ
る。故に、所定のサイズと重量当たり更に効率の良い電
池を開発するために多大な研究開発の努力が為されてい
る。その目的は、所定のサイズとスペース当たりより多
くの電力とより長時間の操作を可能ならしめるために、
充電容量の面に於いて電池技術の向上を図ることであ
る。その結果、電池を使用するコンピュータ・システム
のサイズの削減につながるものである。
電池の物理的サイズを拡大させる必要があるからであ
る。故に、所定のサイズと重量当たり更に効率の良い電
池を開発するために多大な研究開発の努力が為されてい
る。その目的は、所定のサイズとスペース当たりより多
くの電力とより長時間の操作を可能ならしめるために、
充電容量の面に於いて電池技術の向上を図ることであ
る。その結果、電池を使用するコンピュータ・システム
のサイズの削減につながるものである。
【００１４】電池のサイズ削減以外に、電力消費の点で
コンピュータ・システムの性能を向上させる努力が多々
為されている。インテル社によって使用された従来の手
法の一つは、使用されていない周辺チップの電源を止め
ることである。これはインテル８０３８６チップセット
で行なわれている手法である。周辺チップは非常に電力
を消耗するものである故に、使用されていない周辺チッ
プの電源を止めることによって電池の寿命が著しく向上
するのである。ＡＭＤのＡＭ３８６ＤＸＬマイクロプロ
セッサで実施されている更なる手法では、省電のために
クロック速度を下げることである（例えば４０−０ＭＨ
ｚより）。
コンピュータ・システムの性能を向上させる努力が多々
為されている。インテル社によって使用された従来の手
法の一つは、使用されていない周辺チップの電源を止め
ることである。これはインテル８０３８６チップセット
で行なわれている手法である。周辺チップは非常に電力
を消耗するものである故に、使用されていない周辺チッ
プの電源を止めることによって電池の寿命が著しく向上
するのである。ＡＭＤのＡＭ３８６ＤＸＬマイクロプロ
セッサで実施されている更なる手法では、省電のために
クロック速度を下げることである（例えば４０−０ＭＨ
ｚより）。
【００１５】上記に説明された如く、マイクロエレクト
ロニック装置の発熱及び電力消費量の格段なる向上が必
要とされている。そしてこれはマイクロエレクトロニッ
ク装置がコンピュータ・システムで使用される時に、パ
ッケージのサイズ及び複雑性を削減し、マイクロエレク
トロニック装置を電子的に駆動させる目的で電池が使用
される場合、システムの操作時間を増加するために特に
切実な問題である。
ロニック装置の発熱及び電力消費量の格段なる向上が必
要とされている。そしてこれはマイクロエレクトロニッ
ク装置がコンピュータ・システムで使用される時に、パ
ッケージのサイズ及び複雑性を削減し、マイクロエレク
トロニック装置を電子的に駆動させる目的で電池が使用
される場合、システムの操作時間を増加するために特に
切実な問題である。
【００１６】
【課題を解決するための手段】そのために本発明は、ソ
ースコード・コンピュータプログラムをマシンコード命
令に翻訳するコンパイラと、該翻訳されたマシンコード
命令を実行するために必要な複数の機能ユニットと、該
複数の機能ユニットに供給されるシステムクロックとを
備え、前記コンパイラは、前記マシンコード命令を特定
の機能ユニットに送出後、数サイクル分使用されていな
い機能ユニットを判別して、該判別に基づいて前記使用
されていない機能ユニットをオフにすることを特徴とす
る。
ースコード・コンピュータプログラムをマシンコード命
令に翻訳するコンパイラと、該翻訳されたマシンコード
命令を実行するために必要な複数の機能ユニットと、該
複数の機能ユニットに供給されるシステムクロックとを
備え、前記コンパイラは、前記マシンコード命令を特定
の機能ユニットに送出後、数サイクル分使用されていな
い機能ユニットを判別して、該判別に基づいて前記使用
されていない機能ユニットをオフにすることを特徴とす
る。
【００１７】前記コンパイラは、前記使用されていない
機能ユニットに対し無効化あるいはパワーダウン信号を
送り、前記使用されていない機能ユニットに対するクロ
ックを止め、前記使用されていない機能ユニットに対す
る入力をブロックし、前記使用されていない機能ユニッ
トの電源を止めることにより前記機能ユニットをオフに
し、前記ソースコードを前記マシンコードに翻訳後に、
省電効果を最大化するように前記マシンコード命令を順
序つける最適化機能を有することを特徴とする。
機能ユニットに対し無効化あるいはパワーダウン信号を
送り、前記使用されていない機能ユニットに対するクロ
ックを止め、前記使用されていない機能ユニットに対す
る入力をブロックし、前記使用されていない機能ユニッ
トの電源を止めることにより前記機能ユニットをオフに
し、前記ソースコードを前記マシンコードに翻訳後に、
省電効果を最大化するように前記マシンコード命令を順
序つける最適化機能を有することを特徴とする。
【００１８】前記マシンコード命令は、前記複数の機能
ユニットにおいて、最初に命令解読ユニットに供給さ
れ、該命令解読ユニットからのデコードされた命令が命
令実行ユニットに供給され、前記複数の機能ユニットの
１つは、浮動小数点ユニットであり、前記浮動小数点ユ
ニットに対し、前記システムクロックの供給は、浮動小
数点オペレーションの実行の開始より１／２クロックサ
イクル前から完了後１／２クロックサイクルの期間継続
することを特徴とし、前記機能ユニットは、ＣＭＯＳ集
積回路やメモリユニットを含むことを特徴とする。
ユニットにおいて、最初に命令解読ユニットに供給さ
れ、該命令解読ユニットからのデコードされた命令が命
令実行ユニットに供給され、前記複数の機能ユニットの
１つは、浮動小数点ユニットであり、前記浮動小数点ユ
ニットに対し、前記システムクロックの供給は、浮動小
数点オペレーションの実行の開始より１／２クロックサ
イクル前から完了後１／２クロックサイクルの期間継続
することを特徴とし、前記機能ユニットは、ＣＭＯＳ集
積回路やメモリユニットを含むことを特徴とする。
【００１９】
【発明の要約】本発明に関わるマイクロエレクトロニッ
ク装置は二個以上の機能ユニットで構成され、それらの
機能ユニットは全て一個のチップ、すなわちダイ上に形
成されている。本発明はマイクロエレクトロニック装置
を制御するコンピュータ・プログラムの実行に於いて、
全ての機能ユニットが同時に動作することはなく、また
それらが同時に動作する必要もない、という着想に基づ
いているものである。
ク装置は二個以上の機能ユニットで構成され、それらの
機能ユニットは全て一個のチップ、すなわちダイ上に形
成されている。本発明はマイクロエレクトロニック装置
を制御するコンピュータ・プログラムの実行に於いて、
全ての機能ユニットが同時に動作することはなく、また
それらが同時に動作する必要もない、という着想に基づ
いているものである。
【００２０】従って、本発明は、実行中のプログラムの
要請に従って、非常に高速に（通常クロックサイクルの
半分で）各機能ユニットをつけたり消したりさせるもの
である。本発明の作用により、従来の全ての機能ユニッ
トを常時オンにして置く手法に比較し、マイクロエレク
トロニック装置の電力消費量が著しく改善され、それに
応じて発熱量も低下するのである。
要請に従って、非常に高速に（通常クロックサイクルの
半分で）各機能ユニットをつけたり消したりさせるもの
である。本発明の作用により、従来の全ての機能ユニッ
トを常時オンにして置く手法に比較し、マイクロエレク
トロニック装置の電力消費量が著しく改善され、それに
応じて発熱量も低下するのである。
【００２１】コンピュータ・プログラムの実行中全ての
機能ユニットを常時オンにして置く従来の標準的手法に
比較し、本発明の、本明細書で説明される代表的実施例
では電力消費量と発熱量が３０％削減されるのである。
マイクロエレクトロニック装置のアーキテクチャ及び実
行されるコンピュータ・プログラムの種類によって、０
％乃至５０％の削減が達成し得るのである。スーパース
カラＣＰＵに比して、より多くのブロックがより頻繁に
遊休状態にあるため、単一スカラＣＰＵに於ける削減度
は低い。
機能ユニットを常時オンにして置く従来の標準的手法に
比較し、本発明の、本明細書で説明される代表的実施例
では電力消費量と発熱量が３０％削減されるのである。
マイクロエレクトロニック装置のアーキテクチャ及び実
行されるコンピュータ・プログラムの種類によって、０
％乃至５０％の削減が達成し得るのである。スーパース
カラＣＰＵに比して、より多くのブロックがより頻繁に
遊休状態にあるため、単一スカラＣＰＵに於ける削減度
は低い。
【００２２】機能ユニットが更に細かいブロックに分割
されるならば、そしてスイッチングを行なうために必要
な制御論理によるオーバーヘッドの増加が甚大なもので
はないと仮定するならば、更に多くのパーセントのユニ
ットまたはブロックをオフとすることが可能である。
されるならば、そしてスイッチングを行なうために必要
な制御論理によるオーバーヘッドの増加が甚大なもので
はないと仮定するならば、更に多くのパーセントのユニ
ットまたはブロックをオフとすることが可能である。
【００２３】マイクロエレクトロニック装置の機能ユニ
ットを何時つけたり消したりするか、を判別するために
本発明では幾つかの手法が採用されている。一つの手法
では、ソースコードをマイクロエレクトロニック装置の
オペレーションを制御するマシンコードに翻訳するコン
パイラが使用されている。実行中、論理ユニットがマシ
ンコードを評価し（即ち、解読または監視し）、コンパ
イラから得られた利用度情報に基づき、コンピュータ・
プログラムの実行の各ステップに於いて、どの機能ユニ
ットがプログラムの実行のために必要であるか、そして
従ってどの機能ユニットがオンあるいはオフされるべき
か、を判別するのである。例えば、非グラフィック・オ
ペレーションの実行中はグラフィック・ユニットの駆動
は必要でないかも知れないのである。同じく、通常のワ
ークステーションでは浮動小数点ユニット（ＦＰＵ）は
実行時間の２０％乃至３０％のみ動作するもので、その
遊休期間中はオンである必要はない。キャッシュメモリ
ユニットも本発明に基づく制御でコントロールし得るも
のである。
ットを何時つけたり消したりするか、を判別するために
本発明では幾つかの手法が採用されている。一つの手法
では、ソースコードをマイクロエレクトロニック装置の
オペレーションを制御するマシンコードに翻訳するコン
パイラが使用されている。実行中、論理ユニットがマシ
ンコードを評価し（即ち、解読または監視し）、コンパ
イラから得られた利用度情報に基づき、コンピュータ・
プログラムの実行の各ステップに於いて、どの機能ユニ
ットがプログラムの実行のために必要であるか、そして
従ってどの機能ユニットがオンあるいはオフされるべき
か、を判別するのである。例えば、非グラフィック・オ
ペレーションの実行中はグラフィック・ユニットの駆動
は必要でないかも知れないのである。同じく、通常のワ
ークステーションでは浮動小数点ユニット（ＦＰＵ）は
実行時間の２０％乃至３０％のみ動作するもので、その
遊休期間中はオンである必要はない。キャッシュメモリ
ユニットも本発明に基づく制御でコントロールし得るも
のである。
【００２４】機能ユニットを何時つけたり消したりする
か、を判別する目的で本発明で、採用されているもう一
つの手法は、機能ユニットの実行とオペレーションを評
価（監視）するダイ上の論理ユニットを使用して行なわ
れる手法である。この監視機能は次のオペレーション
（送出された命令の実行及び遅延を含む）の指示を生成
するもので、そのような指示を使用して本発明のオン／
オフオペレーションの制御が可能である。例えば、コン
パクトな低コスト、オンチップＦＰＵでは、衝突の可能
性の故に、全てのユニットを同時に使用することは不可
能である。ＦＡＬＵオペレーションの実行中、乗算器や
除算器の動作は許可されない。従って、それらのユニッ
トへ供給される電力を止めても構わないのである。
か、を判別する目的で本発明で、採用されているもう一
つの手法は、機能ユニットの実行とオペレーションを評
価（監視）するダイ上の論理ユニットを使用して行なわ
れる手法である。この監視機能は次のオペレーション
（送出された命令の実行及び遅延を含む）の指示を生成
するもので、そのような指示を使用して本発明のオン／
オフオペレーションの制御が可能である。例えば、コン
パクトな低コスト、オンチップＦＰＵでは、衝突の可能
性の故に、全てのユニットを同時に使用することは不可
能である。ＦＡＬＵオペレーションの実行中、乗算器や
除算器の動作は許可されない。従って、それらのユニッ
トへ供給される電力を止めても構わないのである。
【００２５】実行中のコンピュータ・プログラムの要請
に応じて、本発明では機能ユニットのオン／オフのため
にどのような適切な、事前に選択された時間量でも使用
できる。必要ならば最大の発熱量及び電力消費量削減を
得るためにオン／オフは１／２クロックサイクルの速度
でも構わないが、オン／オフの目的で他のクロックサイ
クルを使用することも可能である。更に他の方法とし
て、選択された一個のブロックまたは複数のブロックに
対して動力線をオン／オフする方法もある。
に応じて、本発明では機能ユニットのオン／オフのため
にどのような適切な、事前に選択された時間量でも使用
できる。必要ならば最大の発熱量及び電力消費量削減を
得るためにオン／オフは１／２クロックサイクルの速度
でも構わないが、オン／オフの目的で他のクロックサイ
クルを使用することも可能である。更に他の方法とし
て、選択された一個のブロックまたは複数のブロックに
対して動力線をオン／オフする方法もある。
【００２６】本発明では機能ユニットをオン／オフする
ための如何なる電子的手法をも意図するものである。相
補型金属酸化膜半導体（ＣＭＯＳ）回路では、好ましい
手法は（１）オフにされている機能ユニットヘのクロッ
ク信号を停止させるか、（２）オフにされている機能ユ
ニットヘの入力を変化させない、かのどちらかである。
どちらの手法でも、機能ユニットをオフにするという、
所望の結果が得られる。後に、機能ユニットはそれをオ
フにした手法の逆の手法を用いることによってオンにで
きるのである。
ための如何なる電子的手法をも意図するものである。相
補型金属酸化膜半導体（ＣＭＯＳ）回路では、好ましい
手法は（１）オフにされている機能ユニットヘのクロッ
ク信号を停止させるか、（２）オフにされている機能ユ
ニットヘの入力を変化させない、かのどちらかである。
どちらの手法でも、機能ユニットをオフにするという、
所望の結果が得られる。後に、機能ユニットはそれをオ
フにした手法の逆の手法を用いることによってオンにで
きるのである。
【００２７】本発明は、状態変化が起こらない限り回路
によって消費される電力は常に無であるというＣＭＯＳ
の特性を十分に利用しているが故に、ＣＭＯＳ回路に特
に適用性のあるものである。コンピュータ・プログラム
の実行中のある時点で使用されていない機能ユニットの
状態変化を抑制することにより、本発明は目的とする発
熱の減少及び電力消費量の削減を達成し得るものであ
る。パワーベースをオン／オフする必要はなく、制御用
に占めるチップ面積も最小限で済むものである。
によって消費される電力は常に無であるというＣＭＯＳ
の特性を十分に利用しているが故に、ＣＭＯＳ回路に特
に適用性のあるものである。コンピュータ・プログラム
の実行中のある時点で使用されていない機能ユニットの
状態変化を抑制することにより、本発明は目的とする発
熱の減少及び電力消費量の削減を達成し得るものであ
る。パワーベースをオン／オフする必要はなく、制御用
に占めるチップ面積も最小限で済むものである。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。本発明はマイクロエレクトロニ
ック装置を制御するコンピュータ・プログラムの実行の
必要に応じて機能ユニットをオン／オフできるように、
マイクロエレクトロニック装置の各機能ユニットに供給
される電力を選択的に制御するシステム及び方法であ
る。実行中のプログラム・ステップの要請に従った、機
能ユニットのダイナミックなオン／オフ化により、機能
ユニットの消費電力量が大幅に削減（１０％〜３０％)
され、その結果マイクロエレクトロニック装置の発熱量
及び電力消費量の大幅な削減が達成される。本発明で
は、マイクロエレクトロニック装置の発熱及び電力消費
量の大幅な削減をもたらす。従って、非常に望ましい結
果として、ヒートシンクの必要性が削減され電池放電サ
イクルが長くなるのである。更に、パワーバス線の幅も
縮小でき、その結果、ＶＬＳＩチップでは面積が大幅に
節約される。
を参照しつつ説明する。本発明はマイクロエレクトロニ
ック装置を制御するコンピュータ・プログラムの実行の
必要に応じて機能ユニットをオン／オフできるように、
マイクロエレクトロニック装置の各機能ユニットに供給
される電力を選択的に制御するシステム及び方法であ
る。実行中のプログラム・ステップの要請に従った、機
能ユニットのダイナミックなオン／オフ化により、機能
ユニットの消費電力量が大幅に削減（１０％〜３０％)
され、その結果マイクロエレクトロニック装置の発熱量
及び電力消費量の大幅な削減が達成される。本発明で
は、マイクロエレクトロニック装置の発熱及び電力消費
量の大幅な削減をもたらす。従って、非常に望ましい結
果として、ヒートシンクの必要性が削減され電池放電サ
イクルが長くなるのである。更に、パワーバス線の幅も
縮小でき、その結果、ＶＬＳＩチップでは面積が大幅に
節約される。
【００２９】図１は本発明に基づいた、代表的なマイク
ロエレクトロニック装置のフロアープランである。図示
される如く、参照番号１００で一般的に示されるマイク
ロエレクトロニック装置には、例えばシリコンで作成さ
れたダイ１０２が含まれ、それにはダイ１０２上に製造
された電子回路のアーキテクチャを構成する種々の機能
ユニットが形成されている。図示される如く、代表的実
施例中のこれらの機能ユニットには次のものが含まれ
る：システムクロック１０４、中央処理装置（ＣＰＵ）
１０６、キャッシュ制御ユニット（ＣＣＵ）１０８、浮
動小数点ユニット（ＦＰＵ）１１０、整数ユニット（Ｉ
ＮＴ）１１２、及びメモリ制御ユニット（ＭＣＵ）１１
４である。図１に示される機能ユニットはあくまでも説
明のためのものである。本発明はマイクロエレクトロニ
ック装置１００のダイ１０２上の機能ユニットの如何な
る配置をも考慮の対象とする。例えば、マイクロエレク
トロニック装置１００には論理機能ユニットの他にメモ
リを含むこともできる。本発明は単一の半導体ダイまた
は基板で実現される現在のコンピュータ・アーキテクチ
ャも将来のコンピュータ・アーキテクチャをも考慮の対
象とする。
ロエレクトロニック装置のフロアープランである。図示
される如く、参照番号１００で一般的に示されるマイク
ロエレクトロニック装置には、例えばシリコンで作成さ
れたダイ１０２が含まれ、それにはダイ１０２上に製造
された電子回路のアーキテクチャを構成する種々の機能
ユニットが形成されている。図示される如く、代表的実
施例中のこれらの機能ユニットには次のものが含まれ
る：システムクロック１０４、中央処理装置（ＣＰＵ）
１０６、キャッシュ制御ユニット（ＣＣＵ）１０８、浮
動小数点ユニット（ＦＰＵ）１１０、整数ユニット（Ｉ
ＮＴ）１１２、及びメモリ制御ユニット（ＭＣＵ）１１
４である。図１に示される機能ユニットはあくまでも説
明のためのものである。本発明はマイクロエレクトロニ
ック装置１００のダイ１０２上の機能ユニットの如何な
る配置をも考慮の対象とする。例えば、マイクロエレク
トロニック装置１００には論理機能ユニットの他にメモ
リを含むこともできる。本発明は単一の半導体ダイまた
は基板で実現される現在のコンピュータ・アーキテクチ
ャも将来のコンピュータ・アーキテクチャをも考慮の対
象とする。
【００３０】図１に示す如く、論理ユニット１１６はマ
イクロエレクトロニック装置１００の一部である。下記
の詳細の説明にあるように、論理ユニット１１６はシス
テムクロック１０４と共に動作し、本発明の一実施例に
従った機能ユニットへのクロック信号の供給を何時オン
／オフするかを判別し、そして実際にオン／オフを行な
う。
イクロエレクトロニック装置１００の一部である。下記
の詳細の説明にあるように、論理ユニット１１６はシス
テムクロック１０４と共に動作し、本発明の一実施例に
従った機能ユニットへのクロック信号の供給を何時オン
／オフするかを判別し、そして実際にオン／オフを行な
う。
【００３１】図２は本発明のシステム及び方法の高レベ
ルオペレーションを示す高レベルフローチャートであ
る。図２を参照するならば、本発明は４つの基本的オペ
レーション・ステップを用いる。
ルオペレーションを示す高レベルフローチャートであ
る。図２を参照するならば、本発明は４つの基本的オペ
レーション・ステップを用いる。
【００３２】最初に、本発明ではマイクロエレクトロニ
ック装置１００で実行されている（制御している）コン
ピュータ・プログラムのマシンコード命令（ソースコー
ドから翻訳されたもの）が解読される（さもなくば評価
される）。この最初のステップに於いて、本発明では、
マシンコード命令が監視され、実行のために送出された
次のマシンコード命令を実行するためにはどの特定の機
能ユニットが必要であるかを判別する。送出される次の
マシンコード命令を実行するために機能ユニットが必要
とされる前の、事前に選択されたクロックサイクル量
（便宜上ＣＣＡと呼ぶ）が、次のマシンコード命令が送
出されるか実行される前に、次のマシンコード命令を調
べるために本発明で使用するタイムフレームとして使用
される。このＣＣＡによって、本発明では、適切な論理
的ステップが取られ、機能ユニットを適時にオンするこ
とが可能となり、その結果、送出されたマシンコード命
令を順序通りに実行することができる。この第一ステッ
プまたはブロックは参照番号２０２で示されている。
ック装置１００で実行されている（制御している）コン
ピュータ・プログラムのマシンコード命令（ソースコー
ドから翻訳されたもの）が解読される（さもなくば評価
される）。この最初のステップに於いて、本発明では、
マシンコード命令が監視され、実行のために送出された
次のマシンコード命令を実行するためにはどの特定の機
能ユニットが必要であるかを判別する。送出される次の
マシンコード命令を実行するために機能ユニットが必要
とされる前の、事前に選択されたクロックサイクル量
（便宜上ＣＣＡと呼ぶ）が、次のマシンコード命令が送
出されるか実行される前に、次のマシンコード命令を調
べるために本発明で使用するタイムフレームとして使用
される。このＣＣＡによって、本発明では、適切な論理
的ステップが取られ、機能ユニットを適時にオンするこ
とが可能となり、その結果、送出されたマシンコード命
令を順序通りに実行することができる。この第一ステッ
プまたはブロックは参照番号２０２で示されている。
【００３３】ステップまたはブロック２０４に於いて、
本発明では、送出されたマシンコード命令を実行するた
めに機能ユニットが準備完了の状態になる、事前に選択
されたクロックサイクル期間（便宜上クロックパワーア
ップ、ＣＫＰＷＲＵＰと呼ぶ）の長さだけ前に、機能ユ
ニットからスイッチ抑制制御信号が取り除かれる。ＣＫ
ＰＷＲＵＰタイムフレーム中、スイッチング能力が供給
され、その結果、該当するマシンコード命令が機能ユニ
ットに送出された時にこの機能ユニットが完全に機能で
きる。従って、この第二ステップに於いては、本発明
で、該当する機能ユニットはマシンコード命令を実行す
るのに必要とされる充分前に起動され、その結果実行が
行なわれるべき時に機能ユニットが完全に動作可能であ
る。
本発明では、送出されたマシンコード命令を実行するた
めに機能ユニットが準備完了の状態になる、事前に選択
されたクロックサイクル期間（便宜上クロックパワーア
ップ、ＣＫＰＷＲＵＰと呼ぶ）の長さだけ前に、機能ユ
ニットからスイッチ抑制制御信号が取り除かれる。ＣＫ
ＰＷＲＵＰタイムフレーム中、スイッチング能力が供給
され、その結果、該当するマシンコード命令が機能ユニ
ットに送出された時にこの機能ユニットが完全に機能で
きる。従って、この第二ステップに於いては、本発明
で、該当する機能ユニットはマシンコード命令を実行す
るのに必要とされる充分前に起動され、その結果実行が
行なわれるべき時に機能ユニットが完全に動作可能であ
る。
【００３４】ＣＫＰＷＲＵＰ用にはどのクロックサイク
ル量でも選択できる。本発明の好ましい実施例では、一
個の１／２クロックサイクルが使用される。換言するな
らば、送出されたマシンコード命令の実行のために機能
ユニットが必要とされる前、一個の１／２クロックサイ
クル内で、機能ユニットが起動される。従って、マシン
コード命令の実行のために必要とされる寸前まで機能ユ
ニットはオフ状態すなわち「待機」モードの状態（すな
わち、電力消費量ゼロの、「無」入力状態をいう）にあ
る。
ル量でも選択できる。本発明の好ましい実施例では、一
個の１／２クロックサイクルが使用される。換言するな
らば、送出されたマシンコード命令の実行のために機能
ユニットが必要とされる前、一個の１／２クロックサイ
クル内で、機能ユニットが起動される。従って、マシン
コード命令の実行のために必要とされる寸前まで機能ユ
ニットはオフ状態すなわち「待機」モードの状態（すな
わち、電力消費量ゼロの、「無」入力状態をいう）にあ
る。
【００３５】第三ステップあるいはブロック２０６に於
いて、本発明では、事前に選択されたクロックサイクル
期間（便宜上クロックパワーオン ＣＫＰＷＲＯＮと呼
ぶ）中、機能ユニットにスイッチング能力が継続的に供
給される。ＣＫＰＷＲＯＮは送出されたマシンコード命
令の実行のために機能ユニットが要する時間（クロック
サイクル数）である。斯かるものとして、ＣＫＰＷＲＯ
Ｎには送出されたマシンコード命令を受け取るのに要す
るクロックサイクル、及び、このマシンコード命令の実
行を完了させるための機能ユニットの遅延時間に等しい
クロックサイクルが含まれている。
いて、本発明では、事前に選択されたクロックサイクル
期間（便宜上クロックパワーオン ＣＫＰＷＲＯＮと呼
ぶ）中、機能ユニットにスイッチング能力が継続的に供
給される。ＣＫＰＷＲＯＮは送出されたマシンコード命
令の実行のために機能ユニットが要する時間（クロック
サイクル数）である。斯かるものとして、ＣＫＰＷＲＯ
Ｎには送出されたマシンコード命令を受け取るのに要す
るクロックサイクル、及び、このマシンコード命令の実
行を完了させるための機能ユニットの遅延時間に等しい
クロックサイクルが含まれている。
【００３６】本発明の最後である第四ステップあるいは
ブロックは参照番号２０８で示される。この第四ステッ
プに於いては、コンピュータ・プログラムのマシンコー
ド命令の実行である、要求されたタスクを機能ユニット
が完了した後、事前に選択されたクロックサイクル期間
（クロックパワーダウン、ＣＫＰＷＲＤＮと呼ぶ）の
後、スイッチング能力は機能ユニットに供給されない。
すなわち、機能ユニットは必要なタスクを実行した後、
オフにされる（停止される）のである。斯くして、機能
ユニットはその必要がなくなった後もオンすなわちアク
ティブであることはない。ＣＫＰＷＲＤＮの代表的な値
は一個の１／２クロックサイクルである。斯かる起動／
停止実施例は、メモリ、状態の保存、等を必要とする機
能ユニットに適切なものであるが、他の手法も充分に本
発明の範囲内である。
ブロックは参照番号２０８で示される。この第四ステッ
プに於いては、コンピュータ・プログラムのマシンコー
ド命令の実行である、要求されたタスクを機能ユニット
が完了した後、事前に選択されたクロックサイクル期間
（クロックパワーダウン、ＣＫＰＷＲＤＮと呼ぶ）の
後、スイッチング能力は機能ユニットに供給されない。
すなわち、機能ユニットは必要なタスクを実行した後、
オフにされる（停止される）のである。斯くして、機能
ユニットはその必要がなくなった後もオンすなわちアク
ティブであることはない。ＣＫＰＷＲＤＮの代表的な値
は一個の１／２クロックサイクルである。斯かる起動／
停止実施例は、メモリ、状態の保存、等を必要とする機
能ユニットに適切なものであるが、他の手法も充分に本
発明の範囲内である。
【００３７】電源バスの結合／切り離しも考慮の対象と
なる。ＶDDと各機能ユニットの間に接続される電源スイ
ッチを追加することによって、上記のＣＫＰＷＲＯＮ制
御信号その他を使用して電源スイッチ（例えばＦＥＴ）
を制御することにより、機能ユニットへの電源をオン／
オフにすることができる。この電源停止のケースに於い
てはある量のＤＣ電力は電源スイッチを通して消費され
るが、機能ユニットが切り離されているので全体的な電
力節約が生じる。
なる。ＶDDと各機能ユニットの間に接続される電源スイ
ッチを追加することによって、上記のＣＫＰＷＲＯＮ制
御信号その他を使用して電源スイッチ（例えばＦＥＴ）
を制御することにより、機能ユニットへの電源をオン／
オフにすることができる。この電源停止のケースに於い
てはある量のＤＣ電力は電源スイッチを通して消費され
るが、機能ユニットが切り離されているので全体的な電
力節約が生じる。
【００３８】本発明のこれら４ステップの最終的な結果
として、マイクロエレクトロニック装置１００が消費す
る電力の大幅な削減が達成される。この削減は、不要の
時には機能ユニットはオンでない、という事実に基づ
く。下記で詳細に説明される如く、ＣＭＯＳ技術が使用
される故、機能ユニットが状態を変化させる（すなわ
ち、スイッチの作動中）場合にのみ電力の消費が起こ
る。機能ユニットの状態変化が抑制されると該当する機
能ユニットは「オフ」であるので、その機能ユニットが
消費する電力は僅少である。斯くして、オフの機能ユニ
ットは電力を消費せず、従って電力消費の削減が達成さ
れる。
として、マイクロエレクトロニック装置１００が消費す
る電力の大幅な削減が達成される。この削減は、不要の
時には機能ユニットはオンでない、という事実に基づ
く。下記で詳細に説明される如く、ＣＭＯＳ技術が使用
される故、機能ユニットが状態を変化させる（すなわ
ち、スイッチの作動中）場合にのみ電力の消費が起こ
る。機能ユニットの状態変化が抑制されると該当する機
能ユニットは「オフ」であるので、その機能ユニットが
消費する電力は僅少である。斯くして、オフの機能ユニ
ットは電力を消費せず、従って電力消費の削減が達成さ
れる。
【００３９】電力消費量の削減が生じるので、ダイ１０
２およびそれに付随するマイクロエレクトロニック装置
１００のパッケージング（図示せず）の発熱量も削減さ
れる。更に、電池が使用される場合、動作時間当たりに
必要とされる電池の大きさも縮小される。そして更に、
電力消費量の削減によって、電源バスの線幅も縮小でき
る。
２およびそれに付随するマイクロエレクトロニック装置
１００のパッケージング（図示せず）の発熱量も削減さ
れる。更に、電池が使用される場合、動作時間当たりに
必要とされる電池の大きさも縮小される。そして更に、
電力消費量の削減によって、電源バスの線幅も縮小でき
る。
【００４０】ここでは、図２のフローチャートに従った
本発明の代表的な動作例を図３を参照して説明する。図
３に、各トレースが横軸において同じタイムフレームを
持つ４個のトレースを示す。各トレースの縦軸は信号の
振幅、あるいは機能ユニットの状態、あるいは下記に説
明する、本発明に基づくオペレーションの状態、を示
す。最上トレース３０１は波形３０２を示し、この波形
はマイクロエレクトロニック装置１００を構成する全て
の機能ユニット用のクロックであるシステムクロック１
０４（図１）の出力である。二つのシステムクロックは
お互いに１８０度位相の差がある。
本発明の代表的な動作例を図３を参照して説明する。図
３に、各トレースが横軸において同じタイムフレームを
持つ４個のトレースを示す。各トレースの縦軸は信号の
振幅、あるいは機能ユニットの状態、あるいは下記に説
明する、本発明に基づくオペレーションの状態、を示
す。最上トレース３０１は波形３０２を示し、この波形
はマイクロエレクトロニック装置１００を構成する全て
の機能ユニット用のクロックであるシステムクロック１
０４（図１）の出力である。二つのシステムクロックは
お互いに１８０度位相の差がある。
【００４１】本説明用に選ばれた図３の代表的機能ユニ
ットは浮動小数点ユニット（ＦＰＵ）１１０である。下
記に実施例の部分で説明する如く、多くのコンピュータ
システムでＦＰＵ１１０は時間的に約１０％だけしか使
用されないのである。従って、後により明らかになる如
く、ＦＰＵ１１０に関しては、本発明は大幅な発熱及び
電力消費量の削減を達成するものである。
ットは浮動小数点ユニット（ＦＰＵ）１１０である。下
記に実施例の部分で説明する如く、多くのコンピュータ
システムでＦＰＵ１１０は時間的に約１０％だけしか使
用されないのである。従って、後により明らかになる如
く、ＦＰＵ１１０に関しては、本発明は大幅な発熱及び
電力消費量の削減を達成するものである。
【００４２】第三トレース３０５は二つの浮動小数点オ
ペレーションの実行を示す。Ａと印される第一の浮動小
数点オペレーションはボックス３０６で示される。ボッ
クス３０６は浮動小数点オペレーションＡを実行するの
に必要なクロックサイクルの数を示すものである。同じ
く、ボックス３１８で示される浮動小数点オペレーショ
ンＢも描かれその浮動小数点オペレーションを実行する
ために必要なクロックサイクルの数を示す。すなわち、
浮動小数点オペレーションＡを実行するためには５と１
／２クロックサイクルが必要であり、浮動小数点オペレ
ーションＢを実行するためには２クロックサイクルが必
要である。これらのタイムフレームは言うまでもなく単
に説明のためのものである。実際に於いては、浮動小数
点オペレーションの実行に何十のクロックサイクルを要
することもある。更に、各浮動小数点オペレーションの
間に数千のサイクルが経過することもある。しかしなが
ら、図３では紙面の都合上それを図形で表わすことはで
きない。従って、図示の目的上、浮動小数点オペレーシ
ョンＡ及びＢ間の間隔と、各オペレーションの長さは便
宜上縮小されている。
ペレーションの実行を示す。Ａと印される第一の浮動小
数点オペレーションはボックス３０６で示される。ボッ
クス３０６は浮動小数点オペレーションＡを実行するの
に必要なクロックサイクルの数を示すものである。同じ
く、ボックス３１８で示される浮動小数点オペレーショ
ンＢも描かれその浮動小数点オペレーションを実行する
ために必要なクロックサイクルの数を示す。すなわち、
浮動小数点オペレーションＡを実行するためには５と１
／２クロックサイクルが必要であり、浮動小数点オペレ
ーションＢを実行するためには２クロックサイクルが必
要である。これらのタイムフレームは言うまでもなく単
に説明のためのものである。実際に於いては、浮動小数
点オペレーションの実行に何十のクロックサイクルを要
することもある。更に、各浮動小数点オペレーションの
間に数千のサイクルが経過することもある。しかしなが
ら、図３では紙面の都合上それを図形で表わすことはで
きない。従って、図示の目的上、浮動小数点オペレーシ
ョンＡ及びＢ間の間隔と、各オペレーションの長さは便
宜上縮小されている。
【００４３】図３の第四トレース３０７では、浮動小数
点オペレーションＡ及びＢのそれぞれに対して行なわれ
る４つのステップを図示する。浮動小数点オペレーショ
ンＡに対して、ＣＣＡ期間は３個の１／２サイクルを要
するものとして表わされている。このＣＣＡ期間は参照
番号３０８で表わされている。浮動小数点オペレーショ
ンＡのＣＫＰＷＲＵＰ期間は一個の１／２クロックサイ
クルで、時間ブロック３１０に示されている。浮動小数
点オペレーションＡの実行に要する時間は時間ブロック
３１２で表わされるＣＫＰＷＲＯＮ期間に相当する。最
後に、ＣＫＰＷＲＤＮ期間は１／２クロックサイクルで
あり、これは時間ブロック３１４で表わされている。
点オペレーションＡ及びＢのそれぞれに対して行なわれ
る４つのステップを図示する。浮動小数点オペレーショ
ンＡに対して、ＣＣＡ期間は３個の１／２サイクルを要
するものとして表わされている。このＣＣＡ期間は参照
番号３０８で表わされている。浮動小数点オペレーショ
ンＡのＣＫＰＷＲＵＰ期間は一個の１／２クロックサイ
クルで、時間ブロック３１０に示されている。浮動小数
点オペレーションＡの実行に要する時間は時間ブロック
３１２で表わされるＣＫＰＷＲＯＮ期間に相当する。最
後に、ＣＫＰＷＲＤＮ期間は１／２クロックサイクルで
あり、これは時間ブロック３１４で表わされている。
【００４４】浮動小数点オペレーションＡを実行するＦ
ＰＵ１１０の実際のオペレーションは、本発明に基づい
て次のように制御される。すなわち、トレース３０３の
参照番号３０４で示されるクロックサイクルの期間に、
システムクロック３０２をＦＰＵ１１０のクロック入力
へ供給することにより制御される。トレース３０３で明
らかな如く、ＦＰＵクロック入力で供給されるシステム
クロックは、浮動小数点オペレーションＡの実行の開始
より１／２クロックサイクル前に供給され、浮動小数点
オペレーションＡの完了後１／２クロックサイクルの期
間オン状態を継続する。
ＰＵ１１０の実際のオペレーションは、本発明に基づい
て次のように制御される。すなわち、トレース３０３の
参照番号３０４で示されるクロックサイクルの期間に、
システムクロック３０２をＦＰＵ１１０のクロック入力
へ供給することにより制御される。トレース３０３で明
らかな如く、ＦＰＵクロック入力で供給されるシステム
クロックは、浮動小数点オペレーションＡの実行の開始
より１／２クロックサイクル前に供給され、浮動小数点
オペレーションＡの完了後１／２クロックサイクルの期
間オン状態を継続する。
【００４５】浮動小数点オペレーションＢの場合にも同
じような例が示されている。ここでもトレース３０７を
参照して説明するならば、ＣＣＡ期間は時間ブロック３
２０で示され、説明の便宜上この期間は３個の１／２サ
イクルを要するものとする。ＣＫＰＷＲＵＰ時間ブロッ
ク３２２は１／２クロックサイクルであり、ＣＫＰＷＲ
ＯＮ時間ブロック３２４は２クロックサイクルである。
この２クロックサイクルは浮動小数点オペレーションＢ
を実行するためにＦＰＵ１１０が要する時間である。最
後に、ＣＫＰＷＲＤＮ時間ブロック３２６は１／２クロ
ックサイクルである。
じような例が示されている。ここでもトレース３０７を
参照して説明するならば、ＣＣＡ期間は時間ブロック３
２０で示され、説明の便宜上この期間は３個の１／２サ
イクルを要するものとする。ＣＫＰＷＲＵＰ時間ブロッ
ク３２２は１／２クロックサイクルであり、ＣＫＰＷＲ
ＯＮ時間ブロック３２４は２クロックサイクルである。
この２クロックサイクルは浮動小数点オペレーションＢ
を実行するためにＦＰＵ１１０が要する時間である。最
後に、ＣＫＰＷＲＤＮ時間ブロック３２６は１／２クロ
ックサイクルである。
【００４６】本発明のオペレーションの結果もたらされ
る省電効果を図３に示す。すなわち、トレース３０３を
参照して言うならば、ＦＰＵクロック入力に対して適用
されるクロック信号が存在する時のみ、ＦＰＵ１１０の
状態は変化できる。換言すれば、この例のＦＰＵ１１０
は期間３０４及び期間３１６に於いてのみ動作するもの
で、それ以外の時間帯では動作しない。斯くして、本発
明に基づいて如何に省電効果が起こるかが明らかであ
る。
る省電効果を図３に示す。すなわち、トレース３０３を
参照して言うならば、ＦＰＵクロック入力に対して適用
されるクロック信号が存在する時のみ、ＦＰＵ１１０の
状態は変化できる。換言すれば、この例のＦＰＵ１１０
は期間３０４及び期間３１６に於いてのみ動作するもの
で、それ以外の時間帯では動作しない。斯くして、本発
明に基づいて如何に省電効果が起こるかが明らかであ
る。
【００４７】斯くしてマイクロエレクトロニック装置１
００の全ての機能ユニットは本発明によって同様に制御
されており、その結果最新のマシンコード命令の実行に
必要な機能ユニットだけがスイッチオンされる。他の全
ての不要な機能ユニットはオフにされ、斯くして、本発
明によれば大幅な省電効果が達成されるのである。
００の全ての機能ユニットは本発明によって同様に制御
されており、その結果最新のマシンコード命令の実行に
必要な機能ユニットだけがスイッチオンされる。他の全
ての不要な機能ユニットはオフにされ、斯くして、本発
明によれば大幅な省電効果が達成されるのである。
【００４８】本発明はＣＭＯＳ集積回路に対して特に適
用牲を持つものである。その理由は、ＣＭＯＳ回路はそ
の状態が変化する時のみ電力を消貴するからである。す
なわち、スイッチングが行なわれる時のみ電力の消費が
起こる。過渡あるいは交流（ＡＣ）ドメインの観点から
は、一つのノードをスイッチするために消費される電力
はＣＶ2 に比例する。ただし、Ｃはスイッチされるノー
ドの容量（ｆａｒａｄ）であり、ＶはレールＶSSからレ
ールＶDDの電圧である。定常あるいは直流（ＤＣ）の観
点からは、消費される電力は、製造プロセス変数および
入力回転率（ｓｌｅｗ ｒａｔｅ）に左右されるが、５
−１５％となる。
用牲を持つものである。その理由は、ＣＭＯＳ回路はそ
の状態が変化する時のみ電力を消貴するからである。す
なわち、スイッチングが行なわれる時のみ電力の消費が
起こる。過渡あるいは交流（ＡＣ）ドメインの観点から
は、一つのノードをスイッチするために消費される電力
はＣＶ2 に比例する。ただし、Ｃはスイッチされるノー
ドの容量（ｆａｒａｄ）であり、ＶはレールＶSSからレ
ールＶDDの電圧である。定常あるいは直流（ＤＣ）の観
点からは、消費される電力は、製造プロセス変数および
入力回転率（ｓｌｅｗ ｒａｔｅ）に左右されるが、５
−１５％となる。
【００４９】ＣＭＯＳをＢｉＣＭＯＳと比較するなら
ば、後者に於いては、デバイスのベースを通しての
「低」入力抵抗と、使用される電流制御機構のために、
パイポーラ回路の電力消費はオフにし得ない。これと対
照的に、ＣＭＯＳ（そして一般的にＭＯＳデバイス）は
ゲートオキサイドの電気的絶縁特性のため、ゲート電極
で高入力インピーダンスを持っ。
ば、後者に於いては、デバイスのベースを通しての
「低」入力抵抗と、使用される電流制御機構のために、
パイポーラ回路の電力消費はオフにし得ない。これと対
照的に、ＣＭＯＳ（そして一般的にＭＯＳデバイス）は
ゲートオキサイドの電気的絶縁特性のため、ゲート電極
で高入力インピーダンスを持っ。
【００５０】ＣＭＯＳをパイポーラトランジスタ回路と
も同様に比較せねばならない。パイポーラトランジスタ
はスイッチングが行なわれているか否かに関わらず電力
を消費する。すなわち、スイッチングが全く行なわれて
いない状態でも回路中を電流が流れている。これが、Ｃ
ＭＯＳの低電力消費と電荷のスケールダウン（例えば携
帯用コンピュータの電池）が可能であるためにＣＭＯＳ
技術が集積回路で優位性を認められる理由である。
も同様に比較せねばならない。パイポーラトランジスタ
はスイッチングが行なわれているか否かに関わらず電力
を消費する。すなわち、スイッチングが全く行なわれて
いない状態でも回路中を電流が流れている。これが、Ｃ
ＭＯＳの低電力消費と電荷のスケールダウン（例えば携
帯用コンピュータの電池）が可能であるためにＣＭＯＳ
技術が集積回路で優位性を認められる理由である。
【００５１】本発明は、殊にＣＭＯＳ回路に適用性のあ
るものであるが、ＢｉＣＭＯＳ、ＮＭＯＳ、ＭＥＳＦＥ
Ｔ、Ｉ2 Ｌ、ＧａＡｓ回路にも同様に適用し得るもので
ある。本発明は、機能ユニットの状態を変化させるべき
か否かを制御するための如何なる適切な手法も考慮の対
象とするものである。状態変化の制御によって機能ユニ
ットがオン／オフされ、本発明に従って所望の省電効果
が達成されるのである。
るものであるが、ＢｉＣＭＯＳ、ＮＭＯＳ、ＭＥＳＦＥ
Ｔ、Ｉ2 Ｌ、ＧａＡｓ回路にも同様に適用し得るもので
ある。本発明は、機能ユニットの状態を変化させるべき
か否かを制御するための如何なる適切な手法も考慮の対
象とするものである。状態変化の制御によって機能ユニ
ットがオン／オフされ、本発明に従って所望の省電効果
が達成されるのである。
【００５２】図４を参照するならば、本発明に従った機
能ユニットの状態を制御するための代表的な手法が示さ
れている。この手法では、該当する機能ユニットへのシ
ステムクロック信号３０２の供給が制御される。機能ユ
ニットは本発明がシステムクロック信号３０２を供給す
る時のみ電力を消費する。図４を参照するならば、本発
明の論理ユニット１１６は、下記で説明する適切な手法
のどれかに従って、パス４０２を通してのマシンコード
命令の送出を（例えば、解読により）評価する。パス４
０２によって供給される情報によって論理ユニット１１
６は、本発明に従って種々の機能ユニットを何時オンに
し、何時オフにするべきかを知ることができる。
能ユニットの状態を制御するための代表的な手法が示さ
れている。この手法では、該当する機能ユニットへのシ
ステムクロック信号３０２の供給が制御される。機能ユ
ニットは本発明がシステムクロック信号３０２を供給す
る時のみ電力を消費する。図４を参照するならば、本発
明の論理ユニット１１６は、下記で説明する適切な手法
のどれかに従って、パス４０２を通してのマシンコード
命令の送出を（例えば、解読により）評価する。パス４
０２によって供給される情報によって論理ユニット１１
６は、本発明に従って種々の機能ユニットを何時オンに
し、何時オフにするべきかを知ることができる。
【００５３】システムクロック１０４はシステムクロッ
ク信号３０２を論理ユニット１１６に供給する。説明の
便宜上、＃１、＃２、＃３、＃４と印された４個の機能
ユニットが図示されている。参照番号４０６は機能ユニ
ット１に対応し、参照番号４１０は機能ユニット２に対
応し、参照番号４１４は機能ユニット３に対応し、参照
番号４１８は機能ユニット４に対応する。各機能ユニッ
ト４０６、４１０、４１４、及び４１８にはそれぞれ対
応するクロック入力線４０４、４０８、４１２、及び４
１６が存在する。
ク信号３０２を論理ユニット１１６に供給する。説明の
便宜上、＃１、＃２、＃３、＃４と印された４個の機能
ユニットが図示されている。参照番号４０６は機能ユニ
ット１に対応し、参照番号４１０は機能ユニット２に対
応し、参照番号４１４は機能ユニット３に対応し、参照
番号４１８は機能ユニット４に対応する。各機能ユニッ
ト４０６、４１０、４１４、及び４１８にはそれぞれ対
応するクロック入力線４０４、４０８、４１２、及び４
１６が存在する。
【００５４】オペレーションに於いて、論理ユニット１
１６はオンにされる機能ユニットの適切なクロック入力
線上のシステムクロック信号３０２を供給する。その機
能ユニットがオフにされる可き時、論理ユニット１１６
はシステムクロック３０２の供給を停止する。クロック
信号なしには機能ユニットは状態を変化し得ないので、
クロック信号３０２を受けない機能ユニットは電力を消
費しない。斯くして、クロック信号３０２をオン／オフ
することによって機能ユニットをオン／オフすることが
できるのである。
１６はオンにされる機能ユニットの適切なクロック入力
線上のシステムクロック信号３０２を供給する。その機
能ユニットがオフにされる可き時、論理ユニット１１６
はシステムクロック３０２の供給を停止する。クロック
信号なしには機能ユニットは状態を変化し得ないので、
クロック信号３０２を受けない機能ユニットは電力を消
費しない。斯くして、クロック信号３０２をオン／オフ
することによって機能ユニットをオン／オフすることが
できるのである。
【００５５】図５にもう一つの、機能ユニットをオン／
オフにさせる手法を示す。図５を参照するならば、この
実施例では機能ユニット４０６、４１０、４１４、及び
４１８はこれらの機能ユニットの入力の状態変化を制御
することによってオン／オフされる。オフである機能ユ
ニットの入力の状態を変化させないことにより、この手
法は斯かる機能ユニットを効果的にオフにさせるのであ
る。オンである機能ユニットの入力のみがその状態を変
化し得る。
オフにさせる手法を示す。図５を参照するならば、この
実施例では機能ユニット４０６、４１０、４１４、及び
４１８はこれらの機能ユニットの入力の状態変化を制御
することによってオン／オフされる。オフである機能ユ
ニットの入力の状態を変化させないことにより、この手
法は斯かる機能ユニットを効果的にオフにさせるのであ
る。オンである機能ユニットの入力のみがその状態を変
化し得る。
【００５６】図５にこの手法を達成する一実施例を示
す。入力がスイッチしないようにする手法の一つは、公
知のゲートラッチデバイス（例えば、ラッチ５０４、５
１０、５１６、及び５２２）を使用して、先行する入力
（５０２で示す）をラッチして保持することである。ラ
ッチ５０４、５１０、５１６、及び５２２は制御ライン
５０８、５１４、５２０、及び５２６を通してラッチさ
れた入力をパスするように制御されている。当業者に明
らかな如く、制御ライン５０８、５１４、５２０、及び
５２６は信号４０２に基づいて論理ユニット１１６によ
って生成できるものである。その他の方法として、入力
を制御信号と論理的にＡＮＤすることによって、入力を
高インピーダンス値に強制することができる。他にも、
様々な機能的に同等な手法が当業者に明らかであろう。
す。入力がスイッチしないようにする手法の一つは、公
知のゲートラッチデバイス（例えば、ラッチ５０４、５
１０、５１６、及び５２２）を使用して、先行する入力
（５０２で示す）をラッチして保持することである。ラ
ッチ５０４、５１０、５１６、及び５２２は制御ライン
５０８、５１４、５２０、及び５２６を通してラッチさ
れた入力をパスするように制御されている。当業者に明
らかな如く、制御ライン５０８、５１４、５２０、及び
５２６は信号４０２に基づいて論理ユニット１１６によ
って生成できるものである。その他の方法として、入力
を制御信号と論理的にＡＮＤすることによって、入力を
高インピーダンス値に強制することができる。他にも、
様々な機能的に同等な手法が当業者に明らかであろう。
【００５７】同様の構造とオペレーションが機能ユニッ
ト４１０、機能ユニット４１４、及び機能ユニット４１
８に適用可能である。従って、それらの説明は不要の
故、省略する。本発明では、論理ユニット１１６によっ
て機能ユニットをオン／オフにする他の手法も考慮の対
象となる。図４及び５の実施例はあくまでも説明のため
のものである。本発明では、論理ユニット１１６によっ
て使用される線４０２上の監視情報を得るための幾つか
の手法を利用して、マシンコード命令の実行中各機能ユ
ニットをいつオン／オフにするのかを判別することがで
きる。
ト４１０、機能ユニット４１４、及び機能ユニット４１
８に適用可能である。従って、それらの説明は不要の
故、省略する。本発明では、論理ユニット１１６によっ
て機能ユニットをオン／オフにする他の手法も考慮の対
象となる。図４及び５の実施例はあくまでも説明のため
のものである。本発明では、論理ユニット１１６によっ
て使用される線４０２上の監視情報を得るための幾つか
の手法を利用して、マシンコード命令の実行中各機能ユ
ニットをいつオン／オフにするのかを判別することがで
きる。
【００５８】代表的な手法を図６に示す。参照番号６０
２で示される、ソースコードの形のコンピュータプログ
ラムがコンパイラ６０４に供給され、ソースコード６０
２がマシンコード命令に翻訳される。コンパイラ６０４
はソースコードの翻訳後、マシンコード命令を生成す
る。説明の目的で、６個のマシンコード命令６０６、６
１０、６１４、６１８、６２２、及び６２６が示されて
いる。各マシンコード命令６０６、６１０、６１４、６
１８、６２２、及び６２６には、対応する機能ユニット
データブロック（ＦＵＤ）６０８、６１２、６１６、６
２０、６２４、及び６２８があり、この機能ユニットデ
ータブロック６０８、６１２、６１６、６２０、６２
４、及び６２８にはパス４０２を通して論理ユニット１
１６に供給される監視情報が含まれている。一つのマシ
ンコード命令に対応する機能ユニットデータブロックは
斯くして、本発明に従って論理ユニット１１６がマイク
ロエレクトロニック装置１００を作動し得るようにさし
めるのである。
２で示される、ソースコードの形のコンピュータプログ
ラムがコンパイラ６０４に供給され、ソースコード６０
２がマシンコード命令に翻訳される。コンパイラ６０４
はソースコードの翻訳後、マシンコード命令を生成す
る。説明の目的で、６個のマシンコード命令６０６、６
１０、６１４、６１８、６２２、及び６２６が示されて
いる。各マシンコード命令６０６、６１０、６１４、６
１８、６２２、及び６２６には、対応する機能ユニット
データブロック（ＦＵＤ）６０８、６１２、６１６、６
２０、６２４、及び６２８があり、この機能ユニットデ
ータブロック６０８、６１２、６１６、６２０、６２
４、及び６２８にはパス４０２を通して論理ユニット１
１６に供給される監視情報が含まれている。一つのマシ
ンコード命令に対応する機能ユニットデータブロックは
斯くして、本発明に従って論理ユニット１１６がマイク
ロエレクトロニック装置１００を作動し得るようにさし
めるのである。
【００５９】図７に線４０２で監視情報を供給する別の
実施例を示す。ここでは、本発明の典型的な応用である
限定命令セット計算機（ＲＩＳＣ）スーパースカラマイ
クロプロセッサの実際のオペレーションは次のように監
視情報を線４０２で供給する。ソースコード・コンピュ
ータプログラム６０２がコンパイラ７０２に供給され、
コンパイラ７０２はマシンコード命令７０４を生成す
る。マシンコード命令は最初に命令解読ユニット（ＩＤ
Ｕ）７０６に供給される。ＩＤＵ７０６からのデコード
された命令は命令実行ユニット（ＩＥＵ）７０８に供給
される。
実施例を示す。ここでは、本発明の典型的な応用である
限定命令セット計算機（ＲＩＳＣ）スーパースカラマイ
クロプロセッサの実際のオペレーションは次のように監
視情報を線４０２で供給する。ソースコード・コンピュ
ータプログラム６０２がコンパイラ７０２に供給され、
コンパイラ７０２はマシンコード命令７０４を生成す
る。マシンコード命令は最初に命令解読ユニット（ＩＤ
Ｕ）７０６に供給される。ＩＤＵ７０６からのデコード
された命令は命令実行ユニット（ＩＥＵ）７０８に供給
される。
【００６０】順不同の実行を行なうに際し、ＩＤＵ７０
６及びＩＥＵ７０８は解読された情報４０２を図示のよ
うに供給する。この解読された情報はデータ依存性情
報、命令送出情報、等の形をとることができる。この情
報は命令スケジューリング論理から取得可能である。命
令スケジューリング論理の一例は「スーパースカラＲＩ
ＳＣ命令スケジューリング」、出願番号０７／８６０．
７１９号（代理人整理番号ＳＰＯ３５）という題名の同
一承継人の出願に係る同時係属中の特許出願に説明され
ている。
６及びＩＥＵ７０８は解読された情報４０２を図示のよ
うに供給する。この解読された情報はデータ依存性情
報、命令送出情報、等の形をとることができる。この情
報は命令スケジューリング論理から取得可能である。命
令スケジューリング論理の一例は「スーパースカラＲＩ
ＳＣ命令スケジューリング」、出願番号０７／８６０．
７１９号（代理人整理番号ＳＰＯ３５）という題名の同
一承継人の出願に係る同時係属中の特許出願に説明され
ている。
【００６１】図８に、本発明で達成される省電効果を最
大化するようにマシンコード命令を順序付ける最適化コ
ンパイラ８０２を使用するところの本発明の一実施例を
示す。この省電効果はソースコードから得られたマシン
コード命令の順序を変えることによって達成される。こ
の順序変えは、コンピュータプログラム６０２を実行す
るに当たりマイクロエレクトロニック装置１００による
電力消費の削減を最適化するようになされる。
大化するようにマシンコード命令を順序付ける最適化コ
ンパイラ８０２を使用するところの本発明の一実施例を
示す。この省電効果はソースコードから得られたマシン
コード命令の順序を変えることによって達成される。こ
の順序変えは、コンピュータプログラム６０２を実行す
るに当たりマイクロエレクトロニック装置１００による
電力消費の削減を最適化するようになされる。
【００６２】図８は斯かる最適化を示す代表的ブロック
図である。図示せる如く、最適化コンパイラ８０２は順
序が変更されたマシンコード命令の形で出力を生成す
る。説明の便宜上、順序変更の概念を示すために、図６
に於ける機能ユニットと対応するマシンコード命令と同
じマシンコード命令が使用されている。マシンコード命
令６０６、６１０、６１４、６１８、６２２、及び６２
６と、対応するＦＵＤ６０８、６１２、６１６、６２
０、６２４、及び６２８が並べ変えられることは明らか
である。この例の目的は、電力消費の削減という点で、
順序変更が最適化を達成することを示すことである。
図である。図示せる如く、最適化コンパイラ８０２は順
序が変更されたマシンコード命令の形で出力を生成す
る。説明の便宜上、順序変更の概念を示すために、図６
に於ける機能ユニットと対応するマシンコード命令と同
じマシンコード命令が使用されている。マシンコード命
令６０６、６１０、６１４、６１８、６２２、及び６２
６と、対応するＦＵＤ６０８、６１２、６１６、６２
０、６２４、及び６２８が並べ変えられることは明らか
である。この例の目的は、電力消費の削減という点で、
順序変更が最適化を達成することを示すことである。
【００６３】並べ変えられたマシンコード命令は次に機
能ユニットに対して送出される。機能ユニットは図８に
示されるオペレーションに従って論理ユニット１１６に
よって制御される。最適化コンパイラ８０２が、マシン
コード命令１の後、幾つかのサイクル分、一個または複
数の機能ブロックが使用されていないと判別すると、最
適化コンパイラ８０２は無効化あるいはパワーダウン信
号をそれらの機能ブロックに送り、一つあるいは複数の
ブロックが将来必要になるまでクロックを止めるか、入
力をブロックするか、電源を止めるか、を行なうことが
できる。
能ユニットに対して送出される。機能ユニットは図８に
示されるオペレーションに従って論理ユニット１１６に
よって制御される。最適化コンパイラ８０２が、マシン
コード命令１の後、幾つかのサイクル分、一個または複
数の機能ブロックが使用されていないと判別すると、最
適化コンパイラ８０２は無効化あるいはパワーダウン信
号をそれらの機能ブロックに送り、一つあるいは複数の
ブロックが将来必要になるまでクロックを止めるか、入
力をブロックするか、電源を止めるか、を行なうことが
できる。
【００６４】本発明から期待できる省電効果を示すため
に、次に実施例のマイクロエレクトロニック装置１００
を示す。これは単に説明の目的で示すものであるが、本
発明が如何にして大幅な省電効果をもたらすかを示すも
のである。本発明で達成可能な省電効果の代表的な値の
範囲を示すために、図９のフロアープランを有する機能
ユニットを持つマイクロエレクトロニック装置１００が
使用される。この実施例では、７Ｗのチップに於いて代
表的な利用度と省電効果を表１に示す。全体的なパワー
ダウン省電効果は４６％である（２．３／５）。
に、次に実施例のマイクロエレクトロニック装置１００
を示す。これは単に説明の目的で示すものであるが、本
発明が如何にして大幅な省電効果をもたらすかを示すも
のである。本発明で達成可能な省電効果の代表的な値の
範囲を示すために、図９のフロアープランを有する機能
ユニットを持つマイクロエレクトロニック装置１００が
使用される。この実施例では、７Ｗのチップに於いて代
表的な利用度と省電効果を表１に示す。全体的なパワー
ダウン省電効果は４６％である（２．３／５）。
【００６５】
【表１】
【００６６】本発明の「選択的パワーダウン」手法は同
一承継人の出願に係る、同時係属中の特許出願である
「ハードウェア・エミュレーション・アクセレレータ及
び方法」、出願番号０７／８３１，２７２号（代理人整
理番号ＳＰＯ４６）で公開された高度に構造化された機
能ユニット／モジュールにも容易に適用できる。この同
時係属中の特許出願の開示はここに参照することによっ
て含まれているものとする。
一承継人の出願に係る、同時係属中の特許出願である
「ハードウェア・エミュレーション・アクセレレータ及
び方法」、出願番号０７／８３１，２７２号（代理人整
理番号ＳＰＯ４６）で公開された高度に構造化された機
能ユニット／モジュールにも容易に適用できる。この同
時係属中の特許出願の開示はここに参照することによっ
て含まれているものとする。
【００６７】〔ラップトップ・ノートブック及びパーム
トップコンピュータの最適化手法〕上述の如く、本発明
は大幅な省電効果をもたらすものである。これはユーザ
にとっては重量が非常に重要な評価項目であるラップト
ップ及びパームトップコンピュータに大きな影響を及ぼ
すものである。重量が０．２５ｋｇでも軽いと、ユーザ
は重いコンピュータよりもこの軽いコンピュータを選ぶ
ことが珍しくない。大幅な重量の削減という点でバッテ
リ技術において進歩が見られるが、省電は一定の電池お
よび充電量に於いてより長い寿命を意味することから、
電力消費量の削減は如何なる削減でも非常に重要であ
る。
トップコンピュータの最適化手法〕上述の如く、本発明
は大幅な省電効果をもたらすものである。これはユーザ
にとっては重量が非常に重要な評価項目であるラップト
ップ及びパームトップコンピュータに大きな影響を及ぼ
すものである。重量が０．２５ｋｇでも軽いと、ユーザ
は重いコンピュータよりもこの軽いコンピュータを選ぶ
ことが珍しくない。大幅な重量の削減という点でバッテ
リ技術において進歩が見られるが、省電は一定の電池お
よび充電量に於いてより長い寿命を意味することから、
電力消費量の削減は如何なる削減でも非常に重要であ
る。
【００６８】図１０は本発明に従った使用可能な手法の
ブロック図である。図示せる如く、ラップトップまたは
パームトップコンピュータを操作するに当たり、ユーザ
は長い電池寿命の選択肢を選ぶことができる。これは１
００１で示されている。この選択肢が選ばれると、本発
明では参照番号１００４で示される最適化スキームが使
用される。このスキームはマイクロエレクトロニック装
置の電力消費量を最少にする役割を果す。これは、マシ
ンコード命令の順序を変える、特定の機能ユニットを他
の機能ユニットと別個のものとして作動させる、等、様
々な形をとることができる。
ブロック図である。図示せる如く、ラップトップまたは
パームトップコンピュータを操作するに当たり、ユーザ
は長い電池寿命の選択肢を選ぶことができる。これは１
００１で示されている。この選択肢が選ばれると、本発
明では参照番号１００４で示される最適化スキームが使
用される。このスキームはマイクロエレクトロニック装
置の電力消費量を最少にする役割を果す。これは、マシ
ンコード命令の順序を変える、特定の機能ユニットを他
の機能ユニットと別個のものとして作動させる、等、様
々な形をとることができる。
【００６９】この手法は、ラップトップまたはパームト
ップコンピュータが通常の電源から離れた所で長時間操
作されるような場合、すなわち、完全に電池で駆動され
る場合、特に有効である。ユーザはこの場合、ラップト
ップまたはパームトップコンピュータの操作時間を最大
限に伸ばしたいが、この最適化手法によってこれが達成
し得るのである。
ップコンピュータが通常の電源から離れた所で長時間操
作されるような場合、すなわち、完全に電池で駆動され
る場合、特に有効である。ユーザはこの場合、ラップト
ップまたはパームトップコンピュータの操作時間を最大
限に伸ばしたいが、この最適化手法によってこれが達成
し得るのである。
【００７０】本発明の種々の実施例が説明されたが、こ
れらはあくまで説明の目的であって、もとより本発明を
限定するものではない。従って、本発明の範囲は上記の
どの実施例によっても限定されるものではなく、下記の
特許の請求範囲及びそれと同等のもののみに基づいて定
義されるべきである。
れらはあくまで説明の目的であって、もとより本発明を
限定するものではない。従って、本発明の範囲は上記の
どの実施例によっても限定されるものではなく、下記の
特許の請求範囲及びそれと同等のもののみに基づいて定
義されるべきである。
【図１】 本発明に基づいて一個のダイ１０２上に製造
されたマイクロエレクトロニック装置１００の代表的な
機能ユニットを示すフロアープランの高レベルブロック
図である。
されたマイクロエレクトロニック装置１００の代表的な
機能ユニットを示すフロアープランの高レベルブロック
図である。
【図２】 本発明の高レベルオペレーションズチップを
示す高レベルフローチャートである。
示す高レベルフローチャートである。
【図３】 本発明に基づく機能ユニットの代表的オペレ
ーションを示す４つのトレースをグラフしたものであ
る。
ーションを示す４つのトレースをグラフしたものであ
る。
【図４】 ゲート付き制御信号を持つシステムクロック
を使用しての、機能ユニットをオン／オフにする本発明
の実施例を示すブロック図である。
を使用しての、機能ユニットをオン／オフにする本発明
の実施例を示すブロック図である。
【図５】 機能ユニットヘの入力の状態を制御すること
によって機能ユニットをオン／オフにする本発明の実施
例を示すブロック図である。
によって機能ユニットをオン／オフにする本発明の実施
例を示すブロック図である。
【図６】 各マシンコード命令のコンパイルと共に監視
情報４０２がコンパイラによって生成される、本発明の
実施例を示すブロック図である。
情報４０２がコンパイラによって生成される、本発明の
実施例を示すブロック図である。
【図７】 監視情報４０２が、命令解読ユニット及び、
マシンコード命令によってオペレーションを行なう命令
実行ユニットによって生成される、本発明の実施例を示
すブロック図である。
マシンコード命令によってオペレーションを行なう命令
実行ユニットによって生成される、本発明の実施例を示
すブロック図である。
【図８】 本発明に従って最大の電力節約を達成するた
めにマシンコード命令を並び替えるために使用される最
適化コンパイラの、本発明の実施例を示すブロック図で
ある。
めにマシンコード命令を並び替えるために使用される最
適化コンパイラの、本発明の実施例を示すブロック図で
ある。
【図９】 本発明の実施例で使用される代表的マイクロ
エレクトロニック装置１００を示すフロアープランの高
レベルブロック図である。
エレクトロニック装置１００を示すフロアープランの高
レベルブロック図である。
【図１０】 本発明に従ってラップトップまたはパーム
トップ・コンピュータへ適用された電力最適化スキーム
を示すブロック図である。
トップ・コンピュータへ適用された電力最適化スキーム
を示すブロック図である。
１００…マイクロエレクトロニック装置、１０２…ダ
イ、１０４…システムクロック、１０６…中央処理装置
（ＣＰＵ）、１０８…キャッシュ制御ユニット（ＣＣ
Ｕ）、１１０…浮動小数点ユニット（ＦＰＵ）、１１２
…整数ユニット（ＩＮＴ）、１１４…メモリ制御ユニッ
ト（ＭＣＵ）、１１６…論理ユニット
イ、１０４…システムクロック、１０６…中央処理装置
（ＣＰＵ）、１０８…キャッシュ制御ユニット（ＣＣ
Ｕ）、１１０…浮動小数点ユニット（ＦＰＵ）、１１２
…整数ユニット（ＩＮＴ）、１１４…メモリ制御ユニッ
ト（ＭＣＵ）、１１６…論理ユニット
Claims (8)
- 【請求項１】 マイクロエレクトロニック装置内での電
力消費と発熱の少なくとも一方を低減させるための装置
であって、前記マイクロエレクトロニック装置が、クロ
ック部によって供給されるクロック信号によって制御さ
れる少なくとも２つの機能ユニットを有し、前記装置
が、 （ａ） ソースコードをマシンコード命令にコンパイル
するためのコンパイラにより生成される前記マシンコー
ド命令を、電力消費を最少限に抑えるよう再配列するた
めの最適化手段と、 （ｂ） 前記コンパイラによる翻訳結果に応じて、前記
マシンコード命令の実行に関連した演算を行うために、
機能ユニットのそれぞれを用いる必要性を、所定のサイ
クルにもとづいて決定するための検討手段と、 （ｃ） 機能ユニットとクロック部に連結され、前記検
討手段に応じて、前記所定サイクルにもとづいたクロッ
ク信号が前記マシンコード命令の実行に関連ある演算を
行うために必要のあるそれぞれの機能ユニットに供給さ
れるようにクロック信号の供給を制御する論理手段とを
含み、 マイクロエレクトロニック装置の電力消費と発熱の少な
くとも一方についての条件が、そこに含まれた機能ユニ
ットへのクロック信号の供給を制御することによって低
減されることを特徴とする装置。 - 【請求項２】 前記各マシンコード命令が、前記少なく
とも２つの機能ユニットのうちのどれが実行のために必
要であるかを示すデータブロックを有することを特徴と
する請求項１に記載の装置。 - 【請求項３】 電力消費と発熱の条件を低減するため
の、マイクロエレクトロニック装置であって、前記装置
が、 （ａ） システムクロック信号を供給するためのクロッ
ク手段と、 （ｂ） ソースコードをマシンコード命令にコンパイル
するためのコンパイラにより生成される前記マシンコー
ド命令を、電力消費を最少限に抑えるよう再配列するた
めの最適化手段と、 （ｃ） 前記マシンコード命令の第１グループを実行す
るための第１機能ユニットと、 （ｄ） 前記マシンコード命令の第２グループを実行す
るための第２機能ユニットとを含み、 前記第１機能ユニットが前記マシンコード命令の前記第
１グループを実行しているときと一致する時期に、前記
システムクロック信号を前記第１機能ユニットに供給
し、前記第２機能ユニットが前記マシンコード命令の前
記第２グループを実行しているときと一致する第２時期
に、前記システムクロック信号を前記第２機能ユニット
に供給するための論理手段を含むことを特徴とする装
置。 - 【請求項４】 各マシンコード命令が、前記第１機能ユ
ニットまたは前記第２機能ユニットのうちのどれが実行
のために必要であるかを示すデータブロックを有し、前
記論理手段が前記データブロックを評価するよう構成さ
れていることを特徴とする請求項３に記載の装置。 - 【請求項５】 マイクロエレクトロニック装置の少なく
とも２つの機能ユニットのそれぞれへの、システムクロ
ック信号の供給を制御するための装置であって、前記装
置がマシンコード命令のストリームに対応し、 （ａ） ソースコードのストリームをマシンコード命令
のストリームにコンパイルするためのコンパイラにより
生成されるマシンコード命令のストリームを、電力消費
を最少限に抑えるために再配列するための最適化手段
と、 （ｂ） 機能ユニットのうちのどれが前記マシンコード
命令を実行するかを調べるために、所定数のシステムク
ロックサイクルだけ前記マシンコード命令の実行の前
に、前記マシンコード命令のストリームの中でマシンコ
ード命令を調べるための検討手段と、 （ｃ） 前記検討手段に連結され、所定数のクロックサ
イクル前記実行の前に、前記マシンコード命令を実行す
る機能ユニットに前記システムクロックを供給するため
の第１論理手段と、 （ｄ） 前記検討手段と前記論理手段に連結され、実行
に必要なだけの長さの期間に、前記マシンコード命令を
実行する機能ユニットに前記システムクロックを供給
し、前記マイクロエレクトロニック装置の電力消費を低
減するような第２論理手段とを含むことを特徴とする装
置。 - 【請求項６】 各マシンコード命令のストリームの中の
各マシンコード命令が、少なくとも２つの機能ユニット
のうちのどれが実行のために必要であるかを示すデータ
ブロックを有することを特徴とする請求項５に記載の装
置。 - 【請求項７】 ラップトップ型コンピュータ装置内で作
動する電池の寿命を延ばすための装置であって、前記ラ
ップトップ型コンピュータ装置がクロック部によって供
給されるクロック信号により制御される少なくとも２つ
の機能ユニットを含み、前記装置が、 （ａ） ユーザが電池の節電モードを選べるようなイン
タフェース手段と、 （ｂ） 前記インタフェース手段に応じて、ラップトッ
プ型コンピュータの電力消費を低減するための電力節減
手段とを含み、 （１） ソースコードをマシンコード命令にコンパイル
するためのコンパイラにより生成されるマシンコード命
令を、電力消費を低減するために再配列するための最適
化手段と、 （２） 前記コンパイラによる翻訳結果に応じて、前記
マシンコード命令の実行に関連した演算を行うために各
機能ユニットを用いる必要性を、所定のサイクルにもと
づいて決定するための検討手段と、 （３） 機能ユニットおよびクロック部に連結され、前
記検討手段に応じて、前記マシンコード命令の実行に関
連した演算を行うために各機能ユニットにクロック信号
を供給するための論理手段とを含み、 前記少なくとも２つの機能ユニットのクロック信号の供
給を制御することによって前記ラップトップ型コンピュ
ータ装置の電力消費を低減することを特徴とする装置。 - 【請求項８】 前記各マシンコード命令が、少なくとも
２つの機能ユニットのうちのどれが実行のために必要で
あるかを示すデータブロックを有することを特徴とする
請求項７に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US860,717 | 1992-03-31 | ||
| US07/860,717 US5452401A (en) | 1992-03-31 | 1992-03-31 | Selective power-down for high performance CPU/system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51730793A Division JP3510884B2 (ja) | 1992-03-31 | 1993-03-30 | マイクロエレクトロニック装置の選択的パワーダウンシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114731A JP2003114731A (ja) | 2003-04-18 |
| JP3520922B2 true JP3520922B2 (ja) | 2004-04-19 |
Family
ID=25333862
Family Applications (10)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51730793A Expired - Fee Related JP3510884B2 (ja) | 1992-03-31 | 1993-03-30 | マイクロエレクトロニック装置の選択的パワーダウンシステム |
| JP2002205597A Expired - Fee Related JP3520922B2 (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置 |
| JP2002205595A Withdrawn JP2003141099A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
| JP2002205596A Expired - Fee Related JP3487349B2 (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
| JP2002205594A Withdrawn JP2003122582A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置のパワーダウン方法 |
| JP2002205593A Withdrawn JP2003141098A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
| JP2002309913A Pending JP2003208237A (ja) | 1992-03-31 | 2002-10-24 | マイクロエレクトロニック装置及び選択的パワーダウン方法 |
| JP2003204462A Withdrawn JP2004054944A (ja) | 1992-03-31 | 2003-07-31 | 電力低減スーパースカラマイクロプロセッサ |
| JP2003204463A Withdrawn JP2004054945A (ja) | 1992-03-31 | 2003-07-31 | マイクロプロセッサの電力消費と発熱の少なくとも一方の低減システム |
| JP2003204461A Expired - Lifetime JP3963874B2 (ja) | 1992-03-31 | 2003-07-31 | スーパースカラマイクロプロセッサの電力消費と発熱の少なくとも一方を低減させる方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51730793A Expired - Fee Related JP3510884B2 (ja) | 1992-03-31 | 1993-03-30 | マイクロエレクトロニック装置の選択的パワーダウンシステム |
Family Applications After (8)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002205595A Withdrawn JP2003141099A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
| JP2002205596A Expired - Fee Related JP3487349B2 (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
| JP2002205594A Withdrawn JP2003122582A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置のパワーダウン方法 |
| JP2002205593A Withdrawn JP2003141098A (ja) | 1992-03-31 | 2002-07-15 | マイクロエレクトロニック装置及びパワーダウン方法 |
| JP2002309913A Pending JP2003208237A (ja) | 1992-03-31 | 2002-10-24 | マイクロエレクトロニック装置及び選択的パワーダウン方法 |
| JP2003204462A Withdrawn JP2004054944A (ja) | 1992-03-31 | 2003-07-31 | 電力低減スーパースカラマイクロプロセッサ |
| JP2003204463A Withdrawn JP2004054945A (ja) | 1992-03-31 | 2003-07-31 | マイクロプロセッサの電力消費と発熱の少なくとも一方の低減システム |
| JP2003204461A Expired - Lifetime JP3963874B2 (ja) | 1992-03-31 | 2003-07-31 | スーパースカラマイクロプロセッサの電力消費と発熱の少なくとも一方を低減させる方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (10) | US5452401A (ja) |
| EP (1) | EP0634030B1 (ja) |
| JP (10) | JP3510884B2 (ja) |
| KR (1) | KR950701098A (ja) |
| DE (1) | DE69320180T2 (ja) |
| HK (1) | HK1014785A1 (ja) |
| WO (1) | WO1993020498A1 (ja) |
Families Citing this family (221)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69031705T2 (de) * | 1989-11-29 | 1998-04-02 | Toshiba Kawasaki Kk | Zum Anschluss einer Erweiterungseinheit geeignetes Rechnersystem |
| US6343363B1 (en) * | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
| US5452401A (en) | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
| US5603036A (en) * | 1993-02-19 | 1997-02-11 | Intel Corporation | Power management system for components used in battery powered applications |
| EP0651314A1 (en) * | 1993-10-27 | 1995-05-03 | International Business Machines Corporation | An apparatus and method for thermally protecting a processing device |
| US5677849A (en) * | 1993-11-08 | 1997-10-14 | Cirrus Logic, Inc. | Selective low power clocking apparatus and method |
| US5546037A (en) * | 1993-11-15 | 1996-08-13 | Cirrus Logic, Inc. | NAPNOP circuit for conserving power in computer systems |
| US5754798A (en) * | 1994-02-18 | 1998-05-19 | Kabushiki Kaisha Toshiba | Computer system with function for controlling system configuration and power supply status data |
| GB9405855D0 (en) * | 1994-03-24 | 1994-05-11 | Int Computers Ltd | Computer system |
| US5666537A (en) * | 1994-08-12 | 1997-09-09 | Intel Corporation | Power down scheme for idle processor components |
| US6311287B1 (en) * | 1994-10-11 | 2001-10-30 | Compaq Computer Corporation | Variable frequency clock control for microprocessor-based computer systems |
| US6272465B1 (en) | 1994-11-02 | 2001-08-07 | Legerity, Inc. | Monolithic PC audio circuit |
| US5675808A (en) * | 1994-11-02 | 1997-10-07 | Advanced Micro Devices, Inc. | Power control of circuit modules within an integrated circuit |
| EP0813707B1 (en) * | 1995-03-06 | 2005-11-09 | Intel Corporation | A computer system with unattended on-demand availability |
| US5710933A (en) * | 1995-03-31 | 1998-01-20 | International Business Machines Corporation | System resource enable apparatus |
| US5901322A (en) * | 1995-06-22 | 1999-05-04 | National Semiconductor Corporation | Method and apparatus for dynamic control of clocks in a multiple clock processor, particularly for a data cache |
| US7500952B1 (en) * | 1995-06-29 | 2009-03-10 | Teratech Corporation | Portable ultrasound imaging system |
| US5752045A (en) * | 1995-07-14 | 1998-05-12 | United Microelectronics Corporation | Power conservation in synchronous SRAM cache memory blocks of a computer system |
| US5943242A (en) * | 1995-11-17 | 1999-08-24 | Pact Gmbh | Dynamically reconfigurable data processing system |
| GB2308469A (en) * | 1995-12-22 | 1997-06-25 | Motorola Inc | Power conserving clocking system |
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| US5724611A (en) * | 1996-04-25 | 1998-03-03 | Vlsi Technology, Inc. | Automatic cache controller system and method therefor |
| US6000036A (en) * | 1996-07-17 | 1999-12-07 | International Business Machines Corp. | Logical steering to avoid hot spots on integrated circuits |
| US6785826B1 (en) * | 1996-07-17 | 2004-08-31 | International Business Machines Corporation | Self power audit and control circuitry for microprocessor functional units |
| KR100225057B1 (ko) * | 1996-07-23 | 1999-10-15 | 윤종용 | 오디오시스템이 있는 모니터의 전원공급 제어장치 및 그 제어방법 |
| GB2317975B (en) * | 1996-10-04 | 2001-09-12 | Ibm | System and method for reducing power consumption in an electronic circuit |
| US5805907A (en) * | 1996-10-04 | 1998-09-08 | International Business Machines Corporation | System and method for reducing power consumption in an electronic circuit |
| US5870616A (en) * | 1996-10-04 | 1999-02-09 | International Business Machines Corporation | System and method for reducing power consumption in an electronic circuit |
| US6489793B2 (en) * | 1996-10-21 | 2002-12-03 | Delta Design, Inc. | Temperature control of electronic devices using power following feedback |
| US6476627B1 (en) * | 1996-10-21 | 2002-11-05 | Delta Design, Inc. | Method and apparatus for temperature control of a device during testing |
| JP3344544B2 (ja) * | 1996-10-22 | 2002-11-11 | 株式会社東芝 | コンピュータシステム |
| US5926640A (en) * | 1996-11-01 | 1999-07-20 | Digital Equipment Corporation | Skipping clock interrupts during system inactivity to reduce power consumption |
| US5953237A (en) * | 1996-11-25 | 1999-09-14 | Hewlett-Packard Company | Power balancing to reduce step load |
| DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
| US6085325A (en) * | 1996-12-16 | 2000-07-04 | Intel Corporation | Method and apparatus for supporting power conservation operation modes |
| US6338106B1 (en) | 1996-12-20 | 2002-01-08 | Pact Gmbh | I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures |
| DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
| US5832284A (en) * | 1996-12-23 | 1998-11-03 | International Business Machines Corporation | Self regulating temperature/performance/voltage scheme for micros (X86) |
| JP3961028B2 (ja) | 1996-12-27 | 2007-08-15 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データフロープロセッサ（ｄｆｐ）の自動的なダイナミックアンロード方法並びに２次元または３次元のプログラミング可能なセルストラクチャを有するモジュール（ｆｐｇａ，ｄｐｇａ等） |
| DE19654846A1 (de) | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
| US5834961A (en) * | 1996-12-27 | 1998-11-10 | Pacific Communication Sciences, Inc. | Gated-clock registers for low-power circuitry |
| US5887131A (en) * | 1996-12-31 | 1999-03-23 | Compaq Computer Corporation | Method for controlling access to a computer system by utilizing an external device containing a hash value representation of a user password |
| US5951689A (en) * | 1996-12-31 | 1999-09-14 | Vlsi Technology, Inc. | Microprocessor power control system |
| US6282663B1 (en) | 1997-01-22 | 2001-08-28 | Intel Corporation | Method and apparatus for performing power management by suppressing the speculative execution of instructions within a pipelined microprocessor |
| DE19704728A1 (de) | 1997-02-08 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines |
| US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
| DE19704742A1 (de) | 1997-02-11 | 1998-09-24 | Pact Inf Tech Gmbh | Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand |
| KR100215849B1 (ko) * | 1997-02-28 | 1999-08-16 | 구본준 | 파워 서스팬드 처리장치 |
| GB2323188B (en) | 1997-03-14 | 2002-02-06 | Nokia Mobile Phones Ltd | Enabling and disabling clocking signals to elements |
| JP3961619B2 (ja) * | 1997-06-03 | 2007-08-22 | 株式会社東芝 | コンピュータシステムおよびその処理速度制御方法 |
| CN1157641C (zh) * | 1997-09-03 | 2004-07-14 | 松下电器产业株式会社 | 处理器 |
| US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
| US6263448B1 (en) | 1997-10-10 | 2001-07-17 | Rambus Inc. | Power control system for synchronous memory device |
| US6401167B1 (en) | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
| AU9604698A (en) | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Method and apparatus for two step memory write operations |
| US6216187B1 (en) | 1997-12-01 | 2001-04-10 | Toshiba America Information Systems, Inc. | System for powering down a portable computer in a docking station |
| DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| US6219796B1 (en) * | 1997-12-23 | 2001-04-17 | Texas Instruments Incorporated | Power reduction for processors by software control of functional units |
| US6049882A (en) * | 1997-12-23 | 2000-04-11 | Lg Semicon Co., Ltd. | Apparatus and method for reducing power consumption in a self-timed system |
| DE19807872A1 (de) | 1998-02-25 | 1999-08-26 | Pact Inf Tech Gmbh | Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl. |
| US6308279B1 (en) * | 1998-05-22 | 2001-10-23 | Intel Corporation | Method and apparatus for power mode transition in a multi-thread processor |
| JP2000020187A (ja) * | 1998-07-07 | 2000-01-21 | Fujitsu Ltd | 情報処理装置及び電力制御方法並びに記録媒体 |
| US6357011B2 (en) | 1998-07-15 | 2002-03-12 | Gateway, Inc. | Bus-powered computer peripheral with supplement battery power to overcome bus-power limit |
| US6237101B1 (en) * | 1998-08-03 | 2001-05-22 | International Business Machines Corporation | Microprocessor including controller for reduced power consumption and method therefor |
| US6233690B1 (en) * | 1998-09-17 | 2001-05-15 | Intel Corporation | Mechanism for saving power on long latency stalls |
| EP0992916A1 (en) | 1998-10-06 | 2000-04-12 | Texas Instruments Inc. | Digital signal processor |
| US6990570B2 (en) | 1998-10-06 | 2006-01-24 | Texas Instruments Incorporated | Processor with a computer repeat instruction |
| US6345362B1 (en) | 1999-04-06 | 2002-02-05 | International Business Machines Corporation | Managing Vt for reduced power using a status table |
| US6477654B1 (en) | 1999-04-06 | 2002-11-05 | International Business Machines Corporation | Managing VT for reduced power using power setting commands in the instruction stream |
| US6535905B1 (en) * | 1999-04-29 | 2003-03-18 | Intel Corporation | Method and apparatus for thread switching within a multithreaded processor |
| US6438700B1 (en) * | 1999-05-18 | 2002-08-20 | Koninklijke Philips Electronics N.V. | System and method to reduce power consumption in advanced RISC machine (ARM) based systems |
| US6848058B1 (en) * | 1999-06-04 | 2005-01-25 | Ati International Srl | Power reduction circuit and method with multi clock branch control |
| WO2000077652A2 (de) | 1999-06-10 | 2000-12-21 | Pact Informationstechnologie Gmbh | Sequenz-partitionierung auf zellstrukturen |
| JP3420120B2 (ja) | 1999-06-29 | 2003-06-23 | 日本電気株式会社 | 同期型半導体メモリシステム |
| DE19948099A1 (de) | 1999-10-06 | 2001-04-19 | Infineon Technologies Ag | Prozessorsystem, insbesondere ein Prozessorsystem für Kommunikationseinrichtungen |
| US6496925B1 (en) | 1999-12-09 | 2002-12-17 | Intel Corporation | Method and apparatus for processing an event occurrence within a multithreaded processor |
| US6889319B1 (en) * | 1999-12-09 | 2005-05-03 | Intel Corporation | Method and apparatus for entering and exiting multiple threads within a multithreaded processor |
| US6357016B1 (en) * | 1999-12-09 | 2002-03-12 | Intel Corporation | Method and apparatus for disabling a clock signal within a multithreaded processor |
| US7058833B1 (en) * | 2000-01-18 | 2006-06-06 | Paradyne Corp. | System and method for minimized power consumption for frame and cell data transmission systems |
| US7856633B1 (en) | 2000-03-24 | 2010-12-21 | Intel Corporation | LRU cache replacement for a partitioned set associative cache |
| EP2226732A3 (de) | 2000-06-13 | 2016-04-06 | PACT XPP Technologies AG | Cachehierarchie für einen Multicore-Prozessor |
| EP1182548A3 (en) * | 2000-08-21 | 2003-10-15 | Texas Instruments France | Dynamic hardware control for energy management systems using task attributes |
| EP1182552A3 (en) * | 2000-08-21 | 2003-10-01 | Texas Instruments France | Dynamic hardware configuration for energy management systems using task attributes |
| US6766460B1 (en) * | 2000-08-23 | 2004-07-20 | Koninklijke Philips Electronics N.V. | System and method for power management in a Java accelerator environment |
| US6625737B1 (en) * | 2000-09-20 | 2003-09-23 | Mips Technologies Inc. | System for prediction and control of power consumption in digital system |
| US7620832B2 (en) * | 2000-09-20 | 2009-11-17 | Mips Technologies, Inc. | Method and apparatus for masking a microprocessor execution signature |
| US6910139B2 (en) | 2000-10-02 | 2005-06-21 | Fujitsu Limited | Software processing apparatus with a switching processing unit for displaying animation images in an environment operating base on type of power supply |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US7174194B2 (en) * | 2000-10-24 | 2007-02-06 | Texas Instruments Incorporated | Temperature field controlled scheduling for processing systems |
| TW482954B (en) * | 2000-11-10 | 2002-04-11 | Via Tech Inc | Internal operation method of chip set to reduce the power consumption |
| US20020108009A1 (en) * | 2000-12-29 | 2002-08-08 | Michele Borgatti | Electronic system having modular expansion function facilities |
| US6988211B2 (en) * | 2000-12-29 | 2006-01-17 | Intel Corporation | System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field |
| US6990555B2 (en) * | 2001-01-09 | 2006-01-24 | Pact Xpp Technologies Ag | Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.) |
| US20020112193A1 (en) * | 2001-02-09 | 2002-08-15 | International Business Machines Corporation | Power control of a processor using hardware structures controlled by a compiler with an accumulated instruction profile |
| US6895520B1 (en) | 2001-03-02 | 2005-05-17 | Advanced Micro Devices, Inc. | Performance and power optimization via block oriented performance measurement and control |
| US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| US7107471B2 (en) * | 2001-03-21 | 2006-09-12 | Apple Computer, Inc. | Method and apparatus for saving power in pipelined processors |
| US7058834B2 (en) * | 2001-04-26 | 2006-06-06 | Paul Richard Woods | Scan-based state save and restore method and system for inactive state power reduction |
| US20020166075A1 (en) * | 2001-05-04 | 2002-11-07 | Sanjay Agarwal | Low power interface between a control processor and a digital signal processing coprocessor |
| US7318145B1 (en) | 2001-06-01 | 2008-01-08 | Mips Technologies, Inc. | Random slip generator |
| EP1402382B1 (de) | 2001-06-20 | 2010-08-18 | Richter, Thomas | Verfahren zur bearbeitung von daten |
| JP4733877B2 (ja) * | 2001-08-15 | 2011-07-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| DE10144904C2 (de) * | 2001-09-12 | 2003-08-21 | Infineon Technologies Ag | SIMD-Prozessor mit Unterprogramm-Steuereinheit |
| US7539878B2 (en) | 2001-09-19 | 2009-05-26 | Freescale Semiconductor, Inc. | CPU powerdown method and apparatus therefor |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| FI20011947A (fi) * | 2001-10-05 | 2003-04-06 | Nokia Corp | Menetelmä suorittimen toiminnan ohjaamiseksi ja suoritin |
| US6775787B2 (en) * | 2002-01-02 | 2004-08-10 | Intel Corporation | Instruction scheduling based on power estimation |
| US7114086B2 (en) * | 2002-01-04 | 2006-09-26 | Ati Technologies, Inc. | System for reduced power consumption by monitoring instruction buffer and method thereof |
| DE10392560D2 (de) | 2002-01-19 | 2005-05-12 | Pact Xpp Technologies Ag | Reconfigurierbarer Prozessor |
| US6971038B2 (en) * | 2002-02-01 | 2005-11-29 | Broadcom Corporation | Clock gating of sub-circuits within a processor execution unit responsive to instruction latency counter within processor issue circuit |
| DE10390689D2 (de) | 2002-02-18 | 2005-02-10 | Pact Xpp Technologies Ag | Bussysteme und Rekonfigurationsverfahren |
| US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| JP4194953B2 (ja) * | 2002-04-18 | 2008-12-10 | エヌエックスピー ビー ヴィ | 多重命令発行プロセッサ |
| CN1625727A (zh) * | 2002-04-19 | 2005-06-08 | 国际商业机器公司 | 采用由具有累加指令配置的编译器控制的硬件结构的处理器的功率控制 |
| JP3685150B2 (ja) * | 2002-04-26 | 2005-08-17 | セイコーエプソン株式会社 | クロック制御回路、データ転送制御装置及び電子機器 |
| JP3685151B2 (ja) * | 2002-04-26 | 2005-08-17 | セイコーエプソン株式会社 | クロック制御回路、データ転送制御装置及び電子機器 |
| JP3776058B2 (ja) * | 2002-05-30 | 2006-05-17 | Ｎｅｃエレクトロニクス株式会社 | システムｌｓｉ、システムｌｓｉの設計方法、及び、記録媒体 |
| US6795781B2 (en) * | 2002-06-27 | 2004-09-21 | Intel Corporation | Method and apparatus for compiler assisted power management |
| US6970985B2 (en) | 2002-07-09 | 2005-11-29 | Bluerisc Inc. | Statically speculative memory accessing |
| US7278136B2 (en) * | 2002-07-09 | 2007-10-02 | University Of Massachusetts | Reducing processor energy consumption using compile-time information |
| US6934865B2 (en) * | 2002-07-09 | 2005-08-23 | University Of Massachusetts | Controlling a processor resource based on a compile-time prediction of number of instructions-per-cycle that will be executed across plural cycles by the processor |
| JP2004064209A (ja) * | 2002-07-25 | 2004-02-26 | Toshiba Corp | 録画再生装置及び電源制御方法 |
| WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
| US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
| AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| US7152169B2 (en) * | 2002-11-29 | 2006-12-19 | Intel Corporation | Method for providing power management on multi-threaded processor by using SMM mode to place a physical processor into lower power state |
| AU2003283680A1 (en) * | 2002-12-04 | 2004-06-23 | Koninklijke Philips Electronics N.V. | Software-based control of microprocessor power dissipation |
| KR20050084121A (ko) * | 2002-12-04 | 2005-08-26 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 회로 장치, 전력 소모 제어 방법, 프로그램 저장 매체 및신호 지속 매체 |
| US7290152B2 (en) * | 2002-12-30 | 2007-10-30 | International Business Machines Corporation | Method and system for managing power within a compute component of a multiprocessor system |
| US6992675B2 (en) * | 2003-02-04 | 2006-01-31 | Ati Technologies, Inc. | System for displaying video on a portable device and method thereof |
| JP2004318502A (ja) * | 2003-04-16 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 電力制御機能を備えたマイクロプロセッサ及び命令変換装置 |
| US7134028B2 (en) * | 2003-05-01 | 2006-11-07 | International Business Machines Corporation | Processor with low overhead predictive supply voltage gating for leakage power reduction |
| JP3919740B2 (ja) * | 2003-07-30 | 2007-05-30 | 株式会社ソニー・コンピュータエンタテインメント | 回路動作制御装置および情報処理装置 |
| EP1676208A2 (en) | 2003-08-28 | 2006-07-05 | PACT XPP Technologies AG | Data processing device and method |
| JP4549652B2 (ja) * | 2003-10-27 | 2010-09-22 | パナソニック株式会社 | プロセッサシステム |
| US20050114850A1 (en) | 2003-10-29 | 2005-05-26 | Saurabh Chheda | Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control |
| US7996671B2 (en) | 2003-11-17 | 2011-08-09 | Bluerisc Inc. | Security of program executables and microprocessors based on compiler-architecture interaction |
| US7287173B2 (en) * | 2003-12-19 | 2007-10-23 | Intel Corporation | Method for computing power consumption levels of instruction and recompiling the program to reduce the excess power consumption |
| US7428645B2 (en) | 2003-12-29 | 2008-09-23 | Marvell International, Ltd. | Methods and apparatus to selectively power functional units |
| US8607209B2 (en) | 2004-02-04 | 2013-12-10 | Bluerisc Inc. | Energy-focused compiler-assisted branch prediction |
| US7275168B2 (en) * | 2004-02-23 | 2007-09-25 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | System and method for providing clock signals based on control signals from functional units and on a hibernate signal |
| JP3830491B2 (ja) * | 2004-03-29 | 2006-10-04 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサ、マルチプロセッサシステム、プロセッサシステム、情報処理装置および温度制御方法 |
| US8224639B2 (en) * | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| US8019194B2 (en) * | 2004-04-05 | 2011-09-13 | S. two Corp. | Digital audio and video recording and storage system and method |
| US7395419B1 (en) * | 2004-04-23 | 2008-07-01 | Apple Inc. | Macroscalar processor architecture |
| US7617496B2 (en) * | 2004-04-23 | 2009-11-10 | Apple Inc. | Macroscalar processor architecture |
| US7401240B2 (en) * | 2004-06-03 | 2008-07-15 | International Business Machines Corporation | Method for dynamically managing power in microprocessor chips according to present processing demands |
| US7206950B2 (en) | 2004-06-16 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Processor system, instruction sequence optimization device, and instruction sequence optimization program |
| US7500123B2 (en) * | 2004-06-28 | 2009-03-03 | Ati Technologies Ulc | Apparatus and method for reducing power consumption in a graphics processing device |
| US7284137B2 (en) * | 2004-06-29 | 2007-10-16 | Intel Corporation | System and method for managing power consumption within an integrated circuit |
| US7302596B2 (en) * | 2004-07-21 | 2007-11-27 | Giga-Byte Technology Co., Ltd. | Circuit capable of updating power supply specification of microprocessor and method thereof |
| JP2006048190A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 情報処理装置および電力制御方法 |
| JP2006059068A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | プロセッサ装置 |
| US7313713B2 (en) * | 2004-08-20 | 2007-12-25 | Agere Systems Inc. | Sequential/combinational logic transistor segregation for standby power and performance optimization |
| US20060064606A1 (en) * | 2004-09-21 | 2006-03-23 | International Business Machines Corporation | A method and apparatus for controlling power consumption in an integrated circuit |
| US7386661B2 (en) * | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
| KR100636596B1 (ko) * | 2004-11-25 | 2006-10-23 | 한국전자통신연구원 | 고에너지 효율 병렬 처리 데이터 패스 구조 |
| JP4341542B2 (ja) * | 2004-12-15 | 2009-10-07 | セイコーエプソン株式会社 | 情報処理装置および情報処理方法 |
| JP4617879B2 (ja) * | 2004-12-28 | 2011-01-26 | セイコーエプソン株式会社 | 情報処理装置および情報処理方法 |
| US7386747B2 (en) * | 2005-05-10 | 2008-06-10 | Qualcomm Incorporated | Method and system for reducing power consumption of a programmable processor |
| JP4341594B2 (ja) * | 2005-06-30 | 2009-10-07 | セイコーエプソン株式会社 | 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム |
| US7644294B2 (en) * | 2006-01-06 | 2010-01-05 | Advanced Micro Devices, Inc. | Dynamically self-decaying device architecture |
| US8250503B2 (en) | 2006-01-18 | 2012-08-21 | Martin Vorbach | Hardware definition method including determining whether to implement a function as hardware or software |
| US7882380B2 (en) * | 2006-04-20 | 2011-02-01 | Nvidia Corporation | Work based clock management for display sub-system |
| US7536569B2 (en) * | 2006-04-24 | 2009-05-19 | Dell Products L.P. | System and method for managing power provided to a portable information handling system |
| US7937606B1 (en) | 2006-05-18 | 2011-05-03 | Nvidia Corporation | Shadow unit for shadowing circuit status |
| US7996689B2 (en) * | 2006-06-12 | 2011-08-09 | Semiconductor Manufacturing International (Shanghai) Corporation | System and method for power control for ASIC device |
| CN100483305C (zh) * | 2006-06-12 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 用于asic器件功率控制的系统和方法 |
| TW200801925A (en) * | 2006-06-23 | 2008-01-01 | Nat Univ Chung Cheng | Method for energy-efficient scheduling optimization for compiler |
| JP4531020B2 (ja) * | 2006-08-01 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US20080040590A1 (en) * | 2006-08-11 | 2008-02-14 | Lea Hwang Lee | Selective branch target buffer (btb) allocaiton |
| US20080040591A1 (en) * | 2006-08-11 | 2008-02-14 | Moyer William C | Method for determining branch target buffer (btb) allocation for branch instructions |
| US8001407B2 (en) | 2006-10-31 | 2011-08-16 | Hewlett-Packard Development Company, L.P. | Server configured for managing power and performance |
| US20080126766A1 (en) | 2006-11-03 | 2008-05-29 | Saurabh Chheda | Securing microprocessors against information leakage and physical tampering |
| US8667198B2 (en) * | 2007-01-07 | 2014-03-04 | Apple Inc. | Methods and systems for time keeping in a data processing system |
| US7917784B2 (en) | 2007-01-07 | 2011-03-29 | Apple Inc. | Methods and systems for power management in a data processing system |
| US20080172398A1 (en) * | 2007-01-12 | 2008-07-17 | Borkenhagen John M | Selection of Processors for Job Scheduling Using Measured Power Consumption Ratings |
| JP4856562B2 (ja) * | 2007-02-02 | 2012-01-18 | 株式会社リコー | 画像処理装置 |
| US8645740B2 (en) * | 2007-06-08 | 2014-02-04 | Apple Inc. | Methods and systems to dynamically manage performance states in a data processing system |
| US7711864B2 (en) | 2007-08-31 | 2010-05-04 | Apple Inc. | Methods and systems to dynamically manage performance states in a data processing system |
| US8037331B2 (en) | 2008-04-28 | 2011-10-11 | Dell Products L.P. | Energy efficient method to wake host system for charging battery powered portable devices via bus powered external i/o ports |
| US8316252B2 (en) * | 2008-05-30 | 2012-11-20 | Advanced Micro Devices, Inc. | Distributed clock gating with centralized state machine control |
| US8255726B2 (en) * | 2008-07-18 | 2012-08-28 | International Business Machines Corporation | Zero indication forwarding for floating point unit power reduction |
| US8245065B2 (en) * | 2009-03-04 | 2012-08-14 | International Business Machines Corporation | Power gating processor execution units when number of instructions issued per cycle falls below threshold and are independent until instruction queue is full |
| JP2010231306A (ja) * | 2009-03-26 | 2010-10-14 | Nec Corp | コンピュータシステム、ハードウェアリソース制御方法及びそのプログラム |
| US7906996B1 (en) * | 2009-08-18 | 2011-03-15 | Nxp B.V. | System and method for controlling an integrated circuit in different operational modes |
| US9348355B2 (en) | 2009-08-24 | 2016-05-24 | Ati Technologies Ulc | Display link clocking method and apparatus |
| US9760333B2 (en) * | 2009-08-24 | 2017-09-12 | Ati Technologies Ulc | Pixel clocking method and apparatus |
| US8269525B2 (en) * | 2009-11-17 | 2012-09-18 | Ati Technologies Ulc | Logic cell having reduced spurious toggling |
| US9311102B2 (en) | 2010-07-13 | 2016-04-12 | Advanced Micro Devices, Inc. | Dynamic control of SIMDs |
| EP2593860B1 (en) * | 2010-07-13 | 2020-08-19 | Advanced Micro Devices, Inc. | Dynamic enabling and disabling of simd units in a graphics processor |
| US8736619B2 (en) | 2010-07-20 | 2014-05-27 | Advanced Micro Devices, Inc. | Method and system for load optimization for power |
| CN103003769B (zh) | 2010-07-20 | 2016-02-24 | 飞思卡尔半导体公司 | 时钟电路、电子设备以及提供时钟信号的方法 |
| US8918446B2 (en) * | 2010-12-14 | 2014-12-23 | Intel Corporation | Reducing power consumption in multi-precision floating point multipliers |
| KR101754203B1 (ko) * | 2011-01-19 | 2017-07-07 | 삼성전자주식회사 | 파워 게이팅 기반의 재구성가능 프로세서, 이를 위한 컴파일 장치 및 방법 |
| US8688289B2 (en) | 2011-07-07 | 2014-04-01 | Qualcomm Incorporated | Method and system for preempting thermal load by proactive load steering |
| US8516460B2 (en) * | 2011-08-02 | 2013-08-20 | International Business Machines Corporation | Real-time temperature sensitive machine level code compilation and execution |
| US8799693B2 (en) * | 2011-09-20 | 2014-08-05 | Qualcomm Incorporated | Dynamic power optimization for computing devices |
| US9098309B2 (en) | 2011-09-23 | 2015-08-04 | Qualcomm Incorporated | Power consumption optimized translation of object code partitioned for hardware component based on identified operations |
| US8909961B2 (en) | 2011-11-29 | 2014-12-09 | Ati Technologies Ulc | Method and apparatus for adjusting power consumption level of an integrated circuit |
| CN102520632A (zh) * | 2011-12-16 | 2012-06-27 | Tcl通力电子（惠州）有限公司 | 检测音频信号的方法、电路和音频产品 |
| US9367080B2 (en) * | 2011-12-22 | 2016-06-14 | Intel Corporation | Apparatus, system, and method for providing clock signal on demand |
| US9218048B2 (en) * | 2012-02-02 | 2015-12-22 | Jeffrey R. Eastlack | Individually activating or deactivating functional units in a processor system based on decoded instruction to achieve power saving |
| US9229524B2 (en) | 2012-06-27 | 2016-01-05 | Intel Corporation | Performing local power gating in a processor |
| JP5971713B2 (ja) | 2012-09-20 | 2016-08-17 | 株式会社東芝 | Ｉｃカード |
| US9274591B2 (en) * | 2013-07-22 | 2016-03-01 | Globalfoundries Inc. | General purpose processing unit with low power digital signal processing (DSP) mode |
| US9459676B2 (en) | 2013-10-28 | 2016-10-04 | International Business Machines Corporation | Data storage device control with power hazard mode |
| US9703910B2 (en) * | 2015-07-09 | 2017-07-11 | International Business Machines Corporation | Control path power adjustment for chip design |
| US9760402B2 (en) * | 2015-07-23 | 2017-09-12 | Dell Products L.P. | Systems and methods for input/output traffic shaping for optimal performance under thermal constraints |
| US10338670B2 (en) | 2016-06-10 | 2019-07-02 | Microsoft Technology Licensing, Llc | Input voltage reduction for processing devices |
| US10209726B2 (en) | 2016-06-10 | 2019-02-19 | Microsoft Technology Licensing, Llc | Secure input voltage adjustment in processing devices |
| US10248186B2 (en) | 2016-06-10 | 2019-04-02 | Microsoft Technology Licensing, Llc | Processor device voltage characterization |
| US10310572B2 (en) | 2016-06-10 | 2019-06-04 | Microsoft Technology Licensing, Llc | Voltage based thermal control of processing device |
| US10255462B2 (en) | 2016-06-17 | 2019-04-09 | Arm Limited | Apparatus and method for obfuscating power consumption of a processor |
| US9977680B2 (en) * | 2016-09-30 | 2018-05-22 | International Business Machines Corporation | Clock-gating for multicycle instructions |
| US11661215B2 (en) | 2019-07-22 | 2023-05-30 | NovaWurks, Inc. | Method of providing thermal balance of satlet electronics |
| US20210357227A1 (en) * | 2020-05-12 | 2021-11-18 | Asa Microsystems, Inc. | Risc-v isa based micro-controller unit for low power iot and edge computing applications |
Family Cites Families (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954951A (en) * | 1970-12-28 | 1990-09-04 | Hyatt Gilbert P | System and method for increasing memory performance |
| US3922526A (en) * | 1973-02-02 | 1975-11-25 | Texas Instruments Inc | Driver means for lsi calculator to reduce power consumption |
| US4115601A (en) | 1977-07-01 | 1978-09-19 | Bell Telephone Laboratories, Incorporated | Flexible circuit reflow soldering process and machine |
| JPS5414624A (en) | 1977-07-06 | 1979-02-03 | Toshiba Corp | Integrated circuit device |
| US4748559A (en) * | 1979-08-09 | 1988-05-31 | Motorola, Inc. | Apparatus for reducing power consumed by a static microprocessor |
| US4317180A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Clocked logic low power standby mode |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
| US4468748A (en) * | 1981-06-11 | 1984-08-28 | Data General Corporation | Floating point computation unit having means for rounding the floating point computation result |
| JPS5862720A (ja) | 1981-10-12 | 1983-04-14 | Hitachi Ltd | デ−タ処理装置におけるクロツク信号供給制御方法 |
| JPS58182760A (ja) | 1982-04-20 | 1983-10-25 | Fujitsu Ltd | 連続型シミユレ−シヨン言語における初期値設定方式 |
| US4747041A (en) * | 1983-06-27 | 1988-05-24 | Unisys Corporation | Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement |
| US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
| US4893271A (en) * | 1983-11-07 | 1990-01-09 | Motorola, Inc. | Synthesized clock microcomputer with power saving |
| US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
| US4695946A (en) * | 1984-10-25 | 1987-09-22 | Unisys Corporation | Maintenance subsystem for computer network including power control and remote diagnostic center |
| US4894728A (en) * | 1985-02-27 | 1990-01-16 | Goodman Robert M | Data acquisition and recording system |
| US5113523A (en) * | 1985-05-06 | 1992-05-12 | Ncube Corporation | High performance computer system |
| JPS6326716A (ja) * | 1986-07-18 | 1988-02-04 | Nec Ic Microcomput Syst Ltd | 中央処理装置 |
| US4766566A (en) * | 1986-08-18 | 1988-08-23 | International Business Machines Corp. | Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing |
| JPS63175910A (ja) | 1987-01-16 | 1988-07-20 | Mitsubishi Electric Corp | デ−タ処理装置 |
| AU1314388A (en) | 1987-03-16 | 1988-09-15 | Stern, D.S. | Selective power gating |
| JP3137117B2 (ja) * | 1987-03-27 | 2001-02-19 | 将容 曽和 | 高速処理計算機 |
| JPH01155459A (ja) | 1987-12-14 | 1989-06-19 | Hitachi Ltd | プロセツサおよび並列計算機 |
| JPH0665764B2 (ja) * | 1988-06-14 | 1994-08-24 | 三井造船株式会社 | 炭素繊維の製造方法 |
| JPH0266616A (ja) * | 1988-08-31 | 1990-03-06 | Nec Corp | 分散処理ユニット |
| US5150469A (en) * | 1988-12-12 | 1992-09-22 | Digital Equipment Corporation | System and method for processor pipeline control by selective signal deassertion |
| US4963769A (en) * | 1989-05-08 | 1990-10-16 | Cypress Semiconductor | Circuit for selective power-down of unused circuitry |
| JPH0310306A (ja) | 1989-06-07 | 1991-01-17 | Mitsubishi Electric Corp | マイクロプロセッサ |
| US5153535A (en) * | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| US5218704A (en) * | 1989-10-30 | 1993-06-08 | Texas Instruments | Real-time power conservation for portable computers |
| DE4040382C2 (de) * | 1989-12-15 | 1999-03-11 | Hitachi Ltd | Integrierte Halbleiterschaltungsanordnung mit niederer Leistungsaufnahme und Verfahren zu ihrem Betrieb |
| JPH04143819A (ja) | 1989-12-15 | 1992-05-18 | Hitachi Ltd | 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ |
| US5241637A (en) * | 1990-01-05 | 1993-08-31 | Motorola, Inc. | Data processor microsequencer having multiple microaddress sources and next microaddress source selection |
| US5276824A (en) * | 1990-01-08 | 1994-01-04 | Motorola, Inc. | Data processor having a multi-stage instruction pipe and selection logic responsive to an instruction decoder for selecting one stage of the instruction pipe |
| JPH03235126A (ja) * | 1990-01-25 | 1991-10-21 | Internatl Business Mach Corp <Ibm> | 自然言語を使用してウィンドウシステムをプログラムする方法 |
| US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
| US5265256A (en) * | 1991-07-01 | 1993-11-23 | Motorola, Inc. | Data processing system having a programmable mode for selecting operation at one of a plurality of power supply potentials |
| US5826055A (en) * | 1991-07-08 | 1998-10-20 | Seiko Epson Corporation | System and method for retiring instructions in a superscalar microprocessor |
| EP1526446A3 (en) * | 1991-07-08 | 2007-04-04 | Seiko Epson Corporation | Extensible RISC microprocessor architecture |
| JP3500633B2 (ja) * | 1992-02-07 | 2004-02-23 | セイコーエプソン株式会社 | マイクロエレクトロニクス・デバイスのエミュレーション方法及びエミュレーション装置並びにシミュレーション装置 |
| US5274828A (en) * | 1992-02-24 | 1993-12-28 | Texas Instruments Incorporated | Computer including an integrated circuit having an on-chip high voltage source |
| US5630143A (en) * | 1992-03-27 | 1997-05-13 | Cyrix Corporation | Microprocessor with externally controllable power management |
| US5452401A (en) * | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
| JP3730252B2 (ja) * | 1992-03-31 | 2005-12-21 | トランスメタ コーポレイション | レジスタ名称変更方法及び名称変更システム |
| US5361272A (en) * | 1992-09-18 | 1994-11-01 | Stephen Krissman | Semiconductor architecture and application thereof |
| US5266256A (en) * | 1993-02-16 | 1993-11-30 | Rohm And Haas Company | Extruder and process modifying residence time distribution |
| JP2570588B2 (ja) * | 1993-07-29 | 1997-01-08 | 日本電気株式会社 | 送受信装置 |
| US5481733A (en) * | 1994-06-15 | 1996-01-02 | Panasonic Technologies, Inc. | Method for managing the power distributed to a disk drive in a laptop computer |
| US5940785A (en) * | 1996-04-29 | 1999-08-17 | International Business Machines Corporation | Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit |
| DE69838374T2 (de) * | 1997-12-23 | 2008-05-29 | Texas Instruments Inc., Dallas | Prozessor und Verfahren zum Verringern von dessen Energieverbrauch |
| US6301671B1 (en) * | 1998-03-23 | 2001-10-09 | International Business Machines Corporation | Apparatus and method for power reduction control in a video encoder device |
| US6105139A (en) * | 1998-06-03 | 2000-08-15 | Nec Usa, Inc. | Controller-based power management for low-power sequential circuits |
| US6247134B1 (en) * | 1999-03-31 | 2001-06-12 | Synopsys, Inc. | Method and system for pipe stage gating within an operating pipelined circuit for power savings |
-
1992
- 1992-03-31 US US07/860,717 patent/US5452401A/en not_active Expired - Lifetime
-
1993
- 1993-03-30 EP EP93906871A patent/EP0634030B1/en not_active Expired - Lifetime
- 1993-03-30 WO PCT/JP1993/000418 patent/WO1993020498A1/en active IP Right Grant
- 1993-03-30 DE DE69320180T patent/DE69320180T2/de not_active Expired - Lifetime
- 1993-03-30 JP JP51730793A patent/JP3510884B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-28 KR KR1019940703381A patent/KR950701098A/ko not_active IP Right Cessation
-
1995
- 1995-06-07 US US08/487,976 patent/US5655124A/en not_active Expired - Lifetime
-
1997
- 1997-03-03 US US08/811,238 patent/US5787297A/en not_active Expired - Lifetime
-
1998
- 1998-04-29 US US09/069,335 patent/US6256743B1/en not_active Expired - Fee Related
- 1998-12-28 HK HK98116068A patent/HK1014785A1/xx unknown
-
2001
- 2001-05-10 US US09/852,294 patent/US6430693B2/en not_active Expired - Fee Related
-
2002
- 2002-06-24 US US10/176,544 patent/US6587952B2/en not_active Expired - Fee Related
- 2002-07-15 JP JP2002205597A patent/JP3520922B2/ja not_active Expired - Fee Related
- 2002-07-15 JP JP2002205595A patent/JP2003141099A/ja not_active Withdrawn
- 2002-07-15 JP JP2002205596A patent/JP3487349B2/ja not_active Expired - Fee Related
- 2002-07-15 JP JP2002205594A patent/JP2003122582A/ja not_active Withdrawn
- 2002-07-15 JP JP2002205593A patent/JP2003141098A/ja not_active Withdrawn
- 2002-10-24 JP JP2002309913A patent/JP2003208237A/ja active Pending
-
2003
- 2003-04-30 US US10/425,737 patent/US7082543B2/en not_active Expired - Fee Related
- 2003-05-19 US US10/440,312 patent/US6785761B2/en not_active Expired - Fee Related
- 2003-07-31 JP JP2003204462A patent/JP2004054944A/ja not_active Withdrawn
- 2003-07-31 JP JP2003204463A patent/JP2004054945A/ja not_active Withdrawn
- 2003-07-31 JP JP2003204461A patent/JP3963874B2/ja not_active Expired - Lifetime
-
2006
- 2006-06-06 US US11/447,076 patent/US7506185B2/en not_active Expired - Fee Related
-
2009
- 2009-02-19 US US12/389,006 patent/US8117468B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520922B2 (ja) | マイクロエレクトロニック装置 | |
| US6639455B2 (en) | Semiconductor integrated circuit device | |
| Benini et al. | Designing low-power circuits: practical recipes | |
| US7181188B2 (en) | Method and apparatus for entering a low power mode | |
| Sylvester et al. | Power-driven challenges in nanometer design | |
| JP4521676B2 (ja) | 半導体集積回路装置 | |
| Rajgopal | Challenges in low-power microprocessor design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |