JP4341542B2 - 情報処理装置および情報処理方法 - Google Patents

情報処理装置および情報処理方法 Download PDF

Info

Publication number
JP4341542B2
JP4341542B2 JP2004362539A JP2004362539A JP4341542B2 JP 4341542 B2 JP4341542 B2 JP 4341542B2 JP 2004362539 A JP2004362539 A JP 2004362539A JP 2004362539 A JP2004362539 A JP 2004362539A JP 4341542 B2 JP4341542 B2 JP 4341542B2
Authority
JP
Japan
Prior art keywords
power
unit
information processing
command
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004362539A
Other languages
English (en)
Other versions
JP2006172059A (ja
Inventor
義之 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004362539A priority Critical patent/JP4341542B2/ja
Priority to TW094137342A priority patent/TWI309018B/zh
Priority to KR1020050106311A priority patent/KR100773207B1/ko
Priority to EP05257369A priority patent/EP1672469A3/en
Priority to US11/301,757 priority patent/US7496775B2/en
Priority to CNB2005101296653A priority patent/CN100346269C/zh
Publication of JP2006172059A publication Critical patent/JP2006172059A/ja
Priority to JP2008306462A priority patent/JP4743263B2/ja
Application granted granted Critical
Publication of JP4341542B2 publication Critical patent/JP4341542B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Description

本発明は、装置内部における電力の供給を自律的に制御可能な情報処理装置およびその情報処理方法に関する。
近年、コンピュータシステム技術の分野においては、処理を行っていない場合に装置内部における電力の供給を停止し、装置に対する入力操作が行われた場合等、処理の必要が生じた場合に、瞬時に電力の供給を再開することにより、待機時における消費電力を削減する電力制御技術が開発されている。
例えば、ＰＤＡ（Personal Digital Assistant）等の携帯型の機器においては、一定時間操作が行われない場合、ＣＰＵが低周波数で動作すると共に、周辺回路への電力の供給を停止する低消費電力モードに自動的に移行し、操作が行われた場合に、通常の状態に復帰して処理を行うことにより、待機時の消費電力の削減を図るものが知られている。
また、デバイスが使用されない場合に電力の供給を停止する省電力化方法に関する技術が、特許文献１に記載されている。
特開２００４−２０６５３０号公報
しかしながら、特許文献１に記載された技術を含め、従来の技術においては、操作が行われる等により処理の必要が生じた場合、命令の発行を行うＣＰＵ等の制御部については、処理が終了するまで常に動作する必要があった。
そして、一般にＣＰＵ等の制御部は消費電力が大きいことから、機器が一旦動作を開始した後において消費電力を削減することは困難であった。
本発明の課題は、自律的に電力の供給を制御可能な情報処理装置において、さらなる低消費電力化を実現することである。
以上の課題を解決するため、本発明は、
装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置であって、各機能部（例えば、図２に示す各機能部）に対する電力の供給を制御するマネジメント部（例えば、図２のパワーマネジメント回路１０）と、自装置において動作の必要が生じた場合に、該動作に関わる命令の発行を行う実行制御部（例えば、図２のＣＰＵ２０）と、前記実行制御部によって発行された命令が記録される命令記録部（例えば、図２のＮＶＲＡＭ４０）とを含み、前記マネジメント部は、前記実行制御部が命令の発行を終了することに対応して、該実行制御部への電力の供給を停止すると共に、前記実行制御部によって発行された命令に関わる前記機能部に電力の供給を開始し、該機能部は、前記命令記録部に記録された命令を実行することを特徴としている。
このような構成により、情報処理装置において動作が必要となった場合に、他の機能部において処理が行われていても、必要な動作に関する命令の発行が終了することに対応して実行制御部の動作が終了する。
したがって、消費電力の大きいＣＰＵ等を含む実行制御部の動作時間をより短縮することができるため、従来の低消費電力化技術を適用した情報処理装置に比して、さらなる低消費電力化を実現することができる。
また、前記命令記録部は、記録された情報を不揮発的に保持する不揮発性メモリによって構成されていることを特徴としている。
このような構成により、実行制御部が動作を停止した後、発行された命令を低消費電力で保持することができる。
また、前記実行制御部は、組み込まれた基本ソフトウェアのアプリケーションプログラムインターフェースに対し、発行された命令が前記命令記録部に記録される記録モードと、発行された命令が前記機能部において順次実行されるＡＰＩモードとに対応する動作のいずれかを、指定に応じて切り換えて実行することを特徴としている。
このような構成により、動作を指示するためのアプリケーションプログラムインターフェースを変更することなく、モードを切り換えることのみで、より低消費電力な記録モードに移行することができる
したがって、アプリケーションプログラムあるいはユーザにとって、使用が容易な装置とすることが可能となる。
また、前記マネジメント部は、前記実行制御部によって発行された命令に関わる前記機能部に電力の供給を行う際に、該機能部に電力の供給を開始し、電力の供給が安定した後、該機能部にクロックを供給し、さらに該機能部に対して動作の可否を示すリセット信号を動作が許可されていることを示す状態（例えば、ハイレベルの状態）に変更し、引き続いて前記処理の実行を指示する制御信号を該機能部に入力する電源投入シーケンスを実行し、前記機能部は、前記マネジメント部によって、動作が許可されていることを示す状態に前記リセット信号が変更された後、該機能部において処理の実行が可能な状態となったことを示すＲＥＡＤＹ信号を送信するＲＥＡＤＹ信号送信手段を備え、前記マネジメント部は、前記電源投入シーケンスにおいて、前記実行制御部によって発行された命令に関わる前記機能部についての前記リセット信号を、動作が許可されていることを示す状態に変更した後、該機能部に備えられた前記ＲＥＡＤＹ信号送信手段からＲＥＡＤＹ信号を受信することに対応して、前記制御信号を該機能部に入力すると共に、処理の終了に対応して、該機能部における電力の供給を停止することを特徴としている。
このような構成により、情報処理装置においては、各機能部に電力を供給しない状態を基本とし、動作が必要な場合にのみ電力を供給して処理を行わせる。そして、このとき、電力の供給、クロックの供給およびリセットの解除を経る電源投入シーケンスが実行されると共に、電源投入シーケンスにおいては、各機能部において動作が可能な場合に、ＲＥＡＤＹ信号が出力される。
したがって、各機能部において電源が切断された状態を基本とし、入力操作等に対応して電源の投入が繰り返される場合であっても、電源の投入から処理の開始までの待ち時間を短縮することができ、より迅速に処理を行うことが可能となる。
また、前記マネジメント部は、前記実行制御部を含む各機能部に対して電力を供給しない状態を基本状態とし、いずれかの前記機能部における処理の必要が生じた場合に、前記実行制御部に対して前記電源投入シーケンスを実行し、処理の実行が可能となった該実行制御部が他の前記機能部に指示を与える場合に、その対象となる前記機能部に対して前記電源投入シーケンスを実行することを特徴としている。
このような構成により、電力が供給されていない実行制御部に電源を投入した後、その実行制御部が処理の実現に必要な機能部に対して適切なタイミングで電源の投入および電力の供給停止を行うことができ、より効率的な処理を行うことが可能となる。
所定の前記機能部からなり、電力の供給を行う際の制御単位となるパワーマネジメントドメインが複数構成され、前記マネジメント部は、所定の機能部における処理の必要が生じた場合に、該機能部を含むパワーマネジメントドメインごとに電力を供給することを特徴としている。
このような構成により、処理を実行する上で、同時に動作する可能性の高い機能部あるいは一連の処理を行う機能部等、機能的に密接な関係を有する機能部を一まとまりとして実行可能な状態とできるため、それぞれの機能部に順次電源投入シーケンスを実行する場合に比べ、より迅速に処理を行うことが可能となる。
また、本発明は、
装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置における情報処理方法であって、自装置において動作の必要が生じた場合に、該動作に関わる命令の発行を行うと共に、発行された命令を記録しておき、該命令の発行を終了することに対応して命令の発行を行う機能部への電力の供給を停止させると共に、前記発行された命令に関わる前記機能部に電力の供給を開始し、該機能部において、前記記録された命令を実行することを特徴としている。
このように、本発明によれば、自律的に電力の供給を制御可能な情報処理装置において、さらなる低消費電力化を実現することが可能となる。
以下、図を参照して本発明に係る情報処理装置の実施の形態を説明する。
まず、構成を説明する。
図１は、本発明に係る情報処理装置１の外観構成を示す図である。
なお、本実施の形態においては、情報処理装置１が電子ブックのコンテンツを閲覧するための電子ブックリーダとして構成された場合について説明する。
図１において、情報処理装置１は、本体２と、ディスプレイ３と、ページ戻りボタン４と、ページめくりボタン５と、一覧表示ボタン６と、決定ボタン７と、通信コネクタ８と、メモリカードスロット９とを含んで構成される。
本体２は、情報処理装置１を構成する各種機能部を備えており、前面には、ディスプレイ３と、ページ戻りボタン４と、ページめくりボタン５と、一覧表示ボタン６と、決定ボタン７とを備え、左側面には、通信コネクタ８と、メモリカードスロット９とを備えている。また、本体２は、内部に後述するＣＰＵ２０あるいはディスプレイコントローラ７０といった各種機能を実現するための装置を備えている。
ディスプレイ３は、例えばＡ４サイズの高画素密度（多ピクセル）である表示装置によって構成され、ディスプレイコントローラ７０の制御に応じて、所定画素に画素データを表示する。
また、ディスプレイ３は、記憶性の表示装置（電源を切断しても表示画面が維持される表示装置）である。そのため、表示画面の状態を維持するためには電力が不要となることから、情報処理装置１をより低消費電力化することができる。
なお、ディスプレイ３として、例えば、電気泳動ディスプレイ、コレステリック液晶ディスプレイ、帯電トナーを利用したディスプレイ、ツイストボールを利用したディスプレイあるいはエレクトロデポジションディスプレイ等が採用可能である。
ページ戻りボタン４は、現在表示されているページを戻すためのボタンであり、ページめくりボタン５は、現在表示されているページを進めるためのボタンである。
一覧表示ボタン６は、メモリカードに記憶されているコンテンツに含まれるページを一覧表示させるためのボタンである。なお、メモリカードに記憶されているコンテンツには、一覧表示用のページとして、各ページの画面が縮小されたデータ（以下、「縮小画面データ」という。）が記憶されている。
決定ボタン７は、ユーザが全面表示させるページを選択するためのボタンである。
これら、ページ戻りボタン４、ページめくりボタン５、一覧表示ボタン６および決定ボタン７の押下信号は、後述するパワーマネジメント回路１０を介して、ＣＰＵ２０に入力される。
通信コネクタ８は、ＵＳＢ（Universal Serial Bus）ケーブルを接続するためのコネクタであり、接続された通信ケーブルを介して、情報の送受信あるいは電力の供給を受けることが可能となる。
メモリカードスロット９は、メモリカードを読み書きするためのインターフェースであり、電子ブックのコンテンツを記憶したメモリカードが装着されることにより、そのメモリカードに記憶されたコンテンツを読み込むことが可能となる。
次に、情報処理装置１の内部構成について説明する。
図２は、情報処理装置１の内部構成を示す機能ブロック図である。
図２において、情報処理装置１は、パワーマネジメント回路１０と、ＣＰＵ２０と、ＲＯＭ（Read Only Memory）３０と、ＮＶＲＡＭ４０と、ＲＡＭ５０と、グラフィックアクセラレータ（以下、「ＧＡ」という。）６０と、ディスプレイコントローラ７０と、メモリカードコントローラ８０と、通信コントローラ９０とを含んで構成される。なお、パワーマネジメント回路１０を除くこれらの各機能部はバス１００によって接続され、パワーマネジメント回路１０は、ＣＰＵ２０と直接接続されている。また、パワーマネジメント回路１０は、パワーマネジメントドメイン（後述）それぞれと、電力の供給を行うための給電ラインによって接続されている。さらに、パワーマネジメント回路１０は、各機能部とクロック制御線、リセット信号線およびＲＥＡＤＹ信号線によって接続されている。
情報処理装置１における各機能部は、電力の供給に関する複数のグループを構成しているため、初めに、このグループ（以下、「パワーマネジメントドメイン」という。）について説明する。
本発明に係る情報処理装置１は、各機能部に電力を供給しない状態を基本とし、動作が必要な場合にのみ電力を供給して処理を行わせ、処理の終了後には、再び電力の供給を停止する電力制御を行うものである。
このとき、入力された命令に応じた処理を実行する上で、同時に動作する可能性の高い機能部あるいは一連の処理を行う機能部等、機能的に密接な関係を有する機能部を同一のパワーマネジメントドメインとして電力の供給を行うこととし、他のパワーマネジメントドメインとは独立して電力の供給を制御する。
このように、機能的に密接な関係を有する機能部を同一のパワーマネジメントドメインとして電力制御を行うことにより、各機能部それぞれを対象として電力制御を行うより、回路規模および制御の容易性の面で有利なものとなる。
図２に示す機能構成においては、上述の観点から、ＣＰＵ２０を含むＣＰＵドメイン、ＲＯＭ３０およびＮＶＲＡＭ４０を含む不揮発性ドメイン、ＲＡＭ５０を含む揮発性ドメイン、ＧＡ６０、ディスプレイコントローラ７０およびディスプレイ３を含む描画ドメイン、メモリカードコントローラ８０を含むメモリカードドメイン、通信コントローラ９０を含む通信ドメインが形成されており、これら各ドメインを単位として、パワーマネジメント回路１０が給電を制御する。
続いて、図２に示す各機能部について説明する。
パワーマネジメント回路１０は、不図示のバッテリから供給された電力を受けて、所定のパワーマネジメントドメインに電力を供給する。
具体的には、パワーマネジメント回路１０は、ページ戻りボタン４、ページめくりボタン５、一覧表示ボタン６あるいは決定ボタン７の押下信号や、通信コネクタ８における通信ケーブルの接続あるいはメモリカードスロット９におけるメモリカードの接続を検出する信号を受けた場合、電力の供給が停止されているＣＰＵ２０に対して電力を供給する。そして、パワーマネジメント回路１０は、電力の供給が再開され、動作状態にあるＣＰＵ２０に対し、発生したイベント、即ち、いずれのボタンの押下信号が入力されたか、あるいは、通信ケーブルの接続が検出されたか、あるいは、メモリカードの接続が検出されたかのいずれかを示す信号（以下、「イベント通知信号」という。）を送信する。
また、パワーマネジメント回路１０は、ボタンが押下されること等によって、いずれかのパワーマネジメントドメインに対する電力の供給の必要が生じると、そのパワーマネジメントドメインに対して電力を供給し、パワーマネジメントドメインに対する電力の供給の必要がなくなると、そのパワーマネジメントドメインに対する電力の供給を停止する。
ここで、パワーマネジメント回路１０は、各機能部における処理の必要が生じた場合に、まず、その機能部を含むパワーマネジメントドメインに電力を供給し、続いてクロックを供給し、さらに、リセット信号の解除を行ってから、その機能部に処理の実行を指示する制御信号を出力する。各機能部に処理の実行を指示する制御信号を出力する方法としては、上述したパワーマネジメント回路１０によって出力する方法の他、ＣＰＵ２０がイベント通知信号の受信に対応して出力する方法を採用することも可能である。
このとき、パワーマネジメント回路１０は、電力の供給開始後、電力レベルが安定するまでの所定時間Ｔaを待ってからクロックの供給を開始する。
また、パワーマネジメント回路１０は、クロックの供給開始後、クロックの状態が安定するまでの所定時間Ｔbを待ってからリセットを解除する。なお、リセット信号は、負論理で構成され、ローレベルの場合には、リセットがかかり動作を許可しない状態を示し、ハイレベルの場合には、リセットが解除され動作を許可する状態を示す。
さらに、パワーマネジメント回路１０は、リセットの解除後、原則として、各機能部の初期化が終了するまでの所定時間Ｔcを待ってから、制御信号を出力するものであるが、後述するように、各機能部において予定より早期に動作可能な状態となり、処理の実行について準備が完了したことを示すＲＥＡＤＹ信号を受信した場合には、ＲＥＡＤＹ信号の受信に対応して、制御信号を出力する。
なお、パワーマネジメント回路１０は、例えば低クロックで動作する小型のＦＰＧＡ（Field Programmable Gate Array）等、ＣＰＵ２０より低消費電力なハードウェアによって構成することが可能である。このような構成とすることにより、パワーマネジメント回路１０にのみ電力を常時供給しておけば、一般に消費電力の大きいＣＰＵ２０に対して電力を常時供給しておく必要がなくなる。
ＣＰＵ２０は、情報処理装置１全体を制御するものであり、ＲＯＭ３０に記憶された各種プログラムを読み出して実行する。例えば、ＣＰＵ２０は、パワーマネジメント回路１０を介して入力される各種信号に対応して、後述する情報処理装置１のシステム制御処理における各種処理のためのプログラムをＲＯＭ３０から読み出して実行する。
このとき、ＣＰＵ２０は、ＯＳ（Operating System）のＡＰＩ（Application Program Interface）を呼び出すことにより、システム制御処理における各種命令を実行する。そして、ＣＰＵ２０は、各種処理結果をＮＶＲＡＭ４０あるいはＲＡＭ５０の所定領域に格納する。
ここで、情報処理装置１に組み込まれるＯＳのＡＰＩにおいては、低消費電力で動作するための記録モードと、通常の電力供給により動作するＡＰＩモードとが用意されており、各命令は、これらのモードに対応する動作が定義されている。ＣＰＵ２０は、選択されているモードに応じて、各ＡＰＩに対応する動作を行う。
図３は、各種ＡＰＩのモードに応じた動作内容を示す図である。
図３において、ＡＰＩとして“ＲｅｃＳｔａｒｔ”、“ＲｅｃＥｎｄ”、“ＩｎｉｔＳｃｒｅｅｎ”、“ＤｒａｗＬｉｎｅ”、“ＧＰＵＨａｌｔ”、“ＧＰＵＳｔａｒｔ”、“ＣＰＵＨａｌｔ”、“ＧＰＵＰｏｗｅｒＯｎ”の動作が定義されている。
“ＲｅｃＳｔａｒｔ”は、記録モードに遷移するためのＡＰＩであり、ＮＶＲＡＭ４０のアドレス（BufferAddress）を引数とする。ＡＰＩモードにおいて“ＲｅｃＳｔａｒｔ”が実行されると、ＣＰＵ２０は、情報処理装置１の状態を記録モードに遷移させ、ＮＶＲＡＭ４０のアドレス（BufferAddress）を指定した状態となる。なお、記録モードにおいては、“ＲｅｃＳｔａｒｔ”は使用されない。
“ＲｅｃＥｎｄ”は、記録モードを終了し、ＡＰＩモードに遷移するためのＡＰＩである。なお、ＡＰＩモードにおいては、“ＲｅｃＥｎｄ”は使用されない。
“ＩｎｉｔＳｃｒｅｅｎ”は、スクリーン（ディスプレイ３）の初期化のためのＡＰＩである。ＡＰＩモードにおいて“ＩｎｉｔＳｃｒｅｅｎ”が実行されると、ＣＰＵ２０は、スクリーン（ディスプレイ３）の初期化を行う。また、記録モードにおいて“ＩｎｉｔＳｃｒｅｅｎ”が実行されると、ＣＰＵ２０は、スクリーンの初期化を行う命令コード（ここでは“０ｘ０１”とする）をＮＶＲＡＭ４０に記録する。
“ＤｒａｗＬｉｎｅ”は、直線を描画するためのＡＰＩであり、直線の始点のｘ、ｙ座標（StartX，StartY）および直線の終点のｘ、ｙ座標（EndX，EndY）を引数とする。ＡＰＩモードにおいて“ＤｒａｗＬｉｎｅ”が実行されると、ＣＰＵ２０は、スクリーン上の座標（StartX，StartY）と座標（EndX，EndY）とを結ぶ直線を描画する。また、記録モードにおいて“ＤｒａｗＬｉｎｅ”が実行されると、ＣＰＵ２０は、スクリーン上の座標（StartX，StartY）と座標（EndX，EndY）とを結ぶ直線を描画する命令コード（ここでは“０ｘ０２，StartX，StartY，EndX，EndY”とする）をＮＶＲＡＭ４０に記録する。
“ＧＰＵＨａｌｔ”は、描画ドメインに対する電力の供給を停止するためのＡＰＩである。ＡＰＩモードにおいて、“ＧＰＵＨａｌｔ”が実行されると、ＣＰＵ２０は、描画ドメインを構成する各部の動作を停止し、描画ドメインに対する電力の供給を停止する。また、記録モードにおいて“ＧＰＵＨａｌｔ”が実行されると、ＣＰＵ２０は、描画ドメインを構成する各部の動作を停止し、描画ドメインに対する電力の供給を停止する命令コード（ここでは“０ｘＦＦ”とする）をＮＶＲＡＭ４０に記録する。
“ＧＰＵＳｔａｒｔ”は、ＧＡ６０に命令の解釈および実行を開始させるＡＰＩである。ＡＰＩモードにおいて、“ＧＰＵＳｔａｒｔ”が実行されると、ＣＰＵ２０は、ＧＡ６０に対し、ＮＶＲＡＭ４０に記録された命令コードの解釈および実行を指示する。このとき実行される命令コードは、ＣＰＵ２０によってＮＶＲＡＭ４０の所定アドレス（BufferAddress）を先頭とする領域に順に記録されている。なお、記録モードにおいては、“ＧＰＵＳｔａｒｔ”は使用されない。
“ＣＰＵＨａｌｔ”は、ＣＰＵドメインに対する電力の供給を停止するためのＡＰＩである。ＡＰＩモードにおいて、“ＣＰＵＨａｌｔ”が実行されると、ＣＰＵ２０は、ＣＰＵ２０における動作を停止し、ＣＰＵドメインに対する電力の供給を停止する。なお、記録モードにおいては、“ＣＰＵＨａｌｔ”は使用されない。
“ＧＰＵＰｏｗｅｒＯｎ”は、描画ドメインに対する電力の供給を開始するためのＡＰＩである。ＡＰＩモードにおいて、“ＧＰＵＰｏｗｅｒＯｎ”が実行されると、ＣＰＵ２０は、描画ドメインに対する電力の供給を開始する。
なお、ＡＰＩの種類としては図３に示すものに限らず、必要な動作に関しては種々のＡＰＩについて、記録モードおよびＡＰＩモードに対応する動作を定義しておくことが可能である。
図２に戻り、ＲＯＭ３０は、例えばフラッシュＲＯＭ等の不揮発性のメモリによって構成され、ＲＯＭ３０には、オペレーティングシステムプログラム（ＯＳ）および電子ブックのビューア等のアプリケーションプログラムが記憶されている。
ＮＶＲＡＭ４０は、ＦＲＡＭ（Ferroelectric Random Access Memory）あるいはＭＲＡＭ（Magnetoresistive Random Access Memory）等の不揮発性のメモリによって構成され、例えば電子ブックのコンテンツが閲覧されている場合であれば、閲覧中のページ番号といったように、情報処理装置１の電源が切断された場合にも保存しておく必要のあるデータが記憶される。
なお、ＮＶＲＡＭ４０は、上述のように、電源によるバックアップが不要な不揮発性メモリで構成することが可能である他、ＳＲＡＭ等、揮発性のメモリを専用の電源でバックアップすることにより、擬似的な不揮発性メモリとする構成も採用可能である。
ＲＡＭ５０は、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）あるいはＳＤＲＡＭ（Synchronous DRAM）といった揮発性のメモリによって構成され、ＣＰＵ２０が処理を実行する際にワークエリアを形成すると共に、その処理結果を記憶する。
ＧＡ６０は、ＣＰＵ２０の命令に従って、ＡＰＩモードあるいは記録モードに対応した動作を行い、ディスプレイ３に表示する画像の描画処理を高速に行うハードウェアである。具体的には、ＧＡ６０は、ＣＰＵ２０から入力されたベクトル図形をラスタ図形に展開するといった処理を行う。そして、ＧＡ６０は、描画処理を行った図形をディスプレイ３に描画するための描画データとしてディスプレイコントローラ７０に出力する。このとき、ＧＡ６０は、直接ディスプレイコントローラ７０に描画データを送ることができるが、ＲＡＭ５０やＮＶＲＡＭ４０に一旦描画データを格納してから送ることも可能である。この場合、ＲＡＭ５０やＮＶＲＡＭ４０に格納された描画データを後に再利用することが可能となる。
ディスプレイコントローラ７０は、ディスプレイ３を直接制御し、ＧＡ６０から入力された描画データをディスプレイ３に表示させる。
具体的には、ディスプレイコントローラ７０は、ＧＡ６０から入力された描画データを参照して、ディスプレイ３のＸドライバおよびＹドライバを駆動することにより、描画対象であるラスタ図形をディスプレイ３に表示させる。
メモリカードコントローラ８０は、メモリカードスロット９に備えられるインターフェース回路であり、ＣＰＵ２０の指示に従って、メモリカードに記録されたデータの読み書きを行う。
通信コントローラ９０は、通信コネクタ８に備えられるインターフェース回路であり、ＣＰＵ２０の指示に従って、通信ケーブルを介した情報の送受信を行う。
ここで、図２に示す各機能部は、パワーマネジメント回路１０によってリセットが解除された後、内部状態を初期化する初期化手順回路（不図示）を備えている。具体的には、この初期化手順回路は、リセット信号線の電圧レベルがローレベルからハイレベルに変化すると、各機能部の内部において情報を保持しているレジスタにデフォルト値をセットし、外部インターフェースを持っている場合は、所定の手順に沿って初期化信号を送信する。その後、処理の実行が可能な状態が確立したことを示すＲＥＤＹ信号をＲＥＡＤＹ信号線を介してパワーマネジメント回路１０に送信する。
次に、動作を説明する。
本実施の形態における情報処理装置１は、上述の構成の下、入力操作が行われた場合等、動作が必要な場合にのみ電源が投入され、必要な動作が終了すると、再び電源が切断された状態となる。そして、電源が投入される場合に、所定の電源投入シーケンスを経て、各機能部における処理に移行する。さらに、このように電源が投入される場合、入力操作の内容に応じて、動作させる必要があるパワーマネジメントドメインにのみ電力が供給される。そして、各機能部に動作を行わせる際においても、ＣＰＵ２０が記録モードによる命令の発行を行うことで、消費電力の大きいＣＰＵ２０の動作時間を可能な限り短縮する。これらの動作により、情報処理装置１においては、不要な消費電力の発生を防ぐことができ、従来に比して、さらなる低消費電力化を図ることが可能となる。
まず、ＣＰＵ２０が、動作の必要が生じた機能部に対して記録モードによる命令の発行を行う場合の動作について説明する。なお、ここでは、ＣＰＵ２０がＧＡ６０に対する描画命令を発行する場合を例に挙げて説明する。
図４は、ＣＰＵ２０が記録モードによって命令を発行する際の動作例を示すフローチャートである。また、図５は、図４に示すフローチャートに対応するメモリマップの遷移図である。
図４において、記録モードによる動作を行う場合、ＣＰＵ２０は、ＮＶＲＡＭ４０の記憶領域を確保するためのＡＰＩを呼び出す（ステップＰ１）。このＡＰＩが呼び出されると、確保された記憶領域（以下、「命令バッファ」と言う。）の先頭アドレス（BufferAddress）が返される。
次に、ＣＰＵ２０は、命令バッファの先頭アドレスを引数として指定し、記録モードを開始するＡＰＩ（ＲｅｃＳｔａｒｔ）を呼び出す（ステップＰ２）。これにより、情報処理装置１のステータスは記録モードに移行する。
続いて、ＣＰＵ２０は、スクリーンの初期化を行うためのＡＰＩ（ＩｎｉｔＳｃｒｅｅｎ）を呼び出し、スクリーンの初期化命令を命令バッファの先頭領域に記録する（ステップＰ３）。
さらに、ＣＰＵ２０は、直線を描画するためのＡＰＩ（ＤｒａｗＬｉｎｅ）を呼び出し、直線を描画するための命令を、命令バッファの先頭領域に続く第２の領域に記録する（ステップＰ４）。
なお、ステップＰ３およびステップＰ４に示す動作は一例として示したものであり、一般に、ステップＰ３，Ｐ４には、スクリーンへの描画内容に応じた描画命令の記録動作が挿入される。
そして、ＣＰＵ２０は、直線の描画後にＧＡ６０を含む描画ドメインに対する電力の供給を停止するためのＡＰＩ（ＧＰＵＨａｌｔ）を呼び出し、描画ドメインを停止するための命令を、命令バッファの第２の領域に続く第３の領域に記録する（ステップＰ５）。
すると、ＣＰＵ２０は、記録モードを終了するためのＡＰＩ（ＲｅｃＥｎｄ）を呼び出し、記録モードからＡＰＩモードに移行する（ステップＰ６）。
次いで、ＣＰＵ２０は、描画ドメインに対する電力の供給を開始するためのＡＰＩ（ＧＰＵＰｏｗｅｒＯｎ）を呼び出し、ＧＡ６０を含む描画ドメインに対する電力の供給を開始する（ステップＰ７）。
続いて、ＣＰＵ２０は、ＧＡ６０に命令の解釈および実行を開始させるＡＰＩ（ＧＰＵＳｔａｒｔ）を呼び出し、ＧＡ６０に命令の解釈および実行の開始を指示する（ステップＰ８）。
ここで、現在処理を行っている描画命令に関しては、ＣＰＵ２０は動作する必要がなくなることから、ＣＰＵ２０は、描画ドメインにおける処理の終了を待つことなく、ＣＰＵドメインに対する電力の供給を停止するためのＡＰＩ（ＣＰＵＨａｌｔ）を呼び出し、ＣＰＵ２０の動作を停止すると共に、ＣＰＵドメインに対する電力の供給を停止させる（ステップＰ９）。
そして、命令の発行に関する動作は終了し、描画ドメインにおける処理が行われる。
このような手順によれば、情報処理装置１において動作の必要が生ずることにより、ＣＰＵ２０が命令を発行し、各機能部が処理を行うプロセスにおいても、消費電力の大きいＣＰＵ２０の動作時間を可能な限り短縮することができ、また、例えばＧＡ６０のように消費電力の大きい機能部における動作時間も短縮できることから、情報処理装置１を従来に比して極めて低消費電力なものとすることができる。
次に、情報処理装置１における電源投入シーケンスについて説明する。
図６は、情報処理装置１において、各機能部に電源を投入する場合の電源投入シーケンスを示すタイミングチャートである。
なお、ここでは、電源が投入される機能部がＧＡ６０である場合を例に挙げて説明する。
図６において、パワーマネジメント回路１０がＧＡ６０における処理が必要であると判定した場合、時間Ｔwを待った後、まず、描画ドメインに電力を供給する（時刻ｔ１）。なお、このときの待ち時間Ｔwは、突入電流の集中を防ぐために設定されたタイミングパラメータである。
そして、パワーマネジメント回路１０は、電力レベルが安定した状態になるまでの時間（時間Ｔa）を待った後、描画ドメインに含まれる各機能部に対し、クロックの供給を開始する（時刻ｔ２）。
続いて、パワーマネジメント回路１０は、クロック信号が安定した状態になるまでの時間（時間Ｔb）を待った後、ＧＡ６０に対するリセットを解除する（時刻ｔ３）。
すると、パワーマネジメント回路１０は、各機能部の初期化手順にかかる時間（時間Ｔｃ）を待つ状態に移行する。
ここで、ＧＡ６０は、時刻ｔ３においてリセットが解除され、内部状態の初期化が終了した場合に、パワーマネジメント回路１０にＲＥＡＤＹ信号を送信する（時刻ｔ４）。パワーマネジメント回路１０がＲＥＡＤＹ信号を受信した時刻ｔ４が、ＧＡ６０の使用可能点となる。
すると、パワーマネジメント回路１０がＧＡ６０からＲＥＡＤＹ信号を受信することに対応して、ＧＡ６０に処理の実行を指示する制御信号が出力される。
なお、上述した待ち時間Ｔcの間にＲＥＡＤＹ信号を受信しない場合、パワーマネジメント回路１０は、待ち時間Ｔcの経過を待って、ＧＡ６０に制御信号を出力する。
続いて、上述の記録モードによる動作および電源投入シーケンスの具体的な適用場面となるシステム制御処理について説明する。
図７は、情報処理装置１が実行するシステム制御処理を示すフローチャートである。
また、図８は、システム制御処理における表示画面例を示す図である。以下、図８に示す表示画面を適宜参照しつつ、システム制御処理について説明する。
図７において、ユーザによって、いずれかのボタンに対する操作、通信ケーブルの接続あるいはメモリカードの接続が行われると（ステップＳ１）、パワーマネジメント回路１０は、ＣＰＵドメイン、不揮発性ドメインおよび揮発性ドメインに電力を供給する（ステップＳ２）。このとき、ＣＰＵドメイン、不揮発性ドメインおよび揮発性ドメインの各部に含まれる機能部それぞれにおいて、図６に示す電源投入シーケンスが実行される。
すると、ＣＰＵ２０は、ＲＯＭ３０に記憶されたＯＳおよびアプリケーションプログラムの実行を開始すると共に、ＲＡＭ５０の所定領域をワークメモリとして確保する（ステップＳ３）。
次に、ＣＰＵ２０は、パワーマネジメント回路１０からイベント通知信号を取得し（ステップＳ４）、発生したイベントの内容を判定する（ステップＳ５）。
ステップＳ５において、発生したイベントがいずれかのボタンに対する入力操作であると判定した場合、ＣＰＵ２０は、入力操作されたボタンの種別を判定する（ステップＳ６）。
ステップＳ６において、ページ戻りボタン４が入力操作されたと判定した場合、ＣＰＵ２０は、ＮＶＲＡＭ４０から現在閲覧中のページ番号を取得し（ステップＳ７）、そのページ番号から“１”減じて現在閲覧中のページを１ページ戻す（ステップＳ８）。
また、ステップＳ６において、ページめくりボタン５が入力操作されたと判定した場合、ＣＰＵ２０は、ＮＶＲＡＭ４０から現在閲覧中のページ番号を取得し（ステップＳ９）、そのページ番号に“１”加算して現在閲覧中のページを１ページ進める（ステップＳ１０）。
ステップＳ８およびステップＳ１０の後、パワーマネジメント回路１０は、メモリカードドメインに電力を供給し（ステップＳ１１）、新たに現在閲覧中のページとなったページのデータをメモリカードから読み込む（ステップＳ１２）。ステップＳ１１では、メモリカードドメインに含まれるメモリカードコントローラ８０において、図６に示す電源投入シーケンスが実行される。
そして、パワーマネジメント回路１０は、メモリカードドメインに対する電力の供給を停止し（ステップＳ１３）、記録モードへの移行処理（図４のステップＰ１，Ｐ２に示す命令バッファの確保および記録モードを開始するＡＰＩの呼び出し）を実行する（ステップＳ１４）。このとき、描画ドメインに含まれる機能部それぞれにおいて、図６に示す電源投入シーケンスが実行される。
すると、ＣＰＵ２０は、現在閲覧中のページを記録モードで描画する処理（図４のステップＰ３〜Ｐ５に示すスクリーンの初期化命令、各種描画命令および描画ドメインの停止命令を命令バッファに記録する処理）を実行する（ステップＳ１５）。
次いで、ＣＰＵ２０は、記録モードからＡＰＩモードへ復帰する処理（図４のステップＰ６に示す記録モードを終了するＡＰＩの呼び出し）を実行する（ステップＳ１６）。
続いて、パワーマネジメント回路１０は、描画ドメインに描画を行わせる処理（図４のステップＰ７，Ｐ８に示す描画ドメインに対する電力供給および描画命令の解釈・実行）を実行する（ステップＳ１７）。これにより、現在閲覧中のページが表示される（図８（ａ）参照）。
その後、パワーマネジメント回路１０は、ＣＰＵドメインおよび揮発性ドメインへの電力の供給を停止する処理（図４のステップＰ９に示すＣＰＵ２０への電力供給を停止する処理）を実行する（ステップＳ１８）。なお、ステップＳ１８において、ＮＶＲＡＭ４０に記憶されたデータは、電力の供給停止後も保持される。
なお、ここでは、記録モードによる動作に関連する部分として、ページ戻りボタン４あるいはページ戻りボタン５が押下された場合の動作について説明したが、ステップ５においてボタンの押下以外のイベントが発生したと判定した場合や、ステップＳ６において、他のボタンが押下されたと判定した場合には、それらに対応する動作が行われる。
例えば、ステップＳ６において一覧表示ボタン６が入力操作されたと判定した場合、ＣＰＵ２０は、メモリカードドメインおよび描画ドメインに電力を供給し、一覧表示用の縮小画面データを読み込んで縮小画面データを一覧表示（図８（ｂ）参照）させ、表示するページ選択用のカーソルを現在閲覧中のページに表示させる（図８（ｃ）参照）。
また、ステップＳ５において、通信ケーブルが接続されたと判定した場合、描画ドメインに電力が供給され、ＣＰＵ２０は、通信ケーブルからデータを受信中である旨の表示（図８（ｄ）参照）を行わせると共に、通信ケーブルからのデータの受信が終了すると、データの受信が終了した旨の表示（図８（ｅ）参照）を行わせる。
以上のように、本実施の形態に係る情報処理装置１は、各機能部に電力を供給しない状態を基本とし、動作が必要な場合にのみ電力を供給して処理を行わせる。また、動作が必要となった場合に、記録モードでＣＰＵ２０が動作することにより、図９に示すように、他の機能部において処理が行われていても、必要な動作に関する命令の発行が終了することに対応してＣＰＵ２０の動作が終了する。
したがって、消費電力の大きいＣＰＵ２０の動作時間をより短縮することができるため、従来の低消費電力化技術を適用した情報処理装置に比して、さらなる低消費電力化を実現することができる。
また、動作が必要な機能部に電力を供給する際、電力の供給、クロックの供給およびリセット信号の解除を経る電源投入シーケンスが実行されると共に、電源投入シーケンスにおいては、各機能部において動作が可能となった場合に、ＲＥＡＤＹ信号が出力される。
したがって、情報処理装置１の各部において電源が切断された状態を基本とし、入力操作等に対応して電源の投入が繰り返される場合であっても、電源の投入から処理の開始までの待ち時間を短縮することができ、より迅速に処理を行うことが可能となる。
このような効果によって、特に、リーク電流が問題となるＣＰＵ２０についても、電力を供給しない状態を基本とすることができることから、情報処理装置１を極めて低消費電力な装置とすることが可能となる。
また、情報処理装置１は、パワーマネジメントドメインを単位として電力の供給を行うことから、各機能部それぞれを対象として電力制御を行うより、回路規模および制御の容易性の面で有利なものとなる。さらに、それぞれのパワーマネジメントドメインに含まれる各機能部において、同時に電源投入シーケンスが実行されるため、動作の必要が生じた機能部ごとに順次電源投入シーケンスを実行するより、処理を迅速に行うことが可能となる。
即ち、自律的に電力の供給を制御可能な情報処理装置において、さらなる低消費電力化を実現することが可能となる。
本発明に係る情報処理装置１の外観構成を示す図である。 情報処理装置１の内部構成を示す機能ブロック図である。 各種ＡＰＩのモードに応じた動作内容を示す図である。 ＣＰＵ２０が記録モードによって命令を発行する際の動作例を示すフローチャートである。 図４に示すフローチャートに対応するメモリマップの遷移図である。 情報処理装置１において、各機能部に電源を投入する場合の電源投入シーケンスを示すタイミングチャートである。 情報処理装置１が実行するシステム制御処理を示すフローチャートである。 システム制御処理における表示画面例を示す図である。 本発明と従来の低消費電力化技術の場合とについて、処理の実行時における各機能部の動作状態を比較して示す図である。
符号の説明
１ 情報処理装置、２ 本体、３ ディスプレイ、４ ページ戻りボタン、５ ページめくりボタン、６ 一覧表示ボタン、７ 決定ボタン、８ 通信コネクタ、９ メモリカードスロット、１０ パワーマネジメント回路、２０ ＣＰＵ、３０ ＲＯＭ、４０ ＮＶＲＡＭ、５０ ＲＡＭ、６０ ＧＡ、７０ ディスプレイコントローラ、８０ メモリカードコントローラ、９０ 通信コントローラ、１００ バス

Claims (6)

  1. 装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置であって、
    各機能部に対する電力の供給を制御するマネジメント部と、
    自装置において動作の必要が生じた場合に、該動作に関わる命令の発行を行う実行制御部と、
    前記実行制御部によって発行された命令が記録される命令記録部と、
    を含み、
    前記マネジメント部は、前記実行制御部が命令の発行を終了することに対応して、該実行制御部への電力の供給を停止すると共に、前記実行制御部によって発行された命令に関わる前記機能部に電力の供給を開始し、該機能部は、前記命令記録部に記録された命令を実行し、
    前記実行制御部は、組み込まれた基本ソフトウェアのアプリケーションプログラムインターフェースに対し、発行された命令が前記命令記録部に記録される記録モードと、発行された命令が前記機能部において順次実行されるＡＰＩモードとに対応する動作のいずれかを、指定に応じて切り換えて実行することを特徴とする情報処理装置。
  2. 前記命令記録部は、記録された情報を不揮発的に保持する不揮発性メモリによって構成されていることを特徴とする請求項１記載の情報処理装置。
  3. 前記マネジメント部は、前記実行制御部によって発行された命令に関わる前記機能部に電力の供給を行う際に、該機能部に電力の供給を開始し、電力の供給が安定した後、該機能部にクロックを供給し、さらに該機能部に対して動作の可否を示すリセット信号を動作が許可されていることを示す状態に変更し、引き続いて前記処理の実行を指示する制御信号を該機能部に入力する電源投入シーケンスを実行し、
    前記機能部は、前記マネジメント部によって、動作が許可されていることを示す状態に前記リセット信号が変更された後、該機能部において処理の実行が可能な状態となったことを示すＲＥＡＤＹ信号を送信するＲＥＡＤＹ信号送信手段を備え、
    前記マネジメント部は、前記電源投入シーケンスにおいて、前記実行制御部によって発行された命令に関わる前記機能部についての前記リセット信号を、動作が許可されていることを示す状態に変更した後、該機能部に備えられた前記ＲＥＡＤＹ信号送信手段からＲＥＡＤＹ信号を受信することに対応して、前記制御信号を該機能部に入力すると共に、処理の終了に対応して、該機能部における電力の供給を停止することを特徴とする請求項１または２記載の情報処理装置。
  4. 前記マネジメント部は、前記実行制御部を含む各機能部に対して電力を供給しない状態を基本状態とし、いずれかの前記機能部における処理の必要が生じた場合に、前記実行制御部に対して前記電源投入シーケンスを実行し、処理の実行が可能となった該実行制御部が他の前記機能部に指示を与える場合に、その対象となる前記機能部に対して前記電源投入シーケンスを実行することを特徴とする請求項３記載の情報処理装置。
  5. 所定の前記機能部からなり、電力の供給を行う際の制御単位となるパワーマネジメントドメインが複数構成され、
    前記マネジメント部は、所定の機能部における処理の必要が生じた場合に、該機能部を含むパワーマネジメントドメインごとに電力を供給することを特徴とする請求項１から４のいずれか１項に記載の情報処理装置。
  6. 装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置における情報処理方法であって、
    自装置において動作の必要が生じた場合に、該動作に関わる命令の発行を行うと共に、発行された命令を記録しておき、
    該命令の発行を終了することに対応して命令の発行を行う機能部への電力の供給を停止させると共に、前記発行された命令に関わる前記機能部に電力の供給を開始し、該機能部において、前記記録された命令を実行し、
    自装置に組み込まれた基本ソフトウェアのアプリケーションプログラムインターフェースに対し、発行された命令を記録する記録モードと、発行された命令を前記機能部において順次実行させるＡＰＩモードとに対応する動作のいずれかを、指定に応じて切り換えて実行することを特徴とする情報処理方法。
JP2004362539A 2004-12-15 2004-12-15 情報処理装置および情報処理方法 Expired - Fee Related JP4341542B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004362539A JP4341542B2 (ja) 2004-12-15 2004-12-15 情報処理装置および情報処理方法
TW094137342A TWI309018B (en) 2004-12-15 2005-10-25 Information processing apparatus and information processing method
KR1020050106311A KR100773207B1 (ko) 2004-12-15 2005-11-08 정보 처리 장치 및 정보 처리 방법
EP05257369A EP1672469A3 (en) 2004-12-15 2005-11-30 Information processing apparatus and information processing method
US11/301,757 US7496775B2 (en) 2004-12-15 2005-12-13 Information processing apparatus and information processing method for autonomously controlling the supply of electric power
CNB2005101296653A CN100346269C (zh) 2004-12-15 2005-12-14 信息处理装置以及信息处理方法
JP2008306462A JP4743263B2 (ja) 2004-12-15 2008-12-01 情報処理装置および情報処理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004362539A JP4341542B2 (ja) 2004-12-15 2004-12-15 情報処理装置および情報処理方法
JP2008306462A JP4743263B2 (ja) 2004-12-15 2008-12-01 情報処理装置および情報処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008306462A Division JP4743263B2 (ja) 2004-12-15 2008-12-01 情報処理装置および情報処理方法

Publications (2)

Publication Number Publication Date
JP2006172059A JP2006172059A (ja) 2006-06-29
JP4341542B2 true JP4341542B2 (ja) 2009-10-07

Family

ID=49488707

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004362539A Expired - Fee Related JP4341542B2 (ja) 2004-12-15 2004-12-15 情報処理装置および情報処理方法
JP2008306462A Expired - Fee Related JP4743263B2 (ja) 2004-12-15 2008-12-01 情報処理装置および情報処理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008306462A Expired - Fee Related JP4743263B2 (ja) 2004-12-15 2008-12-01 情報処理装置および情報処理方法

Country Status (6)

Country Link
US (1) US7496775B2 (ja)
EP (1) EP1672469A3 (ja)
JP (2) JP4341542B2 (ja)
KR (1) KR100773207B1 (ja)
CN (1) CN100346269C (ja)
TW (1) TWI309018B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293657A (ja) * 2005-04-11 2006-10-26 Murata Mach Ltd 電子機器
FR2916873B1 (fr) * 2007-05-29 2009-09-18 Schneider Electric Ind Sas Dispositif de controle de communication entre un module et un bus de transmission
DE102008049714A1 (de) * 2008-09-30 2010-04-01 Siemens Enterprise Communications Gmbh & Co. Kg Verfahren und Anordnung zum Betreiben eines elektronischen Systems
US8643539B2 (en) * 2008-11-19 2014-02-04 Nokomis, Inc. Advance manufacturing monitoring and diagnostic tool
SG10201605470SA (en) * 2012-01-23 2016-08-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP6297182B2 (ja) * 2017-02-10 2018-03-20 東芝メモリ株式会社 情報処理装置および表示制御装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448350B1 (en) 1990-03-23 1996-12-27 Matsushita Electric Industrial Co., Ltd. Hand held data processing apparatus having reduced power consumption
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
US6804791B2 (en) 1990-03-23 2004-10-12 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
JPH04290109A (ja) * 1991-03-19 1992-10-14 Matsushita Electric Ind Co Ltd 情報処理装置
US6343363B1 (en) * 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US5438681A (en) * 1993-08-24 1995-08-01 Mensch, Jr.; William D. Topography for CMOS microcomputer
US5560023A (en) * 1994-09-07 1996-09-24 International Business Machines Corporation Automatic backup system for advanced power management
US6219796B1 (en) * 1997-12-23 2001-04-17 Texas Instruments Incorporated Power reduction for processors by software control of functional units
JP3609608B2 (ja) * 1998-03-17 2005-01-12 株式会社リコー 電源装置
JP3857052B2 (ja) * 1998-07-02 2006-12-13 株式会社ルネサステクノロジ マイクロプロセッサ
JP2000112585A (ja) * 1998-10-02 2000-04-21 Toshiba Corp システムｌｓｉ及びパワーマネジメント方法
JP3148190B2 (ja) * 1998-11-24 2001-03-19 日本電気株式会社 Ｐｃ（パーソナルコンピュータ）カード
US6345362B1 (en) * 1999-04-06 2002-02-05 International Business Machines Corporation Managing Vt for reduced power using a status table
JP2000315127A (ja) * 1999-04-30 2000-11-14 Fuji Xerox Co Ltd ドキュメントビューワ装置
KR19990073440A (ko) * 1999-07-13 1999-10-05 최건 이동형컴퓨터시스템에서메모리의소비전력을절감하는방법과장치
KR100584174B1 (ko) * 2000-01-19 2006-05-26 엘지전자 주식회사 휴대용 컴퓨터에서의 기능별 선택 구동장치 및 방법
JP4383641B2 (ja) * 2000-08-31 2009-12-16 株式会社東芝 表示制御装置およびコンピュータシステム並びにパワーマネージメント方法
US6802014B1 (en) * 2000-10-26 2004-10-05 Apple Computer, Inc. Method and apparatus for managing power in computer systems
JP2002268778A (ja) 2001-03-14 2002-09-20 Toshiba Corp 情報処理装置
JP4307763B2 (ja) * 2001-06-22 2009-08-05 株式会社ルネサステクノロジ 画像処理システム及びカーナビゲーションシステム
JP2003036169A (ja) * 2001-07-25 2003-02-07 Nec Software Tohoku Ltd 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ
US20030079152A1 (en) * 2001-08-14 2003-04-24 Triece Joseph W. Microprocessor with multiple low power modes and emulation apparatus for said microprocessor
JP3675394B2 (ja) * 2001-11-30 2005-07-27 ソニー株式会社 通信デバイス
TW594466B (en) 2002-06-10 2004-06-21 Micro Star Int Co Ltd Power management method for microprocessor
JP4517274B2 (ja) 2002-12-26 2010-08-04 ソニー株式会社 情報処理装置及び情報処理装置における電力供給方法
JP2004295193A (ja) 2003-03-25 2004-10-21 Seiko Epson Corp 情報処理装置、情報処理装置の制御方法及びプログラム
US7137021B2 (en) * 2003-05-15 2006-11-14 International Business Machines Corporation Power saving in FPU with gated power based on opcodes and data
JP2004362457A (ja) 2003-06-06 2004-12-24 Ricoh Co Ltd 電源制御回路、電源装置、インクジェットプリンタ、画像形成装置および電源制御方法
KR100586511B1 (ko) * 2003-06-23 2006-06-07 삼성전자주식회사 컴퓨터 시스템 및 그 ｃｐｕ 전력 제어방법

Also Published As

Publication number Publication date
CN1790234A (zh) 2006-06-21
JP4743263B2 (ja) 2011-08-10
EP1672469A3 (en) 2007-08-01
JP2009093669A (ja) 2009-04-30
KR20060067818A (ko) 2006-06-20
KR100773207B1 (ko) 2007-11-02
TWI309018B (en) 2009-04-21
JP2006172059A (ja) 2006-06-29
CN100346269C (zh) 2007-10-31
TW200629142A (en) 2006-08-16
EP1672469A2 (en) 2006-06-21
US20060129251A1 (en) 2006-06-15
US7496775B2 (en) 2009-02-24

Similar Documents

Publication Publication Date Title
KR100679536B1 (ko) 정보 처리 장치 및 전력 제어 방법
JP4341594B2 (ja) 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
JP4743263B2 (ja) 情報処理装置および情報処理方法
JP2007010970A (ja) 画像表示装置及び画像表示方法をコンピュータに実行させるためのプログラム
JP4341500B2 (ja) 情報処理装置および電源投入方法
JP4839938B2 (ja) 情報処理装置及び情報処理方法
JP2009276965A (ja) 外部記憶装置へのアクセスを制御する制御装置、制御装置の外部に接続される外部記憶装置、並びに、これらの制御方法、コンピュータプログラム、および、記録媒体
KR100719200B1 (ko) 정보 처리 장치, 메모리 관리 프로그램을 기록한 기록매체 및 메모리 관리 방법
WO2009136442A1 (ja) 情報処理装置
JP4617879B2 (ja) 情報処理装置および情報処理方法
JP4839936B2 (ja) 情報処理装置及び情報処理方法
JP2008198101A (ja) 情報処理装置、電力制御方法及びプログラム
JP2011088292A (ja) 画像形成装置、制御装置、およびプログラム
JP4892646B2 (ja) 不揮発性液晶表示装置および、不揮発性液晶表示装置の表示方法
JP2002108269A (ja) 表示システムおよびデジタルペーパ並びに表示制御方法
JP2000276347A (ja) 携帯電子機器
JP2006039851A (ja) プログラマブルコントローラ
JP2006260444A (ja) 情報処理装置
JP2005202752A (ja) 表示装置及び情報提供媒体
JP2005222217A (ja) Ｉ／ｏポート制御システム
JP2006262377A (ja) 電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees