JP4839938B2 - 情報処理装置及び情報処理方法 - Google Patents

情報処理装置及び情報処理方法 Download PDF

Info

Publication number
JP4839938B2
JP4839938B2 JP2006111941A JP2006111941A JP4839938B2 JP 4839938 B2 JP4839938 B2 JP 4839938B2 JP 2006111941 A JP2006111941 A JP 2006111941A JP 2006111941 A JP2006111941 A JP 2006111941A JP 4839938 B2 JP4839938 B2 JP 4839938B2
Authority
JP
Japan
Prior art keywords
image data
data generation
power supply
power
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006111941A
Other languages
English (en)
Other versions
JP2007286807A (ja
Inventor
義之 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006111941A priority Critical patent/JP4839938B2/ja
Publication of JP2007286807A publication Critical patent/JP2007286807A/ja
Application granted granted Critical
Publication of JP4839938B2 publication Critical patent/JP4839938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Description

本発明は、装置内部における電力の供給を自律的に制御可能な情報処理装置及びその情報処理方法に関する。
近年、コンピュータシステム技術の分野においては、処理を行っていない場合に装置内部における電力の供給を停止し、装置に対する入力操作が行われた場合等、処理の必要が生じた場合に、瞬時に電力の供給を再開することにより、待機時における消費電力を削減する電力制御技術が開発されている。
例えば、PDA(Personal Digital Assistant)等の携帯型の機器においては、一定時間操作が行われない場合、CPUが低周波数で動作すると共に、周辺回路への電力の供給を停止する低消費電力モードに自動的に移行し、操作が行われた場合に、通常の状態に復帰して処理を行うことにより、待機時の消費電力の削減を図るものが知られている。
また、装置を構成する各機能部への電力供給を自律的に制御する装置にあって、電力制御部が、電力をパワーマネジメントドメインを単位にして供給し、パワーマネジメントドメインに含まれる機能部の動作が終了するごとにパワーマネジメントドメインへの電力供給を停止する技術が特許文献1に記載されている。
特願2004−225162号公報
ところで、近年、画像表示の機能を持った機器において、画像データをディスプレイ上に表示するための構成の消費電力の大きさが注目されている。この点は、低消費電力化の要求が強い電子ペーパをディスプレイに用いた情報処理装置において特に課題となっている。
画像データをディスプレイ上に表示するための構成は、一般的にディスプレイコントローラ(DC:display controller)と呼ばれる構成と、メモリ上で画像データを生成するグラフィックスプロセッシングユニット(GPU:Graphics Processing Unit)と呼ばれる構成とを一体化して構成されている。
特許文献1に記載された技術を含め、従来の技術においては、DCの消費電力に着目してなされたものではなく、DCとGPUとを1つの電力供給単位として制御していた。このような従来技術は、さらなる低省力化への改良の余地を残すものであった。
本発明の課題は、自律的に電力の供給を制御可能な情報処理装置及び情報処理装置の制御方法において、特に消費電力の大きい構成の省力化を図ることによって情報処理装置全体を効率的に低消費電力化することである。
以上の課題を解決するため、本発明の情報処理装置は、装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置であって、画像を表示するためのデータを生成する画像データ生成手段と、前記画像データ生成手段によって生成された画像データを使って画像を媒体上に表示する画像表示処理を実行する画像表示手段と、前記画像データ生成手段及び前記画像表示手段に対する電力の供給を制御する電力供給マネジメント手段と、を含み、前記電力供給マネジメント手段は、前記画像データ生成手段に対して電力を供給すると共に、前記画像データ生成手段に対する電力供給とは独立に前記画像表示手段に対して電力を供給することを特徴とする。
このような発明によれば、画像データ生成手段、画像データを使って画像を媒体上に表示する画像表示手段に対する電力供給開始及び終了のタイミングを独立に設定することができる。このため、画像データの生成からディスプレイ等への表示までの一連の処理のうち、画像データ生成手段、画像表示手段のうちの少なくとも一方が動作する必要がない期間は動作する必要がない構成への電力供給を停止することができる。このような本発明は、画像データ生成手段、画像表示手段が動作の待機中の電力を消費することをなくし、消費電力がより小さい情報処理装置を提供することができる。
また、本発明の情報処理装置は、前記画像データ生成手段、前記画像表示手段、電力供給マネジメント手段を統括的に制御する制御手段を備え、前記電力供給マネジメント手段は、前記制御手段が、前記画像データ生成手段、前記画像表示手段の少なくとも一方に対して処理に必要なパラメータ情報を設定した後、前記制御手段に対する電力供給を停止することを特徴とする。
このような発明によれば、制御手段が画像データ生成手段、画像表示手段に対してパラメータ情報を設定した後に制御手段への電力供給を停止することができる。このため、処理の主体が制御手段から画像データ生成手段、画像表示手段に移行した後、再び制御手段が動作することが必要になるまで制御手段による電力消費をなくし、情報処理装置をいっそう省力化することができる。
また、本発明の情報処理装置は、前記電力供給マネジメント手段が、前記画像データ生成手段、前記画像表示手段の少なくとも一方から動作終了の制御信号を入力されたことによって動作終了の制御信号を出力した前記画像データ生成手段、前記画像表示手段の少なくとも一方に対する電力供給を停止することを特徴とする。
このような発明によれば、電力供給マネジメント手段が画像データ生成手段、画像表示手段における動作終了を直ちに検出し、電力供給を停止する適正なタイミングを判断することができる。このため、電力供給による省力化効率を高めると共に、動作終了前に電力供給が停止されたことによるエラー等が発生することをなくすことができる。
また、本発明の情報処理装置は、前記画像データ生成手段が、前記画像表示手段に画像表示のための動作開始を指示する制御信号を出力した後、前記電力供給マネジメント手段に動作終了の制御信号を出力することを特徴とする。
このような発明によれば、画像データ生成手段が画像表示手段に動作開始を指示することができる。このため、画像データ生成手段が動作を停止した後にも一連の処理を継続して実行することができる。したがって、一連の処理のうち画像データの生成完了時点で画像データ生成手段が画像表示完了を待っている間に電力を消費することをなくすことができる。
また、本発明の画像処理装置は、前記電力供給マネジメント手段が、前記画像データ生成手段から動作終了の制御信号が入力された場合、前記画像表示手段に画像表示のための動作開始を指示する制御信号を出力することを特徴とする。
このような発明によれば、電力供給マネジメント手段が画像表示手段に動作開始を指示することができる。このため、画像データ生成手段が動作を完了するまで画像表示手段への電力供給を開始しないことができる。したがって、一連の処理のうち画像データの生成、画像表示に必要な構成にだけ電力を供給し、他の構成が他の構成の処理完了を待っている間に電力を消費することをなくすことができる。
また、本発明の情報処理装置は、前記制御手段が、前記電力供給マネジメント手段に対し、前記画像データ生成手段、前記画像表示手段の少なくとも一方の処理に必要なパラメータ情報を設定し、該設定が完了した後に自装置への電力供給を停止させ、前記電力供給マネジメント手段は、前記制御手段への電力を停止させた後、前記画像データ生成手段、前記画像表示手段の少なくとも一方に前記制御手段によって設定されたパラメータ情報を設定することを特徴とする。
このような発明によれば、制御手段が電力供給マネジメント手段にパラメータ情報を設定した後に制御手段への電力供給を停止することができる。また、画像データ生成手段、画像表示手段の少なくとも一方に対するパラメータ情報の設定を電力供給マネジメント手段が実行することができる。このため、パラメータ情報の設定のため、少なくとも画像データ生成手段と制御手段との両方に電力を供給する必要をなくすことができる。したがって、画像データ生成手段、制御手段によって消費される電力の最大量を抑えることができる。
また、本発明の情報処理装置の制御方法は、装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置の制御方法であって、画像を表示するためのデータを生成する画像データ生成ステップと、前記画像データ生成ステップを実行した画像データ生成手段への電力の供給を停止する第1停止ステップと、電力の供給が停止された画像データ生成手段によって生成された画像データを使って画像を媒体上に表示する画像表示手段に電力を供給する供給ステップと、前記供給ステップによって電力が供給された画像表示手段による画像表示の終了後、前記画像表示手段への電力の供給を停止する第2停止ステップと、を含むことを特徴とする。
このような発明によれば、画像データ生成ステップを実行する手段、及び、画像データを使って画像を媒体上に表示する画像表示ステップを実行する手段への電力供給開始及び終了のタイミングを独立に設定することができる。このため、画像データの生成からディスプレイ等への表示までの一連の処理のうち、画像データ生成ステップ、画像表示ステップのうちの少なくとも一方を実行する必要がない期間は処理を実行しない手段への電力供給を停止することができる。このような本発明は、画像データ生成手段、画像表示手段が動作の待機中の電力を消費することをなくし、情報処理装置を省力化する情報処理装置の制御方法を提供することができる。
以下、図を参照して本発明に係る情報処理装置及び情報処理装置の制御方法の実施の形態1ないし3を説明する。
(実施形態1)
図1は、本発明の実施形態1の情報処理装置を説明するための図である。図示した情報処理装置は、装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置である。そして、画像を表示するためのデータ(画像データ)を生成するGPU(Graphics Processing Unit)105、GPU105によって生成された画像データを使って画像を媒体上に表示する画像表示処理を実行するDC(display controller)106と、GPU105、DC106に対する電力の供給を制御するパワーマネジメント回路(power management:以下PM)102とを含む。
そして、PM102は、GPU105に対して電力を供給すると共に、GPU105に対する電力供給とは独立にDC106に対して電力を供給する。なお、実施形態1ないし3でいう「独立に電力供給をする」の文言は、GPU105に対する電力供給の開始、停止のタイミングとDC106に対する電力供給の開始、停止のタイミングとを、他方のタイミングに規制されることなく任意に設定することを指す。
以上の構成において、GPU105は画像データ生成手段、DC106は画像表示手段、PM102は電力供給マネジメント手段として機能する。
また、図1に示した構成は、GPU105、DC106、PM102を統括的に制御するCPU(Central Processing Unit)101を備えている。また、CPU101の制御に使用されるプログラムやデータ等を記憶するメモリ104を備え、周辺機器103と接続している。
DC106は、媒体としてディスプレイ107に画像を表示する。ディスプレイ107は、記憶性液晶を用いた薄型の所謂電子ペーパと呼ばれるディスプレイである。また、メモリ104はROM(Read Only Memory)やNVRAM(NonVolatile RAM)を含み、記憶すべき情報の種別によってROMや不揮発性のNVRAMが使い分けられる。周辺機器103とは、例えば、メモリカードのコントローラや通信コントローラが考えられる。
PM102は、以上述べた構成の各々(機能部とも記す)を独立した電力供給を受ける単位(パワーマネジメントドメイン)として電力供給を制御する。PM102は、各パワーマネジメントドメインと電力の供給を行うための給電ラインによって接続されている。
また、各機能部は、クロック制御線や、リセット解除信号などの、電源制御に必要な制御信号線によって接続されている。さらに、機能部はバスによって接続されていて、互いに画像処理に必要なデータを授受することができる。
なお、実施形態1は、PM102がGPU105及びDC106に相当する構成に対する電力供給をそれぞれ独立に制御できるものであればよく、GPU105とDC106とが一体化してグラフィックアクセラレータを構成するものであってもよい。
GPU105は、CPU101がメモリ104上に用意した命令を読み出しながら、ディスプレイ107に表示する画像を例えばメモリ104上に生成する処理を高速に行うハードウェアである。具体的には、GPU105は、CPU101がメモリ104上に用意したベクトル図形描画命令をラスタ図形に展開するといった描画処理を行う。
また、DC106は、GPU105が描画処理を行った図形をディスプレイ107に表示するための画像データをディスプレイ107に出力する。このとき、DC106は、直接ディスプレイ107に画像データを送ることができるが、メモリ104に一旦描画データを格納してから送ることも可能である。この場合、メモリ104に格納された画像データを後に再利用することが可能となる。
PM102がGPU105、DC106に対する電力供給をそれぞれ独立に制御する実施形態1は、GPU105、DC106によって行われる一連の画像処理の過程においてGPU105、DC106の一方が動作する必要がない期間、動作しない構成への電力供給を停止することができる。このため、実施形態1は、情報処理装置を省力化することが可能になる。
また、実施形態1は、PM102が、GPU105、DC106の少なくとも一方から動作終了の制御信号を入力され、この制御信号を出力したGPU105、DC106の少なくとも一方に対する電力供給を停止する。実施形態1では、GPU105がGPUDONE信号を、DC106がDCDONE信号を制御信号として各々出力する。そして、PM102が、GPU105、DC106が制御信号を入力したことによってGPU105、DC106への電力供給を停止する。
また、実施形態1では、GPU105が制御信号であるDCGO信号をDC106に出力し、DC106への画像表示動作の開始を指示する。GPU105は、DC106にDCGO信号を出力した後、PM102にGPUDONE信号を出力する。このため、実施形態1は、GPU105における画像データ生成の処理が終了した場合には、CPU101の制御を受けることなく、GPU105への電力供給の停止と、DC106の表示処理の開始を行うことができる。
なお、実施形態1では、GPU105に対する動作開始の指示はCPU101によって行われる。動作開始の指示にあたり、CPU101は、CPU101とPM102をつなぐ制御信号線(CTL信号)を通して、PM102に対してGPU105、DC106への電源投入を指示する。また、CPU101は、電源が投入されたGPU105、DC106に対し、動作を開始するのに必要なパラメータ(データ格納アドレス、描画条件、表示位置等の設定データ)を予め設定しておく。
実施形態1では、PM102が、CPU101によるGPU105及びDC106へのパラメータ設定が完了した後、CPU101に対する電力供給を停止する。
このような動作により、実施形態1は、CPU101の消費電力をも低減し、情報処理装置をいっそう省力化することができる。
以上述べた実施形態1は、以下のように動作する。
図2は、CPU101が、動作を開始するのに先立って実行する処理を説明するためのフローチャートである。図2に示したフローチャートにおいて、PM102は、オペレータがディスプレイ107のボタン操作、ディスプレイ107への通信ケーブルの接続あるいはメモリカードの接続等をしたことによって電子ペーパの操作開始を検出する(ステップS1)。そして、CPU101を含むパワードメインに電力を供給する(ステップS2)。
さらに、CPU101は、メモリ104に記憶されているOS及びアプリケーションプログラムの実行を開始すると共に、メモリ104の所定領域をワークメモリとして確保する(ステップS3)。そして、PM102からイベント通知信号を取得し(ステップS4)、発生したイベントの内容を判定する(ステップS5)。
ステップS5において、発生したイベントがいずれかのボタンに対する入力操作であると判定した場合、CPU101は、入力操作されたボタンの種別を判定する(ステップS6)。
ステップS6において、ページ戻りボタン4が入力操作されたと判定した場合、CPU101は、メモリ104から現在閲覧中のページ番号を取得し(ステップS7)、そのページ番号から“1”減じて現在閲覧中のページを1ページ戻す(ステップS8)。
また、ステップS6において、ページめくりボタン5が入力操作されたと判定した場合、CPU101は、メモリ104から現在閲覧中のページ番号を取得し(ステップS9)、そのページ番号に“1”加算して現在閲覧中のページを1ページ進める(ステップS10)。
ステップS8及びステップS10の後、PM102は、メモリーカードコントローラを含む周辺回路ドメインに電力を供給し(ステップS11)、新たに現在閲覧中となったページのデータをメモリカードから読み込む(ステップS12)。
次に、PM102は、メモリカードコントローラを含む周辺回路ドメインに対する電力の供給を停止し(ステップS13)、CPU101が発行した描画命令をメモリ104に記録する記録モードに移行する(ステップS14)。そして、CPU101が発行する、現在閲覧中となったページを描画する命令をメモリ104に記録した後(ステップS15)、CPU101が発行した描画命令を順次実行するAPI(Application Program Interface)モードに復帰する(ステップS16)。
以上のフローチャートにより、実施形態1の情報処理装置は、CPU101の電源が投入されていて(ステップS2)、CPU101による描画命令の生成と生成された描画命令のメモリ104への記録が終了しているものとする。
図3は、以上の処理の後の実施形態1の情報処理装置における電力供給の制御について説明するための図である。図3の矢線は電力供給から供給停止までの時間を示し、図中に記したPM、メモリ…といった名称は図1に示した各機能部に対応する。また、図中の1〜12の数字は、電力供給開始から終了までにおけるタイミングを特定するための付された数字である。
CPU101は、PM102にCTL信号を送ってGPU105、DC106の電源を投入させる(タイミング1)。
なお、実施形態1では、CPU101が、PM102によって電力の供給が停止されるまでの間にGPU105及びDC106の各々に処理に必要なパラメータ情報を書き込む。パラメータ情報とは、GPU105における描画命令の格納場所や、DC106における画像データの格納場所などのように、それぞれの処理に必要なデータを指す。GPU105へのパラメータ情報書き込みはタイミング2で、DC106へのパラメータ情報書き込みはタイミング3で、それぞれ行われる。
パラメータ設定の後、CPU101はGPU105に動作開始を指示する(タイミング4)。GPU105は、動作開始の指示を受け、メモリ104から描画命令を読み込んで描画処理を開始する(タイミング5)。そして、CPU101はCTL信号を通してPM102にCPU101の電源供給停止を指示し、PM102がCPU101に対する電力供給を停止する(タイミング6)。
GPU105は、メモリ104に記録された描画命令を読み出してメモリ104上に画像データを生成する。そして、画像データの生成が終了すると(タイミング7)、DC106に対して表示動作開始を指示するDCGO信号を送信する(タイミング8)。DC106はDCGO信号を受けて、表示動作を開始する(タイミング9)。次に、GPU105は、PM102に対してGPUDONE信号を出力し、PM102は、GPUDONE信号を受けて、GPU105に対する電力の供給を停止する(タイミング10)。
一方、DC106は、GPU105が出力したDCGO信号を受けて、メモリ104上に格納されている画像データをディスプレイ107に転送している。DC106の表示処理が終了すると(タイミング11)、DC106は、PM102にDCDONE信号を送り、PM102は、DCDONE信号を受けて、DC106への電力供給を停止する(タイミング12)。
以上述べた実施形態1は、画像データの生成から画像表示までの一連の処理において、DC106による処理の完了を待つことなくGPU105への電力供給を停止することができる。このため、DC106がディスプレイ107を制御する間のGPU105による電力消費をなくし、情報処理装置を省力化することが可能になる。
なお、以上述べた実施形態1では、DCGO信号とGPUDONE信号とを各々独立の信号としてもよいし、GPU105において発生した信号をまとめてPM102及びDC106へ出力するものであってもよい。
さらに、DCGO信号やGPUDONE信号、さらにCTL信号といった制御信号をPM102へ専用の信号線を介して送出するものであっても、またバス信号線を経由して書き込むものであってもよい。バスを使って制御信号線を授受する構成は、既存の構成を利用することができるというメリットを有する。ただし、PM102の側にバス制御回路を実装するため回路構成がやや複雑になる。
また、実施形態1は、CPU101が自装置の電源停止のタイミングをコントロールできるため、電源制御の自由度が大きいという利点もある。例えば、GPU105が画像データを生成している間、CPU101が、他のソフトウェア処理を実行してから電源を停止することも可能となる。
以上述べた実施形態1は、GPU105がCPU101によって動作開始を指示された後、DC106に自装置における処理の完了を通知し、その後PM102に電力供給を停止させている。このため、GPU105は、一連の処理のうち処理の主体がDC106に移行した後には電力を消費することがない。このような実施形態1の情報処理装置は、GPU105とDC106とを一体の構成として共通の給電ラインで電力供給をしていた従来技術に比べて情報処理装置全体を省力化することができる。
(実施形態2)
次に、本発明の実施形態2について説明する。なお、実施形態2の説明において、実施形態1と同様の構成については同様の符号を付し、説明を一部略すものとする。
図4は、実施形態2の情報処理装置を説明するための図である。図示した実施形態2の情報処理装置は、PM102が、GPU105からGPUDONE信号が入力された場合にDC106に対してDCGOを出力し、画像表示のための動作開始を指示する点で実施形態1と相違する。
以上述べた構成は、次のように動作する。
図5は、PM102の電力供給制御を説明するための図である。図中の矢線は、矢線の始端に記された各機能部の電力供給開始から終了までの時間を示している。また、図中に記した数字は、電力供給開始から終了までにおけるタイミングを特定するためのものである。
実施形態2では、CPU101が、図2に示したフローチャートの実行後(タイミング0)、PM102に対し、GPU105からGPUDONE信号を入力した場合にはDC106に自動的にDCGO信号を出力するよう命令する(タイミング1)。さらに、CPU101は、PM102にDC106のパラメータ情報として画像データのメモリ104における格納場所を書き込む(タイミング2)。
次に、CPU101は、PM102にCTL信号を送って先ずGPU105の電源を投入させる(タイミング3)。さらに、CPU101は、GPU105に対して描画命令のメモリ104における格納場所をパラメータ情報として書き込んだ後(タイミング4)、GPU105に動作開始を指示する(タイミング5)。GPU105は描画動作を開始する(タイミング6)。
以上の処理の後、CPU101は、GPU105の動作終了を待つことなくPM102に電源停止命令を送り、自装置への電力供給を停止させる(タイミング7)。なお、実施形態2では、CPU101がGPU105に対するパラメータ情報の書込みにかかる時間をtとして図5中に示している。
実施形態2では、GPU105は、画像データの生成が終了すると(タイミング8)、PM102に対して画像データ生成が終了したことを通知するGPUDONE信号を出力する(タイミング9)。PM102は、GPUDONE信号の出力によってGPU105への電力供給を停止する(タイミング10)。
また、PM102は、GPUDONE信号が出力されたことによって、GPU105への電源供給を停止するとともに、DC106への電力供給を開始する(タイミング10)。その後、PM102は、タイミング2でCPU101から受け取っていたDC106のパラメータ情報をDC106に書き込む(タイミング11)。その後、PM102は、DC106にDCGO信号を出力する(タイミング12)。DC106は、DCGO信号を受けて、画像データ表示処理、すなわち、メモリ104から画像データを読み込んでディスプレイ107に転送する動作を開始する(タイミング13)。
DC106の画像データ表示処理が終了すると(タイミング14)、DC106はPM102に対して処理の終了を通知するDCDONE信号を出力し、PM102は、DCDONE信号を受けて、DC106に対する電力供給を停止する(タイミング15)。
以上述べた実施形態2は、GPU105における処理の完了後にGPU105への電力供給を停止するばかりでなく、DC106への電力供給をGPU105の処理完了まで待機させることができる。このような実施形態2は、実施形態1よりもDC106へ電力を供給する時間を短縮することができるので、情報処理装置をいっそう省力化することができる。
(実施形態3)
次に、本発明の実施形態3について説明する。実施形態3の情報処理装置は、CPU101が、PM102に対し、GPU105、DC106の処理に必要なパラメータ情報を設定する。そして、該設定が完了した後に自装置(CPU101)への電力供給を停止させる。また、PM102は、CPU101への電力を停止させた後、GPU105、DC106にCPU101によって設定されたパラメータ情報を設定するものである。
図6は、実施形態3の情報処理装置を示している。図示したように、実施形態3では、PM102がGPU105、DC106との間で授受される制御信号を全てGPU105、DC106に出力している。
このような構成を実現するため、実施形態3は、PM102が、CPU101からパラメータ情報を受け取って自装置の内部に保持し、CPU101への電力供給を停止した後でも独自にGPU105、DC106に設定する構成を有している。
上記した構成は、PM102が、GPU105、DC106の処理に必要なパラメータ情報をCPUから取得し、取得されたパラメータ情報を保持し、保持されているパラメータ情報をGPU105、DC106に設定するよう動作することによって実現する。
上記したPM102の動作は、PM102に簡易なソフトウェアを組む込むことによっても実現可能である。また、ハードウェア構成によって実現することも可能である。
図7は、実施形態3の情報処理装置の動作を説明するための図である。実施形態3では、予め、CPU101が、PM102に対し、CPU101への電力供給を停止した後、GPU105に電力供給を開始し、GPU105の処理が終了した場合にはCD106への電力供給を開始する命令を設定しておく(タイミング1)。そして、CPU101は、PM102にGPU105のパラメータ情報である描画命令のメモリ104における格納場所を書き込む(タイミング2)。また、PM102に対し、DC106のパラメータ情報であるGPU105が生成した画像データのメモリ104における格納場所を書き込んでおく(タイミング3)。
以上の処理の後、CPU101は、PM102に対してCTL信号を出力し、動作開始を指示する(タイミング4)。PM102は、CTL信号を受けてCPU101への電力供給を停止し、GPU105への電力供給を開始する(タイミング5)。さらに、電力供給されたGPU105に対してCPU101によって先に設定された描画命令のメモリ104における格納場所を書き込む(タイミング6)。その後、PM102はGPU105にGPUGO信号を出力して動作開始を指示する(タイミング7)。
GPU105は、GPUGO信号を受けて画像データ生成のための動作を開始する(タイミング8)。そして、画像データ生成処理の終了後(タイミング9)、GPU105は、PM102にGPUDONE信号を出力して動作終了を報告する(タイミング10)。
GPUDONE信号を入力したPM102は、GPU105への電力供給を停止し、DC106への電力供給を開始する(タイミング11)。DC106への電力供給開始後、PM102は、DC106に対し、先にCPU101に設定されていたメモリ104における画像データの格納場所を書き込む(タイミング12)。そして、DC106に対してDCGO信号を出力して動作の開始を指示する(タイミング13)。
DCGO信号を入力したDC106は、生成された画像データをメモリ104から取得し、ディスプレイ107に転送して画像を表示するための処理を開始する(タイミング14)。そして、画像表示処理の終了後(タイミング15)、PM102に対してDCDONE信号を出力し、処理が終了したことを通知する(タイミング16)。DCDONE信号を受けたPM102は、DC106への電力供給を停止する。
以上述べた実施形態3は、CPU101がGPU105及びDC106へPM102を介してパラメータ情報を設定する。このため、CPU101に電力を供給して、かつGPU105への電力供給を停止した状態でパラメータ情報をPM102に設定することができる。また、GPU105に電力を供給して、かつCPU101への電力供給を停止した状態でパラメータ情報をGPU105に設定することができる。また、GPU105への電力供給を停止し、かつDC106に電力を供給した状態でパラメータ情報をDC106に設定することができる。
このような実施形態3は、従来はCPU101が行っていたパラメータ設定をPM102が代行することで、CPU101、GPU105、DC106各部への電力供給時間を抑えて消費電力を削減することができるとともに、電源制御手順をPM102が一括して行うことから、CPU101上のソフトウェア開発が容易になるというメリットがある。
以上述べたように、本発明の実施形態1ないし3は、画像データをメモリ上で生成する処理(描画処理)をするGPU105、生成されたデータをディスプレイ等の表示媒体に表示するDC106(表示系)の電源を個別に制御できるようになり、情報処理装置全体の消費電力を低減することができる。
このような実施形態1ないし3は、特に、電子ペーパを応用したシステムのように、表示系の消費電力の割合が大きいシステムの消費電力を有効に省力化することができる。なお、実施形態1ないし実施形態3は、電子ペーパを用いたシステムに限定されるものでなく、システム全体の消費電力が課題となっているコンピュータシステム全般に応用可能である。携帯型情報表示機器には、常にいっそうの省力化が望まれるため、本発明を適用するのに適した構成ということができる。
本発明の実施形態1の情報処理装置を説明するための図である。 本発明の実施形態1において、図1に示したCPUが動作を開始するのに先立って実行する処理を説明するためのフローチャートである。 本発明の実施形態1の情報処理装置における電力供給の制御について説明するための図である。 本発明の実施形態2の情報処理装置を説明するための図である。 本発明の実施形態2の情報処理装置における電力供給の制御について説明するための図である。 本発明の実施形態3の情報処理装置を説明するための図である。 本発明の実施形態3の情報処理装置における電力供給の制御について説明するための図である。
符号の説明
101 CPU、102 PM、103 周辺機器、104 メモリ、105 GPU、106 DC、107 ディスプレイ

Claims (2)

  1. 装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置であって、
    画像を表示するためのデータを生成する画像データ生成手段と、
    前記画像データ生成手段によって生成された画像データを使って画像を媒体上に表示する画像表示処理を実行する画像表示手段と、
    前記画像データ生成手段及び前記画像表示手段に対する電力の供給を制御する電力供給マネジメント手段と、
    前記画像データ生成手段、前記画像表示手段、電力供給マネジメント手段を統括的に制御する制御手段と、
    を含み、
    前記制御手段は、
    前記電力供給マネジメント手段に対し、前記画像データ生成手段、前記画像表示手段の少なくとも一方の処理に必要なパラメータ情報を設定し、該設定が完了した後に自装置への電力供給を停止させ、
    前記電力供給マネジメント手段は、
    前記制御手段への電力を停止させ、前記画像データ生成手段、前記画像表示手段の少なくとも一方に前記制御手段によって設定されたパラメータ情報を設定した後、前記画像データ生成手段に対して電力を供給し、前記画像データ生成手段から動作終了の制御信号が入力されたことによって前記画像データ生成手段に対する電力供給を停止し、前記画像データ生成手段に対する電力供給とは独立に前記画像表示手段に対して電力を供給すると共に画像表示のための動作開始を指示する制御信号を出力し、前記画像表示手段から動作終了の制御信号が入力されたことによって前記画像表示手段に対する電力供給を停止することを特徴とする情報処理装置。
  2. 装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置の制御方法であって、
    前記画像データ生成手段における前記データの生成処理に必要なパラメータ情報と、前記画像表示手段における画像の表示処理に必要なパラメータ情報とを有する制御手段から、前記データの生成処理に必要なパラメータ情報と、前記画像の表示処理に必要なパラメータ情報との少なくとも一方を取得するステップと、
    前記制御手段への給電を停止する制御手段給電停止ステップと、
    前記取得ステップにおいて取得された前記データの生成処理に必要なパラメータ情報を前記画像データ生成手段に設定し、前記取得ステップにおいて取得された前記画像の表示処理に必要なパラメータ情報を前記画像表示手段に設定するステップと、
    画像を表示するためのデータを生成する画像データ生成ステップと、
    前記画像データ生成ステップを実行した画像データ生成手段から動作終了の制御信号が入力されたことにより、前記画像データ生成手段への電力の供給を停止する第1停止ステップと、
    画像データ生成手段によって生成された画像データを使って画像を媒体上に表示する画像表示手段に電力を供給すると共に、動作開始を指示する制御信号を出力するステップと、
    前記供給ステップによって電力が供給された画像表示手段から動作終了の制御信号が入力されたことにより、前記画像表示手段への電力の供給を停止する第2停止ステップと、
    を含むことを特徴とする情報処理装置の制御方法。
JP2006111941A 2006-04-14 2006-04-14 情報処理装置及び情報処理方法 Expired - Fee Related JP4839938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006111941A JP4839938B2 (ja) 2006-04-14 2006-04-14 情報処理装置及び情報処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006111941A JP4839938B2 (ja) 2006-04-14 2006-04-14 情報処理装置及び情報処理方法

Publications (2)

Publication Number Publication Date
JP2007286807A JP2007286807A (ja) 2007-11-01
JP4839938B2 true JP4839938B2 (ja) 2011-12-21

Family

ID=38758530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006111941A Expired - Fee Related JP4839938B2 (ja) 2006-04-14 2006-04-14 情報処理装置及び情報処理方法

Country Status (1)

Country Link
JP (1) JP4839938B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111757A1 (en) 2012-01-23 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6291992B2 (ja) * 2014-04-17 2018-03-14 富士通株式会社 スマート端末、消費電力の状態の制御方法、および、消費電力状態制御プログラム
JP6085739B1 (ja) 2016-04-12 2017-03-01 株式会社セレブレクス 低消費電力表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
JPH04290109A (ja) * 1991-03-19 1992-10-14 Matsushita Electric Ind Co Ltd 情報処理装置
JPH10198455A (ja) * 1997-01-14 1998-07-31 Mitsubishi Electric Corp 消費電力制御方式及び方法
WO2000002118A1 (en) * 1998-07-02 2000-01-13 Hitachi, Ltd. Microprocessor
JP2000112585A (ja) * 1998-10-02 2000-04-21 Toshiba Corp システムlsi及びパワーマネジメント方法
JP2000315127A (ja) * 1999-04-30 2000-11-14 Fuji Xerox Co Ltd ドキュメントビューワ装置
JP2004177725A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 電子機器及び省電力制御方法
JP2006048190A (ja) * 2004-08-02 2006-02-16 Seiko Epson Corp 情報処理装置および電力制御方法

Also Published As

Publication number Publication date
JP2007286807A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4341594B2 (ja) 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
US8700935B2 (en) Power supply unit configured to not control a power supply from reducing the power state to a mirroring unit and storage units during a rebuild operation even when such power reducing state is satisfied
CN102387280B (zh) 成像装置、片上系统单元及其驱动方法
US7383456B2 (en) Method of autonomously controlling power to respective units of an information processing apparatus
JP5885390B2 (ja) 画像形成装置、画像形成装置の制御方法及びプログラム
US20050198418A1 (en) Multilayer system and clock control method
US6990599B2 (en) Method and apparatus of clock control associated with read latency for a card device
JP4743263B2 (ja) 情報処理装置および情報処理方法
JP4839938B2 (ja) 情報処理装置及び情報処理方法
JP4839936B2 (ja) 情報処理装置及び情報処理方法
JP2011141818A (ja) グラフィックコントローラ、情報処理装置および省電力方法
JP2018078485A (ja) 情報処理装置および情報処理装置の起動方法
US7116432B2 (en) Power control for a printing unit with a maintenance function
JP2015215684A (ja) 情報処理装置及び情報処理プログラム
JP2011013836A (ja) メモリ配置管理装置及びマイクロプロセッサ
JP2017059051A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP4341500B2 (ja) 情報処理装置および電源投入方法
JP4617879B2 (ja) 情報処理装置および情報処理方法
JP3347523B2 (ja) 画像処理装置、画像処理装置の制御方法、画像処理システム、及び画像処理システムの制御方法
TWI436200B (zh) 電腦系統及其電源管理方法
JP2006007553A (ja) 記録装置
JP2016122414A (ja) 情報処理装置及びその制御方法、並びにプログラム
TWI405077B (zh) 可省電電腦系統、圖像處理模組及其省電方法
JP2011005812A (ja) 画像形成装置及びその制御方法
JP2008198101A (ja) 情報処理装置、電力制御方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees