JP4839938B2 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP4839938B2 JP4839938B2 JP2006111941A JP2006111941A JP4839938B2 JP 4839938 B2 JP4839938 B2 JP 4839938B2 JP 2006111941 A JP2006111941 A JP 2006111941A JP 2006111941 A JP2006111941 A JP 2006111941A JP 4839938 B2 JP4839938 B2 JP 4839938B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data generation
- power supply
- power
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Description
例えば、PDA(Personal Digital Assistant)等の携帯型の機器においては、一定時間操作が行われない場合、CPUが低周波数で動作すると共に、周辺回路への電力の供給を停止する低消費電力モードに自動的に移行し、操作が行われた場合に、通常の状態に復帰して処理を行うことにより、待機時の消費電力の削減を図るものが知られている。
画像データをディスプレイ上に表示するための構成は、一般的にディスプレイコントローラ(DC:display controller)と呼ばれる構成と、メモリ上で画像データを生成するグラフィックスプロセッシングユニット(GPU:Graphics Processing Unit)と呼ばれる構成とを一体化して構成されている。
本発明の課題は、自律的に電力の供給を制御可能な情報処理装置及び情報処理装置の制御方法において、特に消費電力の大きい構成の省力化を図ることによって情報処理装置全体を効率的に低消費電力化することである。
このような発明によれば、電力供給マネジメント手段が画像データ生成手段、画像表示手段における動作終了を直ちに検出し、電力供給を停止する適正なタイミングを判断することができる。このため、電力供給による省力化効率を高めると共に、動作終了前に電力供給が停止されたことによるエラー等が発生することをなくすことができる。
このような発明によれば、画像データ生成手段が画像表示手段に動作開始を指示することができる。このため、画像データ生成手段が動作を停止した後にも一連の処理を継続して実行することができる。したがって、一連の処理のうち画像データの生成完了時点で画像データ生成手段が画像表示完了を待っている間に電力を消費することをなくすことができる。
このような発明によれば、電力供給マネジメント手段が画像表示手段に動作開始を指示することができる。このため、画像データ生成手段が動作を完了するまで画像表示手段への電力供給を開始しないことができる。したがって、一連の処理のうち画像データの生成、画像表示に必要な構成にだけ電力を供給し、他の構成が他の構成の処理完了を待っている間に電力を消費することをなくすことができる。
(実施形態1)
図1は、本発明の実施形態1の情報処理装置を説明するための図である。図示した情報処理装置は、装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置である。そして、画像を表示するためのデータ(画像データ)を生成するGPU(Graphics Processing Unit)105、GPU105によって生成された画像データを使って画像を媒体上に表示する画像表示処理を実行するDC(display controller)106と、GPU105、DC106に対する電力の供給を制御するパワーマネジメント回路(power management:以下PM)102とを含む。
また、図1に示した構成は、GPU105、DC106、PM102を統括的に制御するCPU(Central Processing Unit)101を備えている。また、CPU101の制御に使用されるプログラムやデータ等を記憶するメモリ104を備え、周辺機器103と接続している。
また、各機能部は、クロック制御線や、リセット解除信号などの、電源制御に必要な制御信号線によって接続されている。さらに、機能部はバスによって接続されていて、互いに画像処理に必要なデータを授受することができる。
GPU105は、CPU101がメモリ104上に用意した命令を読み出しながら、ディスプレイ107に表示する画像を例えばメモリ104上に生成する処理を高速に行うハードウェアである。具体的には、GPU105は、CPU101がメモリ104上に用意したベクトル図形描画命令をラスタ図形に展開するといった描画処理を行う。
このような動作により、実施形態1は、CPU101の消費電力をも低減し、情報処理装置をいっそう省力化することができる。
以上述べた実施形態1は、以下のように動作する。
さらに、CPU101は、メモリ104に記憶されているOS及びアプリケーションプログラムの実行を開始すると共に、メモリ104の所定領域をワークメモリとして確保する(ステップS3)。そして、PM102からイベント通知信号を取得し(ステップS4)、発生したイベントの内容を判定する(ステップS5)。
ステップS6において、ページ戻りボタン4が入力操作されたと判定した場合、CPU101は、メモリ104から現在閲覧中のページ番号を取得し(ステップS7)、そのページ番号から“1”減じて現在閲覧中のページを1ページ戻す(ステップS8)。
ステップS8及びステップS10の後、PM102は、メモリーカードコントローラを含む周辺回路ドメインに電力を供給し(ステップS11)、新たに現在閲覧中となったページのデータをメモリカードから読み込む(ステップS12)。
以上のフローチャートにより、実施形態1の情報処理装置は、CPU101の電源が投入されていて(ステップS2)、CPU101による描画命令の生成と生成された描画命令のメモリ104への記録が終了しているものとする。
なお、実施形態1では、CPU101が、PM102によって電力の供給が停止されるまでの間にGPU105及びDC106の各々に処理に必要なパラメータ情報を書き込む。パラメータ情報とは、GPU105における描画命令の格納場所や、DC106における画像データの格納場所などのように、それぞれの処理に必要なデータを指す。GPU105へのパラメータ情報書き込みはタイミング2で、DC106へのパラメータ情報書き込みはタイミング3で、それぞれ行われる。
なお、以上述べた実施形態1では、DCGO信号とGPUDONE信号とを各々独立の信号としてもよいし、GPU105において発生した信号をまとめてPM102及びDC106へ出力するものであってもよい。
以上述べた実施形態1は、GPU105がCPU101によって動作開始を指示された後、DC106に自装置における処理の完了を通知し、その後PM102に電力供給を停止させている。このため、GPU105は、一連の処理のうち処理の主体がDC106に移行した後には電力を消費することがない。このような実施形態1の情報処理装置は、GPU105とDC106とを一体の構成として共通の給電ラインで電力供給をしていた従来技術に比べて情報処理装置全体を省力化することができる。
次に、本発明の実施形態2について説明する。なお、実施形態2の説明において、実施形態1と同様の構成については同様の符号を付し、説明を一部略すものとする。
図4は、実施形態2の情報処理装置を説明するための図である。図示した実施形態2の情報処理装置は、PM102が、GPU105からGPUDONE信号が入力された場合にDC106に対してDCGOを出力し、画像表示のための動作開始を指示する点で実施形態1と相違する。
図5は、PM102の電力供給制御を説明するための図である。図中の矢線は、矢線の始端に記された各機能部の電力供給開始から終了までの時間を示している。また、図中に記した数字は、電力供給開始から終了までにおけるタイミングを特定するためのものである。
実施形態2では、GPU105は、画像データの生成が終了すると(タイミング8)、PM102に対して画像データ生成が終了したことを通知するGPUDONE信号を出力する(タイミング9)。PM102は、GPUDONE信号の出力によってGPU105への電力供給を停止する(タイミング10)。
以上述べた実施形態2は、GPU105における処理の完了後にGPU105への電力供給を停止するばかりでなく、DC106への電力供給をGPU105の処理完了まで待機させることができる。このような実施形態2は、実施形態1よりもDC106へ電力を供給する時間を短縮することができるので、情報処理装置をいっそう省力化することができる。
次に、本発明の実施形態3について説明する。実施形態3の情報処理装置は、CPU101が、PM102に対し、GPU105、DC106の処理に必要なパラメータ情報を設定する。そして、該設定が完了した後に自装置(CPU101)への電力供給を停止させる。また、PM102は、CPU101への電力を停止させた後、GPU105、DC106にCPU101によって設定されたパラメータ情報を設定するものである。
このような構成を実現するため、実施形態3は、PM102が、CPU101からパラメータ情報を受け取って自装置の内部に保持し、CPU101への電力供給を停止した後でも独自にGPU105、DC106に設定する構成を有している。
上記したPM102の動作は、PM102に簡易なソフトウェアを組む込むことによっても実現可能である。また、ハードウェア構成によって実現することも可能である。
GPUDONE信号を入力したPM102は、GPU105への電力供給を停止し、DC106への電力供給を開始する(タイミング11)。DC106への電力供給開始後、PM102は、DC106に対し、先にCPU101に設定されていたメモリ104における画像データの格納場所を書き込む(タイミング12)。そして、DC106に対してDCGO信号を出力して動作の開始を指示する(タイミング13)。
以上述べたように、本発明の実施形態1ないし3は、画像データをメモリ上で生成する処理(描画処理)をするGPU105、生成されたデータをディスプレイ等の表示媒体に表示するDC106(表示系)の電源を個別に制御できるようになり、情報処理装置全体の消費電力を低減することができる。
Claims (2)
- 装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置であって、
画像を表示するためのデータを生成する画像データ生成手段と、
前記画像データ生成手段によって生成された画像データを使って画像を媒体上に表示する画像表示処理を実行する画像表示手段と、
前記画像データ生成手段及び前記画像表示手段に対する電力の供給を制御する電力供給マネジメント手段と、
前記画像データ生成手段、前記画像表示手段、電力供給マネジメント手段を統括的に制御する制御手段と、
を含み、
前記制御手段は、
前記電力供給マネジメント手段に対し、前記画像データ生成手段、前記画像表示手段の少なくとも一方の処理に必要なパラメータ情報を設定し、該設定が完了した後に自装置への電力供給を停止させ、
前記電力供給マネジメント手段は、
前記制御手段への電力を停止させ、前記画像データ生成手段、前記画像表示手段の少なくとも一方に前記制御手段によって設定されたパラメータ情報を設定した後、前記画像データ生成手段に対して電力を供給し、前記画像データ生成手段から動作終了の制御信号が入力されたことによって前記画像データ生成手段に対する電力供給を停止し、前記画像データ生成手段に対する電力供給とは独立に前記画像表示手段に対して電力を供給すると共に画像表示のための動作開始を指示する制御信号を出力し、前記画像表示手段から動作終了の制御信号が入力されたことによって前記画像表示手段に対する電力供給を停止することを特徴とする情報処理装置。 - 装置を構成する各機能部における電力の供給を自律的に制御する情報処理装置の制御方法であって、
前記画像データ生成手段における前記データの生成処理に必要なパラメータ情報と、前記画像表示手段における画像の表示処理に必要なパラメータ情報とを有する制御手段から、前記データの生成処理に必要なパラメータ情報と、前記画像の表示処理に必要なパラメータ情報との少なくとも一方を取得するステップと、
前記制御手段への給電を停止する制御手段給電停止ステップと、
前記取得ステップにおいて取得された前記データの生成処理に必要なパラメータ情報を前記画像データ生成手段に設定し、前記取得ステップにおいて取得された前記画像の表示処理に必要なパラメータ情報を前記画像表示手段に設定するステップと、
画像を表示するためのデータを生成する画像データ生成ステップと、
前記画像データ生成ステップを実行した画像データ生成手段から動作終了の制御信号が入力されたことにより、前記画像データ生成手段への電力の供給を停止する第1停止ステップと、
画像データ生成手段によって生成された画像データを使って画像を媒体上に表示する画像表示手段に電力を供給すると共に、動作開始を指示する制御信号を出力するステップと、
前記供給ステップによって電力が供給された画像表示手段から動作終了の制御信号が入力されたことにより、前記画像表示手段への電力の供給を停止する第2停止ステップと、
を含むことを特徴とする情報処理装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111941A JP4839938B2 (ja) | 2006-04-14 | 2006-04-14 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111941A JP4839938B2 (ja) | 2006-04-14 | 2006-04-14 | 情報処理装置及び情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007286807A JP2007286807A (ja) | 2007-11-01 |
JP4839938B2 true JP4839938B2 (ja) | 2011-12-21 |
Family
ID=38758530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111941A Expired - Fee Related JP4839938B2 (ja) | 2006-04-14 | 2006-04-14 | 情報処理装置及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4839938B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013111757A1 (en) | 2012-01-23 | 2013-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6291992B2 (ja) * | 2014-04-17 | 2018-03-14 | 富士通株式会社 | スマート端末、消費電力の状態の制御方法、および、消費電力状態制御プログラム |
JP6085739B1 (ja) | 2016-04-12 | 2017-03-01 | 株式会社セレブレクス | 低消費電力表示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211819A (ja) * | 1990-03-23 | 1992-08-03 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JPH04290109A (ja) * | 1991-03-19 | 1992-10-14 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JPH10198455A (ja) * | 1997-01-14 | 1998-07-31 | Mitsubishi Electric Corp | 消費電力制御方式及び方法 |
WO2000002118A1 (en) * | 1998-07-02 | 2000-01-13 | Hitachi, Ltd. | Microprocessor |
JP2000112585A (ja) * | 1998-10-02 | 2000-04-21 | Toshiba Corp | システムlsi及びパワーマネジメント方法 |
JP2000315127A (ja) * | 1999-04-30 | 2000-11-14 | Fuji Xerox Co Ltd | ドキュメントビューワ装置 |
JP2004177725A (ja) * | 2002-11-28 | 2004-06-24 | Toshiba Corp | 電子機器及び省電力制御方法 |
JP2006048190A (ja) * | 2004-08-02 | 2006-02-16 | Seiko Epson Corp | 情報処理装置および電力制御方法 |
-
2006
- 2006-04-14 JP JP2006111941A patent/JP4839938B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007286807A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4341594B2 (ja) | 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム | |
US8700935B2 (en) | Power supply unit configured to not control a power supply from reducing the power state to a mirroring unit and storage units during a rebuild operation even when such power reducing state is satisfied | |
CN102387280B (zh) | 成像装置、片上系统单元及其驱动方法 | |
US7383456B2 (en) | Method of autonomously controlling power to respective units of an information processing apparatus | |
JP5885390B2 (ja) | 画像形成装置、画像形成装置の制御方法及びプログラム | |
US20050198418A1 (en) | Multilayer system and clock control method | |
US6990599B2 (en) | Method and apparatus of clock control associated with read latency for a card device | |
JP4743263B2 (ja) | 情報処理装置および情報処理方法 | |
JP4839938B2 (ja) | 情報処理装置及び情報処理方法 | |
JP4839936B2 (ja) | 情報処理装置及び情報処理方法 | |
JP2011141818A (ja) | グラフィックコントローラ、情報処理装置および省電力方法 | |
JP2018078485A (ja) | 情報処理装置および情報処理装置の起動方法 | |
US7116432B2 (en) | Power control for a printing unit with a maintenance function | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
JP2011013836A (ja) | メモリ配置管理装置及びマイクロプロセッサ | |
JP2017059051A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP4341500B2 (ja) | 情報処理装置および電源投入方法 | |
JP4617879B2 (ja) | 情報処理装置および情報処理方法 | |
JP3347523B2 (ja) | 画像処理装置、画像処理装置の制御方法、画像処理システム、及び画像処理システムの制御方法 | |
TWI436200B (zh) | 電腦系統及其電源管理方法 | |
JP2006007553A (ja) | 記録装置 | |
JP2016122414A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
TWI405077B (zh) | 可省電電腦系統、圖像處理模組及其省電方法 | |
JP2011005812A (ja) | 画像形成装置及びその制御方法 | |
JP2008198101A (ja) | 情報処理装置、電力制御方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |