JP2003332504A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003332504A JP2003332504A JP2002136708A JP2002136708A JP2003332504A JP 2003332504 A JP2003332504 A JP 2003332504A JP 2002136708 A JP2002136708 A JP 2002136708A JP 2002136708 A JP2002136708 A JP 2002136708A JP 2003332504 A JP2003332504 A JP 2003332504A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat conductor
- heat
- conductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
放熱特性を実現し得る半導体装置及びその製造方法を提
供する。 【解決手段】 半導体基板10上に形成された絶縁膜3
0a〜30fと、絶縁膜に埋め込まれた熱伝導体42と
を有し、熱伝導体は、炭素元素から構成される線状構造
体40より成る。熱伝導体の材料として、極めて熱伝導
率が高い材料である炭素元素から構成される線状構造体
が用いられているため、トランジスタ24a、24b等
の半導体素子等において発生する熱を効果的に放熱する
ことができる。
Description
の製造方法に係り、特に良好な放熱特性を有する半導体
装置及びその製造方法に関する。
ーアの法則に従って年々増加し続け、また、単位体積当
たりの発熱量も演算速度の高速化の要求によりますます
増加している。このため、半導体集積回路の発熱対策
が、重要な課題となっている。
てSOI基板を用いると、一層深刻な問題となる。SO
I基板では、基板と半導体層との間に絶縁膜が形成され
ているため、半導体層上に形成された半導体素子から発
生する熱を、基板側から放熱するのが困難となるためで
ある。
体の高出力トランジスタ等においても、発熱対策は重要
な課題である。発熱に伴って、性能が劣化し、信頼性が
低下するためである。
や高出力トランジスタに対しては、放熱板を付加した
り、フィン型の空冷や水冷等の強制冷却機構が付加する
ことにより、放熱を行ってきた。
集積回路においては、半導体基板上に多数積層された熱
伝導率の低い層間絶縁膜により放熱が阻害される。ま
た、化合物半導体を用いた高出力トランジスタにおいて
は、熱伝導性の低い保護膜により放熱が阻害される。こ
のため、放熱板や強制冷却機構を付加したとしても、十
分な放熱効率を実現することは困難であった。
を設け、開口部を介して放熱方法する技術も提案されて
いるが、半導体基板の裏面側に大きな開口部を設けるの
は必ずしも容易ではなく、製造工程の増加を招き、コス
トアップの要因となってしまう。
くことなく、良好な放熱特性を実現し得る半導体装置及
びその製造方法を提供することにある。
上に形成された絶縁膜と、前記絶縁膜に埋め込まれた熱
伝導体とを有し、前記熱伝導体は、炭素元素から構成さ
れる線状構造体より成ることを特徴とする半導体装置に
より達成される。
れた熱伝導体を有し、前記熱伝導体は、炭素元素から構
成される線状構造体より成ることを特徴とする半導体装
置により達成される。
を形成する工程と、前記絶縁膜に開口部を形成する工程
と、前記開口部内に、炭素元素から構成される線状構造
体より成る熱伝導体を成長する工程とを有することを特
徴とする半導体装置の製造方法により達成される。
形成する工程と、前記開口部内に、炭素元素から構成さ
れる線状構造体より成る熱伝導体を成長する工程とを有
することを特徴とする半導体装置の製造方法により達成
される。
施形態による半導体装置及びその製造方法を図1乃至図
6を用いて説明する。図1は、本実施形態による半導体
装置を示す断面図である。
導体装置について図1を用いて説明する。
る半導体基板10の表面には、素子領域12を画定する
素子分離領域14が形成されている。
域12には、n形ウェル16a及びp形ウェル1bが形
成されている。
とソース/ドレイン拡散層22aとを有するpチャネル
のトランジスタ24aが形成されている。また、n形ウ
ェル16には、p形のドーパント不純物が高濃度に導入
されたコンタクト層26aが形成されている。
とソース/ドレイン拡散層22bとを有するnチャネル
のトランジスタ24bが形成されている。また、p形ウ
ェル16bには、n形のドーパント不純物が高濃度に導
入されたコンタクト層26bが形成されている。
が形成されている。電極28は、例えば発熱量の大きい
半導体素子(図示せず)に接続されている。
た半導体基板10上には、例えばSiO2より成る層間
絶縁膜30a〜30fが順次積層されている。
は、例えばCuよりなる配線32が適宜形成されてい
る。
埋め込まれたビア34を介して、他の配線32、ソース
/ドレイン拡散層22a、22b、コンタクト層26
a、26b等に、適宜接続されている。
より成る保護膜36が形成されている。
には、開口部38a、38bが形成されている。開口部
38aは、例えば電極28に達するように形成されてい
る。また、開口部38bは、トランジスタ24aの近傍
における半導体基板10の表面に達するように形成され
ている。開口部38a、38bの径は、例えば0.1μ
mとなっている。
チューブの束より成る柱状の熱伝導体42が埋め込まれ
ている。
め込まれた熱伝導体42を示す斜視図である。
は、複数のカーボンナノチューブ40の束により構成さ
れている。カーボンナノチューブ40の直径は、例えば
1nm程度となっている。熱伝導体42は、数百から数
千本のカーボンナノチューブ40が束になって構成され
ている。
明する。
成されたナノ構造体であって、炭素元素から構成される
線状構造体である。カーボンナノチューブは、円筒状に
なっている。カーボンナノチューブは、ユニークな物性
を有していることから注目を浴びている新しい炭素系材
料である。カーボンナノチューブは、炭素原子同士が最
も結合力の強いsp2ボンドで6員環状に組み上げられ
たグラフェンシートを筒状にした構造を有している。カ
ーボンナノチューブの直径は最小で0.4nm程度であ
り、カーボンナノチューブの長さは数100μm程度の
ものが知られている。寸法のばらつきが極めて小さいこ
ともカーボンナノチューブの特徴として挙げられる。ま
た、カーボンナノチューブは、カイラリティの違いによ
って、電気伝導が半導体的なものから金属的なものまで
幅広く変化する。
W/(cm・K)以上と極めて高い。
を示すグラフである。
ドである12Cの熱伝導率は、約30W/(cm・K)で
ある。カーボンナノチューブは、純粋なダイヤモンドで
ある 12Cに匹敵する極めて高い熱伝導率を有している。
伝導率との関係を示すグラフである。図3の横軸はカー
ボンナノチューブの直径を示しており、図3の縦軸はカ
ーボンナノチューブの熱伝導率を示している。
Carbon Nanotubes, Jianwei Che, Tahir Cagin, and Wi
lliam A. Goddard III, http://www.foresight.org/Con
ferences/MNT7/Papers/Che/index.htmlから引用したも
のである。
るカーボンナノチューブを熱伝導体42の材料として用
いることにより、トランジスタ24a、24b等の半導
体素子等において発生する熱を効果的に放熱することが
可能となる。
左側の熱伝導体42を電極28に接続し、図1(a)に
おける紙面右側の熱伝導体42をトランジスタ24aの
近傍における半導体基板10の表面に接続したが、熱伝
導体42を接続する箇所はこれらに限定されるものでは
ない。所望の放熱を実現し得るよう、適切な箇所に熱伝
導体42を接続すればよい。
えばアルミニウムより成る放熱板44が形成されてい
る。放熱板44には、大きな表面積を確保すべく凹凸4
5が形成されている。
するようになっている。
ナノチューブ40の束より成る熱伝導体42が層間絶縁
膜30a〜30fに埋め込まれていることに主な特徴が
ある。
半導体素子等において発生する熱を必ずしも効果的に放
熱することはできなかった。
熱伝導率が高い材料であるカーボンナノチューブ40の
束より成る熱伝導体42が層間絶縁膜30a〜30fに
埋め込まれているため、トランジスタ24a、24b等
の半導体素子等において発生する熱を効果的に放熱する
ことができる。従って、本実施形態によれば、放熱特性
の良好な半導体装置を提供することができる。
態による半導体装置の製造方法を図4乃至図7を用いて
説明する。図4は、本実施形態による半導体装置の製造
方法を示す工程断面図である。
リコンより成る半導体基板10の表面に、素子領域12
を画定する素子分離領域14を形成する。
素子領域12に、n形ウェル16a及びp形ウェル1b
を形成する。
0aとソース/ドレイン拡散層22aとを有するpチャ
ネルのトランジスタ24aを形成する。また、n形ウェ
ル16に、p形のドーパント不純物が高濃度に導入され
たコンタクト層26aを形成する。
0bとソース/ドレイン拡散層22bとを有するnチャ
ネルのトランジスタ24bを形成する。また、p形ウェ
ル16bに、n形のドーパント不純物が高濃度に導入さ
れたコンタクト層26bを形成する。
より、例えば発熱量の大きい半導体素子(図示せず)に
接続された電極28が、例えば素子分離領域14上に形
成される。
成された半導体基板10上に、例えばSiO2より成る
層間絶縁膜30a〜30fや、例えばCuより成る配線
32等を適宜形成する。配線32を、層間絶縁膜30a
〜30fに埋め込まれたビア34を介して、他の配線3
2、ソース/ドレイン拡散層22a、22b、コンタク
ト層26a、26b等に、適宜接続する。
iO2より成る保護膜36を形成する。
例えばスピンコート法により、フォトレジスト膜48を
形成する。この後、フォトリソグラフィ技術を用い、フ
ォトレジスト膜48をパターニングする。これにより、
フォトレジスト膜48に、保護膜に達する開口部50が
形成される。なお、開口部50は、カーボンナノチュー
ブ40より成る熱伝導体42を埋め込むための開口部3
8a、38bを保護膜36及び層間絶縁膜30a〜30
fに形成するためのものである。
ジスト膜48をマスクとし、例えばプラズマエッチング
法により、保護膜36及び層間絶縁膜30a〜30fを
エッチングする。これにより、例えば電極28に達する
開口部38aと、例えばトランジスタ24aの近傍にお
ける半導体基板10の表面に達する開口部38bとが形
成される。なお、エッチングガスとしては、例えばSF
6を用いることができる。
層52を形成する。触媒層52は、カーボンナノチュー
ブを成長するためのものである。なお、触媒層52の材
料としては、例えばNi、Fe、Co等の遷移金属又は
これらの化合物合金を適宜用いることができる。触媒層
52の厚さは、例えば数原子層分とすればよい。
することにより、不要な触媒層52を除去する。こうし
て、触媒層52が、開口部38a、38bの底面のみに
形成される。
CVD法により、触媒層52上に、カーボンナノチュー
ブ40より成る熱伝導体42を成長する。熱伝導体42
は、例えば保護膜36の上面より上方にまで成長する。
原料ガスとしては、例えばアセチレンガスを用いること
ができる。成長温度としては、例えば400〜600℃
程度とすればよい。こうして、開口部38a、38b
に、カーボンナノチューブ40より成る熱伝導体42が
形成される。触媒層52は、カーボンナノチューブ40
の根本、即ち開口部38a、38bの底面に残ることと
なる。
0を熱CVD法により形成する場合を例に説明したが、
カーボンナノチューブ40は熱CVD法のみならず、他
の成長方法によっても形成することが可能である。例え
ば、プラズマCVD法によりカーボンナノチューブ40
を形成することも可能である。この場合、原料ガスとし
ては、例えばメタンガスを用いることができる。成長温
度は、例えば400〜600℃程度とすればよい。プラ
ズマCVD法によりカーボンナノチューブ40を形成し
た場合には、触媒層52は、カーボンナノチューブ40
の先端、即ち熱伝導体42の上端に残ることとなる。
イオンミリング法により、保護膜36上に突出している
熱伝導体42を部分的にエッチング除去する。保護膜3
6上に突出している熱伝導体42を部分的にエッチング
除去するためには、基板面に対して斜めの方向からAr
イオンを入射すればよい。
厚さ1μm程度のアルミニウムより成る金属層54を形
成する。
ォトレジスト膜56を形成する。この後、フォトリソグ
ラフィ技術を用い、フォトレジスト膜56を例えばスト
ライプ状にパターニングする。
て、金属層54を一定の深さまでエッチングする。これ
により、金属層54の表面に凹凸45が形成され、金属
層54の表面積が大きくなる。
より成る放熱板44が形成される。
装置が製造される。
よる半導体装置及びその製造方法を図8乃至図12を用
いて説明する。図8は、本実施形態による半導体装置を
示す断面図である。図9乃至図12は、本実施形態によ
る半導体装置の製造方法を示す工程断面図である。図1
乃至図7に示す第1実施形態による半導体装置及びその
製造方法と同一の構成要素には、同一の符号を付して説
明を省略または簡潔にする。
伝導体42a、42bが、基板に対して水平方向に延在
する配線32aを介して直列に接続されていることに主
な特徴がある。
は、例えばトランジスタ24aの近傍における半導体基
板10の表面に達する開口部38cが形成されている。
開口部38c内には、カーボンナノチューブ40の束よ
り成る熱伝導体42aが埋め込まれている。
成る配線32aが形成されている。配線32aは、熱伝
導体42aに接続されている。
には、配線32aに達する開口部38dが形成されてい
る。開口部38d内には、カーボンナノチューブ40の
束より成る熱伝導体42bが埋め込まれている。熱伝導
体42bは、配線32aを介して、熱伝導体42aに直
列に接続されている。配線32aは、通常の電気配線と
して機能するとともに、熱伝導体42aと熱伝導体42
bとを熱的に接続する中継熱伝導体としても機能する。
成されている。
ように、複数の熱伝導体42a、42bが、配線32a
を介して直列に接続されていることに主な特徴がある。
の熱伝導体42を保護膜36の表面から半導体基板10
の表面に達するように形成するため、熱伝導体42を埋
め込む領域を確保するのが必ずしも容易ではなかった。
殊に配線層数が多くなるほど、熱伝導体42を埋め込む
ための領域を確保するのは困難になる傾向がある。
対して水平方向に延在する配線32aを介して、熱伝導
体42aと熱伝導体42bとを直列に接続するため、熱
伝導体を埋め込む領域を確保するのが容易となる。従っ
て、本実施形態によれば、レイアウトの自由度を向上す
ることができる。
態による半導体装置の製造方法を図9乃至図12を用い
て説明する。
では、図4(a)を用いて上述した半導体装置の製造方
法とほぼ同様であるので、説明を省略する。
スピンコート法により、フォトレジスト膜58を形成す
る。この後、フォトリソグラフィ技術を用い、フォトレ
ジスト膜58をパターニングする。これにより、フォト
レジスト膜に、層間絶縁膜30eに達する開口部60が
形成される。なお、開口部60は、カーボンナノチュー
ブ40の束より成る熱伝導体42aを埋め込むための開
口部38cを層間絶縁膜30a〜30eに形成するため
のものである。
し、例えばプラズマエッチング法により、層間絶縁膜3
0a〜30eをエッチングする。これにより、例えば半
導体基板10の表面に達する開口部38cが形成され
る。なお、エッチングガスとしては、上記と同様に、例
えばSF6を用いることができる。
例えば蒸着法により、触媒層62を形成する。
することにより、不要な触媒層62を除去する。
ラズマCVD法により、開口部38c内にカーボンナノ
チューブ40より成る熱伝導体42aを成長する。これ
により、開口部38c内に、カーボンナノチューブ40
の束より成る熱伝導体42aが埋め込まれる。なお、図
9(c)乃至図12では触媒層62は省略されている。
膜厚500nmのSiO2より成る絶縁膜64を形成す
る。
り、フォトレジスト膜66を形成する。この後、フォト
リソグラフィ技術を用い、フォトレジスト膜66をパタ
ーニングする。これにより、フォトレジスト膜68に開
口部68が形成される。
て、絶縁膜64をエッチングする。これにより、絶縁膜
64に、配線32、32aを埋め込むための溝70が形
成される。
に、例えばスピンコート法により、フォトレジスト膜7
2を形成する。この後、フォトリソグラフィ技術を用
い、フォトレジスト膜72をパターニングする。これに
より、フォトレジスト膜72に、層間絶縁膜30eにコ
ンタクトホール74a、74bを形成するための開口部
76が形成される。
て、層間絶縁膜30eをエッチングする。これにより、
層間絶縁膜30eに、配線32に達するコンタクトホー
ル74aと、ビア34に達するコンタクトホール74b
とが形成される。
ルダマシン法により、溝70内及びコンタクトホール7
4a、74b内に、配線32、32a及びビア34を埋
め込む。具体的には、まず、全面に、例えばスパッタ法
により、例えばTiより成るシード層(図示せず)を形
成する。この後、めっき法により、例えば厚さ1μmの
Cu層を形成する。この後、CMP(Chemical Mechani
cal Polishing、化学的機械的研磨)により、絶縁膜6
4の表面が露出するまでCu層を研磨する。こうして、
溝70内及びコンタクトホール74a、74b内に、配
線32、32a及びビア34が埋め込まれる。
縁膜30f、配線32、ビア34及び保護膜36を適宜
形成する。
ォトレジスト膜78を形成する。この後、フォトリソグ
ラフィ技術を用い、フォトレジスト膜78をパターニン
グする。これにより、フォトレジスト膜78に、保護膜
36に達する開口部80が形成される。なお、開口部8
0は、カーボンナノチューブ40より成る熱伝導体42
bを埋め込むための開口部38dを、保護膜36及び層
間絶縁膜30e、30fに形成するためのものである。
し、例えばプラズマエッチング法により、保護膜36及
び層間絶縁膜30e、30fをエッチングする。これに
より、例えば配線32aに達する開口部38dとが形成
される。なお、エッチングガスとしては、上記と同様
に、例えばSF6を用いることができる。
層82を形成する。これにより、開口部38dの底面に
触媒層82が形成される。
することにより、不要な触媒層82を除去する。
プラズマCVD法により、開口部38d内に、カーボン
ナノチューブ40の束より成る熱伝導体42bを形成す
る。なお、図11(b)乃至図12では、触媒層82は
省略されている。
保護膜36上に突出して熱伝導体42bを除去する。
た半導体装置の製造方法と同様にして、放熱板44を形
成する(図12参照)。
製造される。
よる半導体装置の変形例(その1)を図13を用いて説
明する。図13は、本変形例による半導体装置を示す断
面図である。
体として機能する配線32aと熱伝導体42a、42b
との間に、それぞれ薄い絶縁膜84a、84bが形成さ
れていることに主な特徴がある。
線32aとの間には、例えばSiO 2より成る膜厚5n
mの絶縁膜84aが形成されている。なお、図中の矢印
は、熱の伝達経路を示している。
にも、例えばSiO2より成る膜厚5nmの絶縁膜84
bが形成されている。
84a、84bと配線32aとの間にそれぞれ絶縁膜8
4a、84bが形成されているため、熱伝導体84a、
84bと配線32aとを電気的に絶縁することができ
る。しかも、絶縁膜84a、絶縁膜84bは薄いため、
熱伝導体42aと配線32aとの間の熱的な接続や配線
32aと熱伝導体42bとの間の熱的な接続を大きく阻
害することはない。従って、本変形例によれば、熱伝導
体42a、42bと配線32aとの電気的な絶縁性を確
保しつつ、熱伝導体42aと熱伝導体42bとを熱的に
接続することができる。
よる半導体装置の変形例(その2)を図14を用いて説
明する。図14は、本変形例による半導体装置を示す断
面図である。
ノチューブの束より成る配線32bを用いて、熱伝導体
42aと熱伝導体42bとが熱的に接続されていること
に主な特徴がある。
には、カーボンナノチューブの束より成る配線32aが
形成されている。配線32aを構成するカーボンナノチ
ューブは、基板面に対して水平方向に成長されている。
カーボンナノチューブを基板面に対して水平方向に成長
するためには、基板面に水平な方向に電界を印加しつ
つ、例えばプラズマCVD法又は熱CVD法によりカー
ボンナノチューブを成長すればよい。
2bは、絶縁膜84a、84bを介して、それぞれ熱伝
導体42a、42bに熱的に接続されている。
えばCuより成る配線32aを介して、熱伝導体42a
と熱伝導体42bとを熱的に接続していた。配線32a
の材料として用いられている例えばCuは、カーボンナ
ノチューブと比較して熱伝導率が低いため、必ずしも良
好な熱伝導性が得られない場合もあり得る。
率の高い材料であるカーボンナノチューブを配線32b
の材料として用いているため、熱伝導体42aと熱伝導
体42bとを配線32bを介して熱的に接続する場合で
あっても、良好な熱伝導性を得ることができる。
熱特性を有する半導体装置を提供することができる。
よる半導体装置の変形例(その3)を図15を用いて説
明する。図15は、本変形例による半導体装置を示す断
面図である。
2aと熱伝導体42bとを熱的に接続する中継熱伝導体
42cが、熱伝導体42a、42bと一体に形成されて
いることに主な特徴がある。
には、基板に対して水平な方向に成長されたカーボンナ
ノチューブの束より成る中継熱伝導体42cが形成され
ている。中継熱伝導体42cは、熱伝導体42aと一体
に形成されている。中継熱伝導体42cは、配線32と
別個に形成されている。
体42aと一体にカーボンナノチューブを成長するため
には、熱伝導体42aを形成した後に、基板面に対して
水平な方向に電界を印加しつつ、例えばプラズマCVD
法又は熱CVD法により、カーボンナノチューブを成長
すればよい。このようにしてカーボンナノチューブを成
長すれば、熱伝導体42aと一体に中継熱伝導体42c
が形成される。
して垂直な方向に成長された熱伝導体42bが形成され
ている。熱伝導体42bは、中継熱伝導体42cと一体
に形成されている。
体に形成するためには、熱伝導体42cを形成した後
に、基板面に対して垂直な方向に電界を印加しつつ、例
えばプラズマCVD法又は熱CVD法により、カーボン
ナノチューブを成長すればよい。
体42bと熱伝導体42cとを一体に形成してもよい。
よる半導体装置及びその製造方法を図16乃至図19を
用いて説明する。図16は、本実施形態による半導体装
置を示す断面図である。図17乃至図19は、本実施形
態による半導体装置の製造方法を示す工程断面図であ
る。図1乃至図15に示す第1又は第2実施形態による
半導体装置及びその製造方法と同一の構成要素には、同
一の符号を付して説明を省略または簡潔にする。
導体装置について図16を用いて説明する。
42dが半導体基板10に埋め込まれており、半導体基
板10の下面側から放熱し得ることに主な特徴がある。
カーボンナノチューブの束より成る熱伝導体42dが埋
め込まれている。
10の下面には、放熱板44aが形成されている。
する。
成されている。
基板10に埋め込むため、熱伝導体42aを埋め込む箇
所の自由度が極めて高い。従って、本実施形態によれ
ば、設計におけるレイアウトの容易化を図ることができ
る。
態による半導体装置の製造方法を図17乃至図19を用
いて説明する。
基板10上に、トランジスタ24a、24b等を形成す
る。この後、全面に、層間絶縁膜30aを形成する。
基板10の上下を反転する。
ォトレジスト膜86を形成する。この後、フォトリソグ
ラフィ技術を用い、フォトレジスト膜86をパターニン
グする。これにより、フォトレジスト膜86に、半導体
基板10に達する開口部88が形成される。なお、開口
部88は、カーボンナノチューブ42dを埋め込むため
の開口部90を半導体基板10に形成するためのもので
ある。
し、例えばプラズマエッチング法により、半導体基板1
0をエッチングする。これにより、層間絶縁膜30aに
達する開口部90a、90bと、素子分離領域14に達
する開口部90c、90dとが形成される。
に、例えば蒸着法により、触媒層92を形成する。
することにより、不要な触媒層92を除去する。
プラズマCVD法により、開口部90a〜90dに、カ
ーボンナノチューブの束より成る熱伝導体42dを形成
する。プラズマCVD法によりカーボンナノチューブを
成長するため、触媒層92は熱伝導体42dの上端に残
る。
ンイオンミリング法により、半導体基板10から突出し
ている熱伝導体42d及び触媒層92を除去する。
に、例えば真空蒸着法により、厚さ1μmのアルミニウ
ムより成る金属層を形成する。こうして、金属層より成
る放熱板44aが形成される。
る。
体装置の製造方法と同様にして、層間絶縁膜30b〜3
0f、配線32、ビア34、保護膜36等を適宜形成す
る(図19参照)。
製造される。
よる半導体装置を図20を用いて説明する。図20は、
本実施形態による半導体装置を示す断面図である。図1
乃至図19に示す第1乃至第3実施形態による半導体装
置及びその製造方法と同一の構成要素には、同一の符号
を付して説明を省略または簡潔にする。
42の上端が熱電冷却素子であるペルチェ素子94に接
続されていることに主な特徴がある。
体を熱的に並列に配置して、電気的に直列に接続して電
流を流すと、ペルチェ効果によって、吸熱(冷却)と放
熱(加熱)が生じる素子のことである。
には、層間絶縁膜30gが形成されている。
が埋め込まれている。ペルチェ素子94の下面側は低温
側であり、ペルチェ素子94の上面側は高温側である。
の下面、即ち低温側に接続されている。
上には、配線96a、96bが形成されている。配線9
6a、96bは、ペルチェ素子94に電源を供給するた
めのものである。
形成されている。放熱板44は、配線96a、96bを
介して、ペルチェ素子94の上面、即ち高温側に熱的に
接続されている。
成されている。
体42との間に熱伝冷却素子であるペルチェ素子42が
設けられているため、熱伝導体42をより低温にするこ
とができる。このため、本実施形態によれば、トランジ
スタ24a、24b等の半導体素子等をより冷却するこ
とができる。
限らず種々の変形が可能である。
たが、必ずしも放熱板を設けなくてもよい。例えば、熱
伝導体を直接熱浴に接するようにしてもよい。但し、放
熱板を設けた場合の方が、より効果的に放熱することが
できる。
ューブの束より成る熱伝導体を形成したが、熱伝導体は
必ずしもカーボンナノチューブの束でなくてもよい。一
本のカーボンナノチューブにより熱伝導体を構成しても
よい。
表面に凹凸を形成しなかったが、放熱板44aの表面に
凹凸を形成してもよい。これにより、放熱特性をより向
上することが可能となる。
縁膜と、前記絶縁膜に埋め込まれた熱伝導体とを有し、
前記熱伝導体は、炭素元素から構成される線状構造体よ
り成ることを特徴とする半導体装置。
いて、前記熱伝導体に熱的に接続された他の熱伝導体を
更に有し、前記他の熱伝導体は、炭素元素から構成され
る線状構造体より成ることを特徴とする半導体装置。
いて、前記熱伝導体と前記他の熱伝導体とを熱的に接続
する中継熱伝導体を更に有することを特徴とする半導体
装置。
いて、少なくとも、前記熱伝導体と前記中継熱伝導体と
の間、又は、前記他の熱伝導体と前記中継熱伝導体との
間に形成された絶縁膜を更に有することを特徴とする半
導体装置。
置において、前記中継熱伝導体は、電気配線を兼ねるこ
とを特徴とする半導体装置。
いて、前記中継熱伝導体は、少なくとも前記熱伝導体又
は前記他の熱伝導体と一体に形成されていることを特徴
とする半導体装置。
載の半導体装置において、前記中継熱伝導体は、炭素元
素から構成される線状構造体より成ることを特徴とする
半導体装置。
伝導体を有し、前記熱伝導体は、炭素元素から構成され
る線状構造体より成ることを特徴とする半導体装置。
載の半導体装置において、前記熱伝導体に熱的に接続さ
れた放熱板を更に有することを特徴とする半導体装置。
おいて、前記放熱板は、金属より成ることを特徴とする
半導体装置。
記載の半導体装置において、前記熱伝導体に接続された
熱電冷却素子を更に有することを特徴とする半導体装
置。
成する工程と、前記絶縁膜に開口部を形成する工程と、
前記開口部内に、炭素元素から構成される線状構造体よ
り成る熱伝導体を成長する工程とを有することを特徴と
する半導体装置の製造方法。
する工程と、前記開口部内に、炭素元素から構成される
線状構造体より成る熱伝導体を成長する工程とを有する
ことを特徴とする半導体装置の製造方法。
伝導率が高い材料であるカーボンナノチューブより成る
熱伝導体を用いて放熱するため、トランジスタ等の半導
体素子等において発生する熱を効果的に放熱することが
できる。従って、本発明によれば、放熱特性の良好な半
導体装置を提供することができる。
断面図である。
である。
係を示すグラフである。
方法を示す工程断面図(その1)である。
方法を示す工程断面図(その2)である。
方法を示す工程断面図(その3)である。
方法を示す工程断面図(その4)である。
断面図である。
方法を示す工程断面図(その1)である。
造方法を示す工程断面図(その2)である。
造方法を示す工程断面図(その3)である。
造方法を示す工程断面図(その4)である。
よる半導体装置を示す断面図である。
よる半導体装置を示す断面図である。
よる半導体装置を示す断面図である。
す断面図である。
造方法を示す工程断面図(その1)である。
造方法を示す工程断面図(その2)である。
造方法を示す工程断面図(その3)である。
す断面図である。
Claims (10)
- 【請求項1】 半導体基板上に形成された絶縁膜と、 前記絶縁膜に埋め込まれた熱伝導体とを有し、 前記熱伝導体は、炭素元素から構成される線状構造体よ
り成ることを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記熱伝導体に熱的に接続された他の熱伝導体を更に有
し、 前記他の熱伝導体は、炭素元素から構成される線状構造
体より成ることを特徴とする半導体装置。 - 【請求項3】 請求項2記載の半導体装置において、 前記熱伝導体と前記他の熱伝導体とを熱的に接続する中
継熱伝導体を更に有することを特徴とする半導体装置。 - 【請求項4】 請求項3記載の半導体装置において、 少なくとも、前記熱伝導体と前記中継熱伝導体との間、
又は、前記他の熱伝導体と前記中継熱伝導体との間に形
成された絶縁膜を更に有することを特徴とする半導体装
置。 - 【請求項5】 請求項3又は4記載の半導体装置におい
て、 前記中継熱伝導体は、電気配線を兼ねることを特徴とす
る半導体装置。 - 【請求項6】 半導体基板に埋め込まれた熱伝導体を有
し、 前記熱伝導体は、炭素元素から構成される線状構造体よ
り成ることを特徴とする半導体装置。 - 【請求項7】 請求項1乃至6のいずれか1項に記載の
半導体装置において、 前記熱伝導体に熱的に接続された放熱板を更に有するこ
とを特徴とする半導体装置。 - 【請求項8】 請求項1乃至7のいずれか1項に記載の
半導体装置において、 前記熱伝導体に接続された熱電冷却素子を更に有するこ
とを特徴とする半導体装置。 - 【請求項9】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜に開口部を形成する工程と、 前記開口部内に、炭素元素から構成される線状構造体よ
り成る熱伝導体を成長する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項10】 半導体基板に開口部を形成する工程
と、 前記開口部内に、炭素元素から構成される線状構造体よ
り成る熱伝導体を成長する工程とを有することを特徴と
する半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002136708A JP4416376B2 (ja) | 2002-05-13 | 2002-05-13 | 半導体装置及びその製造方法 |
US10/435,471 US6800886B2 (en) | 2002-05-13 | 2003-05-12 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002136708A JP4416376B2 (ja) | 2002-05-13 | 2002-05-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332504A true JP2003332504A (ja) | 2003-11-21 |
JP4416376B2 JP4416376B2 (ja) | 2010-02-17 |
Family
ID=29397535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002136708A Expired - Fee Related JP4416376B2 (ja) | 2002-05-13 | 2002-05-13 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6800886B2 (ja) |
JP (1) | JP4416376B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006043329A1 (ja) * | 2004-10-22 | 2006-04-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2006319338A (ja) * | 2005-05-11 | 2006-11-24 | Magnachip Semiconductor Ltd | 半導体チップ及び半導体チップパッケージ |
JP2007027752A (ja) * | 2005-07-20 | 2007-02-01 | Samsung Electro Mech Co Ltd | Ledパッケージ及びその製造方法 |
JP2007311710A (ja) * | 2006-05-22 | 2007-11-29 | Fujitsu Ltd | 電子装置及びその製造方法 |
JP2008519452A (ja) * | 2004-11-04 | 2008-06-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路のナノチューブをベースにした基板 |
JP2008192706A (ja) * | 2007-02-01 | 2008-08-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2009508325A (ja) * | 2005-08-26 | 2009-02-26 | スモルテック エービー | ナノ構造体に基づく相互接続および熱の散逸体 |
JP2010103525A (ja) * | 2008-10-27 | 2010-05-06 | Samsung Led Co Ltd | Ledパッケージ |
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
JP2011082360A (ja) * | 2009-10-07 | 2011-04-21 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2012510150A (ja) * | 2008-11-25 | 2012-04-26 | サッシャ・マントヴァーニ | 熱エネルギーを迅速に移送する装置 |
JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2012256631A (ja) * | 2011-06-07 | 2012-12-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2013077837A (ja) * | 2008-05-05 | 2013-04-25 | Qualcomm Inc | 3−d集積回路側方熱放散 |
JP2013518443A (ja) * | 2010-01-26 | 2013-05-20 | クアルコム,インコーポレイテッド | 熱管理のための微細加工されたピラーフィン |
JP2013141037A (ja) * | 2013-04-22 | 2013-07-18 | Nikon Corp | 積層型半導体装置 |
JP2013179177A (ja) * | 2012-02-28 | 2013-09-09 | National Institute Of Advanced Industrial & Technology | 電子デバイス及びその製造方法 |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656027B2 (en) * | 2003-01-24 | 2010-02-02 | Nanoconduction, Inc. | In-chip structures and methods for removing heat from integrated circuits |
US7273095B2 (en) * | 2003-03-11 | 2007-09-25 | United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Nanoengineered thermal materials based on carbon nanotube array composites |
US7538422B2 (en) * | 2003-08-25 | 2009-05-26 | Nanoconduction Inc. | Integrated circuit micro-cooler having multi-layers of tubes of a CNT array |
US20070126116A1 (en) * | 2004-08-24 | 2007-06-07 | Carlos Dangelo | Integrated Circuit Micro-Cooler Having Tubes of a CNT Array in Essentially the Same Height over a Surface |
US7477527B2 (en) * | 2005-03-21 | 2009-01-13 | Nanoconduction, Inc. | Apparatus for attaching a cooling structure to an integrated circuit |
US8048688B2 (en) * | 2006-10-24 | 2011-11-01 | Samsung Electronics Co., Ltd. | Method and apparatus for evaluation and improvement of mechanical and thermal properties of CNT/CNF arrays |
US20070114658A1 (en) * | 2004-08-24 | 2007-05-24 | Carlos Dangelo | Integrated Circuit Micro-Cooler with Double-Sided Tubes of a CNT Array |
US7732918B2 (en) * | 2003-08-25 | 2010-06-08 | Nanoconduction, Inc. | Vapor chamber heat sink having a carbon nanotube fluid interface |
US7109581B2 (en) | 2003-08-25 | 2006-09-19 | Nanoconduction, Inc. | System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler |
US20070257766A1 (en) * | 2003-11-18 | 2007-11-08 | Richards Robert F | Micro-Transducer and Thermal Switch for Same |
US7019346B2 (en) * | 2003-12-23 | 2006-03-28 | Intel Corporation | Capacitor having an anodic metal oxide substrate |
US7242073B2 (en) * | 2003-12-23 | 2007-07-10 | Intel Corporation | Capacitor having an anodic metal oxide substrate |
US7345364B2 (en) * | 2004-02-04 | 2008-03-18 | Agere Systems Inc. | Structure and method for improved heat conduction for semiconductor devices |
US7829883B2 (en) * | 2004-02-12 | 2010-11-09 | International Business Machines Corporation | Vertical carbon nanotube field effect transistors and arrays |
US20050257821A1 (en) * | 2004-05-19 | 2005-11-24 | Shriram Ramanathan | Thermoelectric nano-wire devices |
KR20070028604A (ko) * | 2004-06-30 | 2007-03-12 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 나노선(nanowire)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법 |
US20110151609A1 (en) * | 2004-07-26 | 2011-06-23 | Kuo-Ching Chiang | Method for Forming Thin Film Heat Dissipater |
US7268019B2 (en) * | 2004-09-22 | 2007-09-11 | Halliburton Energy Services, Inc. | Method and apparatus for high temperature operation of electronics |
EP1670077A1 (de) * | 2004-12-10 | 2006-06-14 | Siemens Aktiengesellschaft | Halbleiter-Schaltungsanordnung mit Energierückgewinnung |
KR100652410B1 (ko) * | 2005-05-07 | 2006-12-01 | 삼성전자주식회사 | 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법 |
US7586191B2 (en) * | 2005-08-11 | 2009-09-08 | Hall David R | Integrated circuit apparatus with heat spreader |
US7633152B2 (en) * | 2005-09-02 | 2009-12-15 | Agere Systems Inc. | Heat dissipation in integrated circuits |
US7723759B2 (en) * | 2005-10-24 | 2010-05-25 | Intel Corporation | Stacked wafer or die packaging with enhanced thermal and device performance |
US20070105356A1 (en) * | 2005-11-10 | 2007-05-10 | Wei Wu | Method of controlling nanowire growth and device with controlled-growth nanowire |
CN1964028B (zh) * | 2005-11-11 | 2010-08-18 | 鸿富锦精密工业(深圳)有限公司 | 散热器 |
DE102006001792B8 (de) | 2006-01-12 | 2013-09-26 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben |
KR100721020B1 (ko) * | 2006-01-20 | 2007-05-23 | 삼성전자주식회사 | 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법 |
US8217518B2 (en) * | 2006-03-08 | 2012-07-10 | Stmicroelectronics Asia Pacific Pte., Ltd. | Enhancing metal/low-K interconnect reliability using a protection layer |
US8633371B2 (en) * | 2007-11-09 | 2014-01-21 | The Boeing Company | Device and method for generating electrical power |
US8519254B2 (en) * | 2008-04-08 | 2013-08-27 | The Boeing Company | Device and method for generating electrical power |
US8119528B2 (en) * | 2008-08-19 | 2012-02-21 | International Business Machines Corporation | Nanoscale electrodes for phase change memory devices |
WO2011001494A1 (ja) * | 2009-06-29 | 2011-01-06 | 富士通株式会社 | 半導体装置およびその製造方法 |
KR101559958B1 (ko) * | 2009-12-18 | 2015-10-13 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치 |
JP2011233714A (ja) * | 2010-04-27 | 2011-11-17 | Canon Inc | 半導体素子 |
KR101698932B1 (ko) * | 2010-08-17 | 2017-01-23 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조방법 |
US8680673B2 (en) * | 2010-12-21 | 2014-03-25 | Stmicroelectronics Pte Ltd. | Integrated heat pillar for hot region cooling in an integrated circuit |
US8890318B2 (en) * | 2011-04-15 | 2014-11-18 | International Business Machines Corporation | Middle of line structures |
US9087753B2 (en) | 2012-05-10 | 2015-07-21 | International Business Machines Corporation | Printed transistor and fabrication method |
JP5624600B2 (ja) * | 2012-12-27 | 2014-11-12 | 株式会社東芝 | 配線及び半導体装置の製造方法 |
KR101566593B1 (ko) * | 2013-12-11 | 2015-11-05 | 주식회사 동부하이텍 | 반도체 패키지 |
US9741635B2 (en) | 2014-01-21 | 2017-08-22 | Infineon Technologies Austria Ag | Electronic component |
US9750158B2 (en) | 2014-05-02 | 2017-08-29 | Honeywell International Inc. | Reduced thermal transfer to Peltier cooled FETs |
US9397023B2 (en) | 2014-09-28 | 2016-07-19 | Texas Instruments Incorporated | Integration of heat spreader for beol thermal management |
US9496198B2 (en) * | 2014-09-28 | 2016-11-15 | Texas Instruments Incorporated | Integration of backside heat spreader for thermal management |
DE102015122804B4 (de) | 2015-12-23 | 2020-10-15 | Infineon Technologies Ag | Halbleitervorrichtung, enthaltend eine Wärmesenkenstruktur |
US10256188B2 (en) | 2016-11-26 | 2019-04-09 | Texas Instruments Incorporated | Interconnect via with grown graphitic material |
US10811334B2 (en) | 2016-11-26 | 2020-10-20 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure in interconnect region |
US11676880B2 (en) | 2016-11-26 | 2023-06-13 | Texas Instruments Incorporated | High thermal conductivity vias by additive processing |
US11004680B2 (en) | 2016-11-26 | 2021-05-11 | Texas Instruments Incorporated | Semiconductor device package thermal conduit |
US10861763B2 (en) | 2016-11-26 | 2020-12-08 | Texas Instruments Incorporated | Thermal routing trench by additive processing |
US10529641B2 (en) * | 2016-11-26 | 2020-01-07 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure over interconnect region |
CN113097162A (zh) | 2017-10-10 | 2021-07-09 | 北京比特大陆科技有限公司 | 散热片、芯片及电路板 |
US10475725B2 (en) | 2017-11-08 | 2019-11-12 | Texas Instruments Incorporated | Structure to enable higher current density in integrated circuit resistor |
CN113284865A (zh) * | 2021-05-07 | 2021-08-20 | 无锡必创传感科技有限公司 | 具有散热结构的传感器芯片及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2855919B2 (ja) * | 1991-10-24 | 1999-02-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JPH05267480A (ja) * | 1992-03-21 | 1993-10-15 | Ricoh Co Ltd | 半導体装置とその製造方法 |
JP4697829B2 (ja) * | 2001-03-15 | 2011-06-08 | ポリマテック株式会社 | カーボンナノチューブ複合成形体及びその製造方法 |
US7084507B2 (en) * | 2001-05-02 | 2006-08-01 | Fujitsu Limited | Integrated circuit device and method of producing the same |
DE60301582T2 (de) * | 2002-02-09 | 2006-06-22 | Samsung Electronics Co., Ltd., Suwon | Speicheranordnung mit Kohlenstoffnanoröhre und Verfahren zur Herstellung der Speicheranordnung |
US6548313B1 (en) * | 2002-05-31 | 2003-04-15 | Intel Corporation | Amorphous carbon insulation and carbon nanotube wires |
-
2002
- 2002-05-13 JP JP2002136708A patent/JP4416376B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-12 US US10/435,471 patent/US6800886B2/en not_active Expired - Lifetime
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
JPWO2006043329A1 (ja) * | 2004-10-22 | 2008-05-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
WO2006043329A1 (ja) * | 2004-10-22 | 2006-04-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
US7700978B2 (en) | 2004-10-22 | 2010-04-20 | Fujitsu Microelectronics Limited | Semiconductor device and method of manufacturing the same |
JP5045103B2 (ja) * | 2004-10-22 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US8034676B2 (en) | 2004-10-22 | 2011-10-11 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
JP2008519452A (ja) * | 2004-11-04 | 2008-06-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路のナノチューブをベースにした基板 |
JP2006319338A (ja) * | 2005-05-11 | 2006-11-24 | Magnachip Semiconductor Ltd | 半導体チップ及び半導体チップパッケージ |
US8012778B2 (en) | 2005-07-20 | 2011-09-06 | Samsung Led Co., Ltd. | LED package and fabricating method thereof |
JP2007027752A (ja) * | 2005-07-20 | 2007-02-01 | Samsung Electro Mech Co Ltd | Ledパッケージ及びその製造方法 |
JP2009508325A (ja) * | 2005-08-26 | 2009-02-26 | スモルテック エービー | ナノ構造体に基づく相互接続および熱の散逸体 |
JP2007311710A (ja) * | 2006-05-22 | 2007-11-29 | Fujitsu Ltd | 電子装置及びその製造方法 |
JP2008192706A (ja) * | 2007-02-01 | 2008-08-21 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2013077837A (ja) * | 2008-05-05 | 2013-04-25 | Qualcomm Inc | 3−d集積回路側方熱放散 |
JP2010103525A (ja) * | 2008-10-27 | 2010-05-06 | Samsung Led Co Ltd | Ledパッケージ |
JP2012510150A (ja) * | 2008-11-25 | 2012-04-26 | サッシャ・マントヴァーニ | 熱エネルギーを迅速に移送する装置 |
JP2011082360A (ja) * | 2009-10-07 | 2011-04-21 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2013518443A (ja) * | 2010-01-26 | 2013-05-20 | クアルコム,インコーポレイテッド | 熱管理のための微細加工されたピラーフィン |
US8877563B2 (en) | 2010-01-26 | 2014-11-04 | Qualcomm Incorporated | Microfabricated pillar fins for thermal management |
JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2012256631A (ja) * | 2011-06-07 | 2012-12-27 | Toshiba Corp | 半導体装置及びその製造方法 |
US8786077B2 (en) | 2011-06-07 | 2014-07-22 | Kabushiki Kaisha Toshiba | Semiconductor device having a first substrate containing circuit element connected to radiation plate on a cover plate with metal vias |
JP2013179177A (ja) * | 2012-02-28 | 2013-09-09 | National Institute Of Advanced Industrial & Technology | 電子デバイス及びその製造方法 |
JP2013141037A (ja) * | 2013-04-22 | 2013-07-18 | Nikon Corp | 積層型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20030209802A1 (en) | 2003-11-13 |
JP4416376B2 (ja) | 2010-02-17 |
US6800886B2 (en) | 2004-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4416376B2 (ja) | 半導体装置及びその製造方法 | |
CN102881675B (zh) | 用于高性能互连的结构和方法 | |
KR101758852B1 (ko) | 후면 방열 기능을 갖는 반도체-온-절연체 | |
JP4836055B2 (ja) | 集積回路デバイスとその製造方法 | |
TWI569367B (zh) | 互連結構及其製造方法 | |
KR100809330B1 (ko) | 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법 | |
CN103782349A (zh) | 在电子器件中使用的富碳的碳氮化硼介电膜 | |
JP2007329478A (ja) | 超小型電子部品構造体、超小型電子部品構造体を製造する方法 | |
JP6737009B2 (ja) | 半導体装置およびその製造方法 | |
TW200941197A (en) | Active solid cooler and fabricating method therefor | |
WO2014112166A1 (ja) | 電子デバイス及びその製造方法、並びに基板構造及びその製造方法 | |
TWI741935B (zh) | 半導體元件與其製作方法 | |
JP4735314B2 (ja) | 半導体装置およびその製造方法 | |
JP2006120976A (ja) | 半導体装置およびその製造方法 | |
US7998850B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2000031487A (ja) | 半導体装置とその製造方法 | |
KR100258177B1 (ko) | 전력소자 제조 방법 및 그 구조 | |
WO2022188358A1 (zh) | 半导体结构及半导体结构的制作方法 | |
TWI816278B (zh) | 半導體裝置及其製造方法 | |
US11948941B2 (en) | Semiconductor device, integrated circuit and methods of manufacturing the same | |
TW202406081A (zh) | 半導體裝置及其製造方法 | |
TW202310242A (zh) | 半導體結構 | |
JP4352080B2 (ja) | 配線、電子装置及び電子装置の製造方法 | |
JP2004140180A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4416376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |