JP2003332504A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003332504A
JP2003332504A JP2002136708A JP2002136708A JP2003332504A JP 2003332504 A JP2003332504 A JP 2003332504A JP 2002136708 A JP2002136708 A JP 2002136708A JP 2002136708 A JP2002136708 A JP 2002136708A JP 2003332504 A JP2003332504 A JP 2003332504A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat conductor
heat
conductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002136708A
Other languages
English (en)
Other versions
JP4416376B2 (ja
Inventor
Yuji Awano
祐二 粟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002136708A priority Critical patent/JP4416376B2/ja
Priority to US10/435,471 priority patent/US6800886B2/en
Publication of JP2003332504A publication Critical patent/JP2003332504A/ja
Application granted granted Critical
Publication of JP4416376B2 publication Critical patent/JP4416376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 大幅なコストアップを招くことなく、良好な
放熱特性を実現し得る半導体装置及びその製造方法を提
供する。 【解決手段】 半導体基板１０上に形成された絶縁膜３
０ａ〜３０ｆと、絶縁膜に埋め込まれた熱伝導体４２と
を有し、熱伝導体は、炭素元素から構成される線状構造
体４０より成る。熱伝導体の材料として、極めて熱伝導
率が高い材料である炭素元素から構成される線状構造体
が用いられているため、トランジスタ２４ａ、２４ｂ等
の半導体素子等において発生する熱を効果的に放熱する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に良好な放熱特性を有する半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体集積回路の集積度はム
ーアの法則に従って年々増加し続け、また、単位体積当
たりの発熱量も演算速度の高速化の要求によりますます
増加している。このため、半導体集積回路の発熱対策
が、重要な課題となっている。
【０００３】半導体集積回路における発熱は、基板とし
てＳＯＩ基板を用いると、一層深刻な問題となる。ＳＯ
Ｉ基板では、基板と半導体層との間に絶縁膜が形成され
ているため、半導体層上に形成された半導体素子から発
生する熱を、基板側から放熱するのが困難となるためで
ある。
【０００４】また、携帯電話の基地局等に用いられる単
体の高出力トランジスタ等においても、発熱対策は重要
な課題である。発熱に伴って、性能が劣化し、信頼性が
低下するためである。
【０００５】従来より、発熱量の大きい半導体集積回路
や高出力トランジスタに対しては、放熱板を付加した
り、フィン型の空冷や水冷等の強制冷却機構が付加する
ことにより、放熱を行ってきた。
【０００６】
【発明が解決しようとする課題】しかしながら、半導体
集積回路においては、半導体基板上に多数積層された熱
伝導率の低い層間絶縁膜により放熱が阻害される。ま
た、化合物半導体を用いた高出力トランジスタにおいて
は、熱伝導性の低い保護膜により放熱が阻害される。こ
のため、放熱板や強制冷却機構を付加したとしても、十
分な放熱効率を実現することは困難であった。
【０００７】なお、半導体基板の裏面側に大きな開口部
を設け、開口部を介して放熱方法する技術も提案されて
いるが、半導体基板の裏面側に大きな開口部を設けるの
は必ずしも容易ではなく、製造工程の増加を招き、コス
トアップの要因となってしまう。
【０００８】本発明の目的は、大幅なコストアップを招
くことなく、良好な放熱特性を実現し得る半導体装置及
びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的は、半導体基板
上に形成された絶縁膜と、前記絶縁膜に埋め込まれた熱
伝導体とを有し、前記熱伝導体は、炭素元素から構成さ
れる線状構造体より成ることを特徴とする半導体装置に
より達成される。
【００１０】また、上記目的は、半導体基板に埋め込ま
れた熱伝導体を有し、前記熱伝導体は、炭素元素から構
成される線状構造体より成ることを特徴とする半導体装
置により達成される。
【００１１】また、上記目的は、半導体基板上に絶縁膜
を形成する工程と、前記絶縁膜に開口部を形成する工程
と、前記開口部内に、炭素元素から構成される線状構造
体より成る熱伝導体を成長する工程とを有することを特
徴とする半導体装置の製造方法により達成される。
【００１２】また、上記目的は、半導体基板に開口部を
形成する工程と、前記開口部内に、炭素元素から構成さ
れる線状構造体より成る熱伝導体を成長する工程とを有
することを特徴とする半導体装置の製造方法により達成
される。
【００１３】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法を図１乃至図
６を用いて説明する。図１は、本実施形態による半導体
装置を示す断面図である。
【００１４】（半導体装置）まず、本実施形態による半
導体装置について図１を用いて説明する。
【００１５】図１に示すように、例えばシリコンより成
る半導体基板１０の表面には、素子領域１２を画定する
素子分離領域１４が形成されている。
【００１６】素子分離領域１４により画定された素子領
域１２には、ｎ形ウェル１６ａ及びｐ形ウェル１ｂが形
成されている。
【００１７】ｎ形ウェル１６ａには、ゲート電極２０ａ
とソース／ドレイン拡散層２２ａとを有するｐチャネル
のトランジスタ２４ａが形成されている。また、ｎ形ウ
ェル１６には、ｐ形のドーパント不純物が高濃度に導入
されたコンタクト層２６ａが形成されている。
【００１８】ｐ形ウェル１６ｂには、ゲート電極２０ｂ
とソース／ドレイン拡散層２２ｂとを有するｎチャネル
のトランジスタ２４ｂが形成されている。また、ｐ形ウ
ェル１６ｂには、ｎ形のドーパント不純物が高濃度に導
入されたコンタクト層２６ｂが形成されている。
【００１９】また、素子分離領域１４上には、電極２８
が形成されている。電極２８は、例えば発熱量の大きい
半導体素子（図示せず）に接続されている。
【００２０】トランジスタ２４ａ、２４ｂ等が形成され
た半導体基板１０上には、例えばＳｉＯ2より成る層間
絶縁膜３０ａ〜３０ｆが順次積層されている。
【００２１】それぞれの層間絶縁膜３０ａ〜３０ｆ上に
は、例えばＣｕよりなる配線３２が適宜形成されてい
る。
【００２２】配線３２は、層間絶縁膜３０ａ〜３０ｆに
埋め込まれたビア３４を介して、他の配線３２、ソース
／ドレイン拡散層２２ａ、２２ｂ、コンタクト層２６
ａ、２６ｂ等に、適宜接続されている。
【００２３】層間絶縁膜３０ｆ上には、例えばＳｉＯ2
より成る保護膜３６が形成されている。
【００２４】保護膜３６及び層間絶縁膜３０ａ〜３０ｆ
には、開口部３８ａ、３８ｂが形成されている。開口部
３８ａは、例えば電極２８に達するように形成されてい
る。また、開口部３８ｂは、トランジスタ２４ａの近傍
における半導体基板１０の表面に達するように形成され
ている。開口部３８ａ、３８ｂの径は、例えば０．１μ
ｍとなっている。
【００２５】開口部３８ａ、３８ｂには、カーボンナノ
チューブの束より成る柱状の熱伝導体４２が埋め込まれ
ている。
【００２６】図１（ｂ）は、開口部３８ａ、３８ｂに埋
め込まれた熱伝導体４２を示す斜視図である。
【００２７】図１（ｂ）に示すように、熱伝導体４２
は、複数のカーボンナノチューブ４０の束により構成さ
れている。カーボンナノチューブ４０の直径は、例えば
１ｎｍ程度となっている。熱伝導体４２は、数百から数
千本のカーボンナノチューブ４０が束になって構成され
ている。
【００２８】ここで、カーボンナノチューブについて説
明する。
【００２９】カーボンナノチューブは、自己組織的に形
成されたナノ構造体であって、炭素元素から構成される
線状構造体である。カーボンナノチューブは、円筒状に
なっている。カーボンナノチューブは、ユニークな物性
を有していることから注目を浴びている新しい炭素系材
料である。カーボンナノチューブは、炭素原子同士が最
も結合力の強いｓｐ２ボンドで６員環状に組み上げられ
たグラフェンシートを筒状にした構造を有している。カ
ーボンナノチューブの直径は最小で０．４ｎｍ程度であ
り、カーボンナノチューブの長さは数１００μｍ程度の
ものが知られている。寸法のばらつきが極めて小さいこ
ともカーボンナノチューブの特徴として挙げられる。ま
た、カーボンナノチューブは、カイラリティの違いによ
って、電気伝導が半導体的なものから金属的なものまで
幅広く変化する。
【００３０】カーボンナノチューブの熱伝導率は、３０
Ｗ／（ｃｍ・Ｋ）以上と極めて高い。
【００３１】図２は、鉄、銀、ダイヤモンドの熱伝導率
を示すグラフである。
【００３２】図２から分かるように、純粋なダイヤモン
ドである12Ｃの熱伝導率は、約３０Ｗ／（ｃｍ・Ｋ）で
ある。カーボンナノチューブは、純粋なダイヤモンドで
ある 12Ｃに匹敵する極めて高い熱伝導率を有している。
【００３３】図３は、カーボンナノチューブの直径と熱
伝導率との関係を示すグラフである。図３の横軸はカー
ボンナノチューブの直径を示しており、図３の縦軸はカ
ーボンナノチューブの熱伝導率を示している。
【００３４】なお、図３は、Thermal Conductivity of
Carbon Nanotubes, Jianwei Che, Tahir Cagin, and Wi
lliam A. Goddard III, http://www.foresight.org/Con
ferences/MNT7/Papers/Che/index.htmlから引用したも
のである。
【００３５】このように熱伝導率の極めて高い材料であ
るカーボンナノチューブを熱伝導体４２の材料として用
いることにより、トランジスタ２４ａ、２４ｂ等の半導
体素子等において発生する熱を効果的に放熱することが
可能となる。
【００３６】なお、ここでは、図１（ａ）における紙面
左側の熱伝導体４２を電極２８に接続し、図１（ａ）に
おける紙面右側の熱伝導体４２をトランジスタ２４ａの
近傍における半導体基板１０の表面に接続したが、熱伝
導体４２を接続する箇所はこれらに限定されるものでは
ない。所望の放熱を実現し得るよう、適切な箇所に熱伝
導体４２を接続すればよい。
【００３７】保護膜３６上及び熱伝導体４２上には、例
えばアルミニウムより成る放熱板４４が形成されてい
る。放熱板４４には、大きな表面積を確保すべく凹凸４
５が形成されている。
【００３８】放熱板４４は、空気や水等の熱浴４６に接
するようになっている。
【００３９】本実施形態による半導体装置は、カーボン
ナノチューブ４０の束より成る熱伝導体４２が層間絶縁
膜３０ａ〜３０ｆに埋め込まれていることに主な特徴が
ある。
【００４０】従来の半導体装置では、トランジスタ等の
半導体素子等において発生する熱を必ずしも効果的に放
熱することはできなかった。
【００４１】これに対し、本実施形態によれば、極めて
熱伝導率が高い材料であるカーボンナノチューブ４０の
束より成る熱伝導体４２が層間絶縁膜３０ａ〜３０ｆに
埋め込まれているため、トランジスタ２４ａ、２４ｂ等
の半導体素子等において発生する熱を効果的に放熱する
ことができる。従って、本実施形態によれば、放熱特性
の良好な半導体装置を提供することができる。
【００４２】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図４乃至図７を用いて
説明する。図４は、本実施形態による半導体装置の製造
方法を示す工程断面図である。
【００４３】まず、図４（ａ）に示すように、例えばシ
リコンより成る半導体基板１０の表面に、素子領域１２
を画定する素子分離領域１４を形成する。
【００４４】次に、素子分離領域１４により画定された
素子領域１２に、ｎ形ウェル１６ａ及びｐ形ウェル１ｂ
を形成する。
【００４５】次に、ｎ形ウェル１６ａに、ゲート電極２
０ａとソース／ドレイン拡散層２２ａとを有するｐチャ
ネルのトランジスタ２４ａを形成する。また、ｎ形ウェ
ル１６に、ｐ形のドーパント不純物が高濃度に導入され
たコンタクト層２６ａを形成する。
【００４６】また、ｐ形ウェル１６ｂに、ゲート電極２
０ｂとソース／ドレイン拡散層２２ｂとを有するｎチャ
ネルのトランジスタ２４ｂを形成する。また、ｐ形ウェ
ル１６ｂに、ｎ形のドーパント不純物が高濃度に導入さ
れたコンタクト層２６ｂを形成する。
【００４７】また、電極２８等を適宜形成する。これに
より、例えば発熱量の大きい半導体素子（図示せず）に
接続された電極２８が、例えば素子分離領域１４上に形
成される。
【００４８】次に、トランジスタ２４ａ、２４ｂ等が形
成された半導体基板１０上に、例えばＳｉＯ2より成る
層間絶縁膜３０ａ〜３０ｆや、例えばＣｕより成る配線
３２等を適宜形成する。配線３２を、層間絶縁膜３０ａ
〜３０ｆに埋め込まれたビア３４を介して、他の配線３
２、ソース／ドレイン拡散層２２ａ、２２ｂ、コンタク
ト層２６ａ、２６ｂ等に、適宜接続する。
【００４９】次に、全面に、例えばＣＶＤ法により、Ｓ
ｉＯ2より成る保護膜３６を形成する。
【００５０】次に、図４（ｂ）に示すように、全面に、
例えばスピンコート法により、フォトレジスト膜４８を
形成する。この後、フォトリソグラフィ技術を用い、フ
ォトレジスト膜４８をパターニングする。これにより、
フォトレジスト膜４８に、保護膜に達する開口部５０が
形成される。なお、開口部５０は、カーボンナノチュー
ブ４０より成る熱伝導体４２を埋め込むための開口部３
８ａ、３８ｂを保護膜３６及び層間絶縁膜３０ａ〜３０
ｆに形成するためのものである。
【００５１】次に、図５（ａ）に示すように、フォトレ
ジスト膜４８をマスクとし、例えばプラズマエッチング
法により、保護膜３６及び層間絶縁膜３０ａ〜３０ｆを
エッチングする。これにより、例えば電極２８に達する
開口部３８ａと、例えばトランジスタ２４ａの近傍にお
ける半導体基板１０の表面に達する開口部３８ｂとが形
成される。なお、エッチングガスとしては、例えばＳＦ
6を用いることができる。
【００５２】次に、全面に、例えば蒸着法により、触媒
層５２を形成する。触媒層５２は、カーボンナノチュー
ブを成長するためのものである。なお、触媒層５２の材
料としては、例えばＮｉ、Ｆｅ、Ｃｏ等の遷移金属又は
これらの化合物合金を適宜用いることができる。触媒層
５２の厚さは、例えば数原子層分とすればよい。
【００５３】次に、フォトレジスト膜４８をリフトオフ
することにより、不要な触媒層５２を除去する。こうし
て、触媒層５２が、開口部３８ａ、３８ｂの底面のみに
形成される。
【００５４】次に、図５（ｂ）に示すように、例えば熱
ＣＶＤ法により、触媒層５２上に、カーボンナノチュー
ブ４０より成る熱伝導体４２を成長する。熱伝導体４２
は、例えば保護膜３６の上面より上方にまで成長する。
原料ガスとしては、例えばアセチレンガスを用いること
ができる。成長温度としては、例えば４００〜６００℃
程度とすればよい。こうして、開口部３８ａ、３８ｂ
に、カーボンナノチューブ４０より成る熱伝導体４２が
形成される。触媒層５２は、カーボンナノチューブ４０
の根本、即ち開口部３８ａ、３８ｂの底面に残ることと
なる。
【００５５】なお、ここでは、カーボンナノチューブ４
０を熱ＣＶＤ法により形成する場合を例に説明したが、
カーボンナノチューブ４０は熱ＣＶＤ法のみならず、他
の成長方法によっても形成することが可能である。例え
ば、プラズマＣＶＤ法によりカーボンナノチューブ４０
を形成することも可能である。この場合、原料ガスとし
ては、例えばメタンガスを用いることができる。成長温
度は、例えば４００〜６００℃程度とすればよい。プラ
ズマＣＶＤ法によりカーボンナノチューブ４０を形成し
た場合には、触媒層５２は、カーボンナノチューブ４０
の先端、即ち熱伝導体４２の上端に残ることとなる。
【００５６】次に、図６（ａ）に示すように、アルゴン
イオンミリング法により、保護膜３６上に突出している
熱伝導体４２を部分的にエッチング除去する。保護膜３
６上に突出している熱伝導体４２を部分的にエッチング
除去するためには、基板面に対して斜めの方向からＡｒ
イオンを入射すればよい。
【００５７】次に、全面に、例えば真空蒸着法により、
厚さ１μｍ程度のアルミニウムより成る金属層５４を形
成する。
【００５８】次に、全面に、スピンコート法により、フ
ォトレジスト膜５６を形成する。この後、フォトリソグ
ラフィ技術を用い、フォトレジスト膜５６を例えばスト
ライプ状にパターニングする。
【００５９】次に、フォトレジスト膜５６をマスクとし
て、金属層５４を一定の深さまでエッチングする。これ
により、金属層５４の表面に凹凸４５が形成され、金属
層５４の表面積が大きくなる。
【００６０】こうして、図７に示すように、金属層５４
より成る放熱板４４が形成される。
【００６１】このようにして、本実施形態による半導体
装置が製造される。
【００６２】［第２実施形態］本発明の第２実施形態に
よる半導体装置及びその製造方法を図８乃至図１２を用
いて説明する。図８は、本実施形態による半導体装置を
示す断面図である。図９乃至図１２は、本実施形態によ
る半導体装置の製造方法を示す工程断面図である。図１
乃至図７に示す第１実施形態による半導体装置及びその
製造方法と同一の構成要素には、同一の符号を付して説
明を省略または簡潔にする。
【００６３】本実施形態による半導体装置は、複数の熱
伝導体４２ａ、４２ｂが、基板に対して水平方向に延在
する配線３２ａを介して直列に接続されていることに主
な特徴がある。
【００６４】図８に示すように、層間絶縁膜３０ａに
は、例えばトランジスタ２４ａの近傍における半導体基
板１０の表面に達する開口部３８ｃが形成されている。
開口部３８ｃ内には、カーボンナノチューブ４０の束よ
り成る熱伝導体４２ａが埋め込まれている。
【００６５】層間絶縁膜３０ｅ上には、例えばＣｕより
成る配線３２ａが形成されている。配線３２ａは、熱伝
導体４２ａに接続されている。
【００６６】層間絶縁膜３０ｅ、３０ｆ及び保護膜３６
には、配線３２ａに達する開口部３８ｄが形成されてい
る。開口部３８ｄ内には、カーボンナノチューブ４０の
束より成る熱伝導体４２ｂが埋め込まれている。熱伝導
体４２ｂは、配線３２ａを介して、熱伝導体４２ａに直
列に接続されている。配線３２ａは、通常の電気配線と
して機能するとともに、熱伝導体４２ａと熱伝導体４２
ｂとを熱的に接続する中継熱伝導体としても機能する。
【００６７】こうして本実施形態による半導体装置が構
成されている。
【００６８】本実施形態による半導体装置は、上述した
ように、複数の熱伝導体４２ａ、４２ｂが、配線３２ａ
を介して直列に接続されていることに主な特徴がある。
【００６９】第１実施形態による半導体装置では、一本
の熱伝導体４２を保護膜３６の表面から半導体基板１０
の表面に達するように形成するため、熱伝導体４２を埋
め込む領域を確保するのが必ずしも容易ではなかった。
殊に配線層数が多くなるほど、熱伝導体４２を埋め込む
ための領域を確保するのは困難になる傾向がある。
【００７０】これに対し、本実施形態によれば、基板に
対して水平方向に延在する配線３２ａを介して、熱伝導
体４２ａと熱伝導体４２ｂとを直列に接続するため、熱
伝導体を埋め込む領域を確保するのが容易となる。従っ
て、本実施形態によれば、レイアウトの自由度を向上す
ることができる。
【００７１】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図９乃至図１２を用い
て説明する。
【００７２】まず、層間絶縁膜３０ｅを形成する工程ま
では、図４（ａ）を用いて上述した半導体装置の製造方
法とほぼ同様であるので、説明を省略する。
【００７３】次に、図９（ａ）に示すように、全面に、
スピンコート法により、フォトレジスト膜５８を形成す
る。この後、フォトリソグラフィ技術を用い、フォトレ
ジスト膜５８をパターニングする。これにより、フォト
レジスト膜に、層間絶縁膜３０ｅに達する開口部６０が
形成される。なお、開口部６０は、カーボンナノチュー
ブ４０の束より成る熱伝導体４２ａを埋め込むための開
口部３８ｃを層間絶縁膜３０ａ〜３０ｅに形成するため
のものである。
【００７４】次に、フォトレジスト膜５８をマスクと
し、例えばプラズマエッチング法により、層間絶縁膜３
０ａ〜３０ｅをエッチングする。これにより、例えば半
導体基板１０の表面に達する開口部３８ｃが形成され
る。なお、エッチングガスとしては、上記と同様に、例
えばＳＦ6を用いることができる。
【００７５】次に、図９（ｂ）に示すように、全面に、
例えば蒸着法により、触媒層６２を形成する。
【００７６】次に、フォトレジスト膜５８をリフトオフ
することにより、不要な触媒層６２を除去する。
【００７７】次に、図９（ｃ）に示すように、例えばプ
ラズマＣＶＤ法により、開口部３８ｃ内にカーボンナノ
チューブ４０より成る熱伝導体４２ａを成長する。これ
により、開口部３８ｃ内に、カーボンナノチューブ４０
の束より成る熱伝導体４２ａが埋め込まれる。なお、図
９（ｃ）乃至図１２では触媒層６２は省略されている。
【００７８】次に、図１０（ａ）に示すように、例えば
膜厚５００ｎｍのＳｉＯ2より成る絶縁膜６４を形成す
る。
【００７９】次に、全面に、例えばスピンコート法によ
り、フォトレジスト膜６６を形成する。この後、フォト
リソグラフィ技術を用い、フォトレジスト膜６６をパタ
ーニングする。これにより、フォトレジスト膜６８に開
口部６８が形成される。
【００８０】次に、フォトレジスト膜６６をマスクとし
て、絶縁膜６４をエッチングする。これにより、絶縁膜
６４に、配線３２、３２ａを埋め込むための溝７０が形
成される。
【００８１】次に、図１０（ｂ）に示すように、全面
に、例えばスピンコート法により、フォトレジスト膜７
２を形成する。この後、フォトリソグラフィ技術を用
い、フォトレジスト膜７２をパターニングする。これに
より、フォトレジスト膜７２に、層間絶縁膜３０ｅにコ
ンタクトホール７４ａ、７４ｂを形成するための開口部
７６が形成される。
【００８２】次に、フォトレジスト膜７２をマスクとし
て、層間絶縁膜３０ｅをエッチングする。これにより、
層間絶縁膜３０ｅに、配線３２に達するコンタクトホー
ル７４ａと、ビア３４に達するコンタクトホール７４ｂ
とが形成される。
【００８３】次に、図１０（ｃ）に示すように、デュア
ルダマシン法により、溝７０内及びコンタクトホール７
４ａ、７４ｂ内に、配線３２、３２ａ及びビア３４を埋
め込む。具体的には、まず、全面に、例えばスパッタ法
により、例えばＴｉより成るシード層（図示せず）を形
成する。この後、めっき法により、例えば厚さ１μｍの
Ｃｕ層を形成する。この後、ＣＭＰ（Chemical Mechani
cal Polishing、化学的機械的研磨）により、絶縁膜６
４の表面が露出するまでＣｕ層を研磨する。こうして、
溝７０内及びコンタクトホール７４ａ、７４ｂ内に、配
線３２、３２ａ及びビア３４が埋め込まれる。
【００８４】次に、図１１（ａ）に示すように、層間絶
縁膜３０ｆ、配線３２、ビア３４及び保護膜３６を適宜
形成する。
【００８５】次に、全面に、スピンコート法により、フ
ォトレジスト膜７８を形成する。この後、フォトリソグ
ラフィ技術を用い、フォトレジスト膜７８をパターニン
グする。これにより、フォトレジスト膜７８に、保護膜
３６に達する開口部８０が形成される。なお、開口部８
０は、カーボンナノチューブ４０より成る熱伝導体４２
ｂを埋め込むための開口部３８ｄを、保護膜３６及び層
間絶縁膜３０ｅ、３０ｆに形成するためのものである。
【００８６】次に、フォトレジスト膜７８をマスクと
し、例えばプラズマエッチング法により、保護膜３６及
び層間絶縁膜３０ｅ、３０ｆをエッチングする。これに
より、例えば配線３２ａに達する開口部３８ｄとが形成
される。なお、エッチングガスとしては、上記と同様
に、例えばＳＦ6を用いることができる。
【００８７】次に、全面に、例えば蒸着法により、触媒
層８２を形成する。これにより、開口部３８ｄの底面に
触媒層８２が形成される。
【００８８】次に、フォトレジスト膜７８をリフトオフ
することにより、不要な触媒層８２を除去する。
【００８９】次に、図１１（ｂ）に示すように、例えば
プラズマＣＶＤ法により、開口部３８ｄ内に、カーボン
ナノチューブ４０の束より成る熱伝導体４２ｂを形成す
る。なお、図１１（ｂ）乃至図１２では、触媒層８２は
省略されている。
【００９０】次に、アルゴンイオンミリング法により、
保護膜３６上に突出して熱伝導体４２ｂを除去する。
【００９１】次に、図６（ｂ）及び図７を用いて上述し
た半導体装置の製造方法と同様にして、放熱板４４を形
成する（図１２参照）。
【００９２】こうして、本実施形態による半導体装置が
製造される。
【００９３】（変形例（その１））次に、本実施形態に
よる半導体装置の変形例（その１）を図１３を用いて説
明する。図１３は、本変形例による半導体装置を示す断
面図である。
【００９４】本変形例による半導体装置は、中継熱伝導
体として機能する配線３２ａと熱伝導体４２ａ、４２ｂ
との間に、それぞれ薄い絶縁膜８４ａ、８４ｂが形成さ
れていることに主な特徴がある。
【００９５】図１３に示すように、熱伝導体４２ａと配
線３２ａとの間には、例えばＳｉＯ 2より成る膜厚５ｎ
ｍの絶縁膜８４ａが形成されている。なお、図中の矢印
は、熱の伝達経路を示している。
【００９６】また、配線３２ａと熱伝導体４２ｂとの間
にも、例えばＳｉＯ2より成る膜厚５ｎｍの絶縁膜８４
ｂが形成されている。
【００９７】このように、本変形例によれば、熱伝導体
８４ａ、８４ｂと配線３２ａとの間にそれぞれ絶縁膜８
４ａ、８４ｂが形成されているため、熱伝導体８４ａ、
８４ｂと配線３２ａとを電気的に絶縁することができ
る。しかも、絶縁膜８４ａ、絶縁膜８４ｂは薄いため、
熱伝導体４２ａと配線３２ａとの間の熱的な接続や配線
３２ａと熱伝導体４２ｂとの間の熱的な接続を大きく阻
害することはない。従って、本変形例によれば、熱伝導
体４２ａ、４２ｂと配線３２ａとの電気的な絶縁性を確
保しつつ、熱伝導体４２ａと熱伝導体４２ｂとを熱的に
接続することができる。
【００９８】（変形例（その２））次に、本実施形態に
よる半導体装置の変形例（その２）を図１４を用いて説
明する。図１４は、本変形例による半導体装置を示す断
面図である。
【００９９】本変形例による半導体装置は、カーボンナ
ノチューブの束より成る配線３２ｂを用いて、熱伝導体
４２ａと熱伝導体４２ｂとが熱的に接続されていること
に主な特徴がある。
【０１００】図１４に示すように、層間絶縁膜３０ｅ上
には、カーボンナノチューブの束より成る配線３２ａが
形成されている。配線３２ａを構成するカーボンナノチ
ューブは、基板面に対して水平方向に成長されている。
カーボンナノチューブを基板面に対して水平方向に成長
するためには、基板面に水平な方向に電界を印加しつ
つ、例えばプラズマＣＶＤ法又は熱ＣＶＤ法によりカー
ボンナノチューブを成長すればよい。
【０１０１】カーボンナノチューブの束より成る配線３
２ｂは、絶縁膜８４ａ、８４ｂを介して、それぞれ熱伝
導体４２ａ、４２ｂに熱的に接続されている。
【０１０２】図８又は図１３に示す半導体装置では、例
えばＣｕより成る配線３２ａを介して、熱伝導体４２ａ
と熱伝導体４２ｂとを熱的に接続していた。配線３２ａ
の材料として用いられている例えばＣｕは、カーボンナ
ノチューブと比較して熱伝導率が低いため、必ずしも良
好な熱伝導性が得られない場合もあり得る。
【０１０３】これに対し、本変形例では、極めて熱伝導
率の高い材料であるカーボンナノチューブを配線３２ｂ
の材料として用いているため、熱伝導体４２ａと熱伝導
体４２ｂとを配線３２ｂを介して熱的に接続する場合で
あっても、良好な熱伝導性を得ることができる。
【０１０４】従って、本変形例によれば、より良好な放
熱特性を有する半導体装置を提供することができる。
【０１０５】（変形例（その３））次に、本実施形態に
よる半導体装置の変形例（その３）を図１５を用いて説
明する。図１５は、本変形例による半導体装置を示す断
面図である。
【０１０６】本変形例による半導体装置は、熱伝導体４
２ａと熱伝導体４２ｂとを熱的に接続する中継熱伝導体
４２ｃが、熱伝導体４２ａ、４２ｂと一体に形成されて
いることに主な特徴がある。
【０１０７】図１５に示すように、層間絶縁膜３０ｅ上
には、基板に対して水平な方向に成長されたカーボンナ
ノチューブの束より成る中継熱伝導体４２ｃが形成され
ている。中継熱伝導体４２ｃは、熱伝導体４２ａと一体
に形成されている。中継熱伝導体４２ｃは、配線３２と
別個に形成されている。
【０１０８】基板に対して水平な方向に、しかも熱伝導
体４２ａと一体にカーボンナノチューブを成長するため
には、熱伝導体４２ａを形成した後に、基板面に対して
水平な方向に電界を印加しつつ、例えばプラズマＣＶＤ
法又は熱ＣＶＤ法により、カーボンナノチューブを成長
すればよい。このようにしてカーボンナノチューブを成
長すれば、熱伝導体４２ａと一体に中継熱伝導体４２ｃ
が形成される。
【０１０９】中継熱伝導体４２ｃの端部には、基板に対
して垂直な方向に成長された熱伝導体４２ｂが形成され
ている。熱伝導体４２ｂは、中継熱伝導体４２ｃと一体
に形成されている。
【０１１０】熱伝導体４２ｂを中継熱伝導体４２ｃと一
体に形成するためには、熱伝導体４２ｃを形成した後
に、基板面に対して垂直な方向に電界を印加しつつ、例
えばプラズマＣＶＤ法又は熱ＣＶＤ法により、カーボン
ナノチューブを成長すればよい。
【０１１１】このように、熱伝導体４２ａと中継熱伝導
体４２ｂと熱伝導体４２ｃとを一体に形成してもよい。
【０１１２】［第３実施形態］本発明の第３実施形態に
よる半導体装置及びその製造方法を図１６乃至図１９を
用いて説明する。図１６は、本実施形態による半導体装
置を示す断面図である。図１７乃至図１９は、本実施形
態による半導体装置の製造方法を示す工程断面図であ
る。図１乃至図１５に示す第１又は第２実施形態による
半導体装置及びその製造方法と同一の構成要素には、同
一の符号を付して説明を省略または簡潔にする。
【０１１３】（半導体装置）まず、本実施形態による半
導体装置について図１６を用いて説明する。
【０１１４】本実施形態による半導体装置は、熱伝導体
４２ｄが半導体基板１０に埋め込まれており、半導体基
板１０の下面側から放熱し得ることに主な特徴がある。
【０１１５】図１６に示すように、半導体基板１０に、
カーボンナノチューブの束より成る熱伝導体４２ｄが埋
め込まれている。
【０１１６】熱伝導体４２ｄが埋め込まれた半導体基板
１０の下面には、放熱板４４ａが形成されている。
【０１１７】放熱板４４は、空気や水等の熱浴４６に接
する。
【０１１８】こうして本実施形態による半導体装置が構
成されている。
【０１１９】本実施形態では、熱伝導体４２ｄを半導体
基板１０に埋め込むため、熱伝導体４２ａを埋め込む箇
所の自由度が極めて高い。従って、本実施形態によれ
ば、設計におけるレイアウトの容易化を図ることができ
る。
【０１２０】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図１７乃至図１９を用
いて説明する。
【０１２１】まず、図１７（ａ）に示すように、半導体
基板１０上に、トランジスタ２４ａ、２４ｂ等を形成す
る。この後、全面に、層間絶縁膜３０ａを形成する。
【０１２２】次に、図１７（ｂ）に示すように、半導体
基板１０の上下を反転する。
【０１２３】次に、スピンコート法により、全面に、フ
ォトレジスト膜８６を形成する。この後、フォトリソグ
ラフィ技術を用い、フォトレジスト膜８６をパターニン
グする。これにより、フォトレジスト膜８６に、半導体
基板１０に達する開口部８８が形成される。なお、開口
部８８は、カーボンナノチューブ４２ｄを埋め込むため
の開口部９０を半導体基板１０に形成するためのもので
ある。
【０１２４】次に、フォトレジスト膜８６をマスクと
し、例えばプラズマエッチング法により、半導体基板１
０をエッチングする。これにより、層間絶縁膜３０ａに
達する開口部９０ａ、９０ｂと、素子分離領域１４に達
する開口部９０ｃ、９０ｄとが形成される。
【０１２５】次に、図１７（ｃ）に示すように、全面
に、例えば蒸着法により、触媒層９２を形成する。
【０１２６】次に、フォトレジスト膜８６をリフトオフ
することにより、不要な触媒層９２を除去する。
【０１２７】次に、図１７（ｄ）に示すように、例えば
プラズマＣＶＤ法により、開口部９０ａ〜９０ｄに、カ
ーボンナノチューブの束より成る熱伝導体４２ｄを形成
する。プラズマＣＶＤ法によりカーボンナノチューブを
成長するため、触媒層９２は熱伝導体４２ｄの上端に残
る。
【０１２８】次に、図１８（ａ）に示すように、アルゴ
ンイオンミリング法により、半導体基板１０から突出し
ている熱伝導体４２ｄ及び触媒層９２を除去する。
【０１２９】次に、図１８（ｂ）に示すように、全面
に、例えば真空蒸着法により、厚さ１μｍのアルミニウ
ムより成る金属層を形成する。こうして、金属層より成
る放熱板４４ａが形成される。
【０１３０】この後、半導体基板１０の上下を反転す
る。
【０１３１】この後、図４（ａ）を用いて上述した半導
体装置の製造方法と同様にして、層間絶縁膜３０ｂ〜３
０ｆ、配線３２、ビア３４、保護膜３６等を適宜形成す
る（図１９参照）。
【０１３２】こうして、本実施形態による半導体装置が
製造される。
【０１３３】［第４実施形態］本発明の第４実施形態に
よる半導体装置を図２０を用いて説明する。図２０は、
本実施形態による半導体装置を示す断面図である。図１
乃至図１９に示す第１乃至第３実施形態による半導体装
置及びその製造方法と同一の構成要素には、同一の符号
を付して説明を省略または簡潔にする。
【０１３４】本実施形態による半導体装置は、熱伝導体
４２の上端が熱電冷却素子であるペルチェ素子９４に接
続されていることに主な特徴がある。
【０１３５】ペルチェ素子９４とは、ｐ形及びｎ形半導
体を熱的に並列に配置して、電気的に直列に接続して電
流を流すと、ペルチェ効果によって、吸熱（冷却）と放
熱（加熱）が生じる素子のことである。
【０１３６】図２０に示すように、層間絶縁膜３０ｆ上
には、層間絶縁膜３０ｇが形成されている。
【０１３７】層間絶縁膜３０ｇには、ペルチェ素子９４
が埋め込まれている。ペルチェ素子９４の下面側は低温
側であり、ペルチェ素子９４の上面側は高温側である。
【０１３８】熱伝導体４２の上面は、ペルチェ素子９４
の下面、即ち低温側に接続されている。
【０１３９】層間絶縁膜３０ｇ上及びペルチェ素子９４
上には、配線９６ａ、９６ｂが形成されている。配線９
６ａ、９６ｂは、ペルチェ素子９４に電源を供給するた
めのものである。
【０１４０】配線９６ａ、９６ｂ上には、放熱板４４が
形成されている。放熱板４４は、配線９６ａ、９６ｂを
介して、ペルチェ素子９４の上面、即ち高温側に熱的に
接続されている。
【０１４１】こうして本実施形態による半導体装置が構
成されている。
【０１４２】本実施形態によれば、放熱板４４と熱伝導
体４２との間に熱伝冷却素子であるペルチェ素子４２が
設けられているため、熱伝導体４２をより低温にするこ
とができる。このため、本実施形態によれば、トランジ
スタ２４ａ、２４ｂ等の半導体素子等をより冷却するこ
とができる。
【０１４３】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
【０１４４】例えば、上記実施形態では、放熱板を設け
たが、必ずしも放熱板を設けなくてもよい。例えば、熱
伝導体を直接熱浴に接するようにしてもよい。但し、放
熱板を設けた場合の方が、より効果的に放熱することが
できる。
【０１４５】また、上記実施形態では、カーボンナノチ
ューブの束より成る熱伝導体を形成したが、熱伝導体は
必ずしもカーボンナノチューブの束でなくてもよい。一
本のカーボンナノチューブにより熱伝導体を構成しても
よい。
【０１４６】また、第３実施形態では、放熱板４４ａの
表面に凹凸を形成しなかったが、放熱板４４ａの表面に
凹凸を形成してもよい。これにより、放熱特性をより向
上することが可能となる。
【０１４７】（付記１） 半導体基板上に形成された絶
縁膜と、前記絶縁膜に埋め込まれた熱伝導体とを有し、
前記熱伝導体は、炭素元素から構成される線状構造体よ
り成ることを特徴とする半導体装置。
【０１４８】（付記２） 付記１記載の半導体装置にお
いて、前記熱伝導体に熱的に接続された他の熱伝導体を
更に有し、前記他の熱伝導体は、炭素元素から構成され
る線状構造体より成ることを特徴とする半導体装置。
【０１４９】（付記３） 付記２記載の半導体装置にお
いて、前記熱伝導体と前記他の熱伝導体とを熱的に接続
する中継熱伝導体を更に有することを特徴とする半導体
装置。
【０１５０】（付記４） 付記３記載の半導体装置にお
いて、少なくとも、前記熱伝導体と前記中継熱伝導体と
の間、又は、前記他の熱伝導体と前記中継熱伝導体との
間に形成された絶縁膜を更に有することを特徴とする半
導体装置。
【０１５１】（付記５） 付記３又は４記載の半導体装
置において、前記中継熱伝導体は、電気配線を兼ねるこ
とを特徴とする半導体装置。
【０１５２】（付記６） 付記３記載の半導体装置にお
いて、前記中継熱伝導体は、少なくとも前記熱伝導体又
は前記他の熱伝導体と一体に形成されていることを特徴
とする半導体装置。
【０１５３】（付記７） 付記３乃至６のいずれかに記
載の半導体装置において、前記中継熱伝導体は、炭素元
素から構成される線状構造体より成ることを特徴とする
半導体装置。
【０１５４】（付記８） 半導体基板に埋め込まれた熱
伝導体を有し、前記熱伝導体は、炭素元素から構成され
る線状構造体より成ることを特徴とする半導体装置。
【０１５５】（付記９） 付記１乃至８のいずれかに記
載の半導体装置において、前記熱伝導体に熱的に接続さ
れた放熱板を更に有することを特徴とする半導体装置。
【０１５６】（付記１０） 付記９記載の半導体装置に
おいて、前記放熱板は、金属より成ることを特徴とする
半導体装置。
【０１５７】（付記１１） 付記１乃至９のいずれかに
記載の半導体装置において、前記熱伝導体に接続された
熱電冷却素子を更に有することを特徴とする半導体装
置。
【０１５８】（付記１２） 半導体基板上に絶縁膜を形
成する工程と、前記絶縁膜に開口部を形成する工程と、
前記開口部内に、炭素元素から構成される線状構造体よ
り成る熱伝導体を成長する工程とを有することを特徴と
する半導体装置の製造方法。
【０１５９】（付記１３） 半導体基板に開口部を形成
する工程と、前記開口部内に、炭素元素から構成される
線状構造体より成る熱伝導体を成長する工程とを有する
ことを特徴とする半導体装置の製造方法。
【０１６０】
【発明の効果】以上の通り、本発明によれば、極めて熱
伝導率が高い材料であるカーボンナノチューブより成る
熱伝導体を用いて放熱するため、トランジスタ等の半導
体素子等において発生する熱を効果的に放熱することが
できる。従って、本発明によれば、放熱特性の良好な半
導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置を示す
断面図である。
【図２】鉄、銀、ダイヤモンドの熱伝導率を示すグラフ
である。
【図３】カーボンナノチューブの直径と熱伝導率との関
係を示すグラフである。
【図４】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
【図５】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
【図６】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その３）である。
【図７】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その４）である。
【図８】本発明の第２実施形態による半導体装置を示す
断面図である。
【図９】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
【図１０】本発明の第２実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。
【図１１】本発明の第２実施形態による半導体装置の製
造方法を示す工程断面図（その３）である。
【図１２】本発明の第２実施形態による半導体装置の製
造方法を示す工程断面図（その４）である。
【図１３】本発明の第２実施形態の変形例（その１）に
よる半導体装置を示す断面図である。
【図１４】本発明の第２実施形態の変形例（その２）に
よる半導体装置を示す断面図である。
【図１５】本発明の第２実施形態の変形例（その３）に
よる半導体装置を示す断面図である。
【図１６】本発明の第３実施形態による半導体装置を示
す断面図である。
【図１７】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。
【図１８】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。
【図１９】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その３）である。
【図２０】本発明の第４実施形態による半導体装置を示
す断面図である。
【符号の説明】
１０…半導体基板 １２…素子領域 １４…素子分離領域 １６ａ…ｎ形ウェル １６ｂ…ｐ形ウェル ２０ａ、２０ｂ…ゲート電極 ２２ａ、２２ｂ…ソース／ドレイン拡散層 ２４ａ、２４ｂ…トランジスタ ２６ａ、２６ｂ…コンタクト層 ２８…電極 ３０ａ〜３０ｇ…層間絶縁膜 ３２、３２ａ…配線 ３４…ビア ３６…保護膜 ３８ａ〜３８ｃ…開口部 ４０…カーボンナノチューブ ４２、４２ａ、４２ｂ、４２ｄ…熱伝導体 ４２ｃ…中継熱伝導体 ４４、４４ａ…放熱板 ４５…凹凸 ４６…熱浴 ４８…フォトレジスト膜 ５０…開口部 ５２…触媒層 ５４…金属層 ５６…フォトレジスト膜 ５８…フォトレジスト膜 ６０…開口部 ６２…触媒層 ６４…絶縁膜 ６６…フォトレジスト膜 ６８…開口部 ７０…溝 ７２…フォトレジスト膜 ７４ａ、７４ｂ…コンタクトホール ７６…開口部 ７８…フォトレジスト膜 ８０…開口部 ８２…触媒層 ８４ａ、８４ｂ…絶縁膜 ８６…フォトレジスト膜 ８８…開口部 ９０ａ〜９０ｄ…開口部 ９２…触媒層 ９４…ペルチェ素子 ９６ａ、９６ｂ…配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｚ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された絶縁膜と、 前記絶縁膜に埋め込まれた熱伝導体とを有し、 前記熱伝導体は、炭素元素から構成される線状構造体よ
    り成ることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記熱伝導体に熱的に接続された他の熱伝導体を更に有
    し、 前記他の熱伝導体は、炭素元素から構成される線状構造
    体より成ることを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記熱伝導体と前記他の熱伝導体とを熱的に接続する中
    継熱伝導体を更に有することを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、 少なくとも、前記熱伝導体と前記中継熱伝導体との間、
    又は、前記他の熱伝導体と前記中継熱伝導体との間に形
    成された絶縁膜を更に有することを特徴とする半導体装
    置。
  5. 【請求項５】 請求項３又は４記載の半導体装置におい
    て、 前記中継熱伝導体は、電気配線を兼ねることを特徴とす
    る半導体装置。
  6. 【請求項６】 半導体基板に埋め込まれた熱伝導体を有
    し、 前記熱伝導体は、炭素元素から構成される線状構造体よ
    り成ることを特徴とする半導体装置。
  7. 【請求項７】 請求項１乃至６のいずれか１項に記載の
    半導体装置において、 前記熱伝導体に熱的に接続された放熱板を更に有するこ
    とを特徴とする半導体装置。
  8. 【請求項８】 請求項１乃至７のいずれか１項に記載の
    半導体装置において、 前記熱伝導体に接続された熱電冷却素子を更に有するこ
    とを特徴とする半導体装置。
  9. 【請求項９】 半導体基板上に絶縁膜を形成する工程
    と、 前記絶縁膜に開口部を形成する工程と、 前記開口部内に、炭素元素から構成される線状構造体よ
    り成る熱伝導体を成長する工程とを有することを特徴と
    する半導体装置の製造方法。
  10. 【請求項１０】 半導体基板に開口部を形成する工程
    と、 前記開口部内に、炭素元素から構成される線状構造体よ
    り成る熱伝導体を成長する工程とを有することを特徴と
    する半導体装置の製造方法。
JP2002136708A 2002-05-13 2002-05-13 半導体装置及びその製造方法 Expired - Fee Related JP4416376B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002136708A JP4416376B2 (ja) 2002-05-13 2002-05-13 半導体装置及びその製造方法
US10/435,471 US6800886B2 (en) 2002-05-13 2003-05-12 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002136708A JP4416376B2 (ja) 2002-05-13 2002-05-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003332504A true JP2003332504A (ja) 2003-11-21
JP4416376B2 JP4416376B2 (ja) 2010-02-17

Family

ID=29397535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002136708A Expired - Fee Related JP4416376B2 (ja) 2002-05-13 2002-05-13 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6800886B2 (ja)
JP (1) JP4416376B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043329A1 (ja) * 2004-10-22 2006-04-27 Fujitsu Limited 半導体装置及びその製造方法
JP2006319338A (ja) * 2005-05-11 2006-11-24 Magnachip Semiconductor Ltd 半導体チップ及び半導体チップパッケージ
JP2007027752A (ja) * 2005-07-20 2007-02-01 Samsung Electro Mech Co Ltd Ｌｅｄパッケージ及びその製造方法
JP2007311710A (ja) * 2006-05-22 2007-11-29 Fujitsu Ltd 電子装置及びその製造方法
JP2008519452A (ja) * 2004-11-04 2008-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路のナノチューブをベースにした基板
JP2008192706A (ja) * 2007-02-01 2008-08-21 Fujitsu Ltd 半導体装置およびその製造方法
JP2009508325A (ja) * 2005-08-26 2009-02-26 スモルテック エービー ナノ構造体に基づく相互接続および熱の散逸体
JP2010103525A (ja) * 2008-10-27 2010-05-06 Samsung Led Co Ltd Ｌｅｄパッケージ
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP2011082360A (ja) * 2009-10-07 2011-04-21 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012510150A (ja) * 2008-11-25 2012-04-26 サッシャ・マントヴァーニ 熱エネルギーを迅速に移送する装置
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2012256631A (ja) * 2011-06-07 2012-12-27 Toshiba Corp 半導体装置及びその製造方法
JP2013077837A (ja) * 2008-05-05 2013-04-25 Qualcomm Inc ３−ｄ集積回路側方熱放散
JP2013518443A (ja) * 2010-01-26 2013-05-20 クアルコム，インコーポレイテッド 熱管理のための微細加工されたピラーフィン
JP2013141037A (ja) * 2013-04-22 2013-07-18 Nikon Corp 積層型半導体装置
JP2013179177A (ja) * 2012-02-28 2013-09-09 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656027B2 (en) * 2003-01-24 2010-02-02 Nanoconduction, Inc. In-chip structures and methods for removing heat from integrated circuits
US7273095B2 (en) * 2003-03-11 2007-09-25 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nanoengineered thermal materials based on carbon nanotube array composites
US20070114658A1 (en) * 2004-08-24 2007-05-24 Carlos Dangelo Integrated Circuit Micro-Cooler with Double-Sided Tubes of a CNT Array
US7477527B2 (en) * 2005-03-21 2009-01-13 Nanoconduction, Inc. Apparatus for attaching a cooling structure to an integrated circuit
US7732918B2 (en) * 2003-08-25 2010-06-08 Nanoconduction, Inc. Vapor chamber heat sink having a carbon nanotube fluid interface
US8048688B2 (en) * 2006-10-24 2011-11-01 Samsung Electronics Co., Ltd. Method and apparatus for evaluation and improvement of mechanical and thermal properties of CNT/CNF arrays
US7109581B2 (en) 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
US20070126116A1 (en) * 2004-08-24 2007-06-07 Carlos Dangelo Integrated Circuit Micro-Cooler Having Tubes of a CNT Array in Essentially the Same Height over a Surface
US7538422B2 (en) * 2003-08-25 2009-05-26 Nanoconduction Inc. Integrated circuit micro-cooler having multi-layers of tubes of a CNT array
US20070257766A1 (en) * 2003-11-18 2007-11-08 Richards Robert F Micro-Transducer and Thermal Switch for Same
US7019346B2 (en) * 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
US7242073B2 (en) * 2003-12-23 2007-07-10 Intel Corporation Capacitor having an anodic metal oxide substrate
US7345364B2 (en) * 2004-02-04 2008-03-18 Agere Systems Inc. Structure and method for improved heat conduction for semiconductor devices
US7829883B2 (en) * 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
US20050257821A1 (en) * 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(ｎａｎｏｗｉｒｅ)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
US20110151609A1 (en) * 2004-07-26 2011-06-23 Kuo-Ching Chiang Method for Forming Thin Film Heat Dissipater
US7268019B2 (en) * 2004-09-22 2007-09-11 Halliburton Energy Services, Inc. Method and apparatus for high temperature operation of electronics
EP1670077A1 (de) * 2004-12-10 2006-06-14 Siemens Aktiengesellschaft Halbleiter-Schaltungsanordnung mit Energierückgewinnung
KR100652410B1 (ko) * 2005-05-07 2006-12-01 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법
US7586191B2 (en) * 2005-08-11 2009-09-08 Hall David R Integrated circuit apparatus with heat spreader
US7633152B2 (en) * 2005-09-02 2009-12-15 Agere Systems Inc. Heat dissipation in integrated circuits
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
US20070105356A1 (en) * 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
CN1964028B (zh) * 2005-11-11 2010-08-18 鸿富锦精密工业（深圳）有限公司 散热器
DE102006001792B8 (de) * 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
KR100721020B1 (ko) * 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
US8217518B2 (en) 2006-03-08 2012-07-10 Stmicroelectronics Asia Pacific Pte., Ltd. Enhancing metal/low-K interconnect reliability using a protection layer
US8633371B2 (en) * 2007-11-09 2014-01-21 The Boeing Company Device and method for generating electrical power
US8519254B2 (en) 2008-04-08 2013-08-27 The Boeing Company Device and method for generating electrical power
US8119528B2 (en) * 2008-08-19 2012-02-21 International Business Machines Corporation Nanoscale electrodes for phase change memory devices
JP5335914B2 (ja) * 2009-06-29 2013-11-06 富士通株式会社 半導体装置およびその製造方法
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
JP2011233714A (ja) * 2010-04-27 2011-11-17 Canon Inc 半導体素子
KR101698932B1 (ko) * 2010-08-17 2017-01-23 삼성전자 주식회사 반도체 패키지 및 그 제조방법
US8680673B2 (en) * 2010-12-21 2014-03-25 Stmicroelectronics Pte Ltd. Integrated heat pillar for hot region cooling in an integrated circuit
US8890318B2 (en) * 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
JP5624600B2 (ja) * 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
KR101566593B1 (ko) * 2013-12-11 2015-11-05 주식회사 동부하이텍 반도체 패키지
US9741635B2 (en) 2014-01-21 2017-08-22 Infineon Technologies Austria Ag Electronic component
US9750158B2 (en) * 2014-05-02 2017-08-29 Honeywell International Inc. Reduced thermal transfer to Peltier cooled FETs
US9397023B2 (en) * 2014-09-28 2016-07-19 Texas Instruments Incorporated Integration of heat spreader for beol thermal management
US9496198B2 (en) * 2014-09-28 2016-11-15 Texas Instruments Incorporated Integration of backside heat spreader for thermal management
DE102015122804B4 (de) 2015-12-23 2020-10-15 Infineon Technologies Ag Halbleitervorrichtung, enthaltend eine Wärmesenkenstruktur
US10529641B2 (en) * 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10811334B2 (en) * 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10256188B2 (en) * 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
CN113097162A (zh) * 2017-10-10 2021-07-09 北京比特大陆科技有限公司 散热片、芯片及电路板
US10475725B2 (en) 2017-11-08 2019-11-12 Texas Instruments Incorporated Structure to enable higher current density in integrated circuit resistor
CN113284865A (zh) * 2021-05-07 2021-08-20 无锡必创传感科技有限公司 具有散热结构的传感器芯片及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
JPH05267480A (ja) * 1992-03-21 1993-10-15 Ricoh Co Ltd 半導体装置とその製造方法
JP4697829B2 (ja) * 2001-03-15 2011-06-08 ポリマテック株式会社 カーボンナノチューブ複合成形体及びその製造方法
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
EP1341184B1 (en) * 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JPWO2006043329A1 (ja) * 2004-10-22 2008-05-22 富士通株式会社 半導体装置及びその製造方法
WO2006043329A1 (ja) * 2004-10-22 2006-04-27 Fujitsu Limited 半導体装置及びその製造方法
US7700978B2 (en) 2004-10-22 2010-04-20 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
JP5045103B2 (ja) * 2004-10-22 2012-10-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8034676B2 (en) 2004-10-22 2011-10-11 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2008519452A (ja) * 2004-11-04 2008-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路のナノチューブをベースにした基板
JP2006319338A (ja) * 2005-05-11 2006-11-24 Magnachip Semiconductor Ltd 半導体チップ及び半導体チップパッケージ
US8012778B2 (en) 2005-07-20 2011-09-06 Samsung Led Co., Ltd. LED package and fabricating method thereof
JP2007027752A (ja) * 2005-07-20 2007-02-01 Samsung Electro Mech Co Ltd Ｌｅｄパッケージ及びその製造方法
JP2009508325A (ja) * 2005-08-26 2009-02-26 スモルテック エービー ナノ構造体に基づく相互接続および熱の散逸体
JP2007311710A (ja) * 2006-05-22 2007-11-29 Fujitsu Ltd 電子装置及びその製造方法
JP2008192706A (ja) * 2007-02-01 2008-08-21 Fujitsu Ltd 半導体装置およびその製造方法
JP2013077837A (ja) * 2008-05-05 2013-04-25 Qualcomm Inc ３−ｄ集積回路側方熱放散
JP2010103525A (ja) * 2008-10-27 2010-05-06 Samsung Led Co Ltd Ｌｅｄパッケージ
JP2012510150A (ja) * 2008-11-25 2012-04-26 サッシャ・マントヴァーニ 熱エネルギーを迅速に移送する装置
JP2011082360A (ja) * 2009-10-07 2011-04-21 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013518443A (ja) * 2010-01-26 2013-05-20 クアルコム，インコーポレイテッド 熱管理のための微細加工されたピラーフィン
US8877563B2 (en) 2010-01-26 2014-11-04 Qualcomm Incorporated Microfabricated pillar fins for thermal management
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2012256631A (ja) * 2011-06-07 2012-12-27 Toshiba Corp 半導体装置及びその製造方法
US8786077B2 (en) 2011-06-07 2014-07-22 Kabushiki Kaisha Toshiba Semiconductor device having a first substrate containing circuit element connected to radiation plate on a cover plate with metal vias
JP2013179177A (ja) * 2012-02-28 2013-09-09 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
JP2013141037A (ja) * 2013-04-22 2013-07-18 Nikon Corp 積層型半導体装置

Also Published As

Publication number Publication date
US20030209802A1 (en) 2003-11-13
JP4416376B2 (ja) 2010-02-17
US6800886B2 (en) 2004-10-05

Similar Documents

Publication Publication Date Title
JP4416376B2 (ja) 半導体装置及びその製造方法
CN102881675B (zh) 用于高性能互连的结构和方法
KR101758852B1 (ko) 후면 방열 기능을 갖는 반도체-온-절연체
JP4836055B2 (ja) 集積回路デバイスとその製造方法
TWI569367B (zh) 互連結構及其製造方法
KR100809330B1 (ko) 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법
CN103782349A (zh) 在电子器件中使用的富碳的碳氮化硼介电膜
JP2007329478A (ja) 超小型電子部品構造体、超小型電子部品構造体を製造する方法
JP6737009B2 (ja) 半導体装置およびその製造方法
TW200941197A (en) Active solid cooler and fabricating method therefor
WO2014112166A1 (ja) 電子デバイス及びその製造方法、並びに基板構造及びその製造方法
TWI741935B (zh) 半導體元件與其製作方法
JP4735314B2 (ja) 半導体装置およびその製造方法
JP2006120976A (ja) 半導体装置およびその製造方法
US7998850B2 (en) Semiconductor device and method for manufacturing the same
JP2000031487A (ja) 半導体装置とその製造方法
KR100258177B1 (ko) 전력소자 제조 방법 및 그 구조
WO2022188358A1 (zh) 半导体结构及半导体结构的制作方法
US11948941B2 (en) Semiconductor device, integrated circuit and methods of manufacturing the same
TW202406081A (zh) 半導體裝置及其製造方法
TW202310242A (zh) 半導體結構
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法
TW202310094A (zh) 半導體裝置及其製造方法
JP2004140180A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Ref document number: 4416376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees