JP2003258022A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003258022A
JP2003258022A JP2002061765A JP2002061765A JP2003258022A JP 2003258022 A JP2003258022 A JP 2003258022A JP 2002061765 A JP2002061765 A JP 2002061765A JP 2002061765 A JP2002061765 A JP 2002061765A JP 2003258022 A JP2003258022 A JP 2003258022A
Authority
JP
Japan
Prior art keywords
film
ball portion
semiconductor device
metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002061765A
Other languages
English (en)
Other versions
JP3943416B2 (ja
JP2003258022A5 (ja
Inventor
Yasuyuki Nakajima
靖之 中島
Toshiaki Morita
俊章 守田
Asao Matsuzawa
朝夫 松澤
Haruichi Tomoi
晴一 友井
Naoki Kawabe
直樹 川邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2002061765A priority Critical patent/JP3943416B2/ja
Priority to US10/369,766 priority patent/US20030168740A1/en
Priority to KR1020030011585A priority patent/KR100968008B1/ko
Priority to CNB03120225XA priority patent/CN100339986C/zh
Priority to TW092104922A priority patent/TWI290761B/zh
Priority to CNB2007100081899A priority patent/CN100508152C/zh
Priority to US10/408,119 priority patent/US7015127B2/en
Publication of JP2003258022A publication Critical patent/JP2003258022A/ja
Publication of JP2003258022A5 publication Critical patent/JP2003258022A5/ja
Application granted granted Critical
Publication of JP3943416B2 publication Critical patent/JP3943416B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48507—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0496—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20305—Ultrasonic frequency [f] 100 Khz=<f< 125 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20306—Ultrasonic frequency [f] 125 Khz=<f< 150 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20307—Ultrasonic frequency [f] 150 Khz=<f< 175 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20308—Ultrasonic frequency [f] 175 Khz=<f< 200 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線のボンディングパッド部とボンディング
ワイヤのボール部との接着性を向上させ、半導体装置の
信頼性を向上させる。 【解決手段】 半導体基板上の、ＴｉＮ膜、Ａｌ膜Ｍ３
ｂおよびＴｉＮ膜からなる第３層配線上であって、Ａｌ
膜Ｍ３ｂが露出したボンディングパッド部ＢＰ上に、ボ
ンディングワイヤのボール部Ｂを接着させる際、Ａｌ膜
Ｍ３ｂと金ボール部Ｂとの接続領域ｄと、Ａｌ膜Ｍ３ｂ
と金ボール部Ｂとの間に形成されるＡｌ−Ａｕ合金層５
０の形成領域の径ｇとの関係を、ｇ≧０．８ｄとし、接
触領域の径ｄと金ボール部Ｂの最大外周径Ｄとの関係
を、ｄ≧０．８Ｄとする。その結果、Ａｌ膜Ｍ３ｂ（第
３層配線）が薄膜であっても、金ボール部Ｂとの接着性
を確保することができ、また、ショートマージンを確保
することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、半導体チップ（ペレット）
と外部接続端子とを接続するワイヤを有する半導体装置
およびその製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】ＩＣ（Integrated Circuit）チップを機
能させるためには、電気信号の入出力を外部へ取り出す
必要がある。そのため、ＩＣチップのボンディングパッ
ド部とリードフレーム等の外部引き出し用端子とを金線
（ボンディングワイヤ）で接続し、その後、ＩＣチップ
や金線等を樹脂で封止するという実装方法がある。
【０００３】例えば、特開平１−２１５０３０号公報に
は、半導体ペレットと、リードフレームとをコネクタ用
ワイヤにより接続し樹脂封止される半導体装置の、ワイ
ヤ先端のボール部の厚み（ｔ）とボンディング幅（Ｓ）
との比（ｔ／Ｓ）が０．２以下となるような構造とする
ことにより、ボンディングパッド部の下部に生じるクラ
ック（１４）を防止する技術が開示されている。
【０００４】
【発明が解決しようとする課題】本発明者らは、半導体
装置の研究・開発に従事しており、前述の金線や樹脂を
用いた半導体装置の実装方法を採用している。
【０００５】例えば、ＩＣチップの最上層のＡｌ膜（配
線）の露出部であるボンディングパッド部上に、金線の
一端を溶融させ圧着（第１ボンド）することにより、Ｉ
Ｃチップと金線とを接続し、金線の他端を配線基板上の
外部接続用端子上に同様に熱圧着（第２ボンド）する。
さらに、ＩＣチップや金線等を樹脂等で封止することに
よりパッケージを完成させる。
【０００６】このような実装工程においては、ボンディ
ングパッド部にアルミニウムと金との合金が形成される
ことによりＡｌ膜（配線）と金線の先端（ボール部）と
が接続される。
【０００７】一方、ＬＳＩ（Large Scale Integrated C
ircuit）の多機能化に伴い、ピン数（外部接続用端子
数）は増加し、さらに、ＬＳＩの高集積化に伴い、ピン
（外部接続用端子）のピッチは益々狭くなる傾向にあ
る。また、ＬＳＩの微細化に伴い、配線が薄膜化する傾
向にある。
【０００８】このような、多機能化・高集積化された装
置について、前述のボンディング方法を適用した結果、
半導体装置の耐久性を評価（試験）するための温度サイ
クル試験後に、断線不良が多発した。
【０００９】そこで、このような不良について本発明者
らが鋭意検討した結果、アルミニウムと金との合金層内
での破壊現象（クラック、亀裂）が原因であることが判
明した。なお、前述の特開平１−２１５０３０号公報に
示すように、かかる部位における破壊現象は、ボンディ
ングパッド部の下部におけるクラックが多かったことか
ら、さらに、検討を進めると、追って詳細に説明するよ
うに、アルミニウムと金との合金層の様態が、従来のも
のとは異なることが判明した。
【００１０】本発明の目的は、ボンディングパッド部
（配線）とボール部との接着性を向上させることにあ
る。特に、配線の膜厚が小さい場合であっても、配線と
ボール部との接着性を確保することを目的とする。
【００１１】また、本発明の他の目的は、配線とボール
部との接着性を向上させることにより半導体装置の信頼
性を向上させることにある。また、半導体装置の歩留ま
りを向上させることにある。
【００１２】また、本発明の他の目的は、ボンディング
パッド部のピッチが狭い半導体装置やその製造方法に適
用して好適な技術を提供することにある。
【００１３】本発明の前記目的と新規な特徴は、本明細
書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１５】（１）本発明の半導体装置は、半導体チッ
プの上方に形成された第１金属膜と、前記第１金属膜上
に形成された第２金属よりなるボール部とを有し、これ
らの間に形成された第１金属と第２金属との合金層が、
前記第１金属膜の底部まで達しているものである。ま
た、前記ボール部を、樹脂で覆ってもよい。また、前記
ボール部の高さｈと前記金ボールの最大外周径Ｄとの関
係を、９≧Ｄ／ｈ≧２としてもよい。
【００１６】（２）本発明の半導体装置は、半導体チッ
プの上方に形成された第１金属膜と、前記第１金属膜上
に形成された第２金属よりなるボール部と、前記第１金
属膜と前記ボール部との間に形成された前記第１金属と
第２金属との合金層と、を有し、前記第１金属膜と前記
ボール部との接触領域の径ｄと、前記合金層形成領域の
径ｇとの関係を、ｇ≧０．８ｄとしたものである。ま
た、前記第１金属膜と前記ボール部との接触領域の径ｄ
と前記ボールの最大外周径Ｄとの関係を、ｄ≧０．８Ｄ
としてもよい。
【００１７】（３）本発明の半導体装置の製造方法は、
半導体チップの上方の第１金属膜上にパッド部が開口し
た絶縁膜を形成した後、周波数が１１０ｋＨｚ以上の超
音波を用いた超音波熱圧着法により、前記パッド部上に
第２金属よりなるボール部を接着する工程を有するもの
である。
【００１８】（４）本発明の半導体装置の製造方法は、
半導体チップの上方の第１金属膜上にパッド部が開口し
た絶縁膜を形成した後、前記第１金属膜上に第２金属よ
りなるボール部を前記パッド部上に、前記第１金属膜と
前記ボール部との接触領域の７０％以上の領域に前記第
１金属と第２金属の合金層を形成することにより接着す
るものである。この後、前記ボール部を樹脂で覆い、ま
た、樹脂で覆われた半導体チップを高温下にさらした
後、その特性を検査してもよい。また、第２金属よりな
るボール部を、前記接触領域の径ｄとボール部の最大外
周径Ｄがｄ≧０．８Ｄとなるよう成形してもよい。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する。
【００２０】本発明の実施の形態である半導体装置（半
導体集積回路装置）をその製造方法に従って説明する。
【００２１】図１に示すように、酸化シリコン膜１１お
よび第２層配線Ｍ２が形成された半導体基板１を準備す
る。なお、酸化シリコン膜１１中には、ＭＩＳＦＥＴ
（Metal Insulator Semiconductor Field Effect Trans
istor）等の半導体素子や第１層配線、素子と第１層配
線とを接続するプラグ、第１層配線と後述する第２層配
線とを接続するプラグ等が形成されているが、その図示
は省略する。また、半導体基板１中には、適宜酸化シリ
コン膜等よりなる素子分離が形成されているがその図示
を省略する。
【００２２】次いで、図２に示すように、第２層配線Ｍ
２上に層間絶縁膜として酸化シリコン膜１２をＣＶＤ
（Chemical Vapor Deposition）法で堆積する。次い
で、第２層配線Ｍ２上の酸化シリコン膜１２をドライエ
ッチングにより除去し、コンタクトホールＣ３を形成す
る。次いで、コンタクトホールＣ３内を含む酸化シリコ
ン膜１１上に、導電性膜として例えばタングステン
（Ｗ）膜をＣＶＤ法で堆積する。次いで、コンタクトホ
ールＣ３の外部のＷ膜を例えばＣＭＰ（Chemical Mecha
nical Polishing）法により除去することにより、プラ
グＰ３を形成する。
【００２３】次いで、図３および図４に示すように、プ
ラグＰ３上を含む酸化シリコン膜１２上に、導電性膜と
して５０ｎｍ程度のＴｉＮ（窒化チタン）膜Ｍ３ａ、７
００ｎｍ程度のＡｌ（アルミニウム）膜Ｍ３ｂおよび５
０ｎｍ程度のＴｉＮ膜Ｍ３ｃを例えばスパッタ法で順次
堆積する。ここで、Ａｌ膜とは、Ａｌを主成分とする膜
であり、他の金属との合金膜も含むものとする。
【００２４】ＴｉＮ膜Ｍ３ａおよびＭ３ｃは、１）Ａｌ
膜Ｍ３ｂと酸化シリコン膜１２等の絶縁膜との接着性を
高める、また、２）Ａｌ合金よりなる第２層配線Ｍ２の
エレクトロマイグレーション耐性を向上させる等、配線
の信頼性を確保するために形成される。なお、ＴｉＮ膜
の他、Ｔｉ（チタン）膜、ＴｉＷ（チタンタングステ
ン）膜、Ｔａ（タンタル）膜、Ｗ膜もしくはＷＮ（窒化
タングステン）膜の単層膜、もしくはこれらの膜の積層
膜を用いてもよい。
【００２５】次いで、レジスト膜（図示せず）をマスク
にＴｉＮ膜Ｍ３ａ、Ａｌ膜Ｍ３ｂおよびＴｉＮ膜Ｍ３ｃ
をドライエッチングすることによって第３層配線Ｍ３を
形成する。なお、図４は、図３のＡ−Ａ部の断面図（第
３層配線Ｍ３の延在方向の断面図）である（図６および
図８について同じ）。
【００２６】次いで、図５および図６に示すように、第
３層配線Ｍ３上に、保護膜として窒化シリコン膜および
酸化シリコン膜を、例えばＣＶＤ法で順次堆積し、これ
らの積層膜よりなるパッシベーション膜４１を形成す
る。なお、パッシベーション膜４１を、単層で構成して
もよい。
【００２７】次いで、図７および図８に示すように、パ
ッシベーション膜４１の上層に、所望の位置に開口部を
有するポリイミド樹脂膜４３を形成する。このポリイミ
ド樹脂膜４３を形成するには、まず、感光性ポリイミド
樹脂膜を５μｍ程度スピン塗布し、熱処理（プリベー
ク）を施す。次いで、ポリイミド樹脂膜を露光、現像し
て開口した後、熱処理（ポストベーク）を施し、ポリイ
ミド樹脂膜を硬化（キュア）させる。
【００２８】次に、上記ポリイミド樹脂膜４３をマスク
にして下層のパッシベーション膜４１をドライエッチン
グし、さらに、ＴｉＮ膜Ｍ３ｃをドライエッチングす
る。その結果、Ａｌ膜Ｍ３ｂの表面の一部が露出する。
このＡｌ膜Ｍ３ｂの露出領域を、ボンディングパッド部
ＢＰと呼ぶ。図９に、ボンディングパッド部ＢＰ形成後
の基板（チップ領域）の要部平面図を示す。
【００２９】ここまでの工程は、いわゆるウエハ状態で
行われることが多い。この場合、略矩形状の半導体チッ
プ領域を複数有するウエハ（半導体基板）を、個々の半
導体チップに切断（ダイシング）する。
【００３０】次いで、半導体チップ上のボンディングパ
ッド部ＢＰ上に金線ＷＲを接着（第１ボンド）するので
あるが、この工程について図１０〜図１１を参照しなが
ら説明する。
【００３１】まず、図１０に示すように、軸心に金線Ｗ
Ｒを通すための細穴を有するキャピラリＣＡを準備し、
その内部に金線ＷＲを通す。次いで、電気トーチ（図示
せず）によって、キャピラリＣＡの先端から出た金線Ｗ
Ｒに、電極からの放電エネルギーを加え、金線ＷＲを溶
融させることによりボールＭＢを形成する。
【００３２】次に、図１１および図１２に示すように、
溶融ボールＭＢをボンディングパッド部ＢＰに接着させ
る。この接着工程は、キャピラリＣＡにより溶融ボール
ＭＢを加圧しつつ、また、キャピラリＣＡに超音波を印
加しながら行われる。この際、ボンディングパッド部Ｂ
Ｐは、図示しないヒーターにより加熱されている。この
ような処理方法を、超音波熱圧着法という。その後、金
線ＷＲを引き上げると、ボンディングパッド部ＢＰ上に
金線ＷＲが接着される。なお、図１２に示すように、接
着された金線ＷＲの先端をボール部Ｂもしくは金ボール
部Ｂという。この金ボール部Ｂとボンディングパッド部
ＢＰ（Ａｌ膜Ｍ３ｂ）とは、これらの界面にＡｌ−Ａｕ
合金層が形成されることにより接着する。
【００３３】図１３に、キャピラリＣＡの高さ（Ｚ）
と、時間（Ｔ）の関係を示す。図１３に示すように、時
間Ｔ０からキャピラリＣＡが降下し始めるが、時間Ｔ１
においてその速度が小さくなる。次いで、期間Ｔ２にお
いて、溶融ボールＭＢがボンディングパッド部ＢＰ上に
搭載され、一定期間（Ｔ２〜Ｔ３）その状態を保持す
る。この期間をボンディング期間という。その後（時間
Ｔ３以降）、キャピラリＣＡが上昇し、金線ＷＲが引き
上げられる。なお、図１４に示すように、引き上げられ
た金線ＷＲは、例えば配線基板６０上の印刷配線（図示
せず）上に超音波熱圧着される（第２ボンド）。
【００３４】ここで、本発明者らが検討した技術につい
て説明する。
【００３５】まず、その膜厚（ｔ）が７００ｎｍ程度の
Ａｌ膜Ｍ３ｂ上に金線ＷＲを接合した場合、温度サイク
ル試験後に断線不良が発生した。そこで、断線箇所を探
求した結果、図１５に示すように、Ａｌ−Ａｕ合金層５
０中においてクラック（ｃｒａｃｋ）が生じていること
が判明した。そこで、さらに、Ａｌ−Ａｕ合金層５０を
詳しく解析した結果、Ａｌ−Ａｕ合金層５０は、下層か
らＡｌＡｕ2膜５０ａ、Ａｌ2Ａｕ5膜５０ｂおよびＡｌ
Ａｕ4膜５０ｃの３層の膜からなることが判明した（図
１６および図１７参照）。また、金ボール部Ｂとボンデ
ィングパッド部ＢＰ（Ａｌ膜Ｍ３ｂ）との界面には、Ａ
ｌ−Ａｕ合金層５０が形成されていない領域５３が確認
された。なお、Ａｌ−Ａｕ合金層５０を構成するＡｌＡ
ｕ2膜５０ａ、Ａｌ2Ａｕ5膜５０ｂおよびＡｌＡｕ4膜５
０ｃのうち、最も安定なものはＡｌ2Ａｕ5である。図１
６および図１７は、図１５の丸で囲んだ領域Ｅ部の拡大
図である。
【００３６】これは、例えば、１０００ｎｍ程度と、比
較的Ａｌ膜Ｍ３ｂの膜厚が大きい場合には、ＡｌＡｕ4
が確認されていないことから、Ａｌ膜Ｍ３ｂ（配線）の
薄膜化によりＡｌの供給量が減少し、金ボール部Ｂ側に
おいては、Ａｌの組成比が小さいＡｌＡｕ4膜が生成す
るのではないかと考えられる。
【００３７】その結果、図１６に示すように、Ａｌ−Ａ
ｕ合金層５０の形成時に、Ａｌ2Ａｕ5膜５０ｂとＡｌＡ
ｕ4膜５０ｃとの間で、合金化反応の非整合部が生じ、
ボイド（空孔）５５となる。
【００３８】このような、ボイドが温度サイクル試験に
よって拡大し、図１７に示すようなクラックとなり、断
線不良に至ったと考えられる。なお、クラック部には、
ＡｌやＡｕ等の酸化物Ｏｘが生じている。これは、後述
する封止樹脂中に含まれる微量の酸素によるものだと考
えられる。
【００３９】このような、断線を回避するため、金ボー
ル部Ｂをより大きく潰し、Ａｌ膜Ｍ３ｂとの接着面積を
増加させる方法が考え得る。しかしながら、金ボール部
Ｂを大きく潰すと、隣のボンディングパッドやその上に
ある別の金ボールとのショートマージンが確保できなく
なり、ショート（短絡）不良が増加する。特に、半導体
装置の微細化により、ボンディングパッド部ＢＰのピッ
チが小さくなると、この短絡不良の問題が大きくなる。
また、金ボール部Ｂをより大きく潰すと、ボンディング
条件によってはボンディングパッドに与えるダメージが
大きくなることがある。
【００４０】そこで、本発明者らは、金ボール部Ｂの形
状を大きく変形させることなく、その変形量をスペック
値以内としつつ、接合強度を確保することができる金ボ
ール部Ｂの形状、およびその製造工程を検討した。
【００４１】まず、金ボール部Ｂの形状について図１８
を参照しながら説明する。図１８に示すように、金ボー
ル部Ｂの接続領域径ｄと金ボール部Ｂの最大外周径Ｄと
の関係を、ｄ≧０．８Ｄとする。接続領域Ａｄとは、金
ボール部ＢとＡｌ膜Ｍ３ｂ（配線）との接触領域をい
う。接続領域径ｄとは、金ボール部ＢとＡｌ膜Ｍ３ｂ
（配線）との接触領域の径をいう。
【００４２】このような関係にすることにより、ショー
トマージンを確保することができ、また、接触面積を確
保することができる。
【００４３】なお、ｄ≧０．８Ｄの関係を、金ボール部
Ｂの接続領域Ａｄと金ボール部Ｂの最大外周で区画され
る領域ＡＤとの関係で示すと、Ａｄ≧０．６４ＡＤとな
る。なお、製造におけるパッド部の表面状態やボンディ
ング条件のばらつきを考慮するとＡｄ≧０．７ＡＤの関
係を満たす方がより好ましい。
【００４４】また、金ボール部Ｂの高さ（ｈ）は、９≧
Ｄ／ｈ≧２の範囲が好ましい。また、Ｄが、６５μｍ以
下の場合には、５μｍ以上１５μｍ以下が好ましい。ま
た、金線の径（幅）ＷＷは、２５μｍ以下が好ましい。
【００４５】また、金ボール部Ｂの接続領域径ｄとＡｌ
−Ａｕ合金層５０の形成領域径ｇとの関係を、ｇ≧０．
８ｄとする。
【００４６】このような関係にすることにより、金ボー
ル部ＢとＡｌ膜Ｍ３ｂ（配線）とのＡｌ−Ａｕ合金層５
０による接合強度を確保することができ、前述したボイ
ドやクラックの影響を低減できる。その結果、接続不良
を低減することができる。
【００４７】なお、ｇ≧０．８ｄの関係を、金ボール部
Ｂの接続領域ＡｄとＡｌ−Ａｕ合金層５０の形成領域Ａ
ｇとの関係で示すと、Ａｇ≧０．６４Ａｄとなる。な
お、後述するデータ（図２３）よりＡｇ≧０．７Ａｄの
関係を満たす方がより好ましい。
【００４８】従って、Ａｌ膜Ｍ３ｂの膜厚が、例えば、
７００ｎｍ以下であって、Ａｌの組成比が小さい合金層
（ＡｌＡｕ4）が形成されるような場合であっても、接
合強度を確保することができる。
【００４９】ここで、Ａｌ膜Ｍ３ｂが薄膜である場合に
は、Ａｌ−Ａｕ合金層５０が、Ａｌ膜Ｍ３ｂの底部まで
延在する。従って、Ａｌ−Ａｕ合金層５０の下層には、
ＴｉＮ膜Ｍ３ａが存在する（図２７参照）。
【００５０】また、本実施の形態における、接続領域径
ｄ、金ボール部Ｂの最大外周径ＤおよびＡｌ−Ａｕ合金
層５０の形成領域径ｇは、真円の径である必要はなく、
これらの領域の中心部における線分であれば足る。
【００５１】これに対して、本発明者らが、Ａｌ膜の膜
厚が大きく、また、ボンディングパッド部ＢＰのピッチ
が比較的大きい場合に検討したボンディング条件、例え
ば、この条件のうちボンディング温度、ボンディング期
間を同じに設定し、キャピラリと金線径を所望のパッド
ピッチに対応したものに変え（初期ボール体積）、ボン
ディング荷重と超音波印加出力を調整して所望の圧着ボ
ール径になるように、薄いＡｌ膜上にボンディングを行
うと、図１９に示す形状となった。
【００５２】この場合、金ボール部Ｂの接続領域径ｄと
金ボール部Ｂの最大外周径Ｄとの関係は、ｄ≦０．８Ｄ
となり、また、金ボール部Ｂの接続領域径ｄとＡｌ−Ａ
ｕ合金層５０の形成領域径ｇとの関係は、ｇ≦０．８ｄ
であった。
【００５３】従って、金ボール部ＢとＡｌ膜Ｍ３ｂ（配
線）とのＡｌ−Ａｕ合金層５０による接合強度を確保す
ることが困難となる。特に、Ａｌ膜が薄い場合には、Ａ
ｌの組成比が小さいＡｌＡｕ4膜が厚く生成し、その後
の温度サイクル試験等の影響によりＡｌＡｕ4膜の界面
においてクラックが発生しやすい。
【００５４】これは、例えば、図２０に示すように、ボ
ンディングパッド部ＢＰのピッチが１３０μｍと広い場
合にも起こり得た。但し、この場合は、絶対的な接合領
域やＡｌ−Ａｕ合金層の形成領域径を大きく確保できる
ため、断線不良を回避し得たと考えられる。ここで、ボ
ンディングパッド部ＢＰのピッチとは、ボンディングパ
ッド部ＢＰの中心部間の距離をいう。
【００５５】しかしながら、図１９に示すボール部Ｂの
形状をそのまま縮小し、狭ピッチ（例えば、７０μｍ以
下）に適用した場合には、接続不良となってしまう。ま
た、かかる形状で、接続領域を確保しようとすると、金
ボール部Ｂの接続領域径ｄと金ボール部Ｂの最大外周径
Ｄとの差が大きいため、ショート不良を生じさせてしま
う。
【００５６】これに対して、図１８に示した本実施の形
態の構成によれば、金ボール部ＢとＡｌ膜Ｍ３ｂ（配
線）とのＡｌ−Ａｕ合金層による接合強度を確保するこ
とができ、また、ショートマージンを確保することがで
きる。特に、狭ピッチのボンディングパッド部ＢＰや薄
いＡｌ膜（配線）上のボンディングパッド部ＢＰに用い
て効果的である。
【００５７】次いで、図１８に示す形状の金ボールを形
成するためのボンディング工程の一例について説明す
る。
【００５８】例えば、溶融ボールＭＢがボンディングパ
ッド部ＢＰ上に搭載されているボンディング期間（図１
３のＴ２〜Ｔ３）に、１１０ｋＨｚ以上の超音波を印加
するものである。
【００５９】図２１に、各超音波周波数における圧着ボ
ール部の径（μｍ）と剪断強度（Ｎ）との関係を示す。
なお、接合温度は、２００℃、初期のボール径は、３５
±５μｍとした。剪断強度（Ｎ）とは、ボール部Ｂに対
し横から応力を加え、その応力を増加させた際、ボール
部Ｂの剥離に至る応力をいう。
【００６０】図２１に示すように、例えば、６０ｋＨｚ
の周波数を加えたものよりも１２０ｋＨｚおよび１８０
ｋＨｚの超音波を加えたものの方が剪断強度が大きくな
る。１２０ｋＨｚと１８０ｋＨｚとでは、１８０ｋＨｚ
の方が若干剪断強度が大きかった。また、例えば、６０
ｋＨｚの周波数を加えたものは、圧着ボール径が５０μ
ｍ程度で剪断強度が０．３５Ｎであるが、例えば、１８
０ｋＨｚの周波数を加えたものは、圧着ボール径が４２
μｍ程度でも、同等の剪断強度（０．３５Ｎ）を確保で
きる。
【００６１】図２２に、各超音波周波数における超音波
振幅（μｍ）と剪断強度（Ｎ）との関係を示す。図２２
に示すように、周波数が高いほど振幅（μｍ）が小さ
く、点振幅であることがわかる。振幅（μｍ）が小さい
と、ボンディングダメージを低減するといった効果も有
する。
【００６２】次に、図２１に示す剪断試験の結果から、
各超音波周波数における圧着ボール部の径（μｍ）と合
金形成面積率（％）との関係を調べた。その結果を、図
２３に示す。合金形成面積率とは、剪断の結果ボンディ
ングパッド部ＢＰ上に表れた圧着跡面積Ｌに対する合金
形成面積Ｓの割合（％）をいう。
【００６３】図２３に示すように、例えば、６０ｋＨｚ
の周波数を加えたもの（グラフ（ａ））よりも１２０ｋ
Ｈｚ（グラフ（ｂ））および１８０ｋＨｚ（グラフ
（ｃ））の超音波を加えたものの方が合金形成面積率
（％）が大きくなる。また、１２０ｋＨｚと１８０ｋＨ
ｚとでは、１８０ｋＨｚの方が合金形成面積率（％）が
大きくなる。また、例えば、１８０ｋＨｚの周波数を加
えたものは、圧着ボール径が６５μｍから５０μｍ程度
であっても、７０％以上の合金形成面積率（％）が得ら
れた。また１２０ｋＨｚの周波数を加えたものは、圧着
ボール径が６５μｍから５５μｍ程度であっても、７０
％程度の合金形成面積率（％）が得られた。
【００６４】ここでは、超音波の周波数を大きくするこ
とによって、図１８に示す構造の金ボール部ＢやＡｌ−
Ａｕ合金層を形成したが、金ボール部ＢやＡｌ−Ａｕ合
金層の形状を調整し得る要素としては、図２５に示すも
のが考え得る。
【００６５】例えば、超音波については、周波数（ｆ）
の他、振幅（ａ）および超音波を加える時間（ｓ）、ま
た、キャピラリによる荷重（Ｆ）や、ボンディングパッ
ド部ＢＰの加熱温度（℃）等である。
【００６６】具体的には、超音波の周波数を大きくする
方法の他、ボンディング期間（Ｔ２〜Ｔ３）にキャピラ
リＣＡによる荷重（Ｆ）をゆっくりと上昇させる、もし
くは段階的に大きくしていく等、また、超音波の印加時
間については、時間の長短の他、ボンディング期間以前
から超音波を印加する等の方法、およびこれらの条件を
組み合わせる方法が考え得る（図２６参照）。
【００６７】図２４に、ボンディングパッド部のピッチ
（pad pitch）と、金ボール部Ｂの接続領域径ｄとＡｌ
−Ａｕ合金層の形成領域径ｇとの比（ｇ／ｄ）との関係
を示す。グラフ（ａ）の上部領域は、金ボール部Ｂの信
頼性を確保できる領域Ｑを示し、グラフ（ａ）の下部領
域は、断線不良が生じる領域ＮＱを示す。なお、Ａｌ膜
の膜厚は、７００ｎｍとした。
【００６８】図２４に示すように、比（ｇ／ｄ）が８０
％以上の場合、ボンディングパッドピッチが６０μｍ以
下であっても信頼性を確保できる。
【００６９】図２７に、ボンディングパッド部ＢＰ上に
金線ＷＲを接着（第１ボンド）した後の基板の要部断面
図を示す。
【００７０】次いで、図１４を参照しながら説明したよ
うに、金線ＷＲをガラス・エポキシ等の配線基板６０上
の印刷配線（図示せず）上に超音波熱圧着（第２ボン
ド）する。図２８に、第２ボンド後のＩＣチップ（１）
および配線基板６０の状態（斜視図）を示す。図２９
は、図２８の丸部の要部拡大図である。
【００７１】次いで、図３０に示すように、金線ＷＲお
よびＩＣチップの周囲を樹脂封止体６４により封止す
る。例えば、前記樹脂封止体６４は、配線基板６０を金
型で狭持し、金型内に溶融樹脂を注入し、硬化させるこ
とにより封止するトンンスファモールド法により形成さ
れる。前記樹脂は例えばフィラーとしてシリカを含むエ
ポキシ系の熱硬化性樹脂である。
【００７２】この樹脂の注入または硬化の際に金線ＷＲ
やそのボール部Ｂに応力が加わるが、本実施の形態によ
れば、金ボール部Ｂの接続領域径ｄとＡｌ−Ａｕ合金層
５０の形成領域径ｇとの関係を、ｇ≧０．８ｄとしたの
で、金ボール部ＢとＡｌ膜Ｍ３ｂ（配線）とのＡｌ−Ａ
ｕ合金層５０による接合強度を確保することができる。
【００７３】前記樹脂封止体６４を形成後、配線基板６
０の裏面に、バンプ電極６２を形成する。このバンプ電
極は、図示しないが、前記配線基板６０の裏面に形成さ
れた裏面電極に接続される。
【００７４】前記裏面電極は、配線基板６０の内部配線
を介して金線ＷＲと電気的に接続される。前記バンプ電
極６２は、図示しないが、例えば携帯機器等に用いられ
る電子部品が複数搭載される実装基板と電気的接続を行
うために用いられる。なお、図３０に示すような実装形
態は、ＢＧＡ（ball grid array）と呼ばれる。
【００７５】この後、製品寿命を保証するため、出荷し
ないサンプルを用いて温度サイクル試験等の品質試験を
行う。この温度サイクル試験では、半導体装置を、例え
ば、顧客実装時の熱履歴（２６０℃×１０ｓ×３回）の
後、１５０℃の高温下に１０分間晒し、次いで、−５５
℃の低温下に１０分間晒すことを交互に１０００回行う
（１０００サイクル）。
【００７６】この際、樹脂６４、ＩＣチップ（１）およ
び配線基板６０の熱膨張係数が異なるため、樹脂６４と
ＩＣチップの熱による変形の程度が異なる。その結果、
金ボール部Ｂに１サイクル毎に応力が加わる。
【００７７】しかしながら、本実施の形態においては、
金ボール部Ｂの接続領域径ｄとＡｌ−Ａｕ合金層５０の
形成領域径ｇとの関係を、ｇ≧０．８ｄとしたので、金
ボール部ＢとＡｌ膜Ｍ３ｂ（配線）とのＡｌ−Ａｕ合金
層５０による接合強度を確保することができ、応力によ
る断線を防止できる。
【００７８】また、Ａｌ膜Ｍ３ｂ（配線）が薄膜化し、
ＡｌＡｕ4膜の生成によって、応力に対し弱い部分が形
成された場合であっても、接合強度を確保し断線を防止
できる。これに対し、ＡｌＡｕ4膜の生成を防止するた
め、金線ＷＲの第１ボンドの前に、ボンディングパッド
部ＢＰ上にＡｌ膜を積み増しすることも考え得る。しか
しながら、この場合、Ａｌ膜の積み増しにより、工程が
複雑化する。これに対し、本実施の形態によれば、Ａｌ
膜の積み増しによる工程の複雑化を回避することができ
る。
【００７９】また、ボンディングパッドとパッド以外の
配線パターンを同時に形成する事が一般的だが、本実施
の形態を適用するとＩＣチップ上の配線幅を細くする事
に有利な薄いＡｌ膜でも充分な強度が得られる。
【００８０】これにより、一層微細なパターン形成する
事でチップの集積度向上が図れるため、１枚のウエハあ
たりのチップ取得数を増加させ、製造原価を低減でき
る。
【００８１】また、半導体装置の微細化や高機能化によ
る多ピン化によってボンディングパッド部ＢＰが小さく
なった場合でも、接合強度を確保し断線を防止できる。
【００８２】また、半導体装置の微細化や高機能化によ
る多ピン化によってボンディングパッド部ＢＰのピッチ
が小さくなった場合でも、接合強度を確保し断線を防止
できる。
【００８３】さらに、金ボール部Ｂの接続領域径ｄと金
ボール部Ｂの最大外周径Ｄとの関係を、ｄ≧０．８Ｄと
すれば、半導体装置の微細化や高機能化による多ピン化
によってボンディングパッド部ＢＰのピッチが小さくな
った場合でも、金ボールのショートマージンを確保する
ことができる。
【００８４】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００８５】特に、前記実施の形態においては、Ａｌ膜
と金ボール部Ｂとの接合に本発明を用いたが、この他、
金属配線と金属ボール部（例えば、バンプ電極でもよ
い）とを合金層を形成することにより接合する半導体装
置に広く適用可能である。
【００８６】本実施の形態はＢＧＡだけでなくリードフ
レームを用いたＱＦＰ（quad flatpackage）などの半導
体装置にも適用可能である。
【００８７】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００８８】半導体チップの上方に形成された第１金属
膜と、第２金属よりなるボール部とを、第１金属と第２
金属との合金層で接合する際、第１金属膜と前記ボール
部との接触領域の径ｄと、前記合金層形成領域の径ｇと
の関係を、ｇ≧０．８ｄとし、また、接触領域の径ｄと
ボールの最大外周径Ｄとの関係を、ｄ≧０．８Ｄとした
ので、第１金属膜を有する配線とボール部との接着性を
確保することができる。
【００８９】また、半導体装置の信頼性を向上させるこ
とができる。
【００９０】また、半導体装置の歩留まりを向上させる
ことができる。
【００９１】また、ボンディングパッドとパッド以外の
配線パターンを同時に形成する事が一般的だが、本実施
の形態の構成を適用するとＩＣチップ上の配線幅を細く
する事に有利な薄いＡｌ膜でも充分な強度が得られる。
【００９２】これにより、一層微細なパターン形成する
事でチップの集積度向上が図れるため、１枚のウエハあ
たりのチップ取得数を増加させ、製造原価を低減でき
る。
【図面の簡単な説明】
【図１】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図２】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図３】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図４】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図５】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図６】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図７】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図８】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部断面図である。
【図９】本発明の実施の形態である半導体装置の製造工
程を示す基板の要部平面図である。
【図１０】本発明の実施の形態である半導体装置の製造
工程に用いられるキャピラリを示す図である。
【図１１】本発明の実施の形態である半導体装置の製造
工程を示す基板（ボンディングパッド部）の要部断面図
である。
【図１２】本発明の実施の形態である半導体装置の製造
工程を示す基板（ボンディングパッド部）の要部断面図
である。
【図１３】本発明の実施の形態である半導体装置の製造
工程に用いられるキャピラリの動きを示すグラフであ
る。
【図１４】本発明の実施の形態である半導体装置の製造
工程を示す基板（ボンディングパッド部）の要部断面図
である。
【図１５】本発明の実施の形態の効果を説明するための
半導体装置のボンディングパッド部の要部断面図であ
る。
【図１６】本発明の実施の形態の効果を説明するための
半導体装置のボンディングパッド部の要部断面図であ
る。
【図１７】本発明の実施の形態の効果を説明するための
半導体装置のボンディングパッド部の要部断面図であ
る。
【図１８】本発明の実施の形態である半導体装置のボン
ディングパッド部の要部断面図である。
【図１９】本発明の実施の形態の効果を説明するための
半導体装置のボンディングパッド部の要部断面図であ
る。
【図２０】本発明の実施の形態の効果を説明するための
半導体装置のボンディングパッド部の要部断面図であ
る。
【図２１】各超音波周波数における圧着ボール部の径
（μｍ）と剪断強度（Ｎ）との関係を示すグラフであ
る。
【図２２】各超音波周波数における超音波振幅（μｍ）
と剪断強度（Ｎ）との関係を示すグラフである。
【図２３】各超音波周波数における圧着ボール部の径
（μｍ）と合金形成面積率（％）との関係を示すグラフ
である。
【図２４】ボンディングパッド部のピッチと、金ボール
部Ｂの接続領域径ｄとＡｌ−Ａｕ合金層の形成領域径ｇ
との比（ｇ／ｄ）との関係を示すグラフである。
【図２５】本発明の実施の形態である半導体装置の製造
工程を示す基板（ボンディングパッド部）の要部断面図
である。
【図２６】本発明の実施の形態である半導体装置の製造
工程に用いられるキャピラリの動き等を示すグラフであ
る。
【図２７】本発明の実施の形態である半導体装置の製造
工程を示す基板の要部断面図である。
【図２８】本発明の実施の形態である半導体装置の製造
工程を示す基板等の斜視図である。
【図２９】本発明の実施の形態である半導体装置の製造
工程を示す図２８の部分拡大図である。
【図３０】本発明の実施の形態である半導体装置の製造
工程を示す基板等の斜視図である。
【符号の説明】
１ 半導体基板 １１ 酸化シリコン膜 １２ 酸化シリコン膜 ４１ パッシベーション膜 ４３ ポリイミド樹脂膜 ５０ Ａｌ−Ａｕ合金層 ５０ａ ＡｌＡｕ2膜 ５０ｂ Ａｌ2Ａｕ5膜 ５０ｃ ＡｌＡｕ4膜 ５３ 領域 ５５ ボイド（空孔） ６０ 配線基板 ６２ バンプ電極 ６４ 樹脂 Ｂ 金ボール部（ボール部） ＢＰ ボンディングパッド部 Ｃ３ コンタクトホール ＣＡ キャピラリ Ｅ 領域 Ｍ２ 第２層配線 Ｍ３ 第３層配線 Ｍ３ａ ＴｉＮ膜 Ｍ３ｂ Ａｌ膜 Ｍ３ｃ ＴｉＮ膜 ＭＢ 溶融ボール Ｏｘ 酸化物 Ｐ３ プラグ Ｔ０〜Ｔ３ 時間 ＷＲ 金線 Ｌ 圧着跡面積 Ｓ 合金形成面積 ｄ 金ボール部とＡｌ膜との接続（接触）領域径 Ａｄ 金ボール部とＡｌ膜との接続（接触）領域 ｇ Ａｌ−Ａｕ合金層の形成領域径 Ａｇ Ａｌ−Ａｕ合金層の形成領域 Ｄ 金ボール部の最大外周径 ＡＤ 金ボール部の最大外周で規定される領域 ｈ 金ボール部の高さ ＷＷ 金線の径（幅）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 守田 俊章 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 松澤 朝夫 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 友井 晴一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 川邉 直樹 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F044 AA14 CC00 EE04 EE13 EE20

Claims (49)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）半導体チップの上方に形成された
    第１金属膜と、 （ｂ）前記第１金属膜上に形成された第２金属よりなる
    ボール部と、 （ｃ）前記第１金属膜と前記ボール部との間に形成され
    た前記第１金属と第２金属との合金層と、を有する半導
    体装置であって、 （ｄ）前記合金層は、前記第１金属膜の底部まで達し、 （ｅ）前記ボール部は、樹脂で覆われていることを特徴
    とする半導体装置。
  2. 【請求項２】 （ａ）半導体チップの上方に形成された
    アルミニウム（Ａｌ）を主成分とするＡｌ膜と、 （ｂ）前記Ａｌ膜上に形成された金（Ａｕ）を主成分と
    する金ボール部と、 （ｃ）前記Ａｌ膜と前記金ボール部との間に形成された
    アルミニウムと金との合金層と、を有する半導体装置で
    あって、 （ｄ）前記合金層は、前記Ａｌ膜の底部まで達し、 （ｅ）前記金ボール部は、樹脂で覆われていることを特
    徴とする半導体装置。
  3. 【請求項３】 前記合金層中には、ＡｌＡｕ4膜が含ま
    れていることを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 前記合金層は、積層膜からなり、前記積
    層膜は、下層から上層にかけてアルミニウムに対する金
    の組成比が大きくなることを特徴とする請求項２記載の
    半導体装置。
  5. 【請求項５】 前記合金層は、下層からＡｌＡｕ2膜、
    Ａｌ2Ａｕ5膜およびＡｌＡｕ4膜よりなることを特徴と
    する請求項２記載の半導体装置。
  6. 【請求項６】 前記Ａｌ膜は、７００ｎｍ以下の膜厚で
    あることを特徴とする請求項２記載の半導体装置。
  7. 【請求項７】 前記半導体装置は、複数の前記Ａｌ膜を
    有し、 前記複数のＡｌ膜は、パッド領域を開口した絶縁膜で覆
    われており、 前記パッド領域の最短距離は、７０μｍ以下であること
    を特徴とする請求項２記載の半導体装置。
  8. 【請求項８】 前記金ボール部の最大外周径は、６５μ
    ｍ以下であることを特徴とする請求項２記載の半導体装
    置。
  9. 【請求項９】 前記金ボール部の高さｈと前記金ボール
    部の最大外周径Ｄとの関係は、９≧Ｄ／ｈ≧２であるこ
    とを特徴とする請求項２記載の半導体装置。
  10. 【請求項１０】 前記金ボール部の高さは、１５μｍ以
    下であることを特徴とする請求項２記載の半導体装置。
  11. 【請求項１１】 前記金ボール部の高さは、５μｍ以上
    １５μｍ以下であることを特徴とする請求項２記載の半
    導体装置。
  12. 【請求項１２】 前記金ボール部上からは、金線が外部
    接続端子まで延在していることを特徴とする請求項２記
    載の半導体装置。
  13. 【請求項１３】 （ａ）半導体チップの上方に形成され
    た第１金属膜と、 （ｂ）前記第１金属膜上に形成された第２金属よりなる
    ボール部と、 （ｃ）前記第１金属膜と前記ボール部との間に形成され
    た前記第１金属と第２金属との合金層と、を有する半導
    体装置であって、 （ｄ）前記合金層は、前記第１金属膜の底部まで達し、 （ｅ）前記ボール部の高さｈと前記金ボール部の最大外
    周径Ｄとは、９≧Ｄ／ｈ≧２であることを特徴とする半
    導体装置。
  14. 【請求項１４】 前記第１金属膜は、アルミニウム（Ａ
    ｌ）を主成分とする膜であり、前記ボール部は、金（Ａ
    ｕ）を主成分とするボール部であることを特徴とする請
    求項１３記載の半導体装置。
  15. 【請求項１５】 前記合金層中には、ＡｌＡｕ4膜が含
    まれていることを特徴とする請求項１４記載の半導体装
    置。
  16. 【請求項１６】 前記合金層は、積層膜からなり、前記
    積層膜は、下層から上層にかけてアルミニウムに対する
    金の組成比が大きくなることを特徴とする請求項１４記
    載の半導体装置。
  17. 【請求項１７】 前記合金層は、下層からＡｌＡｕ
    2膜、Ａｌ2Ａｕ5膜およびＡｌＡｕ4膜よりなることを特
    徴とする請求項１４記載の半導体装置。
  18. 【請求項１８】 前記Ａｌ膜は、７００ｎｍ以下の膜厚
    であることを特徴とする請求項１４記載の半導体装置。
  19. 【請求項１９】 前記半導体装置は、複数の前記Ａｌ膜
    を有し、 前記複数のＡｌ膜は、パッド領域を開口した絶縁膜で覆
    われており、 前記パッド領域の最短距離は、７０μｍ以下であること
    を特徴とする請求項１４記載の半導体装置。
  20. 【請求項２０】 前記金ボール部の最大外周径は、６５
    μｍ以下であることを特徴とする請求項１４記載の半導
    体装置。
  21. 【請求項２１】 前記金ボール部の高さは、１５μｍ以
    下であることを特徴とする請求項１４記載の半導体装
    置。
  22. 【請求項２２】 前記金ボール部の高さは、５μｍ以上
    １５μｍ以下であることを特徴とする請求項１４記載の
    半導体装置。
  23. 【請求項２３】 前記金ボール部上からは、金線が外部
    接続端子まで延在していることを特徴とする請求項１４
    記載の半導体装置。
  24. 【請求項２４】 （ａ）半導体チップの上方に形成され
    た第１金属膜と、 （ｂ）前記第１金属膜上に形成された第２金属よりなる
    ボール部と、 （ｃ）前記第１金属膜と前記ボール部との間に形成され
    た前記第１金属と第２金属との合金層と、を有し、 （ｄ）前記第１金属膜と前記ボール部との接触領域の径
    ｄと、前記合金層形成領域の径ｇとの関係が、ｇ≧０．
    ８ｄであることを特徴とする半導体装置。
  25. 【請求項２５】 前記第１金属膜は、アルミニウム（Ａ
    ｌ）を主成分とする膜であり、前記ボール部は、金（Ａ
    ｕ）を主成分とするボール部であることを特徴とする請
    求項２４記載の半導体装置。
  26. 【請求項２６】 前記合金層は、前記第１金属膜の底部
    まで達していることを特徴とする請求項２４記載の半導
    体装置。
  27. 【請求項２７】 前記接触領域の径ｄと前記ボール部の
    最大外周径Ｄとの関係が、ｄ≧０．８Ｄであることを特
    徴とする請求項２４記載の半導体装置。
  28. 【請求項２８】 前記接触領域は、前記ボール部の最大
    外周で区画される領域の７０％以上であることを特徴と
    する請求項２４記載の半導体装置。
  29. 【請求項２９】 前記合金層中には、ＡｌＡｕ4膜が含
    まれていることを特徴とする請求項２５記載の半導体装
    置。
  30. 【請求項３０】 前記合金層は、積層膜からなり、前記
    積層膜は、下層から上層にかけてアルミニウムに対する
    金の組成比が大きくなることを特徴とする請求項２５記
    載の半導体装置。
  31. 【請求項３１】 前記合金層は、下層からＡｌＡｕ
    2膜、Ａｌ2Ａｕ5膜およびＡｌＡｕ4膜よりなることを特
    徴とする請求項２５記載の半導体装置。
  32. 【請求項３２】 前記Ａｌ膜は、７００ｎｍ以下の膜厚
    であることを特徴とする請求項２５記載の半導体装置。
  33. 【請求項３３】 前記半導体装置は、複数の前記Ａｌ膜
    を有し、 前記複数のＡｌ膜は、パッド領域を開口した絶縁膜で覆
    われており、 前記パッド領域の最短距離は、７０μｍ以下であること
    を特徴とする請求項２５記載の半導体装置。
  34. 【請求項３４】 前記金（Ａｕ）を主成分とするボール
    部の最大外周径は、６５μｍ以下であることを特徴とす
    る請求項２５記載の半導体装置。
  35. 【請求項３５】 前記金（Ａｕ）を主成分とするボール
    部の高さｈと前記金ボール部の最大外周径Ｄとの関係
    は、９≧Ｄ／ｈ≧２であることを特徴とする請求項２５
    記載の半導体装置。
  36. 【請求項３６】 前記金（Ａｕ）を主成分とするボール
    部の高さは、１５μｍ以下であることを特徴とする請求
    項２５記載の半導体装置。
  37. 【請求項３７】 前記金（Ａｕ）を主成分とするボール
    部の高さは、５μｍ以上１５μｍ以下であることを特徴
    とする請求項２５記載の半導体装置。
  38. 【請求項３８】 前記金（Ａｕ）を主成分とするボール
    部上からは、金線が外部接続端子まで延在していること
    を特徴とする請求項２５記載の半導体装置。
  39. 【請求項３９】 （ａ）半導体チップの上方に形成され
    た第１金属膜と、 （ｂ）前記第１金属膜上に形成された第２金属よりなる
    ボール部と、 （ｃ）前記第１金属膜と前記ボール部との間に形成され
    た前記第１金属と第２金属との合金層と、を有し、 （ｄ）前記第１金属膜と前記ボール部との接触領域の７
    ０％以上の領域に合金層が形成されていることを特徴と
    する半導体装置。
  40. 【請求項４０】 前記接触領域の径ｄと前記ボール部の
    最大外周径Ｄとの関係が、ｄ≧０．８Ｄであることを特
    徴とする請求項３９記載の半導体装置。
  41. 【請求項４１】 （ａ）半導体チップの上方に形成され
    た第１金属膜と、 （ｂ）前記第１金属膜上に形成された第２金属よりなる
    ボール部と、 （ｃ）前記第１金属膜と前記ボール部との間に形成され
    た前記第１金属と第２金属との合金層と、を有し、 （ｄ）前記第１金属膜と前記ボール部との接触領域の径
    ｄと前記ボール部の最大外周径Ｄとの関係が、ｄ≧０．
    ８Ｄであることを特徴とする半導体装置。
  42. 【請求項４２】 （ａ）半導体チップの上方に形成され
    た第１金属膜と、 （ｂ）前記第１金属膜上に形成された第２金属よりなる
    ボール部と、 （ｃ）前記第１金属膜と前記ボール部との間に形成され
    た前記第１金属と第２金属との合金層と、を有し、 （ｄ）前記第１金属膜と前記ボール部との接触領域は、
    前記ボール部の最大外周で区画される領域の７０％以上
    であることを特徴とする半導体装置。
  43. 【請求項４３】 （ａ）半導体チップ領域の上方に第１
    金属膜を形成する工程と、 （ｂ）前記第１金属膜上に前記第１金属膜上のパッド部
    が開口した絶縁膜を形成する工程と、 （ｃ）超音波熱圧着法を用いて、前記パッド部上に第２
    金属よりなるボール部を接着する工程であって、 周波数が１１０ｋＨｚ以上の超音波を用いて接着する工
    程と、を有することを特徴とする半導体装置の製造方
    法。
  44. 【請求項４４】 前記（ｃ）工程は、前記超音波を加え
    ている期間に、前記パッド部にかかる加圧力を上昇させ
    ることを特徴とする請求項４３項記載の半導体装置の製
    造方法。
  45. 【請求項４５】 前記半導体装置の製造方法は、前記
    （ｃ）工程の後、 （ｄ）前記ボール部を樹脂で覆うことにより封止する工
    程、を有することを特徴とする請求項４３記載の半導体
    装置の製造方法。
  46. 【請求項４６】 （ａ）半導体チップ領域の上方に第１
    金属膜を形成する工程と、 （ｂ）前記第１金属膜上に前記第１金属膜上のパッド部
    が開口した絶縁膜を形成する工程と、 （ｃ）超音波熱圧着法を用いて、前記パッド部上に第２
    金属よりなるボール部を接着する工程であって、 周波数が１１０ｋＨｚ以上の超音波を用いて接着する工
    程と、 （ｄ）前記ボール部を樹脂で覆うことにより封止する工
    程と、 （ｅ）前記（ｄ）工程の後、封止された半導体チップを
    複数準備し、前記複数の半導体チップの一部を高温下に
    さらし、その特性を検査する工程と、を有することを特
    徴とする半導体装置の製造方法。
  47. 【請求項４７】 （ａ）半導体チップ領域の上方に第１
    金属膜を形成する工程と、 （ｂ）前記第１金属膜上に前記第１金属膜上のパッド部
    が開口した絶縁膜を形成する工程と、 （ｃ）前記第１金属膜上に第２金属よりなるボール部を
    形成する工程であって、 前記第１金属膜と前記ボール部との接触領域の７０％以
    上の領域に前記第１金属と第２金属の合金層を形成する
    ことにより前記パッド部上に前記ボール部を接着する工
    程と、 （ｄ）前記ボール部を樹脂で覆うことにより封止する工
    程と、 （ｅ）前記（ｄ）工程の後、封止された半導体チップを
    複数準備し、前記複数の半導体チップの一部を高温下に
    さらし、その特性を検査する工程と、を有することを特
    徴とする半導体装置の製造方法。
  48. 【請求項４８】 （ａ）半導体チップ領域の上方に第１
    金属膜を形成する工程と、 （ｂ）前記第１金属膜上に前記第１金属膜上のパッド部
    が開口した絶縁膜を形成する工程と、 （ｃ）前記第１金属膜上に第２金属よりなるボール部を
    形成する工程であって、 前記第１金属膜と前記ボール部との接触領域の７０％以
    上の領域に前記第１金属と第２金属の合金層を形成する
    ことにより前記第１金属膜上にボール部を接着し、前記
    接触領域の径ｄとボール部の最大外周径Ｄがｄ≧０．８
    Ｄとなるよう成形する工程と、 （ｄ）前記ボール部を樹脂で覆うことにより封止する工
    程と、を有することを特徴とする半導体装置の製造方
    法。
  49. 【請求項４９】 （ａ）半導体チップ領域の上方に第１
    金属膜を形成する工程と、 （ｂ）前記第１金属膜上に前記第１金属膜上のパッド部
    が開口した絶縁膜を形成する工程と、 （ｃ）前記第１金属膜上に第２金属よりなるボール部を
    形成する工程であって、 前記第１金属膜と前記ボール部との接触領域の７０％以
    上の領域に前記第１金属と第２金属の合金層を形成する
    ことにより前記第１金属膜上にボール部を接着し、前記
    接触領域の径ｄとボール部の最大外周径Ｄがｄ≧０．８
    Ｄとなるよう成形する工程と、 （ｄ）前記ボール部を樹脂で覆うことにより封止する工
    程と、 （ｅ）前記（ｄ）工程の後、封止された半導体チップを
    複数準備し、前記複数の半導体チップの一部を高温下に
    さらし、その特性を検査する工程と、を有することを特
    徴とする半導体装置の製造方法。
JP2002061765A 2002-03-07 2002-03-07 半導体装置の製造方法 Expired - Fee Related JP3943416B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002061765A JP3943416B2 (ja) 2002-03-07 2002-03-07 半導体装置の製造方法
US10/369,766 US20030168740A1 (en) 2002-03-07 2003-02-21 Semiconductor device and a method of manufacturing the same
KR1020030011585A KR100968008B1 (ko) 2002-03-07 2003-02-25 반도체장치 및 그 제조방법
TW092104922A TWI290761B (en) 2002-03-07 2003-03-07 Semiconductor device and a method of manufacturing the same
CNB03120225XA CN100339986C (zh) 2002-03-07 2003-03-07 一种半导体器件
CNB2007100081899A CN100508152C (zh) 2002-03-07 2003-03-07 半导体器件制造方法
US10/408,119 US7015127B2 (en) 2002-03-07 2003-04-08 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002061765A JP3943416B2 (ja) 2002-03-07 2002-03-07 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003258022A true JP2003258022A (ja) 2003-09-12
JP2003258022A5 JP2003258022A5 (ja) 2005-07-28
JP3943416B2 JP3943416B2 (ja) 2007-07-11

Family

ID=27784868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002061765A Expired - Fee Related JP3943416B2 (ja) 2002-03-07 2002-03-07 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US20030168740A1 (ja)
JP (1) JP3943416B2 (ja)
KR (1) KR100968008B1 (ja)
CN (2) CN100339986C (ja)
TW (1) TWI290761B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209938A (ja) * 2004-01-23 2005-08-04 Sumitomo Bakelite Co Ltd 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003515B2 (en) * 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
JP6507374B2 (ja) * 2016-04-21 2019-05-08 パナソニックＩｐマネジメント株式会社 部品圧着装置及び部品圧着方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5469961A (en) * 1977-11-15 1979-06-05 Fujitsu Ltd Production of semiconductor device
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
CN1004110B (zh) * 1987-07-30 1989-05-03 昭荣化学工业株式会社 焊线
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5244140A (en) * 1991-09-30 1993-09-14 Texas Instruments Incorporated Ultrasonic bonding process beyond 125 khz
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
JPH08162507A (ja) * 1994-12-02 1996-06-21 Hitachi Ltd ワイヤボンディング装置
US5578888A (en) * 1994-12-05 1996-11-26 Kulicke And Soffa Investments, Inc. Multi resonance unibody ultrasonic transducer
JP3598564B2 (ja) * 1995-03-16 2004-12-08 富士通株式会社 バンプ形成方法
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP3284055B2 (ja) 1996-06-26 2002-05-20 株式会社東芝 半導体素子、半導体装置、および半導体装置の検査方法
US6065667A (en) * 1997-01-15 2000-05-23 National Semiconductor Corporation Method and apparatus for fine pitch wire bonding
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JPH11145174A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置およびその製造方法
JPH11233542A (ja) * 1998-02-09 1999-08-27 Sony Corp 半導体装置及びその製造方法
JP2002076051A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
JP2001308132A (ja) 2000-04-21 2001-11-02 Matsushita Electric Works Ltd 電極の接合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209938A (ja) * 2004-01-23 2005-08-04 Sumitomo Bakelite Co Ltd 半導体装置
JP4556436B2 (ja) * 2004-01-23 2010-10-06 住友ベークライト株式会社 半導体装置

Also Published As

Publication number Publication date
JP3943416B2 (ja) 2007-07-11
CN101043012A (zh) 2007-09-26
US7015127B2 (en) 2006-03-21
TWI290761B (en) 2007-12-01
CN100508152C (zh) 2009-07-01
US20040142551A1 (en) 2004-07-22
KR20030074159A (ko) 2003-09-19
CN100339986C (zh) 2007-09-26
TW200305266A (en) 2003-10-16
US20030168740A1 (en) 2003-09-11
KR100968008B1 (ko) 2010-07-07
CN1444272A (zh) 2003-09-24

Similar Documents

Publication Publication Date Title
JP5160498B2 (ja) 半導体装置
JP6100569B2 (ja) 半導体装置およびその製造方法
KR100580970B1 (ko) 반도체장치
US6605522B1 (en) Method of manufacturing a semiconductor device having a protruding bump electrode
JP2001196407A (ja) 半導体装置および半導体装置の形成方法
US7888257B2 (en) Integrated circuit package including wire bonds
US9230937B2 (en) Semiconductor device and a manufacturing method thereof
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP3943416B2 (ja) 半導体装置の製造方法
JP3682468B2 (ja) 半導体集積回路装置
JP2002026236A (ja) 半導体素子の実装構造およびその実装方法
JPS63293930A (ja) 半導体装置における電極
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JP2003151981A (ja) 半導体装置およびその製造方法
JP3635151B2 (ja) 半導体装置および半導体装置の製造方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
US20030127716A1 (en) Single layer wiring bond pad with optimum AL film thickness in Cu/FSG process for devices under pads
JPS615562A (ja) 半導体装置
JPH03296250A (ja) 樹脂封止型半導体装置
JPH01283855A (ja) 半導体装置
JP2020072169A (ja) 半導体装置及び半導体装置の製造方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JPH0412620B2 (ja)
JP2003142525A (ja) 半導体装置
JP2000012621A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070405

R150 Certificate of patent or registration of utility model

Ref document number: 3943416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees