JP2002151665A5 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2002151665A5 JP2002151665A5 JP2000347096A JP2000347096A JP2002151665A5 JP 2002151665 A5 JP2002151665 A5 JP 2002151665A5 JP 2000347096 A JP2000347096 A JP 2000347096A JP 2000347096 A JP2000347096 A JP 2000347096A JP 2002151665 A5 JP2002151665 A5 JP 2002151665A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- integrated circuit
- memory cell
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 19
- 239000000853 adhesive Substances 0.000 claims 9
- 230000001070 adhesive Effects 0.000 claims 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 7
- 229910052721 tungsten Inorganic materials 0.000 claims 7
- 239000010937 tungsten Substances 0.000 claims 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- 229910004166 TaN Inorganic materials 0.000 claims 2
- 229910008322 ZrN Inorganic materials 0.000 claims 2
- 235000020127 ayran Nutrition 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
Claims (11)
- 複数のメモリセルを有する半導体集積回路装置であって、
前記メモリセルは、半導体基板上に形成されたメモリセル用MISFETを有し、
前記メモリセル用MISFETのゲート電極は、第1方向に延在するワード線と接続され、
前記メモリセル用MISFET上に形成された第1絶縁膜に配線溝が形成され、
前記配線溝は、前記第1方向と交差する第2方向に延在し、かつ前記複数のメモリセル上を前記第2方向に延在して形成され、
前記配線溝の側壁に酸化シリコンを主成分とする第2絶縁膜が形成され、
前記配線溝の内部には、前記メモリセル用MISFETのソース、ドレインの一方と電気的に接続されたビット線が形成され、
前記ビット線の上部には、前記ソース、ドレインの他方と電気的に接続された容量素子が形成され、
前記ビット線は、タングステンを主成分とする第1導電膜からなり、
前記配線溝の内部の前記第2絶縁膜と前記第1導電膜との界面には、前記第2絶縁膜に対する接着力がタングステンよりも大きい第2導電膜からなる接着層が形成される半導体集積回路装置。 - 請求項1において、前記第1導電膜の配線幅は、0.2μm以下である半導体集積回路装置。
- 請求項1において、前記第1絶縁膜は、酸化シリコンを主成分として構成され、前記配線溝の底部の前記第1絶縁膜と前記第1導電膜との界面には、前記第1絶縁膜に対する接着力がタングステンよりも大きい第2導電膜からなる接着層が形成される半導体集積回路装置。
- 請求項1において、前記ビット線の表面は、研磨により平坦化されている半導体集積回路装置。
- 請求項1において、前記第1導電膜は、TiN、TaN、WNまたはZrNで構成される半導体集積回路装置。
- 請求項1において、前記ビット線の幅は、隣接する他のビット線との間隔よりも狭い半導体集積回路装置。
- 請求項1において、前記ビット線は、前記第1絶縁膜の下層の第3絶縁膜に形成された第1接続孔内に埋め込まれたプラグを介して、前記ソース、ドレインの一方と電気的に接続されている半導体集積回路装置。
- 複数のメモリセルを有する半導体集積回路装置であって、
前記メモリセルは、半導体基板上に形成されたメモリセル用MISFETを有し、
前記メモリセル用MISFETのゲート電極は、ワード線に接続され、
前記ワード線上に第1絶縁膜が形成され、
前記第1絶縁膜に第1接続孔が形成され、
前記第1絶縁膜に第2接続孔が形成され、
前記第1接続孔の内部に、前記メモリセル用MISFETのソース、ドレインの一方と電気的に接続された第1プラグが形成され、
前記第2接続孔の内部に、前記メモリセル用MISFETのソース、ドレインの他方と電気的に接続された第2プラグが形成され、
前記第1絶縁膜上に第2絶縁膜が形成され、
前記第2絶縁膜に第3接続孔が形成され、
前記第3接続孔の内部に、前記第1プラグと電気的に接続された第3プラグが形成され、
前記第2絶縁膜上に第3絶縁膜が形成され、
前記第3絶縁膜に配線溝が形成され、
前記配線溝の内部に、前記第1プラグに接続され、タングステン膜で構成されたビット線が形成され、
前記ビット線の上部に、前記第2プラグに電気的に接続された容量素子が形成され、
前記配線溝の側壁に酸化シリコンを主成分とするサイドウォールスペーサが形成され、
前記ビット線と前記サイドウォールスペーサとの間に、前記サイドウォールスペーサに対して接着層として機能する導電膜が形成され、
前記導電膜の前記サイドウォールスペーサに対する接着力は、前記ビット線の前記サイドウォールスペーサに対する接着力よりも大きい半導体集積回路装置。 - 請求項8において、前記第1導電膜の配線幅は、0.2μm以下であり、前記第1絶縁膜は酸化シリコンを主成分として構成され、前記配線溝の底部の前記第1絶縁膜と前記第1導電膜との界面には、前記第1絶縁膜に対する接着力がタングステンよりも大きい第2導電膜からなる接着層が形成される半導体集積回路装置。
- 請求項8において、前記ビット線の表面は、研磨により平坦化され、前記第1導電膜は、TiN、TaN、WNまたはZrNで構成される半導体集積回路装置。
- 複数のメモリセルを有する半導体集積回路装置であって、
前記メモリセルは、半導体基板上に形成されたメモリセル用MISFETを有し
前記メモリセル用MISFETのゲート電極は、第1方向に延在するワード線と接続され、
前記メモリセル用MISFET上に形成された第1絶縁膜に配線溝が形成され、
前記配線溝は、前記第1方向と交差する第2方向に延在し、かつ前記複数のメモリセル上を前記第2方向に延在して形成され、
前記配線溝の側壁に第2絶縁膜が形成され、
前記配線溝の内部には、前記メモリセル用MISFETのソース、ドレインの一方と電気的に接続されたビット線が形成され、
前記ビット線の上部には、前記ソース、ドレインの他方と電気的に接続された容量素子が形成され、
前記ビット線は、タングステンを主成分とする第1導電膜からなり、
前記配線溝の内部の前記第2絶縁膜と前記第1導電膜との界面には、前記第2絶縁膜に対する接着力がタングステンよりも大きい第2導電膜からなる接着層が形成される半導体集積回路装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000347096A JP2002151665A (ja) | 2000-11-14 | 2000-11-14 | 半導体集積回路装置およびその製造方法 |
US09/982,842 US6514854B2 (en) | 2000-11-14 | 2001-10-22 | Method of producing semiconductor integrated circuit device having a plug |
TW090126788A TW527693B (en) | 2000-11-14 | 2001-10-29 | Semiconductor integrated circuit device and its manufacturing method |
KR1020010070513A KR20020037697A (ko) | 2000-11-14 | 2001-11-13 | 반도체집적회로장치 및 그 제조방법 |
US10/319,551 US6740924B2 (en) | 2000-11-14 | 2002-12-16 | Semiconductor integrated circuit device and the method of producing the same |
US10/800,694 US20040173838A1 (en) | 2000-11-14 | 2004-03-16 | Semiconductor integrated circuit device and the method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000347096A JP2002151665A (ja) | 2000-11-14 | 2000-11-14 | 半導体集積回路装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002151665A JP2002151665A (ja) | 2002-05-24 |
JP2002151665A5 true JP2002151665A5 (ja) | 2005-09-15 |
Family
ID=18820880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000347096A Pending JP2002151665A (ja) | 2000-11-14 | 2000-11-14 | 半導体集積回路装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6514854B2 (ja) |
JP (1) | JP2002151665A (ja) |
KR (1) | KR20020037697A (ja) |
TW (1) | TW527693B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151665A (ja) * | 2000-11-14 | 2002-05-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100486300B1 (ko) * | 2003-01-14 | 2005-04-29 | 삼성전자주식회사 | 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법 |
JP4758625B2 (ja) | 2004-08-09 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7139184B2 (en) * | 2004-12-07 | 2006-11-21 | Infineon Technologies Ag | Memory cell array |
US7718036B2 (en) | 2006-03-21 | 2010-05-18 | Georgia Pacific Consumer Products Lp | Absorbent sheet having regenerated cellulose microfiber network |
KR100750943B1 (ko) * | 2006-07-03 | 2007-08-22 | 삼성전자주식회사 | 반도체 장치의 배선 구조물 및 그 형성 방법 |
JP2008078183A (ja) * | 2006-09-19 | 2008-04-03 | Elpida Memory Inc | 相変化メモリ装置および相変化メモリ装置の製造方法 |
US20080240936A1 (en) * | 2007-04-02 | 2008-10-02 | Douglas Kent Ritterling | Portable air compressor |
US20080273410A1 (en) * | 2007-05-04 | 2008-11-06 | Jaydeb Goswami | Tungsten digitlines |
JP4551913B2 (ja) | 2007-06-01 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
AU2009302434B2 (en) * | 2008-10-07 | 2014-09-18 | Techtronic Power Tools Technology Limited | Portable air compressor |
US8294188B2 (en) * | 2008-10-16 | 2012-10-23 | Qimonda Ag | 4 F2 memory cell array |
US7759704B2 (en) * | 2008-10-16 | 2010-07-20 | Qimonda Ag | Memory cell array comprising wiggled bit lines |
JP2010219326A (ja) * | 2009-03-17 | 2010-09-30 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
EP2320085A3 (en) * | 2009-11-05 | 2012-01-25 | Techtronic Power Tools Technology Limited | Portable air compressor |
JP5149414B2 (ja) | 2010-07-16 | 2013-02-20 | シャープ株式会社 | 半導体記憶装置およびその駆動方法 |
TWI462274B (zh) * | 2011-12-08 | 2014-11-21 | Inotera Memories Inc | 記憶體陣列與其製作方法 |
CN109656427B (zh) * | 2018-11-09 | 2022-02-22 | 惠州市华星光电技术有限公司 | 一种电容式触控屏 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5362666A (en) * | 1992-09-18 | 1994-11-08 | Micron Technology, Inc. | Method of producing a self-aligned contact penetrating cell plate |
KR100307602B1 (ko) | 1993-08-30 | 2001-12-15 | 가나이 쓰도무 | 반도체집적회로장치및그제조방법 |
JPH07122654A (ja) | 1993-08-30 | 1995-05-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
TW367606B (en) * | 1997-11-24 | 1999-08-21 | United Microelectronics Corp | Manufacturing method for metal plugs |
US6191444B1 (en) * | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Mini flash process and circuit |
US5893734A (en) * | 1998-09-14 | 1999-04-13 | Vanguard International Semiconductor Corporation | Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts |
JP2000307084A (ja) * | 1999-04-23 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6184081B1 (en) * | 1999-10-08 | 2001-02-06 | Vanguard International Semiconductor Corporation | Method of fabricating a capacitor under bit line DRAM structure using contact hole liners |
JP2002151665A (ja) * | 2000-11-14 | 2002-05-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2000
- 2000-11-14 JP JP2000347096A patent/JP2002151665A/ja active Pending
-
2001
- 2001-10-22 US US09/982,842 patent/US6514854B2/en not_active Expired - Lifetime
- 2001-10-29 TW TW090126788A patent/TW527693B/zh active
- 2001-11-13 KR KR1020010070513A patent/KR20020037697A/ko not_active Application Discontinuation
-
2002
- 2002-12-16 US US10/319,551 patent/US6740924B2/en not_active Expired - Lifetime
-
2004
- 2004-03-16 US US10/800,694 patent/US20040173838A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002151665A5 (ja) | 半導体集積回路装置 | |
US8354308B2 (en) | Conductive layer buried-type substrate, method of forming the conductive layer buried-type substrate, and method of fabricating semiconductor device using the conductive layer buried-type substrate | |
JP2003229537A5 (ja) | ||
JP2004530300A5 (ja) | ||
JP2007300098A5 (ja) | ||
KR970008611A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
JP2000150678A5 (ja) | ||
JP2000307084A5 (ja) | ||
JP2000353793A5 (ja) | ||
JP2005191454A5 (ja) | ||
KR20090126077A (ko) | 메모리 반도체 장치 및 그 제조 방법 | |
KR950021083A (ko) | 반도체 장치 및 그 제조방법 | |
KR960030331A (ko) | 다층배선의 형성방법 | |
KR20140130594A (ko) | 콘택 플러그를 포함하는 반도체 소자 및 그 제조 방법 | |
JP2003332468A5 (ja) | ||
CN108711574B (zh) | 半导体器件及其制造方法 | |
JP2002151665A (ja) | 半導体集積回路装置およびその製造方法 | |
TWI375300B (en) | Dynamic random access memory structure and method of making the same | |
JP2009528678A (ja) | 接点作成方法 | |
KR20110043987A (ko) | 수직형 반도체 소자, 메모리 소자, 및 그 제조 방법 | |
JP2002134715A5 (ja) | ||
JP2002110937A5 (ja) | 半導体集積回路装置 | |
JPWO2021191734A5 (ja) | ||
JP2003152116A5 (ja) | ||
WO2022078004A1 (zh) | 半导体结构及其制作方法、存储器 |