JP2001525986A - キャパシタ及びキャパシタの形成方法 - Google Patents
キャパシタ及びキャパシタの形成方法Info
- Publication number
- JP2001525986A JP2001525986A JP50329798A JP50329798A JP2001525986A JP 2001525986 A JP2001525986 A JP 2001525986A JP 50329798 A JP50329798 A JP 50329798A JP 50329798 A JP50329798 A JP 50329798A JP 2001525986 A JP2001525986 A JP 2001525986A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- forming
- plate
- barrier layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 383
- 238000000034 method Methods 0.000 title claims abstract description 183
- 230000004888 barrier function Effects 0.000 claims abstract description 144
- 230000003647 oxidation Effects 0.000 claims abstract description 115
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 239000007800 oxidant agent Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- -1 transition metal carbides Chemical class 0.000 description 2
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Medicines Containing Plant Substances (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Networks Using Active Elements (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記露出した内側キャパシタ板側壁の上に酸化バリア層を形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が内側キャパシタ板側壁の酸化 を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 2. 請求項1記載のキャパシタの形成方法において、該方法は更に、内側キャ パシタを形成する前に、内側キャパシタ板とノード位置との間に拡散バリア層を 形成する過程を有することを特徴とするキャパシタ形成方法。 3. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層は窒化 シリコンから成ることを特徴とするキャパシタ形成方法。 4. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層は、約 500Åの厚さに形成される窒化シリコンから成ることを特徴するキャパシタ形 成方法。 5. 請求項1記載のキャパシタの形成方法において、前記キャパシタ誘電体板 は、誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形成方 法。 6. 請求項1記載のキャパシタの形成方法において、前記キャパシタ誘電体板 は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 7. 請求項1記載のキャパシタの形成方法において、該方法は更に、内側キャ パシタ板の上部上に酸化バリア層を形成すると共に、キャパシタ誘電体板を形成 する前に、前記内側キャパシタ板の上部上の酸化バリア層を除去する過程を有す ることを特徴とするキャパシタ形成方法。 8. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層が前記 内側キャパシタ板の表面上に形成され、酸化層が前記酸化バリア層の上に形成さ れ、該方法は更に、酸化バリア層の形成後であって且つキャパシタ誘電体板形成 前に、前記内側キャパシタ誘電体板の上に延在している酸化バリア層に対して、 前記酸化層を選択的に平坦化する過程を有することを特徴とするキャパシタ形成 方法。 9. 請求項8記載のキャパシタの形成方法において、前記平坦化の過程の後で 且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパシタ板が露出する ように、内側キャパシタ板の上表面から酸化バリア層を除去することを特徴とす るキャパシタ形成方法。 10. 請求項1記載のキャパシタの形成方法において、前記内側キャパシタ板 は任意の厚さ寸法を有し、前記酸化バリア層は前記内側キャパシタ板の厚さ寸法 より小さい厚さを有していることを特徴するキャパシタ形成方法。 11. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、拡散バリア層を形成する過程と、 前記拡散バリア層の上に内側キャパシタ板を形成する過程であって、前記内側 キャパシタ板と前記バリア層はそれぞれ露出した側壁を有するようにパターンニ ングされる、内側キャパシタ板を形成する過程と、 前記内側キャパシタ板側壁及び前記拡散バリア層側壁の上に、酸化バリア層を 形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が少なくとも内側キャパシタ板 側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 12. 請求項11記載のキャパシタの形成方法において、前記キャパシタ誘電 体板は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 13. 請求項11記載のキャパシタの形成方法において、前記キャパシタ誘電 体板は、誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形 成方法。 14. 請求項11記載のキャパシタの形成方法において、前記酸化バリア層は 前記内側キャパシタ板の上表面に形成され、酸化層が前記酸化バリア層の上表面 に形成されることを特徴するキャパシタの形成方法。 15. 請求項14記載のキャパシタの形成方法において、前記酸化バリア層の 形成後であって且つ前記キャパシタ誘電体板の形成前に、該方法は更に、前記内 側キャパシタ誘電体板上に延在する酸化バリア層に対して前記酸化層を選択的に 平坦化する過程を有することを特徴とするキャパシタ形成方法。 16. 請求項15記載のキャパシタの形成方法において、平坦化エッチングの 過程の後であって且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパ シタ板を露出させるために、前記内側キャパシタの上表面から酸化バリア層を除 去することを特徴とするキャパシタ形成方法。 17. 請求項11記載のキャパシタの形成方法において、前記内側キャパシタ 板は任意の厚さ寸法を有し、前記酸化バリア層は前記内側キャパシタ板の厚さ寸 法より小さい厚さを有するように形成されることを特徴するキャパシタ形成方法 。 18. 請求項11記載のキャパシタの形成方法において、前記酸化バリア層は 、約500Åの厚さに設けられる窒化シリコンから成ることを特徴するキャパシ タ形成方法。 19. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記内側キャパシタ板の側壁上に第1誘電体層を形成する過程と、 前記第1誘電体層の上に第2誘電体層を形成する過程と、 前記第1誘電体層に対して前記第2誘電体層を平坦化する過程と、 前記内側キャパシタ板上から前記第1誘電体層を除去する過程と、 から成ることを特徴とするキャパシタ形成方法。 20. 請求項19記載のキャパシタの形成方法において、該方法は更に、内側 キャパシタを形成する前に、内側キャパシタ板とノード位置との間に拡散バリア 層を形成する過程を有することを特徴とするキャパシタ形成方法。 21. 請求項19記載のキャパシタの形成方法において、前記酸化バリア層は 窒化シリコンから成ることを特徴とするキャパシタ形成方法。 22. 請求項19記載のキャパシタの形成方法において、前記第2誘電体層は 二酸化シリコンから成ることを特徴とするキャパシタ形成方法。 23. 請求項19記載のキャパシタの形成方法において、前記第1誘電体層は 窒化シリコンからなり、前記第誘電体層は二酸化シリコンから成ることを特徴と するキャパシタ形成方法。 24. 請求項19記載のキャパシタの形成方法において、前記内側キャパシタ 板の上表面から前記第1誘電体層を除去した後、該方法は更に、前記内側キャパ シタ板上にキャパシタ誘電体板を形成する過程であって、そのキャパシタ誘電体 板を形成中は前記第1誘電体層が前記内側キャパシタ板の酸化を阻止するように 行われるキャパシタ誘電体板の形成過程と、前記キャパシタ誘電体板の上に外側 キャパシタ板を形成する過程とを有することを特徴とするキャパシタ形成方法。 25. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形成方 法。 26. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 27. 少なくとも一つの側壁を有する内側キャパシタ板と、 前記少なくとも一つの側壁に対してそれを被覆するように設けられる酸化バリ ア層と、 前記内側キャパシタ板上に設けられるキャパシタ誘電体板と、 前記キャパシタ誘電体板の上に設けられる外側キャパシタ板と、 から成ることを特徴とするキャパシタ。 28. 請求項27記載のキャパシタであって、該キャパシタは更に、前記酸化 バリア層の上に設けられる絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化 バリア層とは異なる組成物から成ることを特徴とするキャパシタ。 29. 請求項27記載のキャパシタであって、該キャパシタは更に、前記酸化 バリア層の上に設けられる絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化 バリアとは異なる組成物からなり、そして、前記酸化バリア層は窒化シリコンか ら主としてなり、前記絶縁性誘電体層は主として酸化物から成ることを特徴とす るキャパシタ。 30. 以下の過程から成るキャパシタの形成方法であって、該方法は、 側壁を有する内側キャパシタ板層を形成する過程と、 前記内側キャパシタ板側壁を有効的に酸化する条件のもと、前記内側キャパシ タの上にキャパシタ誘電体板を形成する過程とからなり、該方法は、前記条件の もとでのキャパシタ誘電体板の形成中、内側キャパシタ板側壁の実質的酸化を阻 止する過程を有することを特徴とするキャパシタ形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/670,644 | 1996-06-26 | ||
US08/670,644 US5843830A (en) | 1996-06-26 | 1996-06-26 | Capacitor, and methods for forming a capacitor |
PCT/US1997/010574 WO1997050116A1 (en) | 1996-06-26 | 1997-06-23 | A capacitor and methods of forming a capacitor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006084544A Division JP2006216978A (ja) | 1996-06-26 | 2006-03-27 | キャパシタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001525986A true JP2001525986A (ja) | 2001-12-11 |
JP3822642B2 JP3822642B2 (ja) | 2006-09-20 |
Family
ID=24691238
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50329798A Expired - Lifetime JP3822642B2 (ja) | 1996-06-26 | 1997-06-23 | キャパシタの形成方法 |
JP2006084544A Pending JP2006216978A (ja) | 1996-06-26 | 2006-03-27 | キャパシタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006084544A Pending JP2006216978A (ja) | 1996-06-26 | 2006-03-27 | キャパシタ |
Country Status (8)
Country | Link |
---|---|
US (3) | US5843830A (ja) |
EP (1) | EP0958600B1 (ja) |
JP (2) | JP3822642B2 (ja) |
KR (1) | KR100411353B1 (ja) |
AT (1) | ATE342581T1 (ja) |
AU (1) | AU3572297A (ja) |
DE (1) | DE69736816T2 (ja) |
WO (1) | WO1997050116A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7221015B2 (en) | 2002-03-18 | 2007-05-22 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2007324166A (ja) * | 2006-05-30 | 2007-12-13 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6093575A (en) * | 1996-09-04 | 2000-07-25 | Nippon Steel Corporation | Semiconductor device and production method of a semiconductor device having a capacitor |
US6251720B1 (en) | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
US5910880A (en) * | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
JP3090198B2 (ja) * | 1997-08-21 | 2000-09-18 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
US6063713A (en) | 1997-11-10 | 2000-05-16 | Micron Technology, Inc. | Methods for forming silicon nitride layers on silicon-comprising substrates |
US6911371B2 (en) * | 1997-12-19 | 2005-06-28 | Micron Technology, Inc. | Capacitor forming methods with barrier layers to threshold voltage shift inducing material |
US6165833A (en) | 1997-12-19 | 2000-12-26 | Micron Technology, Inc. | Semiconductor processing method of forming a capacitor |
KR100506513B1 (ko) * | 1997-12-27 | 2007-11-02 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 형성 방법 |
US6150706A (en) | 1998-02-27 | 2000-11-21 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
US7034353B2 (en) * | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Methods for enhancing capacitors having roughened features to increase charge-storage capacity |
US6682970B1 (en) | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
US6156638A (en) * | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
JP2000138349A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
US6159786A (en) * | 1998-12-14 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Well-controlled CMP process for DRAM technology |
KR100668881B1 (ko) * | 1999-02-04 | 2007-01-12 | 로무 가부시키가이샤 | 커패시터 및 그 제조방법 |
US6696718B1 (en) | 1999-04-06 | 2004-02-24 | Micron Technology, Inc. | Capacitor having an electrode formed from a transition metal or a conductive metal-oxide, and method of forming same |
TW454330B (en) * | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
US6720096B1 (en) | 1999-11-17 | 2004-04-13 | Sanyo Electric Co., Ltd. | Dielectric element |
JP3976462B2 (ja) * | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US6590246B1 (en) | 2000-02-08 | 2003-07-08 | Micron Technology, Inc. | Structures and methods for improved capacitor cells in integrated circuits |
US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
US6339007B1 (en) | 2000-05-02 | 2002-01-15 | International Business Machines Corporation | Capacitor stack structure and method of fabricating description |
US6833329B1 (en) | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
US6686298B1 (en) | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
US6660657B1 (en) | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
US6903005B1 (en) | 2000-08-30 | 2005-06-07 | Micron Technology, Inc. | Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics |
US6461909B1 (en) * | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Process for fabricating RuSixOy-containing adhesion layers |
US6562684B1 (en) | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Methods of forming dielectric materials |
US6410968B1 (en) * | 2000-08-31 | 2002-06-25 | Micron Technology, Inc. | Semiconductor device with barrier layer |
US6576964B1 (en) | 2000-08-31 | 2003-06-10 | Micron Technology, Inc. | Dielectric layer for a semiconductor device having less current leakage and increased capacitance |
US6521544B1 (en) * | 2000-08-31 | 2003-02-18 | Micron Technology, Inc. | Method of forming an ultra thin dielectric film |
JP2002151657A (ja) * | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
US6709945B2 (en) | 2001-01-16 | 2004-03-23 | Micron Technology, Inc. | Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device |
JP2002231903A (ja) | 2001-02-06 | 2002-08-16 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
US6696336B2 (en) * | 2001-05-14 | 2004-02-24 | Micron Technology, Inc. | Double sided container process used during the manufacture of a semiconductor device |
KR100420121B1 (ko) * | 2001-06-21 | 2004-03-02 | 삼성전자주식회사 | 강유전막을 평탄화막으로 이용하는 강유전체 메모리 장치 및 그 제조방법 |
US6878585B2 (en) * | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
US6670717B2 (en) * | 2001-10-15 | 2003-12-30 | International Business Machines Corporation | Structure and method for charge sensitive electrical devices |
US6723599B2 (en) | 2001-12-03 | 2004-04-20 | Micron Technology, Inc. | Methods of forming capacitors and methods of forming capacitor dielectric layers |
JP2004063559A (ja) * | 2002-07-25 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
US7008840B2 (en) * | 2002-08-26 | 2006-03-07 | Matsushita Electrical Industrial Co., Ltd. | Method for manufacturing semiconductor device with capacitor elements |
KR100492903B1 (ko) * | 2002-11-13 | 2005-06-02 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조방법 |
KR20050002032A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법 |
US7230292B2 (en) * | 2003-08-05 | 2007-06-12 | Micron Technology, Inc. | Stud electrode and process for making same |
US7256980B2 (en) * | 2003-12-30 | 2007-08-14 | Du Pont | Thin film capacitors on ceramic |
US7126182B2 (en) * | 2004-08-13 | 2006-10-24 | Micron Technology, Inc. | Memory circuitry |
US7776715B2 (en) * | 2005-07-26 | 2010-08-17 | Micron Technology, Inc. | Reverse construction memory cell |
US8742540B2 (en) * | 2005-08-31 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Insulation layer to improve capacitor breakdown voltage |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464701A (en) * | 1983-08-29 | 1984-08-07 | International Business Machines Corporation | Process for making high dielectric constant nitride based materials and devices using the same |
JPS63221646A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | 半導体装置 |
JPH0479317A (ja) * | 1990-07-23 | 1992-03-12 | Sony Corp | 半導体装置の製法 |
US5262343A (en) * | 1991-04-12 | 1993-11-16 | Micron Technology, Inc. | DRAM stacked capacitor fabrication process |
JP2722873B2 (ja) * | 1991-07-29 | 1998-03-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP3055242B2 (ja) * | 1991-09-19 | 2000-06-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JPH05109982A (ja) * | 1991-10-18 | 1993-04-30 | Sharp Corp | 半導体装置及びその製造方法 |
US5401680A (en) * | 1992-02-18 | 1995-03-28 | National Semiconductor Corporation | Method for forming a ceramic oxide capacitor having barrier layers |
JPH0685173A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体集積回路用キャパシタ |
JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH0685193A (ja) * | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体装置 |
JPH0783061B2 (ja) * | 1993-01-05 | 1995-09-06 | 日本電気株式会社 | 半導体装置 |
KR950009813B1 (ko) * | 1993-01-27 | 1995-08-28 | 삼성전자주식회사 | 반도체장치 및 그 제조방법 |
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
US5471364A (en) * | 1993-03-31 | 1995-11-28 | Texas Instruments Incorporated | Electrode interface for high-dielectric-constant materials |
JPH0730077A (ja) * | 1993-06-23 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
JPH07106431A (ja) * | 1993-10-01 | 1995-04-21 | Mitsubishi Electric Corp | 半導体装置 |
JPH07176627A (ja) * | 1993-12-17 | 1995-07-14 | Nec Corp | 半導体装置の製造方法 |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
JPH08162528A (ja) * | 1994-10-03 | 1996-06-21 | Sony Corp | 半導体装置の層間絶縁膜構造 |
JPH08148470A (ja) * | 1994-11-21 | 1996-06-07 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
KR0168346B1 (ko) * | 1994-12-29 | 1998-12-15 | 김광호 | 고유전율 재료를 이용한 커패시터 및 그 제조방법 |
US5567636A (en) * | 1995-02-27 | 1996-10-22 | Motorola Inc. | Process for forming a nonvolatile random access memory array |
KR100199346B1 (ko) * | 1995-04-04 | 1999-06-15 | 김영환 | 반도체 소자의 전하저장전극 형성방법 |
JPH08316430A (ja) * | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
US5654222A (en) * | 1995-05-17 | 1997-08-05 | Micron Technology, Inc. | Method for forming a capacitor with electrically interconnected construction |
US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
US5786248A (en) * | 1995-10-12 | 1998-07-28 | Micron Technology, Inc. | Semiconductor processing method of forming a tantalum oxide containing capacitor |
-
1996
- 1996-06-26 US US08/670,644 patent/US5843830A/en not_active Expired - Lifetime
-
1997
- 1997-06-23 EP EP97932203A patent/EP0958600B1/en not_active Expired - Lifetime
- 1997-06-23 DE DE69736816T patent/DE69736816T2/de not_active Expired - Lifetime
- 1997-06-23 WO PCT/US1997/010574 patent/WO1997050116A1/en active IP Right Grant
- 1997-06-23 JP JP50329798A patent/JP3822642B2/ja not_active Expired - Lifetime
- 1997-06-23 AU AU35722/97A patent/AU3572297A/en not_active Abandoned
- 1997-06-23 KR KR10-1998-0710676A patent/KR100411353B1/ko not_active IP Right Cessation
- 1997-06-23 AT AT97932203T patent/ATE342581T1/de not_active IP Right Cessation
- 1997-08-15 US US08/912,900 patent/US5844771A/en not_active Expired - Lifetime
-
1998
- 1998-11-03 US US09/185,412 patent/US6171925B1/en not_active Expired - Lifetime
-
2006
- 2006-03-27 JP JP2006084544A patent/JP2006216978A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7221015B2 (en) | 2002-03-18 | 2007-05-22 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2007324166A (ja) * | 2006-05-30 | 2007-12-13 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
AU3572297A (en) | 1998-01-14 |
KR20000022256A (ko) | 2000-04-25 |
KR100411353B1 (ko) | 2004-04-13 |
US5844771A (en) | 1998-12-01 |
JP2006216978A (ja) | 2006-08-17 |
JP3822642B2 (ja) | 2006-09-20 |
WO1997050116A1 (en) | 1997-12-31 |
US6171925B1 (en) | 2001-01-09 |
US5843830A (en) | 1998-12-01 |
DE69736816D1 (de) | 2006-11-23 |
EP0958600A1 (en) | 1999-11-24 |
DE69736816T2 (de) | 2007-08-09 |
EP0958600B1 (en) | 2006-10-11 |
ATE342581T1 (de) | 2006-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001525986A (ja) | キャパシタ及びキャパシタの形成方法 | |
US6320244B1 (en) | Integrated circuit device having dual damascene capacitor | |
US6001660A (en) | Methods of forming integrated circuit capacitors using metal reflow techniques | |
US5506166A (en) | Method for forming capacitor compatible with high dielectric constant materials having a low contact resistance layer | |
US5576928A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
US6495427B2 (en) | Method for forming a capacitor compatible with high dielectric constant materials having two independent insulative layers | |
US7253052B2 (en) | Method for forming a storage cell capacitor compatible with high dielectric constant materials | |
US8580666B2 (en) | Methods of forming conductive contacts | |
US7402489B2 (en) | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same | |
US6630387B2 (en) | Method for forming capacitor of semiconductor memory device using electroplating method | |
US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
US20020071237A1 (en) | Capacitor having sidewall spacer protecting the dielectric layer and method of fabricating the same | |
US6162671A (en) | Method of forming capacitors having high dielectric constant material | |
US6030847A (en) | Method for forming a storage cell capacitor compatible with high dielectric constant materials | |
JP2914359B2 (ja) | 半導体素子のキャパシタ形成方法 | |
US6218258B1 (en) | Method for fabricating semiconductor device including capacitor with improved bottom electrode | |
US6180970B1 (en) | Microelectronic devices including ferroelectric capacitors with lower electrodes extending into contact holes | |
JP2003224206A (ja) | 半導体装置及びその製造方法 | |
JPH0982914A (ja) | 半導体装置およびその製造方法 | |
JPH1117136A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041005 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050304 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060623 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060622 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060814 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |