JP2001525986A - キャパシタ及びキャパシタの形成方法 - Google Patents

キャパシタ及びキャパシタの形成方法

Info

Publication number
JP2001525986A
JP2001525986A JP50329798A JP50329798A JP2001525986A JP 2001525986 A JP2001525986 A JP 2001525986A JP 50329798 A JP50329798 A JP 50329798A JP 50329798 A JP50329798 A JP 50329798A JP 2001525986 A JP2001525986 A JP 2001525986A
Authority
JP
Japan
Prior art keywords
capacitor
forming
plate
barrier layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP50329798A
Other languages
English (en)
Other versions
JP3822642B2 (ja
Inventor
グラエッティンガー,トーマス,エム.
シューエル,ポール,ジェイ.
マックルーレ,ブレント
Original Assignee
マイクロン テクノロジー,インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー,インク. filed Critical マイクロン テクノロジー,インク.
Publication of JP2001525986A publication Critical patent/JP2001525986A/ja
Application granted granted Critical
Publication of JP3822642B2 publication Critical patent/JP3822642B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Medicines Containing Plant Substances (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Networks Using Active Elements (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 キャパシタを形成する方法は、キャパシタへの電気的接続がなされるノード位置を有した基板(30)を形成する過程と、前記ノード位置の上に、露出した側壁(61)を有した内側キャパシタ板(60)を形成する過程と、前記露出した内側キャパシタ板側壁の上に酸化バリア層(70)を形成する過程と、前記内側キャパシタ板上にキャパシタ誘電体板(90)を形成する過程であって、そのキャパシタ誘電体板の形成中、前記酸化バリア層が内側キャパシタ板側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、キャパシタ誘電体板の上に外側キャパシタ板(100)を形成する過程とから成る。更に、少なくとも一つの側壁を有する内側キャパシタ板と、前記少なくとも一つの側壁に対してそれを被覆するように設けられる酸化バリア層と、前記内側キャパシタ板上に設けられるキャパシタ誘電体板と、前記キャパシタ誘電体板の上に設けられる外側キャパシタ板とから成るキャパシタが開示される。発明の好適実施形態によれば、絶縁性誘電体層(80)が酸化バリア層(70)の上に設けられ、その絶縁性誘電体層は酸化バリア層とは異なる組成物からなっている。

Description

【発明の詳細な説明】 キャパシタ及びキャパシタの形成方法技術分野 本発明はキャパシタ及びキャパシタの形成方法に関する。背景技術 集積回路の製造過程において、典型的には単結晶シリコンから成るウェーハ基 板内に形成される活性デバイス領域に対して、電気的接続が行われなければなら ない。活性デバイス領域は、基板表面を覆う絶縁材料の上に形成される導電性が 高いパス又はラインによって接続される。導電パスと活性デバイス領域との間の 電気的接続を行うために、開口またはコンタクトが設けられる。コンタクト開口 内には、電気的に導電性のコンタクト充填材料が、下層の活性デバイス領域と電 気的接続をとるために最終的には充填される。 集積回路の製造過程においては、コンタクト充填物質のシリサイド及び下層の シリコンへの混入を防ぐために中間介在層を設けることが好ましい。従って、こ の介在層は、典型的には、シリコン及びシリサイドが関連したプラグ充填材料に 拡散することを防ぎ、また、プラグ充填材料を下層の基板に有効的に付着させる ために設けられる。そのような材料は従って電気的にも導電性を有しており、非 拡散特性を有するものであるがために、一般的には“バリア層”と呼ばれている 。 DRAMにおいて採用されるスタック型キャパシタ構造の形成においては、下 側電極は、典型的にはポリシリコンプラグ手段によって他の基板デバイスと電気 的に接続される。一般的には、バリア層はポリシリコンプラグをキャパシタの下 側電極から分離し、そうすることにより、引き続き行われる集積回路の製造によ って起こり得る電極へのシリコンの拡散とプラグの酸化の両方を防ぐのである。 DRAM蓄積ノードキャパシタは、下側電極と上側電極との間に誘電体層が介挿 されたときに形成される。キャパシタは、典型的には、二酸化シリコンの平坦化 層によって被覆されると共に保護される。キャパシタは、ワード線によってゲー ト制御される電界効果トランジスタを通してビット線コンタクトによってアクセ スされる。 上記の設計に不都合なことが無いわけではない。例えば、有効な電気的特性を 得るためには、誘電体層は典型的には、非常に高い温度で且つ酸素雰囲気中にお いて堆積、さもなければ焼き入れされる。このような製造条件のもとでは、下層 バリア層、ポリシリコンプラグ又は活性領域の好ましくない酸化が生じてしまう 。もし酸化が起これば、寄生容量が生じることになる。この寄生容量は蓄積ノー ドキャパシタに対して直列に接続されることになる。このようにして生じた寄生 容量は蓄積ノードに対して電圧を最大限印加することの妨げとなる。このことは 次に、キャパシタに蓄積し得る電荷の量を減少させる結果をもたらすことになる 。 上に概要を述べた問題に加えて、集積回路の設計者は、高密度DRAM及び他 のメモリ回路において用いられる典型的なキャパシタ上に、高誘電率物質を適当 な被覆性(カバレージ)で設けることの困難性にしばしば直面することがある。 そこで、従来の製造技術から得られる利点を達成すると共に、上で述べたそし てその他のそれらが個々に関連し合った欠点を防ぐための、キャパシタの設計及 びキャパシタの形成方法を改善することが望ましい。図面の簡単な説明 以下、本発明の好ましい実施例を添付図面を参照しながら説明する。 図1は、従来技術による半導体ウェーハ片の断面図である。 図2は、本発明による半導体ウェーハ片の、ある製造工程における断面図であ る。 図3は、図2のウェーハ片の図2に示す工程に続く工程の断面図である。 図4は、図2のウェーハ片の図3に示す工程に続く工程の断面図である。 図5は、図2のウェーハ片の図4に示す工程に続く工程の断面図である。 図6は、図2のウェーハ片の図5に示す工程に続く工程の断面図である。 図7は、図2のウェーハ片の図6に示す工程に続く工程の断面図である。 図8は、図2のウェーハ片の図7に示す工程に続く工程の断面図である。 図9は、図2のウェーハ片の図8に示す工程に続く工程の断面図である。 図10は、図9のウェーハ片の図9に示す工程に続く工程の断面図である。本発明を実施するための最良の形態及び発明の詳細な説明 本発明の開示は、“科学及び有用な技術の進歩の促進”(第8条)という米国 特許法にある憲法の目的を更に進めるために行われるものである。 本発明の一態様は、キャパシタを形成する方法に関するものであり、該方法は 、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記露出した内側キャパシタ板側壁の上に酸化バリア層を形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が内側キャパシタ板側壁の酸化 を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法である。 本発明の他の態様は、キャパシタを形成する方法に関するものであり、該方法 は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、拡散バリア層を形成する過程と、 前記拡散バリア層の上に内側キャパシタ板を形成する過程であって、前記内側 キャパシタ板と前記バリア層はそれぞれ露出した側壁を有するようにパターンニ ングされる、内側キャパシタ板を形成する過程と、 前記内側キャパシタ板側壁及び前記拡散バリア層側壁の上に、酸化バリア層を 形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が少なくとも内側キャパシタ板 側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法である。 本発明の更に他の態様は、キャパシタに関するものであり、該キャパシタは、 少なくとも一つの側壁を有する内側キャパシタ板と、 前記少なくとも一つの側壁に対してそれを被覆するように設けられる酸化バリ ア層と、 前記内側キャパシタ板上に設けられるキャパシタ誘電体板と、 前記キャパシタ誘電体板の上に設けられる外側キャパシタ板と、 から成ることを特徴とするキャパシタである。 本発明をより良く理解するために、従来技術のキャパシタ10を図1を参照し て説明する。キャパシタ10は、DRAM集積回路に関連したシリコン基板11 に対応して設けられている。フィールド酸化領域19及び一対のワード線16, 17は、基板11に対応して設けられている。キャパシタ10は、下部電極12 と、下部電極から間隔を置いて設けられる上部電極13と、上部及び下部電極1 2,13の中間に位置する誘電体層14とを有している。拡散バリア層15は、 下部電極12と平坦化された二酸化シリコン層27との間に位置している。平坦 化された二酸化シリコン層27は、基板11及びワード線16,17の外側に形 成されている。ボリシリコンプラグ20は、拡散バリア層15と電気的にオーミ ック接触している。拡散バリア層15は、導電性プラグ20からキャパシタ10 へのシリコンの拡散を防止するために設けられている。拡散バリア層15として 使用するのに選択できる物質の一つに窒化チタンがある。窒化チタンは、シリコ ンの拡散に対して十分な不浸透性バリアとして作用するため、及び他の不純物の 拡散に対する活性エネルギーが非常に高いため、集積回路内におけるコンタクト 拡散バリアとして優れた物質である。窒化チタンはまた、化学的、熱力学的に非 常に安定しており、遷移金属炭化物、ホウ化物及び窒化物特有の低電気抵抗率を 示す。 窒化チタンは以下の方法のうちの一つで設けられあるいは形成されることが可 能である。 a) 窒素雰囲気中でチタンを蒸着させる方法 b) アルゴンと窒素の混合ガス中でチタンを反応スパッタリングする方法 c) 不活性アルゴン雰囲気中で窒化チタンターゲットからスパッタリングす る方法 d) アルゴン雰囲気中でチタンをスパッタリング堆積し、それを別のプラズ マ窒化工程で窒化チタンに換える方法 e) 低圧化学気相堆積による方法 図1から分かるように、ポリシリコンプラグ20は、シリコン基板11内に形 成されワード線17と関連している拡散領域21と電気的に接続されている。平 坦化された二酸化シリコン層22は、外側キャパシタ電極13の上に延在してい る。導電性コンタクトプラグ23は、二酸化シリコン層22を貫通して形成され 、外側キャパシタセル板13と電気的にオーミック接続されている。配線24は 、上部セル板13と接触している導電性プラグ23がこの配線24と電気的に導 通の状態で、二酸化シリコン層22の外側に設けられている。 キャパシタ10を製造するための好ましい方法には、高温及び酸素雰囲気中で の高誘電率物質板層14の堆積が含まれる。これらの処理条件の下で、もし拡散 バリア層15、ポリシリコンプラグ20、又は下層の拡散領域21の酸化が起こ ると、キャパシタ10と直列に寄生容量が形成される。更に、図示の下部電極1 2の側壁が酸化すると、望ましくない寄生容量の影響が更に加わる。この理由及 び他の理由により、本発明によるキャパシタを形成するための方法は、 側壁を有する内側キャパシタ板層を形成する過程と、 内側キャパシタ板側壁を効果的に酸化する条件の下で前記内側キャパシタ板層 上にキャパシタ誘電体板を形成する過程とから成り、該方法は、前記条件の下で キャパシタ誘電体板を設ける間、内側キャパシタ板側壁を相当な酸化から保護す る過程を含むことを特徴とする。本方法の好ましい特徴を、次の段落以降におい て詳細に説明する。 本発明の実施例を、図2乃至図10に示す。図2に示されるように、その中に 拡散領域31,32を有するシリコン基板30が設けられる。フィールド酸化領 域33及び一対のワード線34,35も、基板30の外側に形成されている。二 酸化シリコン36の層は、シリコン基板30の外側に設けられ、ワード線34, 35を覆うように堆積されている。下層領域31への電気的接続は、下層領域3 1へ達するコンタクト37を開けることにより行われる。その後、好ましくはポ リシリコンの導電性プラグ38が、コンタクト開口に設けられる。説明を続ける 目的で、プラグ38の最外部は、キャパシタ10への電気的接続が行われるノー ド位置29を構成する。導電性プラグ38を設けた後、例えば窒化チタン又は他 の窒化遷移金属から成る拡散バリア層50が、二酸化シリコン層36及びノード 位置29の上表面に約500Åの厚さに形成される。 図3を参照すると、内側キャパシタ板層60が、バリア層50の上の、従ってノ ード位置29の上に形成されている。内側キャパシタ板層は、おおよそ500か ら約3,000Åの厚さに形成された白金から成ることが最も好ましい。図4を 参照すると、ドライエッチング処理の方法により所望の形状とするように、拡散 バリア層50及び内側キャパシタ板層60の一部のパターンニング除去に有効な 状態が与えられる。ドライエッチングの化学物質の例としては、Cl2が含まれ る。上記のパターンニング及びエッチング過程により、拡散バリア層50及び板 層60は最終的に、それぞれ露出した側壁51,61を有するものとなる。 図5を参照すると、内側キャパシタ板60を形成した後、本発明による方法は 、好ましくは誘電体物質である酸化バリア層70を、露出した内側キャパシタ板 側壁61及び拡散バリア側壁51上に形成する過程を更に有する。好適な酸化バ リア層70は、約500Åの厚さに形成された窒化シリコンである。酸化バリア 層70は、内側キャパシタ板層60の厚さよりも薄い厚さであることが最も好ま しい。 図6を参照すると、酸化バリア層70を形成した後、好ましくは二酸化シリコ ンから成る酸化層80が、酸化バリア層70の上表面に形成されている。この二 酸化シリコン層80は好ましくは約5,000Åよりも厚い厚さに形成される。 図7を参照すると、好ましくは化学機械研磨法(CMP)、あるいはレジスト エッチバック法による、酸化バリア層70に対する二酸化シリコン層の平坦化に 有効な状態が与えられる。用いられる技術は、図示のように窒化シリコン70上 で停止するための高い選択性を有することが好ましい。好ましいCMP技術は、 低い研磨スピードで回転する多孔パッドと一緒に用いられたとき、SiO2を選 択的に除去する研磨粒子を含有するスラリーを用いたものである。 図8を参照すると、平坦化過程の後であってキャパシタ誘電体板90の形成の 前に、当該方法は、内側キャパシタ板60の上表面から酸化バリア層70を除去す る過程を更に有する。この除去は、二酸化シリコンに対する窒化シリコンのエッ チングに高い選択性を有する化学的ドライエッチングにより達成されることが好 ましい。化学物質は例えば、CF4、又はO2と混ざっているCF4が含まれる。 図9を参照すると、内側キャパシタ板60を露出させるために内側キャパシタ 板60の上表面から酸化バリア層70を除去する過程に続いて、当該方法は、下 部キャパシタ板60の上表面にキャパシタ誘電体板90を形成する過程を更に有 する。キャパシタ誘電体板90は、好ましくは高誘電率物質、あるいは強誘電性 物質から成る。本明細書の中で“高誘電率”とは、約20より大きいことを意味 する。特定の物質の例としては、BaXSr1-XTiO3、PbZrXTi1-X3、 及びSrBi2Ta29が含まれる。 図10を参照すると、好ましくは白金である外側キャパシタ板100がその後 形成される。上記説明から理解できるように、本発明による方法は、通常の処理 条件下において、キャパシタ誘電体板90を設ける間に、内側キャパシタ板側壁 61が相当量酸化されることから保護されるキャパシタを形成するための手段を 提供する。従って、寄生容量形成を減少、あるいは完全に除去することができる 。
【手続補正書】特許法第184条の8第1項 【提出日】平成10年11月25日(1998.11.25) 【補正内容】 請求の範囲 8. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記露出した内側キャパシタ板の上表面と前記内側キャパシタ板側壁上に酸化 バリア層を形成し、前記酸化バリア層上に酸化層が形成される過程と、 前記酸化バリア層の形成後に、前記内側キャパシタ板の上に延在している酸化 バリア層に対して前記酸化層を選択的に平坦化する過程と、 前記酸化層を選択的に平坦化した後、前記内側キャパシタ板の上にキャパシタ 誘電体板を形成する過程であって、該キャパシタ誘電体板の形成中、前記酸化バ リア層が前記内側キャパシタ板側壁の酸化を阻止するように行われる、キャパシ タ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 9. 請求項8記載のキャパシタの形成方法において、前記平坦化の過程の後で 且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパシタ板が露出する ように、内側キャパシタ板の上表面から酸化バリア層を除去することを特徴とす るキャパシタ形成方法。 14. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、拡散バリア層を形成する過程と、 前記拡散バリア層の上に内側キャパシタ板を形成する過程であって、前記内側 キャパシタ板と前記バリア層はそれぞれ露出した側壁を有するようにパターンニ ングされる、内側キャパシタ板を形成する過程と、 前記内側キャパシタ板側壁、前記拡散バリア層側壁の上及び内側キャパシタ板 の上表面に酸化バリア層を形成する過程と、 前記酸化バリア層の上表面に酸化層を形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が少なくとも内側キャパシタ板 側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 15. 請求項14記載のキャパシタの形成方法において、前記酸化バリア層の 形成後であって且つ前記キャパシタ誘電体板の形成前に、該方法は更に、前記内 側キャパシタ誘電体板上に延在する酸化バリア層に対して前記酸化層を選択的に 平坦化する過程を有することを特徴とするキャパシタ形成方法。 16. 請求項15記載のキャパシタの形成方法において、平坦化エッチングの 過程の後であって且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパ シタ板を露出させるために、前記内側キャパシタの上表面から酸化バリア層を除 去することを特徴とするキャパシタ形成方法。 19. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記内側キャパシタ板の側壁上に第1誘電体層を形成する過程と、 前記第1誘電体層の上に第2誘電体層を形成する過程と、 前記第1誘電体層に対して前記第2誘電体層を平坦化する過程と、 前記内側キャパシタ板上から前記第1誘電体層を除去する過程と、 から成ることを特徴とするキャパシタ形成方法。 20. 請求項19記載のキャパシタの形成方法において、該方法は更に、内側 キャパシタを形成する前に、内側キャパシタ板とノード位置との間に拡散バリア 層を形成する過程を有することを特徴とするキャパシタ形成方法。 21. 請求項19記載のキャパシタの形成方法において、前記酸化バリア層は 窒化シリコンから成ることを特徴とするキャパシタ形成方法。 22. 請求項19記載のキャパシタの形成方法において、前記第2誘電体層は 二酸化シリコンから成ることを特徴とするキャパシタ形成方法。 23. 請求項19記載のキャパシタの形成方法において、前記第1誘電体層は 窒化シリコンからなり、前記第誘電体層は二酸化シリコンから成ることを特徴と するキャパシタ形成方法。 24. 請求項19記載のキャパシタの形成方法において、前記内側キャパシタ 板の上表面から前記第1誘電体層を除去した後、該方法は更に、前記内側キャパ シタ板上にキャパシタ誘電体板を形成する過程であって、そのキャパシタ誘電体 板を形成中は前記第1誘電体層が前記内側キャパシタ板の酸化を阻止するように 行われるキャパシタ誘電体板の形成過程と、前記キャパシタ誘電体板の上に外側 キャパシタ板を形成する過程とを有することを特徴とするキャパシタ形成方法。 25. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形成方 法。 26. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 31. キャパシタを形成する方法であって、該方法は、 ノードを有する基板を提供する過程と、 上部表面と側壁を有する内側キャパシタ板を前記ノード上に形成する過程と、 前記内側キャパシタ板の上部表面と側壁上に酸化バリア層を形成する過程と、 前記酸化バリア層の上に誘電体層を形成する過程と、 前記酸化バリア層が内側キャパシタ板の側壁の酸化を阻止しながら、前記酸化 バリア層の上表面にキャパシタ誘電体板を形成する過程と、 前記キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 32. キャパシタを形成する方法であって、該方法は、 ノードを有する基板を提供する過程と、 上部表面と側壁を有する電気要素を前記ノード上に形成する過程と、 前記電気要素の上部表面と側壁上に酸化バリア層を形成する過程と、 前記酸化バリア層の上に誘電体層を形成する過程と、 前記酸化バリア層に対して前記誘電体層を平坦化する過程と、 前記電気要素の上表面から前記酸化バリア層を除去する過程と、 から成ることを特徴とするキャパシタ形成方法。 【手続補正書】 【提出日】平成13年5月11日(2001.5.11) 【補正内容】 請求の範囲 1. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記露出した内側キャパシタ板側壁の上に酸化バリア層を形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が内側キャパシタ板側壁の酸化 を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 2. 請求項1記載のキャパシタの形成方法において、該方法は更に、内側キャ パシタを形成する前に、内側キャパシタ板とノード位置との間に拡散バリア層を 形成する過程を有することを特徴とするキャパシタ形成方法。 3. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層は窒化 シリコンから成ることを特徴とするキャパシタ形成方法。 4. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層は、約 500Åの厚さに形成される窒化シリコンから成ることを特徴するキャパシタ形 成方法。 5. 請求項1記載のキャパシタの形成方法において、前記キャパシタ誘電体板 は、誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形成方 法。 6. 請求項1記載のキャパシタの形成方法において、前記キャパシタ誘電体板 は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 7. 請求項1記載のキャパシタの形成方法において、該方法は更に、内側キャ パシタ板の上部上に酸化バリア層を形成すると共に、キャパシタ誘電体板を形成 する前に、前記内側キャパシタ板の上部上の酸化バリア層を除去する過程を有す ることを特徴とするキャパシタ形成方法。 8. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層が前記 内側キャパシタ板の表面上に形成され、酸化層が前記酸化バリア層の上に形成さ れ、該方法は更に、酸化バリア層の形成後であって且つキャパシタ誘電体板形成 前に、前記内側キャパシタ誘電体板の上に延在している酸化バリア層に対して、 前記酸化層を選択的に平坦化する過程を有することを特徴とするキャパシタ形成 方法。 9. 請求項8記載のキャパシタの形成方法において、前記平坦化の過程の後で 且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパシタ板が露出する ように、内側キャパシタ板の上表面から酸化バリア層を除去することを特徴とす るキャパシタ形成方法。 10. 請求項1記載のキャパシタの形成方法において、前記内側キャパシタ板 は任意の厚さ寸法を有し、前記酸化バリア層は前記内側キャパシタ板の厚さ寸法 より小さい厚さを有していることを特徴するキャパシタ形成方法。 11. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、拡散バリア層を形成する過程と、 前記拡散バリア層の上に内側キャパシタ板を形成する過程であって、前記内側 キャパシタ板と前記バリア層はそれぞれ露出した側壁を有するようにパターンニ ングされる、内側キャパシタ板を形成する過程と、 前記内側キャパシタ板側壁及び前記拡散バリア層側壁の上に、酸化バリア層を 形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が少なくとも内側キャパシタ板 側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 12. 請求項11記載のキャパシタの形成方法において、前記キャパシタ誘電 体板は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 13. 請求項11記載のキャパシタの形成方法において、前記キャパシタ誘電 体板は、誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形 成方法。 14. 請求項11記載のキャパシタの形成方法において、前記酸化バリア層は 前記内側キャパシタ板の上表面に形成され、酸化層が前記酸化バリア層の上表面 に形成されることを特徴するキャパシタの形成方法。 15. 請求項14記載のキャパシタの形成方法において、前記酸化バリア層の 形成後であって且つ前記キャパシタ誘電体板の形成前に、該方法は更に、前記内 側キャパシタ誘電体板上に延在する酸化バリア層に対して前記酸化層を選択的に 平坦化する過程を有することを特徴とするキャパシタ形成方法。 16. 請求項15記載のキャパシタの形成方法において、平坦化エッチングの 過程の後であって且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパ シタ板を露出させるために、前記内側キャパシタの上表面から酸化バリア層を除 去することを特徴とするキャパシタ形成方法。 17. 請求項11記載のキャパシタの形成方法において、前記内側キャパシタ 板は任意の厚さ寸法を有し、前記酸化バリア層は前記内側キャパシタ板の厚さ寸 法より小さい厚さを有するように形成されることを特徴するキャパシタ形成方法 。 18. 請求項11記載のキャパシタの形成方法において、前記酸化バリア層は 、約500Åの厚さに設けられる窒化シリコンから成ることを特徴するキャパシ タ形成方法。 19. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記内側キャパシタ板の側壁上に第1誘電体層を形成する過程と、 前記第1誘電体層の上に第2誘電体層を形成する過程と、 前記第1誘電体層に対して前記第2誘電体層を平坦化する過程と、 前記内側キャパシタ板上から前記第1誘電体層を除去する過程と、 から成ることを特徴とするキャパシタ形成方法。 20. 請求項19記載のキャパシタの形成方法において、該方法は更に、内側 キャパシタを形成する前に、内側キャパシタ板とノード位置との間に拡散バリア 層を形成する過程を有することを特徴とするキャパシタ形成方法。 21. 請求項19記載のキャパシタの形成方法において、前記酸化バリア層は 窒化シリコンから成ることを特徴とするキャパシタ形成方法。 22. 請求項19記載のキャパシタの形成方法において、前記第2誘電体層は 二酸化シリコンから成ることを特徴とするキャパシタ形成方法。 23. 請求項19記載のキャパシタの形成方法において、前記第1誘電体層は 窒化シリコンからなり、前記第誘電体層は二酸化シリコンから成ることを特徴と するキャパシタ形成方法。 24. 請求項19記載のキャパシタの形成方法において、前記内側キャパシタ 板の上表面から前記第1誘電体層を除去した後、該方法は更に、前記内側キャパ シタ板上にキャパシタ誘電体板を形成する過程であって、そのキャパシタ誘電体 板を形成中は前記第1誘電体層が前記内側キャパシタ板の酸化を阻止するように 行われるキャパシタ誘電体板の形成過程と、前記キャパシタ誘電体板の上に外側 キャパシタ板を形成する過程とを有することを特徴とするキャパシタ形成方法。 25. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形成方 法。 26. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 27. 少なくとも一つの側壁を有する内側キャパシタ板と、 前記少なくとも一つの側壁に対してそれを被覆するように設けられる酸化バリ ア層と、 前記内側キャパシタ板上に設けられるキャパシタ誘電体板と、 前記キャパシタ誘電体板の上に設けられる外側キャパシタ板と、 から成ることを特徴とするキャパシタ。 28. 請求項27記載のキャパシタであって、該キャパシタは更に、前記酸化 バリア層の上に設けられる絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化 バリア層とは異なる組成物から成ることを特徴とするキャパシタ。 29. 請求項27記載のキャパシタであって、該キャパシタは更に、前記酸化 バリア層の上に設けられる絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化 バリアとは異なる組成物からなり、そして、前記酸化バリア層は窒化シリコンか ら主としてなり、前記絶縁性誘電体層は主として酸化物から成ることを特徴とす るキャパシタ。 30. 以下の過程から成るキャパシタの形成方法であって、該方法は、 側壁を有する内側キャパシタ板層を形成する過程と、 前記内側キャパシタ板側壁を有効的に酸化する条件のもと、前記内側キャパシ タの上にキャパシタ誘電体板を形成する過程とからなり、該方法は、前記条件の もとでのキャパシタ誘電体板の形成中、内側キャパシタ板側壁の実質的酸化を阻 止する過程を有することを特徴とするキャパシタ形成方法。 31. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置を有する基板を提供する過程の後に、前記ノード位置の外側に 拡散バリア層を形成する過程と、 前記拡散バリア層を形成する過程の後に、前記ノード位置の上及び前記拡散バ リア層の外側に、露出した側壁を有する内側キャパシタ板を形成する過程と、 前記内側キャパシタ板の上表面及び内側キャパシタ板の側壁の上に、約500 0Åの厚さに形成された窒化シリコンからなる酸化バリア層を形成する過程と、 前記酸化バリア層の上に酸化層を形成する過程と、 前記酸化バリア層の形成後、前記内側キャパシタ板の上に延在している酸化バ リア層に対して前記酸化層を選択的に平坦化する過程と、 前記酸化層を選択的に平坦化する過程の後に、前記内側キャパシタ板の上に強 誘電体物質からなるキャパシタ誘電体板を形成する過程であって、そのキャパシ タ誘電体層を形成中、前記酸化バリア層が前記内側キャパシタ板側壁の酸化を阻 止するように行われるキャパシタ誘電体板を形成する過程と、 前記キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 32. 電子部品要素を形成する方法であって、該方法は、 上表面と側壁を有する電子部品要素を有する基板を提供する過程と、 前記電子部品要素の上表面及び側壁の上に酸化バリア層を形成する過程と、 前記酸化バリア層の上に誘電体層を形成する過程と、 前記酸化バリア層に対して誘電体層を平坦化する過程と、 前記電子部品要素の上表面から酸化バリア層を除去する過程と、 から成ることを特徴とする電子部品要素形成方法。 33. 請求項32記載の電子部品要素の形成方法において、前記電子部品要素 を提供する過程の前に、該方法は更に、前記電子部品要素と前記基板の間に介在 する拡散バリア層を形成する過程を有することを特徴とする電子部品要素形成方 法。 34. 請求項32記載の電子部品要素の形成方法において、前記酸化バリア層 は、約500Åの厚さに形成された窒化シリコンから成ることを特徴とする電子 部品要素形成方法。 35. 請求項32記載の電子部品要素の形成方法において、前記酸化バリア層 を形成する過程の後であって前記誘電体層を形成する過程の前に、該方法は更に 、前記酸化バリア層の上に酸化層を形成する過程と、前記電子部品要素の上表面 の上に延在する酸化バリア層に対して前記酸化層を選択的に平坦化する過程とを 有することを特徴とする電子部品要素形成方法。 36. 請求項35記載の電子部品要素の形成方法において、前記平坦化過程の 後に、該方法は更に、前記電子部品要素の上表面から酸化バリア層を除去する過 程を有することを特徴とする電子部品要素形成方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,KE,LS,MW,S D,SZ,UG,ZW),EA(AM,AZ,BY,KG ,KZ,MD,RU,TJ,TM),AL,AM,AT ,AU,AZ,BA,BB,BG,BR,BY,CA, CH,CN,CU,CZ,DE,DK,EE,ES,F I,GB,GE,GH,HU,IL,IS,JP,KE ,KG,KP,KR,KZ,LC,LK,LR,LS, LT,LU,LV,MD,MG,MK,MN,MW,M X,NO,NZ,PL,PT,RO,RU,SD,SE ,SG,SI,SK,SL,TJ,TM,TR,TT, UA,UG,US,UZ,VN,YU,ZW (72)発明者 マックルーレ,ブレント アメリカ合衆国,アイダホ州 83642,メ リディアン,ウエスト クライティアリア ン 638 【要約の続き】 は酸化バリア層とは異なる組成物からなっている。

Claims (1)

  1. 【特許請求の範囲】 1. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記露出した内側キャパシタ板側壁の上に酸化バリア層を形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が内側キャパシタ板側壁の酸化 を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 2. 請求項1記載のキャパシタの形成方法において、該方法は更に、内側キャ パシタを形成する前に、内側キャパシタ板とノード位置との間に拡散バリア層を 形成する過程を有することを特徴とするキャパシタ形成方法。 3. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層は窒化 シリコンから成ることを特徴とするキャパシタ形成方法。 4. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層は、約 500Åの厚さに形成される窒化シリコンから成ることを特徴するキャパシタ形 成方法。 5. 請求項1記載のキャパシタの形成方法において、前記キャパシタ誘電体板 は、誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形成方 法。 6. 請求項1記載のキャパシタの形成方法において、前記キャパシタ誘電体板 は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 7. 請求項1記載のキャパシタの形成方法において、該方法は更に、内側キャ パシタ板の上部上に酸化バリア層を形成すると共に、キャパシタ誘電体板を形成 する前に、前記内側キャパシタ板の上部上の酸化バリア層を除去する過程を有す ることを特徴とするキャパシタ形成方法。 8. 請求項1記載のキャパシタの形成方法において、前記酸化バリア層が前記 内側キャパシタ板の表面上に形成され、酸化層が前記酸化バリア層の上に形成さ れ、該方法は更に、酸化バリア層の形成後であって且つキャパシタ誘電体板形成 前に、前記内側キャパシタ誘電体板の上に延在している酸化バリア層に対して、 前記酸化層を選択的に平坦化する過程を有することを特徴とするキャパシタ形成 方法。 9. 請求項8記載のキャパシタの形成方法において、前記平坦化の過程の後で 且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパシタ板が露出する ように、内側キャパシタ板の上表面から酸化バリア層を除去することを特徴とす るキャパシタ形成方法。 10. 請求項1記載のキャパシタの形成方法において、前記内側キャパシタ板 は任意の厚さ寸法を有し、前記酸化バリア層は前記内側キャパシタ板の厚さ寸法 より小さい厚さを有していることを特徴するキャパシタ形成方法。 11. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、拡散バリア層を形成する過程と、 前記拡散バリア層の上に内側キャパシタ板を形成する過程であって、前記内側 キャパシタ板と前記バリア層はそれぞれ露出した側壁を有するようにパターンニ ングされる、内側キャパシタ板を形成する過程と、 前記内側キャパシタ板側壁及び前記拡散バリア層側壁の上に、酸化バリア層を 形成する過程と、 前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、その キャパシタ誘電体板の形成中、前記酸化バリア層が少なくとも内側キャパシタ板 側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、 キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、 から成ることを特徴とするキャパシタ形成方法。 12. 請求項11記載のキャパシタの形成方法において、前記キャパシタ誘電 体板は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 13. 請求項11記載のキャパシタの形成方法において、前記キャパシタ誘電 体板は、誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形 成方法。 14. 請求項11記載のキャパシタの形成方法において、前記酸化バリア層は 前記内側キャパシタ板の上表面に形成され、酸化層が前記酸化バリア層の上表面 に形成されることを特徴するキャパシタの形成方法。 15. 請求項14記載のキャパシタの形成方法において、前記酸化バリア層の 形成後であって且つ前記キャパシタ誘電体板の形成前に、該方法は更に、前記内 側キャパシタ誘電体板上に延在する酸化バリア層に対して前記酸化層を選択的に 平坦化する過程を有することを特徴とするキャパシタ形成方法。 16. 請求項15記載のキャパシタの形成方法において、平坦化エッチングの 過程の後であって且つ前記キャパシタ誘電体板を形成する前に、前記内側キャパ シタ板を露出させるために、前記内側キャパシタの上表面から酸化バリア層を除 去することを特徴とするキャパシタ形成方法。 17. 請求項11記載のキャパシタの形成方法において、前記内側キャパシタ 板は任意の厚さ寸法を有し、前記酸化バリア層は前記内側キャパシタ板の厚さ寸 法より小さい厚さを有するように形成されることを特徴するキャパシタ形成方法 。 18. 請求項11記載のキャパシタの形成方法において、前記酸化バリア層は 、約500Åの厚さに設けられる窒化シリコンから成ることを特徴するキャパシ タ形成方法。 19. キャパシタを形成する方法であって、該方法は、 キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程 と、 前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過 程と、 前記内側キャパシタ板の側壁上に第1誘電体層を形成する過程と、 前記第1誘電体層の上に第2誘電体層を形成する過程と、 前記第1誘電体層に対して前記第2誘電体層を平坦化する過程と、 前記内側キャパシタ板上から前記第1誘電体層を除去する過程と、 から成ることを特徴とするキャパシタ形成方法。 20. 請求項19記載のキャパシタの形成方法において、該方法は更に、内側 キャパシタを形成する前に、内側キャパシタ板とノード位置との間に拡散バリア 層を形成する過程を有することを特徴とするキャパシタ形成方法。 21. 請求項19記載のキャパシタの形成方法において、前記酸化バリア層は 窒化シリコンから成ることを特徴とするキャパシタ形成方法。 22. 請求項19記載のキャパシタの形成方法において、前記第2誘電体層は 二酸化シリコンから成ることを特徴とするキャパシタ形成方法。 23. 請求項19記載のキャパシタの形成方法において、前記第1誘電体層は 窒化シリコンからなり、前記第誘電体層は二酸化シリコンから成ることを特徴と するキャパシタ形成方法。 24. 請求項19記載のキャパシタの形成方法において、前記内側キャパシタ 板の上表面から前記第1誘電体層を除去した後、該方法は更に、前記内側キャパ シタ板上にキャパシタ誘電体板を形成する過程であって、そのキャパシタ誘電体 板を形成中は前記第1誘電体層が前記内側キャパシタ板の酸化を阻止するように 行われるキャパシタ誘電体板の形成過程と、前記キャパシタ誘電体板の上に外側 キャパシタ板を形成する過程とを有することを特徴とするキャパシタ形成方法。 25. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は誘電率が約20より大きい物質から成ることを特徴とするキャパシタ形成方 法。 26. 請求項24記載のキャパシタ形成方法において、前記キャパシタ誘電体 板は強誘電性物質から成ることを特徴とするキャパシタ形成方法。 27. 少なくとも一つの側壁を有する内側キャパシタ板と、 前記少なくとも一つの側壁に対してそれを被覆するように設けられる酸化バリ ア層と、 前記内側キャパシタ板上に設けられるキャパシタ誘電体板と、 前記キャパシタ誘電体板の上に設けられる外側キャパシタ板と、 から成ることを特徴とするキャパシタ。 28. 請求項27記載のキャパシタであって、該キャパシタは更に、前記酸化 バリア層の上に設けられる絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化 バリア層とは異なる組成物から成ることを特徴とするキャパシタ。 29. 請求項27記載のキャパシタであって、該キャパシタは更に、前記酸化 バリア層の上に設けられる絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化 バリアとは異なる組成物からなり、そして、前記酸化バリア層は窒化シリコンか ら主としてなり、前記絶縁性誘電体層は主として酸化物から成ることを特徴とす るキャパシタ。 30. 以下の過程から成るキャパシタの形成方法であって、該方法は、 側壁を有する内側キャパシタ板層を形成する過程と、 前記内側キャパシタ板側壁を有効的に酸化する条件のもと、前記内側キャパシ タの上にキャパシタ誘電体板を形成する過程とからなり、該方法は、前記条件の もとでのキャパシタ誘電体板の形成中、内側キャパシタ板側壁の実質的酸化を阻 止する過程を有することを特徴とするキャパシタ形成方法。
JP50329798A 1996-06-26 1997-06-23 キャパシタの形成方法 Expired - Lifetime JP3822642B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/670,644 1996-06-26
US08/670,644 US5843830A (en) 1996-06-26 1996-06-26 Capacitor, and methods for forming a capacitor
PCT/US1997/010574 WO1997050116A1 (en) 1996-06-26 1997-06-23 A capacitor and methods of forming a capacitor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006084544A Division JP2006216978A (ja) 1996-06-26 2006-03-27 キャパシタ

Publications (2)

Publication Number Publication Date
JP2001525986A true JP2001525986A (ja) 2001-12-11
JP3822642B2 JP3822642B2 (ja) 2006-09-20

Family

ID=24691238

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50329798A Expired - Lifetime JP3822642B2 (ja) 1996-06-26 1997-06-23 キャパシタの形成方法
JP2006084544A Pending JP2006216978A (ja) 1996-06-26 2006-03-27 キャパシタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006084544A Pending JP2006216978A (ja) 1996-06-26 2006-03-27 キャパシタ

Country Status (8)

Country Link
US (3) US5843830A (ja)
EP (1) EP0958600B1 (ja)
JP (2) JP3822642B2 (ja)
KR (1) KR100411353B1 (ja)
AT (1) ATE342581T1 (ja)
AU (1) AU3572297A (ja)
DE (1) DE69736816T2 (ja)
WO (1) WO1997050116A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221015B2 (en) 2002-03-18 2007-05-22 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2007324166A (ja) * 2006-05-30 2007-12-13 Seiko Epson Corp 半導体装置及びその製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093575A (en) * 1996-09-04 2000-07-25 Nippon Steel Corporation Semiconductor device and production method of a semiconductor device having a capacitor
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6063713A (en) 1997-11-10 2000-05-16 Micron Technology, Inc. Methods for forming silicon nitride layers on silicon-comprising substrates
US6911371B2 (en) * 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6165833A (en) 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
KR100506513B1 (ko) * 1997-12-27 2007-11-02 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US7034353B2 (en) * 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JP2000138349A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
US6159786A (en) * 1998-12-14 2000-12-12 Taiwan Semiconductor Manufacturing Company Well-controlled CMP process for DRAM technology
KR100668881B1 (ko) * 1999-02-04 2007-01-12 로무 가부시키가이샤 커패시터 및 그 제조방법
US6696718B1 (en) 1999-04-06 2004-02-24 Micron Technology, Inc. Capacitor having an electrode formed from a transition metal or a conductive metal-oxide, and method of forming same
TW454330B (en) * 1999-05-26 2001-09-11 Matsushita Electronics Corp Semiconductor apparatus and its manufacturing method
US6720096B1 (en) 1999-11-17 2004-04-13 Sanyo Electric Co., Ltd. Dielectric element
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
US6590246B1 (en) 2000-02-08 2003-07-08 Micron Technology, Inc. Structures and methods for improved capacitor cells in integrated circuits
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6339007B1 (en) 2000-05-02 2002-01-15 International Business Machines Corporation Capacitor stack structure and method of fabricating description
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6903005B1 (en) 2000-08-30 2005-06-07 Micron Technology, Inc. Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6461909B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US6562684B1 (en) 2000-08-30 2003-05-13 Micron Technology, Inc. Methods of forming dielectric materials
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
US6576964B1 (en) 2000-08-31 2003-06-10 Micron Technology, Inc. Dielectric layer for a semiconductor device having less current leakage and increased capacitance
US6521544B1 (en) * 2000-08-31 2003-02-18 Micron Technology, Inc. Method of forming an ultra thin dielectric film
JP2002151657A (ja) * 2000-11-08 2002-05-24 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
US6709945B2 (en) 2001-01-16 2004-03-23 Micron Technology, Inc. Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device
JP2002231903A (ja) 2001-02-06 2002-08-16 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
US6696336B2 (en) * 2001-05-14 2004-02-24 Micron Technology, Inc. Double sided container process used during the manufacture of a semiconductor device
KR100420121B1 (ko) * 2001-06-21 2004-03-02 삼성전자주식회사 강유전막을 평탄화막으로 이용하는 강유전체 메모리 장치 및 그 제조방법
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6670717B2 (en) * 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
JP2004063559A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 半導体装置
US7008840B2 (en) * 2002-08-26 2006-03-07 Matsushita Electrical Industrial Co., Ltd. Method for manufacturing semiconductor device with capacitor elements
KR100492903B1 (ko) * 2002-11-13 2005-06-02 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
KR20050002032A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법
US7230292B2 (en) * 2003-08-05 2007-06-12 Micron Technology, Inc. Stud electrode and process for making same
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
US7126182B2 (en) * 2004-08-13 2006-10-24 Micron Technology, Inc. Memory circuitry
US7776715B2 (en) * 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
US8742540B2 (en) * 2005-08-31 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Insulation layer to improve capacitor breakdown voltage

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464701A (en) * 1983-08-29 1984-08-07 International Business Machines Corporation Process for making high dielectric constant nitride based materials and devices using the same
JPS63221646A (ja) * 1987-03-10 1988-09-14 Nec Corp 半導体装置
JPH0479317A (ja) * 1990-07-23 1992-03-12 Sony Corp 半導体装置の製法
US5262343A (en) * 1991-04-12 1993-11-16 Micron Technology, Inc. DRAM stacked capacitor fabrication process
JP2722873B2 (ja) * 1991-07-29 1998-03-09 日本電気株式会社 半導体装置およびその製造方法
JP3055242B2 (ja) * 1991-09-19 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
JPH05109982A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JP3141553B2 (ja) * 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
JPH0685193A (ja) * 1992-09-07 1994-03-25 Nec Corp 半導体装置
JPH0783061B2 (ja) * 1993-01-05 1995-09-06 日本電気株式会社 半導体装置
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH0730077A (ja) * 1993-06-23 1995-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JPH07106431A (ja) * 1993-10-01 1995-04-21 Mitsubishi Electric Corp 半導体装置
JPH07176627A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置の製造方法
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
JPH08148470A (ja) * 1994-11-21 1996-06-07 Sanyo Electric Co Ltd 半導体装置の製造方法
KR0168346B1 (ko) * 1994-12-29 1998-12-15 김광호 고유전율 재료를 이용한 커패시터 및 그 제조방법
US5567636A (en) * 1995-02-27 1996-10-22 Motorola Inc. Process for forming a nonvolatile random access memory array
KR100199346B1 (ko) * 1995-04-04 1999-06-15 김영환 반도체 소자의 전하저장전극 형성방법
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221015B2 (en) 2002-03-18 2007-05-22 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2007324166A (ja) * 2006-05-30 2007-12-13 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
AU3572297A (en) 1998-01-14
KR20000022256A (ko) 2000-04-25
KR100411353B1 (ko) 2004-04-13
US5844771A (en) 1998-12-01
JP2006216978A (ja) 2006-08-17
JP3822642B2 (ja) 2006-09-20
WO1997050116A1 (en) 1997-12-31
US6171925B1 (en) 2001-01-09
US5843830A (en) 1998-12-01
DE69736816D1 (de) 2006-11-23
EP0958600A1 (en) 1999-11-24
DE69736816T2 (de) 2007-08-09
EP0958600B1 (en) 2006-10-11
ATE342581T1 (de) 2006-11-15

Similar Documents

Publication Publication Date Title
JP2001525986A (ja) キャパシタ及びキャパシタの形成方法
US6320244B1 (en) Integrated circuit device having dual damascene capacitor
US6001660A (en) Methods of forming integrated circuit capacitors using metal reflow techniques
US5506166A (en) Method for forming capacitor compatible with high dielectric constant materials having a low contact resistance layer
US5576928A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US6495427B2 (en) Method for forming a capacitor compatible with high dielectric constant materials having two independent insulative layers
US7253052B2 (en) Method for forming a storage cell capacitor compatible with high dielectric constant materials
US8580666B2 (en) Methods of forming conductive contacts
US7402489B2 (en) Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US6630387B2 (en) Method for forming capacitor of semiconductor memory device using electroplating method
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
US20020071237A1 (en) Capacitor having sidewall spacer protecting the dielectric layer and method of fabricating the same
US6162671A (en) Method of forming capacitors having high dielectric constant material
US6030847A (en) Method for forming a storage cell capacitor compatible with high dielectric constant materials
JP2914359B2 (ja) 半導体素子のキャパシタ形成方法
US6218258B1 (en) Method for fabricating semiconductor device including capacitor with improved bottom electrode
US6180970B1 (en) Microelectronic devices including ferroelectric capacitors with lower electrodes extending into contact holes
JP2003224206A (ja) 半導体装置及びその製造方法
JPH0982914A (ja) 半導体装置およびその製造方法
JPH1117136A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060814

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4