JP2001516525A - 無線アーキテクチャ - Google Patents

Abstract

(57)【要約】 ディジタル無線トランシーバ集積回路はそのディジタル回路において通常しきい値電圧を持つＭＯＳトランジスタを含み、及びそのアナログ無線構成要素の少なくともいくつかにおいて低減しきい値電圧を持つＭＯＳトランジスタを含む。これにより、性能を妥協させることを要せずに、トランシーバの寸法及び重さを減少させることができる。

Description

【発明の詳細な説明】 無線アーキテクチャ 発明の技術分野 本発明は、無線アーキテクチャ、特にディジタル無線トランシーバ用ＣＭＯＳ アーキテクチャに関する。 関連技術の説明 ディジタル移動電話の分野では、ディジタル信号を搬送する無線信号を送信及 び受信することが必要である。しかしながら、移動トラシーバは、低電力要件に 伴って、可能な限り小形かつ軽量であることが好ましい。ＣＭＯＳ製造技術を使 用して、ディジタル信号プロセッサ、Ａ／Ｄ変換器、及びＤ／Ａ変換器のような 、トランシーバのディジタル構成要素を実現することが有利である。これは、同 じＣＭＯＳ製造技術を使用して、増幅器、混合器等のような、トランシーバのア ナログ構成要素を実現することが、製造観点から、また有利であることを意味す る。この型式のアーキテクチャは、「スペクトル拡散通信用低電力ＣＭＯＳチッ プセット」、Ｓ・シェン他、ＩＳＳＣＣ、１９９６年（“Ａ Ｌｏｗ−Ｐｏｗｅ ｒ ＣＭＯＳ Ｃｈｉｐｓｅｔ ｆｏｒ Ｓｐｒｅａｄ−Ｓｐｅｃｔｒｕｍ Ｃ ｏｍｍｕｎｉｃａｔｉｏｎｓ”，Ｓ．Ｓｈｅｎｇ，ｅｔ ａｌ，Ｉｎｔｅｒｎａ ｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎ ｃｅ，１９９６）に開示されている。 しかしながら、ＣＭＯＳトランジスタは、低漏れ電流のスイッチとして、通常 、機能する。この結果は、このようなトランジスタがアナログ無線（ＲＦ）回路 内に使用されるには余り適当でないと云うことである。例えば、これらのトラン ジスタは、特に低バイアス電圧で典型的に低相互コンダクタンスを有し、低利得 及び高（位相）雑音を生じる。 米国特許第５，４０７，８４９号はＣＭＯＳ回路を製造する方法を開示してい るが、この回路ではそれらのトランジスタ（ＦＥＴ）の或るいくつかのしきい値 電圧が、例えば、零ボルトに接近するように低減される。 発明の要約 それゆえ、先行技術無線アーキテクチャは、もしそれらの回路の全体を実現す るためにＣＭＯＳプロセスを使用するように決定されるならば、そのデバイスの 性能を妥協させることを伴う。他方、米国特許第５，４０７，８４９号は、ＣＭ ＯＳ回路内のＦＥＴの或るいくつかのしきい値電圧を低減させることを開示して いるが、しかしいかにこれが無線アーキテクチャになにか応用されるかは開示し ていない。 本発明は、ディジタル無線用集積回路の異なる部分内に異なるしきい値電圧を 持つトランジスタを使用する。 本発明は、ディジタル信号を扱う回路内に高しきい値電圧又は通常しきい値電 圧を持つトランジスタを使用する点、及びアナログ信号を処理する回路内に低減 しきい値電圧を持つトランジスタを使用する点で有利である。 加えて、本発明は、無線トランシーバの前置回路(ｆｒｏｎｔ−ｅｎｄ ｃｉ ｒｃｕｉｔ)内に高しきい値電圧又は通常しきい値電圧を持つ或るいくつかのト ランジスタをさらに使用すること及び低減しきい値電圧を持つ或るいくつかのト ランジスタを使用することをさらに使用することがある。このようなトランシー バは、ＣＭＯＳ構成とすることができるし、或はＮＭＯＳ又はＰＭＯＳデバイス だけを使用してもよい。 図面の簡単な説明 図１は、本発明に従う無線トランシーバの概略ブロック図である。 図２は、本発明に従う前置回路の概略回路図である。 図３は、本発明の利点を説明するために第１在来回路を示す。 図４は、本発明の利点を説明するために第２在来回路を示す。 実施例の詳細な説明 図１に示したように、移動電話機内に使用される無線トランシーバ２は、無線 信号を受信する受信アンテナ４、及び受信された信号を使用に便利なレベルに回 復する低雑音増幅器６を有する。増幅された信号は混合器８に渡され、ここでこ れらの信号が無線周波数から比較的低い中間周波数に変換され、次いで、フィル タ１０内でフィルタされる。フィルタされた信号はアナログ−ディジタル（Ａ／ Ｄ）変換器１２に渡され、この変換器はこれらの信号をディジタル形式に変換し 、この形式でこれらの信号を信号プロセッサ１４が扱うことができ、続いてこれ らの信号は線路１６上へ出力される。 伝送用信号は、ディジタル形式で線路１８を通じて信号プロセッサ１４に供給 され、次いで、処理された後、ディジタル−アナログ（Ｄ／Ａ）変換器２０に供 給される。アナログ形式に変換された後、信号は変調器２２へ送られて無線周波 数に変換され、次いで、電力増幅器２４及び送信アンテナ２６（これは受信アン テナ４と組み合わされることがある）へ送られて、無線信号として伝送される。 上に概説したトランシーバの全般構造は、当業者によく知られており、かつ種 種の変更及び修正が可能であることは明らかである。 更にまた、それらの回路を単一チップに集積することが有利であると云う提案 がなされている。 本発明者が認識したことは、図１に示されたトランシーバが異なる要件を示す ２つの明確に区別される型式の回路を含むこと、及びそれらの矛盾する要件を回 路の異なる型式内に異なるしきい値電圧を持つトランジスタを使用することによ って満たすことできることである。これが、トランシーバの性能を最適化できる ようにする一方、なお、それらの無線回路を単一モノリシック集積回路に形成で きるようにし、このように形成することは電話機の寸法及び重さの観点から利点 を有する。 特に、その回路のディジタル部分、例えば、Ａ／Ｄ変換器及びＤ／Ａ変換器が 、例えば、ＮＭＯＳデバイスに対しては＋１Ｖの領域又はＰＭＯＳデバイスに対 しては−１Ｖの領域内の通常しきい値電圧（或るときには高しきい値電圧と本明 細書中で称される）を使用して有利に形成される。それゆえ、各場合におけるし きい値電圧の大きさは、０．５Ｖより大きい。対照的に、その回路のアナログ無 線部分、例えば、増幅器は、０．５Ｖより小さい大きさをの低減しきい値電圧を 持つＣＭＯＳトランジスタを使用して有利に形成される。この結果、低電力消費 、低雑音、及び広帯域幅を生じることができる。しきい値電圧は、好適には、零 に接近するように、又は零を超えてさえも低減される。それゆえ、ＮＭＯＳトラ ンジスタは小さい負しきい値電圧を有することがあるのに対して、ＰＭＯＳトラ ン ジスタは小さい正しきい値電圧を有することがある。 図１内の破線２８は、その回路の１つの現在好適とされる区分（ｄｉｖｉｓｉ ｏｎ）を示す。線２８の右の回路は高しきい値電圧を持つトランジスタを有する ことがあるのに対して、線２８の左の回路は低しきい値電圧を持つトランジスタ を有することがある。しかしながら、他の区分も可能であり、事実、同じ回路の 異なる部分内に異なるしきい値電圧を持つトランジスタを使用することが可能で ある。 米国特許第５，４０７，８４９号に開示されているように、現存するマスクを 使用することによって又はエキストラ・マスクを追加することによってのどちら かで、半導体デバイスの選択された部分内へのしきい値のための打込み濃度（ｔ ｈｒｅｓｈｏｌｄ ｉｍｐｌａｎｔａｔｉｏｎ ｄｏｓｅ）を変化させることに よって異なるトランジスタ内に異なるしきい値電圧を達成することが可能である 。 こうして、性能を犠牲にすることなく、単一チップ上に集積することができる 無線アーキテクチャが開示される。 図２は、本発明による無線受信機前置回路の概略回路図である。上に略述した ように、この回路は、互いに異なるしきい値電圧を持つトランジスタを含む。こ の図には、明確のために、これらのトランジスタだけが示されている。図２で、 低減しきい値電圧を持つトランジスタが太いドレイン−ソース・チャネルで以て 示されている。上述のように、これらのデバイスのしきい値電圧を、零に近く、 又は零の下へさえ、大きく低減させることができることは有利である。零より低 いしきい値を持つデバイスは、デプレーション・デバイスと呼ばれる。その回路 の残りの部分は在来的であり、かつその全般回路図は当業者に周知である。それ らのトランジスタは、ＣＭＯＳデバイスであることもあり、或はＰＭＯＳ又はＮ ＭＯＳデバイスであることもある。 広義には、図２の受信機回路は入力増幅段５２、局部発振器ドライバ（ｌｏｃ ａｌ ｏｓｃｉｌｌａｔｏｒ ｄｒｉｖｅｒ）５４、５６、及び一対の混合器５ ８、６０を含む。この回路は、単一平衡前置回路を形成する。この回路は、二重 平衡低雑音増幅器及び混合器を形成するために、他の同等の回路と組み 合わされることがある。 増幅段５２は一対の入力トランジスタＭ１、Ｍ４を含み、これらのトランジス タは、それぞれ、接地接続され及び電源電圧Ｖｄｄに接続される。入力無線周波 数信号ＲＦｉｎは、第１入力トランジスタＭ１のゲートに供給され、かつ第２入 力トランジスタＭ４に反転供給される。増幅段５２はまた、一対の共通ゲート・ トランジスタＭ２、Ｍ３を含み、これらのトランジスタはそれらのゲートに分割 電源電圧Ｖｄｄ／２を（Ｍ３の場合は反転されて）供給され、かつそれらのドレ イン−ソース・チャネルを入力トランジスタＭ１、Ｍ４のドレイン−ソース・チ ャネルに接続される。 カスコード共通ゲート・トランジスタＭ２、Ｍ３は低しきい値電圧デバイスで あることが判る。 増幅段５２からの出力がトランジスタＭ５、Ｍ６で作られた同相混合器(ｉｎ −ｐｈａｓｅ ｍｉｘｅｒ)５８に供給され及びトランジスタＭ７、Ｍ８で作ら れた直角混合器６０に供給される。 同相局部発振器信号ＬＯｉがトランジスタＭ９のゲートに供給されかつトラン ジスタＭ１０のゲートに反転供給され、トランジスタＭ９及びＭ１０が局部発振 器ドライバ５４を形成するように、トランジスタＭ９及びＭ１０は電源電圧Ｖｄ ｄと接地との間に接続される。トランジスタＭ９及びＭ１０からの出力信号がト ランジスタＭ８のゲートに供給され、かつトランジスタＭ５のゲートに反転供給 される。 直角局部発振器信号ＬＯｑがトランジスタＭ１１のゲートに供給されかつトラ ンジスタＭ１２のゲートに反転供給され、トランジスタＭ１１及びＭ１２が局部 発振器ドライバ５６を形成するように、トランジスタＭ１１及びＭ１２は電源電 圧Ｖｄｄと接地との間に接続される。トランジスタＭ１１及びＭ１２からの出力 信号がトランジスタＭ６のゲートに供給され、かつトランジスタＭ７のゲートに 反転供給される。 同相混合器５８からの出力は同相中間周波数信号ＩＦｉであり、及び直角混合 器６０からの出力は直角中間周波数信号ＩＦｑである。 トランジスタＭ５、Ｍ６、Ｍ７、及びＭ８は低しきい値デバイスであるのに対 して、局部発振器ドライバトランジスタＭ９、Ｍ１０、Ｍ１１、及びＭ１２は正 規しきい値型式(ｒｅｇｕｌａｒ ｔｈｒｅｓｈｏｌｄ ｔｙｐｅ)のものである ことが判る。局部発信励振器トランジスタの場合、オフ状態における漏れ電流が 最小限であることが有利であり、かつそれであるから正規しきい値トランジスタ の使用が好適である。更にまた、ＶＣＯ内に高しきい値電圧又は正規しきい値電 圧を持つトランジスタを使用することの利点は、この結果、共振器上に大きな「 信号揺れ（ｓｉｇｎａｌ ｓｗｉｎｇ）」を生じ、それゆえに低（位相）雑音で あることである。 増幅器５２におけるように、低しきい値デバイスをカスコードにして使用する ことの利点は、図３を参照して説明する。図３は、２つのカスコード・トランジ スタＱ１及びＱ２を示し、これらのトランジスタは、それぞれ、ゲート−ソース 電圧Ｖｇｓ１及びＶｇｓ２を有する。入力信号がＱ１のゲートに印加され、かつ 出力信号がＱ２のドレインに得られる。接地されたソース・デバイスＱ１のゲー ト−ソース電圧Ｖｇｓ１は、しきい値電圧Ｖｔｈに比較してＶｇｓ１−Ｖｔｈ＝ １Ｖであるように、少なくとも充分に高くなければならない。そうでなければ、 そのデバイスは高周波数で動作しないことになる。類似の考察はＱ２に適用され 、これはＱ２のゲート電圧を少なくとも約２．８Ｖにセットしなければならない ことを意味する。これは、３Ｖプロセスでは達成不可能ということであり、また 低電源電圧を用いるいかなるプロセスにおいても達成可能でないことはほとんど 確かであろう。しかしながら、もししきい値電圧が、例えば、零へ低減されたと したならば、２Ｖのゲート電圧はＱ２に対して充分であろう。 図２の回路に戻ると、したがって、カスコード共通ゲート・トランジスタＭ２ 、Ｍ３に対して低しきい値デバイスを使用することにより、その回路のダイナミ ック・レンジが改善され、又低電源電圧を使用できるようになることもある。 低しきい値デバイスの使用に関する１つの潜在的問題は、それらのデバイスが それらのゲート−ソース電圧が零であるときでも（サブスレッショルド伝導（ｓ ｕｂ−ｔｈｒｅｓｈｏｌｄ ｃｏｎｄｕｃｔｉｏｎ）に因り）伝導することであ る。この問題は、入力トランジスタＭ１、Ｍ４が低漏れ電流の正規しきい値型式 のものであると云う理由で、図２の増幅回路５２内で克服される。入力トラ ンジスタＭ１、Ｍ４が低減しきい値をもつものとしてもよく、その場合、その増 幅器をスイッチ・オフするために電源電流をスイッチ・オフすることが必要であ ることになる。この場合、トランジスタＭ１、Ｍ４を入力に交流結合すること、 及びこれらを個別にバイアスすることが必要となる。 混合器５８、６０におけるように、伝送ゲート内に低しきい値デバイスを使用 することの利点を図４を参照して説明する。特に、図４は２つのトランジスタで 作られた伝送ゲートを示し、これらのトランジスタの１つＱ３はそのゲートを電 源電圧Ｖｄｄに接続され、及び他の１つＱ４はそのゲートを接地接続される。各 トランジスタに対して、ゲート−ソース電圧はＶｄｄ／２である。しきい値電圧 を考慮に入れ、かつバック・バイアス効果を無視すると、実効ゲート電圧はＶｄ ｄ／２−Ｖｔｈである。しきい値電圧が０．８Ｖである３Ｖプロセスに対して、 これは、約０．７Ｖの実効ゲート電圧を与える。実効ゲート電圧が低くなればな るほど、雑音に因り持ち上がる問題が大きくなる。更にまた、もし電源電圧を低 減しようとしたとするならば、実効ゲート電圧がゲートをオンにスイッチするの に充分に高くなることはほとんどないであろう。もししきい値電圧を零に低減す るならば、実効ゲート電圧はＶｄｄ／２、すなわち、約１．５Ｖ、通常しきい値 デバイスが使用されるときの値の約２倍に、ほぼ等しくなる。 図２の回路に戻ると、したがって、トランジスタＭ５、Ｍ６、Ｍ７、及びＭ８ に対して低しきい値デバイス使用することが雑音を低減させ、かつまたオン状態 におけるデバイスの抵抗を低減させることが判る。低電源電圧の使用もまた可能 になる。 低しきい値デバイスの使用に関する１つの潜在的問題は、それらのゲート−ソ ース電圧が零であるときでも（サブシュレッショルド伝導に因り）それらが伝導 することである。この問題は、それらのトランジスタを、その動作電圧Ｖｄｄ／ ２に等しいかつ反対の、負のゲート−ソース電圧を印加することによって、各々 、適正にスイッチすることができると云う理由で、図２の混合器５８、６０内で 克服される。 高漏れ電流に因る問題を引き起こすことなく、低電源電圧を用いて有効に動作 することができる受信機回路が開示された。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 1. ディジタル無線トランシーバ内に使用される集積回路であって、高しきい 値電圧を持つ第１ＭＯＳトランジスタと、低減しきい値電圧を持つ第２ＭＯＳト ランジスタとを含む集積回路。 2. 請求項１記載のディジタル無線トランシーバ内に使用される集積回路にお いて、前記第２ＭＯＳトランジスタのうちのＮＭＯＳトランジスタが負のしきい 値電圧を有し、前記第２ＭＯＳトランジスタのうちのＰＭＯＳトランジスタが正 のしきい値電圧を有する集積回路。 3. 請求項１又は２記載の集積回路を含む移動電話機。 4. ディジタル無線トランシーバ内に使用される集積回路であって、少なくと も或るいくつかが高しきい値電圧を有する複数個のＭＯＳトランジスタを含むア ナログ・デバイスと、少なくとも或るいくつかが低減しきい値電圧を有する複数 個のＭＯＳトランジスタを含むディジタル・デバイスとを備える集積回路。 5. ＭＯＳトランジスタを含むアナログ無線受信機および送信機構成要素と、 ＭＯＳトランジスタを含むアナログ−ディジタル変換器と、ＭＯＳトランジスタ を含むディジタル−アナログ変換器とを有し、前記アナログ無線受信機および送 信機構成要素と、前記アナログ−ディジタル変換器と、前記ディジタル−アナロ グ変換器とが同一の集積回路の部分を形成し、及び前記アナログ−ディジタル変 換器内および前記ディジタル−アナログ変換器内の前記ＭＯＳトランジスタが高 しきい値電圧を有しかつ前記アナログ構成要素内の前記ＭＯＳトランジスタの少 なくとも或るいくつかが低しきい値電圧を有するディジタル無線トランシーバ。 6. 請求項５記載のトランシーバを含む移動電話機。 7. それぞれＭＯＳトランジスタを含むアナログ・デバイスとディジタル・デ バイスとを有し、前記ディジタル・デバイス内のＭＯＳトランジスタが高しきい 値電圧を有し、かつ前記アナログ・デバイス内の前記ＭＯＳトランジスタの少な くとも或るいくつかが低しきい値電圧を有するディジタル無線トランシーバ。 8. 請求項７記載のディジタル無線トランシーバにおいて、前記アナログ・デ バイスと前記ディジタル・デバイスとが同一の集積回路の部分として形成される ディジタル無線トランシーバ。 9. それぞれＭＯＳトランジスタを含むアナログ構成要素とディジタル構成要 素とを有し、前記ディジタル構成要素内の前記ＭＯＳトランジスタが前記アナロ グ構成要素内の前記ＭＯＳトランジスタの少なくとも或るいくつかよりも高いし きい値電圧を有するディジタル無線トランシーバ。 10．請求項９記載のディジタル無線トランシーバにおいて、前記アナログ構成 要素内のＮＭＯＳトランジスタが負のしきい値電圧を有しかつ前記アナログ構成 要素内のＰＭＯＳトランジスタが正のしきい値電圧を有するディジタル無線トラ ンシーバ。 11．ＭＯＳトランジスタを含むアナログ無線受信機および送信機構成要素と、 ＭＯＳトランジスタを含むアナログ−ディジタル変換器と、ＭＯＳトランジスタ を含むディジタル−アナログ変換器とを有し、前記アナログ−ディジタル変換器 内と前記ディジタル−アナログ変換器内の前記ＭＯＳトランジスタが高しきい値 電圧を有しかつ前記アナログ構成要素内の前記ＭＯＳトランジスタが低しきい値 電圧を有するディジタル無線トランシーバ。 12．請求項１１記載のディジタル無線トランシーバにおいて、前記アナログ無 線受信機および送信機構成要素と、前記アナログ−ディジタル変換器と、前記デ ィジタル−アナログ変換器とが同一の集積回路の部分として形成されるディジタ ル無線トランシーバ。 13．請求項１１又は１２記載のディジタル無線トランシーバにおいて、前記ア ナログ受信機および送信機構成要素内のＮＭＯＳトランジスタが負のしきい値電 圧を有しかつ前記アナログ受信機および送信機構成要素内のＰＭＯＳトランジス タが正のしきい値電圧を有するディジタル無線トランシーバ。 14．それぞれＭＯＳトランジスタを含むアナログ構成要素およびディジタル構 成要素とを有するディジタル無線トランシーバ集積回路を製造する方法であって 、前記ディジタル構成要素内の前記ＭＯＳトランジスタが高しきい値電圧を有し かつ前記アナログ構成要素内の前記ＭＯＳトランジスタの少なくとも或るいくつ かが低しきい値電圧を有するようにしきい値打込み濃度を変更することを含む方 法。 15．一対の共通ゲートＭＯＳＦＥＴトランジスタと、入力信号が印加される一 対の入力ＭＯＳＦＥＴトランジスタとを有し、前記入力トランジスタが電源電圧 と接地とに接続され、かつ前記共通ゲート・トランジスタが前記入力トランジス タ間でカスコードされ、前記共通ゲート・トランジスタが低減しきい値電圧を有 する無線受信機増幅回路。 16．請求項１５記載の無線受信機増幅回路において、前記入力トランジスタが 正規しきい値を有する無線受信機増幅回路。 17．それぞれが一対のＭＯＳトランジスタを含む一対の伝送ゲートを有し、各 局部発振器信号が前記トランジスタのゲートに供給され、かつ入力信号が前記伝 送ゲートの入力に供給され、前記伝送ゲートの前記トランジスタが低減しきい値 を有する無線周波混合回路。 18．請求項１７記載の無線周波混合回路において、前記伝送ゲートへの前記局 部発振器信号がそれぞれ一対のトランジスタで構成される一対の局部発振器ドラ イバを通して供給され、前記局部発振器ドライバの前記トランジスタが通常しき い値を有する無線周波混合回路。 19．請求項１５又は１６記載の増幅器と請求項１７又は１８記載の混合回路と を含む無線受信機。