KR20060047002A

KR20060047002A - 캐스코드 구조를 갖는 저잡음 증폭기

Info

Publication number: KR20060047002A
Application number: KR1020040092569A
Authority: KR
Inventors: 임준형
Original assignee: 삼성전기주식회사
Priority date: 2004-11-12
Filing date: 2004-11-12
Publication date: 2006-05-18

Abstract

본 발명은 캐스코드(cascode) 구조를 갖는 저잡음 증폭기에 관한 것이다. 본 발명은, 입력신호를 증폭하여 출력신호로 제공하는 캐스코드 구조를 갖는 저잡음 증폭기에 있어서, 상기 입력신호를 베이스단으로 입력받는 BJT; 및 상기 BJT의 콜렉터단에 소스단이 연결되며, 드레인단으로 상기 출력신호를 출력하는 MOS 트랜지스터를 포함하는 캐스코드 구조를 갖는 저잡음 증폭기를 제공한다. 본 발명에 따르면, 캐스코드 구조를 갖는 저잡음 증폭기의 노이즈 특성 및 선형성을 개선할 수 있는 효과가 있다.

저잡음 증폭기, LNA, 캐스코드(cascode), BJT, MOS 트랜지스터

Description

캐스코드 구조를 갖는 저잡음 증폭기{LOW NOISE AMPLIFIER HAVING CASCODE STRUCTURE}

도 1a 및 1b는 종래의 캐스코드 구조의 저잡음 증폭기의 회로도이다.

도 2는 본 발명에 따른 캐스코드 구조를 갖는 저잡음 증폭기의 회로도이다.

도 3은 표준 3중웰 CMOS 공정에서 구현된 PMOS 트랜지스터, NMOS 트랜지스터 및 깊은 n웰 수직형 BJT를 도시한 단면도이다.

도 4a 및 4b는 종래의 저잡음 증폭기와 본 발명에 따른 저잡음 증폭기의 노이즈 특성을 비교한 그래프이다.

도 5a 및 5b는 종래의 저잡음 증폭기와 본 발명에 따른 저잡음 증폭기의 선형성을 비교한 그래프이다.

*도면의 주요부분에 대한 부호의 설명*

21 : BJT 22 : MOS 트랜지스터

본 발명은 저잡음 증폭기(Low Noise Amplifier : LNA)에 관한 것으로, 보다 상세하게는 MOS 트랜지스터와 BJT를 이용하여 캐스코드(cascode) 구조를 적용함으로써 노이즈 특성이 우수하고 선형성이 향상된 저잡음 증폭기에 관한 것이다.

무선통신 시스템을 구성하는 각 블록은 그 위치에 따라 다양한 사양들을 요구한다. 무선통신이 발달함에 따라 그 사양들은 종래 몇 가지를 만족하는 것에 그치는 것이 아니라 모든 사양들에 높은 완성도를 요구하며 날로 복잡해져 가고 있다. 이동통신 시스템을 구성하는 블록들 중 중요한 블록이 저잡음 증폭기(Low Noise Amplifier : LNA)이다. 이 저잡음 증폭기, 특히 코드분할 다중접근(CDMA) 시스템에 이용되는 저잡음 증폭기는 안테나에서 수신되어 이 안테나로부터 제공되는 신호가 저잡음 증폭기로 입력되기 때문에, 우수한 저잡음 특성과 송신부와의 상호 변조 등을 막기 위해 높은 선형 특성을 필요로 한다.

증폭기의 성능은 크게 증폭기의 구조와 그것을 구성하는 트랜지스터의 특성에 좌우된다. 일반적으로 이용되는 저잡음 증폭기는 하나의 트랜지스터를 이용한 방식과 두 개의 트랜지스터를 이용한 캐스코드(cascode) 방식이 있다.

도 1a 및 1b는 종래의 캐스코드 구조의 저잡음 증폭기의 일례를 도시한다. 도 1a는 두 개의 BJT를 이용하여 캐스코드 구조를 구현한 저잡음 증폭기의 일례이며, 도 1b는 두 개의 MOS 트랜지스터를 이용하여 캐스코드 구조를 구현한 저잡음 증폭기의 일례이다.

종래의 저잡음 증폭기는, 도 1a와 같이 입력신호(RF_in)를 베이스단으로 입력받는 제1 BJT(11)와, 상기 제1 BJT(11)의 콜렉터단에 에미터단이 연결되고 콜렉터단으로 신호를 출력하는 제2 BJT(12)를 포함한다. 상기 제1 및 제2 BJT(11, 12)는 각각 소정의 전압(V_B1, V_B2)으로 그 베이스단이 바이어스 되며, 전원전압(VCC)으로 그 컬렉터단이 바이어스 되고 출력부하(Z1)에 출력 신호(RF_out)가 여기된다. 도 1a에 도시된 캐스코드 구조의 저잡음 증폭기는 두 개의 BJT(11, 12)를 사용하므로, BJT의 특성상 노이즈 특성이 비교적 우수한 반면 선형성이 떨어지는 문제점이 있다.

또 다른 종래의 저잡음 증폭기는, 도 1b와 같이 입력신호(RF_in)를 게이트단으로 입력받는 제1 MOS 트랜지스터(13)와, 상기 제1 MOS 트랜지스터(13)의 드레인단에 소스단이 연결되고 드레인단으로 신호를 출력하는 제2 MOS 트랜지스터(14)를 포함하여 구현될 수 있다. 상기 제1 및 제2 MOS 트랜지스터(13, 14)는 각각 소정의 전압(V_G1, V_G2)으로 그 게이트단이 바이어스 되며, 전원전압(VDD)으로 그 드레인단이 바이어스 되며, 출력부하(Z2)에 출력 신호(RF_out)가 여기된다. 도 1b에 도시된 캐스코드 구조의 저잡음 증폭기는 두 개의 MOS 트랜지스터(13, 14)를 사용하므로, MOS 트랜지스터의 특성상 선형성이 비교적 우수한 반면 노이즈 특성이 떨어지는 문제점이 있다.

따라서 당 기술분야에서는 양호한 노이즈 특성과 함께 우수한 선형성을 동시에 갖는 저잡음 증폭기가 요구되고 있다.

본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출된 것으로, 그 목적은, MOS 트랜지스터와 BJT를 함께 이용하여 캐스코드(cascode) 구조 형성함으로써 노이즈 특성이 우수함과 동시에 선형성이 향상된 저잡음 증폭기를 제공하는데 있다.

상기 목적을 달성하기 위한 기술적 구성으로서 본 발명은,

입력신호를 증폭하여 출력신호로 제공하는 캐스코드 구조를 갖는 저잡음 증폭기에 있어서,

상기 입력신호를 베이스단으로 입력받는 BJT; 및

상기 BJT의 콜렉터단에 소스단이 연결되며, 드레인단으로 상기 출력신호를 출력하는 MOS 트랜지스터를 포함하는 캐스코드 구조를 갖는 저잡음 증폭기를 제공한다.

본 발명의 바람직한 실시형태에서, 상기 BJT는, 깊은 n웰을 가지는 3중웰 CMOS 공정으로 구현되며, 그 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역 에 의하여 형성되고, 그 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 그 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 캐스코드 구조를 갖는 저잡음 증폭기에 대해 보다 상세하게 설명하기로 한다.

도 2는 본 발명에 따른 캐스코드 구조를 갖는 저잡음 증폭기의 회로도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 캐스코드 구조를 갖는 저잡음 증폭기는, 입력신호(RF_in)를 베이스단으로 입력받는 BJT(21); 및 상기 BJT(21)의 콜렉터단에 소스단이 연결되며, 드레인단으로 상기 출력신호(RF_out)를 출력하는 MOS 트랜지스터(22)를 포함하여 구성된다.

더하여, 상기 MOS 트랜지스터(22)의 드레인단(출력단)에 연결된 출력부하(Z3)와 BJT(21)의 베이스단에 연결되는 입력 매칭회로(미도시) 및 MOS 트랜지스터의 드레인단에 연결되는 출력 매칭회로(미도시)를 더 포함할 수 있다.

상기 BJT(21)는 소정의 전압(V_B)에 의해 베이스단이 바이어스 되며 증폭시키기 위한 입력신호(RF_in)가 그 베이스단에 입력된다. 상기 BJT(21)로 입력된 입력신호는 소정의 이득으로 증폭되어 그 콜렉터단으로 전달된다.

상기 MOS 트랜지스터(22)는 상기 BJT(21)의 콜렉터단에 소스단이 연결되어 BJT(21)에 의해 증폭된 신호를 소스단으로 입력하여 그 드레인단으로 전달 출력한다. 상기 MOS 트랜지스터(22)는 그 게이트단이 소정의 전압(V_G)으로 바이어스 된다.

본 발명에 따른 캐스코드 구조를 갖는 저잡음 증폭기는 도 1a 및 1b에 도시된 종래의 캐스코드 구조의 저잡음 증폭기와는 달리 입력단에 BJT(21)를 사용하고 출력단에 MOS 트랜지스터(22)를 사용한다. 이러한 본 발명의 특징은 BJT(21)와 MOS 트랜지스터(22)의 특성에 기인한 것이다. 일반적으로 BJT(21)는 노이즈 특성이 양호하나 선형성이 떨어지며, MOS 트랜지스터(22)는 선형성이 우수하나 노이즈 특성이 떨어지는 특징이 있다. 한편 캐스코드 구조를 갖는 저잡음 증폭기에서, 그 노이즈 특성은 입력단에 사용된 트랜지스터에 의해 크게 좌우되며, 그 선형성은 출력단에 사용된 트랜지스터에 의해 크게 좌우된다. 따라서 본 발명은 입력단에 노이즈 특성이 양호한 BJT(21)를 사용하고 출력단에 선형성이 우수한 MOS 트랜지스터(22)를 사용함으로써 노이즈 특성 및 선형성이 모두 양호한 저잡음 증폭기를 구현할 수 있게 된다.

이를 보다 상세히 설명하면 다음과 같다. 안테나 등을 통해 입력되는 신호(RF_in)가 BJT(21)에 입력된 후 상기 BJT(21)에 캐스코드 구조로 연결된 MOS 트랜지스터(22)를 통해 증폭된다. 상기 BJT(21) 및 MOS 트랜지스터(22)를 구성하는 소자적인 측면에서 각각의 고주파 특성을 비교하면, BJT(21)는 큰 전달 특성과 작은 콜 렉터 포화 전압을 가지며 전압인가가 용이하고 임피던스 매칭이 용이하며 1/f 노이즈 특성이 우수하다. 반면 MOS 트랜지스터(22)는 노이즈 특성과 이득 특성이 좋지 않으나 선형성이 우수하다. 이러한 소자적인 특성을 이용하여 고주파 신호의 입력단에는 BJT(21)를 사용하여 잡음 특성을 향상시키고, 출력단에는 MOS 트랜지스터(22)를 사용하여 선형성을 향상시킬 수 있다.

특히, 본 발명은 CMOS 공정을 이용하여 BJT를 제조함으로써 별도의 공정으로 두 가지 소자를 제작하여 이를 결합하는 공정을 생략할 수 있으며 하나의 칩형태로 저잡음 증폭기를 구현할 수 있다. 이하, CMOS 공정을 이용한 BJT에 대해서 설명한다.

도 3은 표준 3중웰 CMOS 공정에서 구현된 PMOS 트랜지스터, NMOS 트랜지스터 및 깊은(deep) n웰 수직형 BJT를 도시한 단면도이다.

표준 3중웰 CMOS 공정 및 이 공정으로 구현되는 PMOS 트랜지스터 및 NMOS 트랜지스터에 대해서는 당 기술분야에 널리 알려져 있으므로 상세한 설명은 생략하기로 한다.

도 3에 도시된 바와 같이, 깊은(deep) n웰을 갖는 3중웰 CMOS 공정을 이용하여 성능이 우수한 수직형 BJT를 구현할 수 있다. CMOS 공정의 n+ 소스-드레인 확산 영역(source-drain diffusion : 301)은 에미터를 형성하고, p웰(302) 및 p+ 콘택(303, 304)은 베이스를 형성하며, 깊은 n웰(305), n웰(306, 307) 및 n+ 소스-드레 인 확산영역(308, 309)은 콜렉터를 형성한다. 깊은 n웰 CMOS 공정을 이용하여 구현된 수직형 BJT는 수 GHz 회로에 사용이 충분할 정도의 높은 고주파 성능을 가지고 있을 뿐만 아니라, 소자간의 격리도 되어 있으므로 고속 집적에의 적용이 가능하다. 또한 BJT 본연의 특성으로 인하여 1/f 잡음이 MOS 트랜지스터에 비하여 매우 적고, 소자간의 정합 특성도 좋아 각종 아날로그 신호처리 회로에 유용하다. 깊은 n웰(305)의 농도가 높을수록, p웰(302)의 깊이가 얕을수록, CMOS의 설계 규칙(design rule)이 작아질수록 그 성능이 우수해진다.

이와 같이, 본 발명에 따르면 캐스코드 구조의 저잡음 증폭기에 사용되는 BJT를 CMOS 공정을 통해 CMOS와 함께 구현할 수 있으므로, 별도의 제작공정 및 접합공정을 생략할 수 있으며 하나의 칩형태로 구현할 수 있으므로 소형화, 집적화에 유리한 이점이 있다.

도 4a 및 도 4b는 종래의 저잡음 증폭기와 본 발명에 따른 저잡음 증폭기의 노이즈 특성을 비교한 그래프이다. 상기 도 4a 및 도 4b는 2.4GHz에서 최소 잡음(NFmin)을 갖도록 설계된 종래의 저잡음 증폭기와 본 발명에 따른 저잡음 증폭기의 노이즈 특성을 도시한다. 이 실험에서 사용된 종래의 저잡음 증폭기는 두 개의 MOS 트랜지스터로 이루어진 캐스코드 구조의 저잡음 증폭기를 사용하였다.

종래의 저잡음 증폭기는, 도 4a에서와 같이 2.4GHz에서 약 2.955dB의 노이즈 특성을 나타내었다. 이에 비해 본 발명에 따른 저잡음 증폭기는, 도 4b에서와 같이 2.4GHz에서 1.2dB의 노이즈 특성을 나타내어 종래의 저잡음 증폭기에 비해 노이즈 특성이 개선되었다.

이와 같이, 본 발명에 따르면 노이즈 특성이 우수한 BJT를 저잡음 증폭기의 입력단에 채용함으로써 두 개의 MOS 트랜지스터로 캐스코드 구조를 구현한 종래의 저잡음 증폭기에 비해 노이즈 특성을 크게 향상시킬 수 있다.

도 5a 및 도 5b는 종래의 저잡음 증폭기와 본 발명에 따른 저잡음 증폭기의 선형성을 비교한 그래프이다. 상기 도 5a 및 도 5b는 2.4409GHz 및 2.4411GHz의 주파수를 갖는 두 개의 신호를 입력하여 출력에서 발생되는 3차 성분(왜곡 성분)의 크기를 비교하였으며, 이 3차 성분을 이용하여 각 저잡음 증폭기의 3차 입력 인터셉트 포인트(third-order input intercept point : IIP3, 이하 IIP3라 함) 값을 계산하였다. 저잡음 증폭기의 선형성이 우수할수록 이 3차 성분의 크기가 작게 되며 그에 따라 IIP3의 값은 증가하는 특징이 있다. 이 실험에서 사용된 종래의 저잡음 증폭기는 두 개의 BJT로 이루어진 캐스코드 구조의 저잡음 증폭기를 사용하였다.

종래의 저잡음 증폭기는, 도 5a에서와 같이 2.4409GHz 및 2.4411GHz의 주파수에서 출력된 출력신호(51a 및 51b)와 함께 2.4407GHz 및 2.4413GHz의 주파수에서 3차 성분(52a 및 52b)의 출력이 발생하였다. 이 3차 성분(52a 및 52b)을 이용하여 계산한 IIP 값은 약 0.75dBm이었다.

이에 반해, 본 발명에 따른 저잡음 증폭기는, 도 5b에서와 같이 2.4409GHz 및 2.4411GHz의 주파수에서 출력된 출력신호(53a 및 53b)와 함께 2.4407GHz 및 2.4413GHz의 주파수에서 종래의 저잡음 증폭기에서 발생한 3차 성분(52a 및 52b) 보다 작은 크기의 3차 성분(54a 및 54b)이 발생하였다. 이 본 발명에 따른 저잡음 증폭기의 3차 성분(54a 및 54b)을 이용하여 계산한 IIP3 값은 약 2.2dBm이었다.

이와 같이, 본 발명에 따르면 선형성이 우수한 MOS 트랜지스터를 저잡음 증폭기의 출력단에 채용함으로써 두 개의 BJT로 캐스코드 구조를 구현한 종래의 저잡음 증폭기에 비해 선형성을 크게 개선할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

이상에서 설명한 바와 같이, 본 발명에 따르면, 노이즈 특성이 우수한 BJT를 캐스코드 구조를 갖는 저잡음 증폭기의 입력단에 채용함으로써 저잡음 증폭기의 노이즈 특성을 개선할 수 있는 효과가 있다.

또한 본 발명에 따르면, 선형성이 우수한 MOS 트랜지스터를 캐스코드 구조를 갖는 저잡음 증폭기의 출력단에 채용함으로써 저잡음 증폭기의 선형성을 향상시키는 효과가 있다.

또한 본 발명에 따르면, 캐스코드 구조를 갖는 저잡음 증폭기에 사용되는 BJT를 CMOS 공정을 통해 CMOS와 함께 구현할 수 있으므로, 별도의 제작공정 및 접합공정을 생략할 수 있으며 하나의 칩형태로 구현할 수 있으므로 소형화, 집적화가 가능하며 소자의 생산원가를 절감할 수 있는 효과가 있다.

Claims

입력신호를 증폭하여 출력신호로 제공하는 캐스코드 구조를 갖는 저잡음 증폭기에 있어서,

상기 입력신호를 베이스단으로 입력받는 BJT; 및

상기 BJT의 콜렉터단에 소스단이 연결되며, 드레인단으로 상기 출력신호를 출력하는 MOS 트랜지스터를 포함하는 캐스코드 구조를 갖는 저잡음 증폭기.
제1항에 있어서, 상기 BJT는,

깊은 n웰을 가지는 3중웰 CMOS 공정으로 구현되며, 그 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 그 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 그 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT인 것을 특징으로 하는 캐스코드 구조를 갖는 저잡음 증폭기.