WO2006095581A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2006095581A1
WO2006095581A1 PCT/JP2006/303395 JP2006303395W WO2006095581A1 WO 2006095581 A1 WO2006095581 A1 WO 2006095581A1 JP 2006303395 W JP2006303395 W JP 2006303395W WO 2006095581 A1 WO2006095581 A1 WO 2006095581A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital
processing unit
analog
reception
semiconductor device
Prior art date
Application number
PCT/JP2006/303395
Other languages
English (en)
French (fr)
Inventor
Hiroshi Miyagi
Takeshi Ikeda
Original Assignee
Niigata Seimitsu Co., Ltd.
Ricoh Company, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Seimitsu Co., Ltd., Ricoh Company, Ltd. filed Critical Niigata Seimitsu Co., Ltd.
Priority to US11/816,165 priority Critical patent/US20090028224A1/en
Priority to EP06714534A priority patent/EP1858166A1/en
Priority to JP2007507042A priority patent/JPWO2006095581A1/ja
Publication of WO2006095581A1 publication Critical patent/WO2006095581A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference

Definitions

  • the present invention relates to a semiconductor device in which a transceiver is formed on one semiconductor substrate.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-37172 (Page 3-5, Fig. 1-2)
  • the clock line is shortened by devising the arrangement of the switching circuit to reduce noise mixed in the analog signal.
  • the voltage level changes sharply, the same applies to signals (digital data) other than the clock signal input / output in the digital circuit. Therefore, the clock line is not connected to the semiconductor device disclosed in Patent Document 1.
  • sufficient effect of noise reduction cannot be obtained only by shortening.
  • noise is mixed in the reception processing unit of a receiver that receives and amplifies a weak broadcast wave, the noise is amplified together with the weak broadcast wave, so that the signal quality is greatly reduced.
  • the circuit configuration formed on the semiconductor substrate can be arbitrarily determined according to the application and purpose, a transceiver that performs both the reception operation and the transmission operation is formed on the semiconductor substrate.
  • a transceiver that performs both the reception operation and the transmission operation is formed on the semiconductor substrate.
  • the circuit scale becomes large.
  • the circuit scale increases, the area of the semiconductor substrate increases and the material cost increases. Therefore, it is desirable to reduce the circuit scale from the viewpoint of miniaturization and low cost.
  • the present invention was created in view of the above points, and an object of the present invention is to provide a semiconductor device capable of preventing signal quality from being deteriorated due to noise and reducing the circuit scale. There is to do.
  • a configuration of a transceiver that performs both a reception operation and a transmission operation is formed on a semiconductor substrate. Is partly performed by analog processing and the other part is performed by digital processing, and digital processing corresponding to each of the reception operation and the transmission operation is performed using a common digital processing unit.
  • a common digital processing unit As a result, when the function as a transceiver is formed on one semiconductor substrate, both the reception operation and the transmission operation are processed using a common digital processing unit. Therefore, it is possible to reduce the scale of the circuit formed on the semiconductor substrate without having to separately provide a digital processing unit for each part.
  • the semiconductor device includes a reception processing unit that performs analog processing corresponding to the above-described reception operation and a transmission processing unit that performs analog processing corresponding to the transmission operation, and is a corner of a semiconductor substrate having a rectangular shape. It is desirable to arrange a reception processing unit in the vicinity of and a digital processing unit in the vicinity of another corner not adjacent to one corner. Alternatively, it includes a reception processing unit that performs analog processing corresponding to the reception operation and a transmission processing unit that performs analog processing corresponding to the transmission operation, and is located near one end of one diagonal line of the semiconductor substrate having a rectangular shape. It is desirable to arrange the reception processing unit and the digital processing unit near the other end.
  • the reception processing unit as the front end of a transmitter / receiver performs processing such as extracting weak signals received and amplifying them or converting them into intermediate frequency signals.
  • the quality is greatly reduced.
  • the digital processing unit, which is the source of noise, and the reception processing unit are arranged on the semiconductor substrate so as to be farthest from each other, thereby reducing noise mixed in the reception processing unit in the reception processing unit.
  • Signal quality that is input and output can be greatly improved.
  • the reception processing unit described above performs frequency mixing of the reception signal and the first oscillation signal. It is desirable that the number conversion operation is performed and the transmission processing unit performs a modulation operation for modulating the second oscillation signal, and generates the first and second oscillation signals using a common oscillator. As a result, the circuit scale can be reduced by sharing the oscillator.
  • a first analog-digital conversion operation that converts an analog signal into digital data corresponding to the reception operation described above and inputs the digital data
  • an analog signal converted into digital data corresponding to the transmission operation It is desirable to perform the second analog-digital conversion operation that is converted and input to the digital processing unit, and to perform the first and second analog-digital conversion operations using a common analog-digital converter.
  • Two types of analog-to-digital conversion operations required for each reception and transmission operation are performed using a single analog-to-digital converter ⁇ . The scale can be reduced.
  • a first digital-analog conversion operation that converts digital data output from the digital processing unit into an analog signal corresponding to the reception operation described above, and an output from the digital processing unit corresponding to the transmission operation It is desirable to perform a second digital-analog conversion operation for converting digital data into an analog signal, and to perform the first and second digital-analog conversion operations using a common digital-analog converter.
  • the circuit scale is greater than when a separate digital-to-analog converter is provided. Can be reduced.
  • the digital processing unit described above performs a stereo modulation operation for generating stereo composite data from two input data as digital processing corresponding to the transmission operation. This makes it possible to perform a stereo modulation operation without providing a dedicated analog circuit.
  • FIG. 1 is a configuration diagram of a semiconductor device according to an embodiment formed on a semiconductor substrate.
  • FIG. 2 is a diagram showing a layout of the semiconductor device of the present embodiment.
  • FIG. 3 is a diagram showing another layout of the semiconductor device.
  • DSP Digital signal processor
  • VCO Voltage controlled oscillator
  • FIG. 1 is a configuration diagram of a semiconductor device according to an embodiment formed on a semiconductor substrate.
  • the semiconductor device of this embodiment includes a reception processing unit 10, analog-to-digital converters (ADCs) 12, 40, a digital signal processing device (DSP) 20, and a digital analog converter (DAC). 30 and 50, a transmission processing unit 52, a voltage controlled oscillator (VCO) 60, a frequency synthesizer 62, an antenna 200, and a crystal resonator 300.
  • the semiconductor device constitutes a transceiver.
  • each component other than the antenna 200 and the crystal resonator 300 is formed as a one-chip component on the semiconductor substrate 100 using a CMOS process or a MOS process. By using these processes, it is possible to reduce the size and power consumption of a one-chip component formed on the semiconductor substrate 100.
  • the configuration of a transceiver that performs both a reception operation and a transmission operation is formed on a semiconductor substrate 100.
  • Each of the reception operation and the transmission operation is partly performed by analog processing and the other part is performed by digital processing.
  • This digital processing is a digital signal processing device as a common digital processing unit. This is done using 20.
  • the reception processing unit 10 performs analog processing corresponding to the reception operation, and transmits a broadcast wave signal received via the antenna 200 (if the modulation signal is similar to the broadcast wave signal, it is transmitted)
  • the intermediate frequency signal is output by performing frequency conversion on the transmitter (which may be a broadcasting station or a home transmitter).
  • a local oscillator is configured by the voltage controlled oscillator 60, the frequency synthesizer 62, and the crystal oscillator 300, and a local oscillation signal output from the voltage controlled oscillator 60 is input to the reception processing unit 10.
  • the reception processing unit 10 is an analog circuit that performs frequency conversion by analog processing, and mixes the frequency of the broadcast wave signal received via the antenna 200 and the local oscillation signal output from the voltage-controlled oscillator 60.
  • the reception processing unit 10 includes components as a receiver front end such as a tuning circuit and an RF amplifier.
  • the intermediate frequency signal as an analog signal output from the reception processing unit 10 is converted into digital data having a predetermined number of bits by the analog-digital converter 12.
  • the digital signal processing device 20 is a digital processing unit that performs digital processing on digital data, and performs a predetermined demodulation operation on the digital data output from the analog-digital converter 12. For example, FM demodulation processing and FM stereo demodulation processing are performed, and the demodulated digital data is converted into an analog signal by the digital / analog converter 30. For example, when an audio signal is considered as an analog signal, the audio signal is amplified and output from a speaker or the like.
  • the digital data generated by the demodulation process performed by the digital signal processing device 20 is not limited to audio data. For example, image data may be generated by demodulation processing.
  • the digital signal processing device 20 corresponds to the audio signal.
  • Predetermined digital processing necessary to transmit the modulated signal is performed. For example, when L data and R data are input as audio data, stereo modulation processing is performed to synthesize these two data. In addition, processing to generate I component and Q component is performed.
  • Digital data output from the digital signal processing device 20 is converted into an analog signal by a digital-analog conversion 50.
  • the transmission processing unit 52 performs analog modulation processing as analog processing corresponding to the transmission operation.
  • the voltage-controlled oscillator 60 is connected to both the reception processing unit 10 and the transmission processing unit 52, and a signal (first oscillation signal) required for the reception operation by the reception processing unit 10 and the transmission processing unit 52 Generates a signal (second oscillation signal) necessary for transmission operation.
  • FIG. 2 is a diagram showing a layout of the semiconductor device of the present embodiment.
  • the reception processing unit 10 is disposed near one corner of the semiconductor substrate 100 having a rectangular shape, and the other corner not adjacent to the one corner.
  • a digital signal processor 20 is arranged in the vicinity.
  • the reception processing unit 10 is disposed near one end of one diagonal line of the semiconductor substrate 100 having a rectangular shape, and the digital signal processing device 20 is disposed near the other end.
  • the reception processing unit 10 is arranged near the upper left corner of the rectangular shape, and the digital signal processing device 20 is arranged near the lower right corner.
  • a transmission processing unit 52 is arranged near the upper right corner, and a frequency synthesizer 62 is arranged near the lower left corner.
  • a voltage-controlled oscillator 60 is arranged at approximately the center of the reception processing unit 10 and the transmission processing unit 52 arranged along the upper side of the rectangular shape, and voltage control is performed with each of the reception processing unit 10 and the transmission processing unit 52. This prevents the length of the wiring connecting to the type oscillator 60 from becoming unnecessarily long.
  • analog-digital converters 2 and 40 and digital-analog converters 30 and 50 are arranged in a horizontal row in the center of the rectangular shape, and these can be used for reception processing unit 10, transmission processing unit 52, and voltage-controlled oscillator 60. And a circuit group including the digital signal processing device 20 and the frequency synthesizer 62 are separated from each other.
  • FIG. 3 is a diagram showing another layout of the semiconductor device.
  • the reception processing unit 10 is arranged near the upper left corner of the rectangular shape, and the digital signal processing device 20 is arranged near the lower right corner.
  • analog-digital converters 12, 40 and digital-analog converters 30, 50 Force A frequency synthesizer 62 is placed near the lower left corner.
  • a voltage controlled oscillator 60 and a transmission processing unit 52 are arranged between the reception processing unit 10 and the frequency synthesizer 62.
  • the digital signal processing device 20 that is a noise generation source and the reception processing unit 10 are separated from each other on the semiconductor substrate 100 so as to be mixed into the reception processing unit 10. Noise can be reduced and the signal quality input / output in the reception processing unit 10 can be greatly improved.
  • the digital signal processing device for the reception operation and the digital signal processing device for the transmission processing unit are separately provided.
  • the scale of the circuit formed on the semiconductor substrate 100 that does not need to be provided can be reduced.
  • it is possible to reduce the circuit scale by sharing the voltage-controlled oscillator 60 by using the common voltage-controlled oscillator 60 to generate the oscillation signals necessary for reception and transmission operations.
  • the stereo modulation operation can be performed without providing a dedicated analog circuit, and the circuit scale can be further reduced.
  • the present invention is not limited to the above embodiment, and various modifications can be made within the scope of the gist of the present invention.
  • the force described for the case where the two analog-to-digital converters 12 and 40 are separately provided is one common analog-to-digital converter (“common analog-to-digital converter”). May be used to cause these two analog-to-digital converters 12 and 40 to operate.
  • the common analog-to-digital converter is used as the analog-to-digital converter 12 when the receiving operation is performed, and the common analog-to-digital converter is converted to an analog-digital converter when the transmitting operation is performed.
  • the circuit scale can be reduced by using the common analog-digital converter and the common digital-analog converter. Also, as described above, when the digital signal processing device 20, the voltage controlled oscillator 60, the common analog-digital converter, and the common digital analog conversion ⁇ are shared by the reception operation and the transmission operation, they are provided separately. There is also an effect of reducing power consumption.
  • both the reception operation and the transmission operation are processed using a common digital processing unit. There is no need to separately provide a digital processing unit and a digital processing unit for the transmission processing unit, and the scale of the circuit formed on the semiconductor substrate can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

　ノイズの混入による信号品質の低下を防止するとともに、回路規模を小さくすることができる半導体装置を提供することを目的とする。受信動作と送信動作の両方を行う送受信機の構成が半導体基板１００上に形成された半導体装置であり、受信動作および送信動作のそれぞれは、一部がアナログ処理によって行われ、他の一部がデジタル処理によって行われる。受信動作および送信動作のそれぞれに対応するデジタル処理が共通のデジタル信号処理装置２０を用いて行われる。また、受信動作に対応するアナログ処理を行う受信処理部１０が矩形形状を有する半導体基板１００の一の角部の近傍に配置され、この角部と隣接しない他の角部の近傍にデジタル信号処理装置２０が配置される。                                                                                 

Description

明 細 書
半導体装置
技術分野
[0001] 本発明は、送受信機が一の半導体基板上に形成された半導体装置に関する。
背景技術
[0002] 従来から、同一の基板上にアナログ回路とデジタル回路が混在する半導体装置が 知られている（例えば、特許文献 1参照。 ) o一般には、デジタル回路の動作時に入 出力されるクロック信号等は、電圧レベルが急峻にローレべルカ ハイレベルに、あ るいはハイレベルからローレベルに変化する。このため、受信機のフロントエンドのよ うに微少な受信電波に対して所定の処理を行うアナログ回路を考えると、デジタルデ ータの電圧レベルが変化する際に発生するノイズが無視できないものになる。
特許文献 1：特開 2003 - 37172号公報 (第 3— 5頁、図 1— 2)
発明の開示
発明が解決しょうとする課題
[0003] ところで、上述した特許文献 1に開示された半導体装置では、スイッチング回路の 配置を工夫することでクロックラインを短くしてアナログ信号に混入するノイズを低減し ている。しかし、電圧レベルが急峻に変化する点では、デジタル回路において入出 力されるクロック信号以外の信号 (デジタルデータ）についても同様であるため、特許 文献 1に開示された半導体装置のようにクロックラインを短くするだけでは、ノイズ低 減の十分な効果が得られないおそれがある。特に、微弱な放送波を受信して増幅す る受信機の受信処理部にノイズが混入すると、微弱な放送波とともにノイズを増幅し てしまうため、信号品質が大きく低下するという問題があった。
[0004] また、半導体基板上に形成する回路構成は用途や目的等に応じて任意に決めるこ とが可能であるが、受信動作と送信動作の両方を行う送受信機を半導体基板上に形 成する場合には、受信動作に対応する構成と送信動作に対応する構成の両方を半 導体基板上に形成する必要があるため、回路規模が大きくなるという問題があった。 回路規模が大きくなれば、それだけ半導体基板の面積も大きくなつて材料コストが上 昇するため、小型化や低コストの観点力もは回路規模を小さくすることが望ましい。
[0005] 本発明は、このような点に鑑みて創作されたものであり、その目的は、ノイズの混入 による信号品質の低下を防止するとともに、回路規模を小さくすることができる半導体 装置を提供することにある。
課題を解決するための手段
[0006] 上述した課題を解決するために、本発明の半導体装置は、受信動作と送信動作の 両方を行う送受信機の構成が半導体基板上に形成されており、受信動作および送 信動作のそれぞれは、一部がアナログ処理によって行われ、他の一部がデジタル処 理によって行われ、受信動作および送信動作のそれぞれに対応するデジタル処理を 共通のデジタル処理部を用いて行っている。これにより、送受信機としての機能を一 の半導体基板上に形成した場合に、受信動作と送信動作の両方を共通のデジタル 処理部を用いて処理するため、受信動作用のデジタル処理部と送信処理部用のデ ジタル処理部とを別々〖こ備える必要がなぐ半導体基板上に形成する回路の規模を /J、さくすることができる。
[0007] また、上述した受信動作に対応するアナログ処理を行う受信処理部と、送信動作に 対応するアナログ処理を行う送信処理部とを備えており、矩形形状を有する半導体 基板の一の角部の近傍に受信処理部を配置し、一の角部と隣接しない他の角部の 近傍にデジタル処理部を配置することが望ましい。あるいは、受信動作に対応するァ ナログ処理を行う受信処理部と、送信動作に対応するアナログ処理を行う送信処理 部とを備えており、矩形形状を有する半導体基板の一の対角線の一方端近傍に受 信処理部を、他方端近傍にデジタル処理部を配置することが望ましい。一般に、送 受信機のフロントエンドとしての受信処理部は、受信した微弱な電波を抽出して増幅 したり中間周波信号に変換するなどの処理を行っているため、ノイズが混入すると出 力信号の品質が大きく低下する。このため、ノイズの発生源となるデジタル処理部と 受信処理部とを最も隔たるように半導体基板上で離して配置することにより、受信処 理部に混入するノイズを低減して受信処理部において入出力される信号品質を大幅 に向上させることができる。
[0008] また、上述した受信処理部は、受信信号と第 1の発振信号とを周波数混合して周波 数変換動作を行い、送信処理部は、第 2の発振信号を変調する変調動作を行ってお り、共通の発振器を用いて第 1および第 2の発振信号を生成することが望ましい。これ により、発振器を共用することによる回路規模の縮小が可能になる。
[0009] また、上述した受信動作に対応してアナログ信号をデジタルデータに変換してデジ タル処理部に入力する第 1のアナログ デジタル変換動作と、送信動作に対応して アナログ信号をデジタルデータに変換してデジタル処理部に入力する第 2のアナ口 グーデジタル変換動作とが行われ、共通のアナログ デジタル変換器を用いて第 1 および第 2のアナログ デジタル変換動作を行うことが望ましい。受信動作と送信動 作のそれぞれに対応して必要となる 2種類のアナログ デジタル変換動作を一つの アナログ デジタル変 ^^を用いて行うことにより、別々にアナログ デジタル変換 器を備える場合に比べて回路規模の縮小が可能になる。
[0010] また、上述した受信動作に対応してデジタル処理部から出力されるデジタルデータ をアナログ信号に変換する第 1のデジタル アナログ変換動作と、送信動作に対応 してデジタル処理部から出力されるデジタルデータをアナログ信号に変換する第 2の デジタル アナログ変換動作とが行われ、共通のデジタル アナログ変換器を用い て第 1および第 2のデジタル アナログ変換動作を行うことが望ましい。受信動作と送 信動作のそれぞれに対応して必要となる 2種類のデジタル アナログ変換動作を一 つのデジタル アナログ変換器を用いて行うことにより、別々にデジタル アナログ 変換器を備える場合に比べて回路規模の縮小が可能になる。
[0011] また、上述したデジタル処理部は、送信動作に対応するデジタル処理として、入力 される 2系統のデータからステレオ複合データを生成するステレオ変調動作を行うこと が望ましい。これにより、専用のアナログ回路を備えることなくステレオ変調動作を行う ことが可能になる。
図面の簡単な説明
[0012] [図 1]半導体基板上に形成された一実施形態の半導体装置の構成図である。
[図 2]本実施形態の半導体装置のレイアウトを示す図である。
[図 3]半導体装置の他のレイアウトを示す図である。
符号の説明 [0013] 10 受信処理部
12、 40 アナログ—デジタル変換器 (ADC)
20 デジタル信号処理装置（DSP)
30、 50 デジタル—アナログ変換器（DAC)
52 送信処理部
60 電圧制御型発振器 (VCO)
62 周波数シンセサイザ
100 半導体基板
200 アンテナ
300 水晶振動子
発明を実施するための最良の形態
[0014] 以下、本発明を適用した一実施形態の半導体装置について、図面を参照しながら 詳細に説明する。図 1は、半導体基板上に形成された一実施形態の半導体装置の 構成図である。図 1に示すように、本実施形態の半導体装置は、受信処理部 10、ァ ナログーデジタル変換器 (ADC) 12、 40、デジタル信号処理装置（DSP) 20、デジタ ルーアナログ変換器 (DAC) 30、 50、送信処理部 52、電圧制御型発振器 (VCO) 6 0、周波数シンセサイザ 62、アンテナ 200、水晶振動子 300を含んで構成されている 。この半導体装置によって送受信機が構成されている。この中で、アンテナ 200と水 晶振動子 300以外の各構成が半導体基板 100上に CMOSプロセスあるいは MOS プロセスを用いて 1チップ部品として形成されて 、る。これらのプロセスを用いることに より、半導体基板 100上に形成された 1チップ部品の小型化、低消費電力化を図るこ とができる。本実施形態の半導体装置は、受信動作と送信動作の両方を行う送受信 機の構成が半導体基板 100上に形成されている。そして、受信動作および送信動作 のそれぞれは、一部がアナログ処理によって行われ、他の一部がデジタル処理によ つて行われており、このデジタル処理が共通のデジタル処理部としてのデジタル信号 処理装置 20を用いて行われる。
[0015] 受信処理部 10は、受信動作に対応するアナログ処理を行っており、アンテナ 200 を介して受信した放送波信号 (なお、放送波信号と同じような変調信号であれば送信 元が放送局であっても家庭用等の送信機であってもよい）に対して周波数変換を行 つて中間周波信号を出力する。電圧制御型発振器 60、周波数シンセサイザ 62、水 晶振動子 300によって局部発振器が構成されており、電圧制御型発振器 60から出 力される局部発振信号が受信処理部 10に入力される。受信処理部 10は、アナログ 処理によって周波数変換を行うアナログ回路であって、アンテナ 200を介して受信し た放送波信号と、電圧制御型発振器 60から出力された局部発振信号とを周波数混 合してアナログ信号としての中間周波信号を生成する。なお、この受信処理部 10に は同調回路や RFアンプなどの受信機のフロントエンドとしての各構成が含まれてい る。受信処理部 10から出力されるアナログ信号としての中間周波信号は、アナログ— デジタル変^器 12によって所定ビット数のデジタルデータに変換される。
[0016] デジタル信号処理装置 20は、デジタルデータに対してデジタル処理を行うデジタ ル処理部であって、アナログ—デジタル変 12から出力されるデジタルデータに 対して所定の復調動作を行う。例えば、 FM復調処理や FMステレオ復調処理が行 われ、復調後のデジタルデータは、デジタル アナログ変換器 30によって、アナログ 信号に変換される。例えば、アナログ信号としてオーディオ信号を考えた場合には、 このオーディオ信号は増幅された後スピーカ等から出力される。なお、デジタル信号 処理装置 20によって行われる復調処理によって生成されるデジタルデータは、ォー ディォデータに限定されない。例えば、復調処理によって画像データが生成される場 合であってもよい。
[0017] また、外部から入力されたアナログ信号としてのオーディオ信号がアナログ デジ タル変 によってデジタルデータ (オーディオデータ）に変換されて入力される と、デジタル信号処理装置 20は、このオーディオ信号に対応する変調信号を送信す るために必要な所定のデジタル処理を行う。例えば、オーディオデータとして Lデー タと Rデータが入力された場合にはこれら 2つのデータを合成するステレオ変調処理 が行われる。また、 I成分と Q成分を生成する処理が行われる。デジタル信号処理装 置 20から出力されるデジタルデータは、デジタル—アナログ変 50によってアナ ログ信号に変換される。
[0018] 送信処理部 52は、送信動作に対応するアナログ処理として変調処理を行うアナ口 グ回路であって、デジタル—アナログ変換器 50から入力されるアナログ信号を用い て、電圧制御型発振器 60から出力される発振信号を変調してアンテナ 200から送信 する。例えば、簡単な例としては FM変調処理を行う場合が考えられる力 その他の 変調方式に対応する変調処理を行うようにしてもよい。電圧制御型発振器 60は、受 信処理部 10および送信処理部 52の両方に接続されており、受信処理部 10による受 信動作に必要な信号 (第 1の発振信号)と送信処理部 52による送信動作に必要な信 号 (第 2の発振信号)を生成して 、る。
[0019] 図 2は、本実施形態の半導体装置のレイアウトを示す図である。図 2に示すように、 本実施形態の半導体装置では、矩形形状を有する半導体基板 100の一の角部の近 傍に受信処理部 10が配置され、一の角部と隣接しない他の角部の近傍にデジタル 信号処理装置 20が配置されている。換言すれば、本実施形態の半導体装置では、 矩形形状を有する半導体基板 100の一の対角線の一方端近傍に受信処理部 10が 配置され、他方端近傍にデジタル信号処理装置 20が配置されて ヽる。
[0020] さらに具体的には、図 2に示す矩形形状の半導体基板 100において、矩形形状の 左上の角部近傍に受信処理部 10が、右下の角部近傍にデジタル信号処理装置 20 が配置されている。右上の角部近傍に送信処理部 52が、左下の角部近傍に周波数 シンセサイザ 62が配置されている。また、矩形形状の上辺に沿って配置された受信 処理部 10と送信処理部 52のほぼ中央に電圧制御型発振器 60が配置されており、 受信処理部 10と送信処理部 52のそれぞれと電圧制御型発振器 60とを接続する配 線の長さが不必要に長くなることを防いでいる。さらに、アナログ デジタル変 2、 40、デジタル アナログ変換器 30、 50が、矩形形状のほぼ中央に横一列に配置 されており、これらによって受信処理部 10、送信処理部 52、電圧制御型発振器 60か らなる回路群と、デジタル信号処理装置 20および周波数シンセサイザ 62からなる回 路群とが互 、に隔てられて 、る。
[0021] 図 3は、半導体装置の他のレイアウトを示す図である。図 3に示す半導体装置では 、図 1に示したレイアウトと同様に、矩形形状の左上の角部近傍に受信処理部 10が、 右下の角部近傍にデジタル信号処理装置 20が配置されている。また、右上の角部 近傍にアナログ デジタル変換器 12、 40およびデジタル アナログ変換器 30、 50 力 左下の角部近傍に周波数シンセサイザ 62が配置されている。また、受信処理部 10と周波数シンセサイザ 62の間に電圧制御型発振器 60と送信処理部 52が配置さ れている。
[0022] このように、ノイズの発生源となるデジタル信号処理装置 20と受信処理部 10とを最 も隔たるように半導体基板 100上で離して配置することにより、受信処理部 10に混入 するノイズを低減して受信処理部 10において入出力される信号品質を大幅に向上さ せることができる。
[0023] また、受信動作と送信動作の両方を共通のデジタル信号処理装置 20を用いて処 理するため、受信動作用のデジタル信号処理装置と送信処理部用のデジタル信号 処理装置とを別々に備える必要がなぐ半導体基板 100上に形成する回路の規模を 小さくすることができる。しカゝも、共通の電圧制御型発振器 60を用いて受信動作と送 信動作に必要な発振信号を生成することにより、電圧制御型発振器 60を共用するこ とによる回路規模の縮小が可能になる。また、デジタル信号処理装置 20を用いてス テレオ変調動作を行うことにより、専用のアナログ回路を備えることなくステレオ変調 動作を行うことが可能になり、さらに回路規模を小さくすることができる。
[0024] なお、本発明は上記実施形態に限定されるものではなぐ本発明の要旨の範囲内 において種々の変形実施が可能である。上述した実施形態では、図 2あるいは図 3 に示すように 2つのアナログ—デジタル変換器 12、 40を別々に備える場合を説明し た力 一つの共通のアナログ デジタル変換器（「共通アナログ デジタル変換器」 と称する）を用いてこれら 2つのアナログ デジタル変 12、 40の動作を行わせる ようにしてもよい。例えば、受信動作と送信動作とが同時に行われない場合には、受 信動作実施時には共通アナログ デジタル変換器をアナログ デジタル変換器 12 として用い、送信動作実施時には共通アナログ デジタル変換器をアナログ デジ タル変換器 40として用いればよい。また、受信動作と送信動作とが同時に行われる 場合には、共通アナログ デジタル変換器の処理を時分割で行うようにすればよ!、。
[0025] 同様に、図 2あるいは図 3に示すように 2つのデジタル アナログ変換器 30、 50を 別々に備える場合を説明したが、一つの共通のデジタル—アナログ変翻（「共通デ ジタルーアナログ変換器」と称する）を用いてこれら 2つのデジタル アナログ変換器 30、 50の動作を行わせるようにしてもよい。例えば、受信動作と送信動作とが同時に 行われな 、場合には、受信動作実施時には共通デジタル アナログ変換器をデジ タル—アナログ変 として用い、送信動作実施時には共通デジタル—アナログ 変翻をデジタル—アナログ変翻50として用いればよい。また、受信動作と送信 動作とが同時に行われる場合には、共通デジタル アナログ変換器の処理を時分割 で行うようにすればよい。
[0026] このように、共通アナログ デジタル変換器や共通デジタル アナログ変換器を用 いることにより、回路規模を小さくすることができる。また、上述したようにデジタル信 号処理装置 20、電圧制御型発振器 60、共通アナログ デジタル変換器、共通デジ タルーアナログ変 ^^を受信動作と送信動作で共用することにより、別々に備える場 合に比べて消費電力を下げる効果もある。
産業上の利用可能性
[0027] 本発明によれば、送受信機としての機能を一の半導体基板上に形成した場合に、 受信動作と送信動作の両方を共通のデジタル処理部を用いて処理するため、受信 動作用のデジタル処理部と送信処理部用のデジタル処理部とを別々に備える必要 がなく、半導体基板上に形成する回路の規模を小さくすることができる。

Claims

請求の範囲
[1] 受信動作と送信動作の両方を行う構成が半導体基板上に形成された半導体装置 であって、
前記受信動作および前記送信動作のそれぞれは、一部がアナログ処理によって行 われ、他の一部がデジタル処理によって行われ、
前記受信動作および前記送信動作のそれぞれに対応する前記デジタル処理を、 共通のデジタル処理部を用いて行う半導体装置。
[2] 請求項 1において、
前記受信動作に対応する前記アナログ処理を行う受信処理部と、前記送信動作に 対応する前記アナログ処理を行う送信処理部とを備えており、
矩形形状を有する前記半導体基板の一の角部の近傍に前記受信処理部を配置し 、前記一の角部と隣接しな 、他の角部の近傍に前記デジタル処理部を配置する半 導体装置。
[3] 請求項 2において、
前記受信処理部は、受信信号と第 1の発振信号とを周波数混合して周波数変換動 作を行い、前記送信処理部は、第 2の発振信号を変調する変調動作を行っており、 共通の発振器を用いて前記第 1および第 2の発振信号を生成する半導体装置。
[4] 請求項 1において、
前記受信動作に対応する前記アナログ処理を行う受信処理部と、前記送信動作に 対応する前記アナログ処理を行う送信処理部とを備えており、
矩形形状を有する前記半導体基板の一の対角線の一方端近傍に前記受信処理 部を、他方端近傍に前記デジタル処理部を配置する半導体装置。
[5] 請求項 4において、
前記受信処理部は、受信信号と第 1の発振信号とを周波数混合して周波数変換動 作を行い、前記送信処理部は、第 2の発振信号を変調する変調動作を行っており、 共通の発振器を用いて前記第 1および第 2の発振信号を生成する半導体装置。
[6] 請求項 1において、
前記受信動作に対応してアナログ信号をデジタルデータに変換して前記デジタル 処理部に入力する第 1のアナログ デジタル変換動作と、前記送信動作に対応して アナログ信号をデジタルデータに変換して前記デジタル処理部に入力する第 2のァ ナログーデジタル変換動作とが行われ、
共通のアナログ デジタル変換器を用いて前記第 1および第 2のアナログ デジタ ル変換動作を行う半導体装置。
[7] 請求項 1において、
前記受信動作に対応して前記デジタル処理部から出力されるデジタルデータをァ ナログ信号に変換する第 1のデジタル アナログ変換動作と、前記送信動作に対応 して前記デジタル処理部から出力されるデジタルデータをアナログ信号に変換する 第 2のデジタル アナログ変換動作とが行われ、
共通のデジタル アナログ変換器を用いて前記第 1および第 2のデジタル アナ口 グ変換動作を行う半導体装置。
[8] 請求項 1において、
前記デジタル処理部は、前記送信動作に対応する前記デジタル処理として、入力 される 2系統のデータからステレオ複合データを生成するステレオ変調動作を行う半 導体装置。
[9] 請求項 1において、
CMOSプロセスあるいは MOSプロセスを用いて、前記受信動作と送信動作の両 方を行う構成が前記半導体基板上に形成された半導体装置。
[10] 請求項 1の半導体装置を用いて構成される送受信機。
PCT/JP2006/303395 2005-03-10 2006-02-24 半導体装置 WO2006095581A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/816,165 US20090028224A1 (en) 2005-03-10 2006-02-24 Semiconductor device
EP06714534A EP1858166A1 (en) 2005-03-10 2006-02-24 Semiconductor device
JP2007507042A JPWO2006095581A1 (ja) 2005-03-10 2006-02-24 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-066522 2005-03-10
JP2005066522 2005-03-10

Publications (1)

Publication Number Publication Date
WO2006095581A1 true WO2006095581A1 (ja) 2006-09-14

Family

ID=36953182

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303395 WO2006095581A1 (ja) 2005-03-10 2006-02-24 半導体装置

Country Status (6)

Country Link
US (1) US20090028224A1 (ja)
EP (1) EP1858166A1 (ja)
JP (1) JPWO2006095581A1 (ja)
CN (1) CN101142744A (ja)
TW (1) TW200711042A (ja)
WO (1) WO2006095581A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121673A (ja) * 2018-01-04 2019-07-22 ラピスセミコンダクタ株式会社 半導体装置および半導体モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516525A (ja) * 1997-02-05 2001-09-25 テレフオンアクチーボラゲツト エル エム エリクソン 無線アーキテクチャ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943942A (en) * 1986-09-19 1990-07-24 Advanced Micro Devices Full-duplex modem using a single processor
US5857156A (en) * 1996-04-24 1999-01-05 Anderson; John R. Personal intercommunication purchase and fulfillment system
US6373954B1 (en) * 1997-10-14 2002-04-16 Cirrus Logic, Inc. Single-chip audio circuitry, method, and systems using the same
US6058291A (en) * 1997-12-03 2000-05-02 3Com Corporation Methods and apparatus for carrier suppression in a radio modulator
US7106388B2 (en) * 1999-12-15 2006-09-12 Broadcom Corporation Digital IF demodulator for video applications
US20020090931A1 (en) * 2001-01-11 2002-07-11 Scott Papineau Fly - safe operating mode for smart phone
JP2003037172A (ja) * 2001-07-23 2003-02-07 Niigata Seimitsu Kk アナログ・デジタル混載集積回路
JP2005175819A (ja) * 2003-12-10 2005-06-30 Sony Corp 増幅器並びに通信装置
US8112618B2 (en) * 2004-04-08 2012-02-07 Texas Instruments Incorporated Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516525A (ja) * 1997-02-05 2001-09-25 テレフオンアクチーボラゲツト エル エム エリクソン 無線アーキテクチャ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121673A (ja) * 2018-01-04 2019-07-22 ラピスセミコンダクタ株式会社 半導体装置および半導体モジュール
US11264838B2 (en) 2018-01-04 2022-03-01 Lapis Semiconductor Co., Ltd. Semiconductor device and semiconductor module
JP7115723B2 (ja) 2018-01-04 2022-08-09 ラピスセミコンダクタ株式会社 半導体装置および半導体モジュール

Also Published As

Publication number Publication date
EP1858166A1 (en) 2007-11-21
US20090028224A1 (en) 2009-01-29
JPWO2006095581A1 (ja) 2008-08-14
CN101142744A (zh) 2008-03-12
TW200711042A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
US8340606B2 (en) Doherty amplifier and transmitter using mixer
CN1774868B (zh) 用于射频接收器的调谐器和相关方法
US7313368B2 (en) Dual band transceiver architecture for wireless communication
CN101202553B (zh) 多频带接收器
KR20060136227A (ko) 믹서를 이용한 도허티 증폭장치 및 송신기
JP2007096694A (ja) Ｆｍトランスミッタ
JP2007088657A (ja) Ｆｍトランスミッタ
JP2010531628A (ja) 同相／直交位相（ｉ／ｑ）変調器のｌｏ２ｌｏアップコンバータ
US7558538B2 (en) Quadrature sub-harmonic frequency up-converter
KR100714699B1 (ko) 복수의 통신/방송 서비스를 지원하는 무선 송수신기
JP2009536795A (ja) ノイズリダクションを持つ無線周波数信号の受信及び／又は送信用の装置
JP2007306573A (ja) 周波数アップコンバータ及び周波数ダウンコンバータ
US8280340B2 (en) Clock generation for integrated radio frequency receivers
CN103001757B (zh) 基于单频率合成器的频分双工收发器
JP2011250093A (ja) 受信機及び送信機
JP6399256B1 (ja) 局部発振装置及びアレーアンテナ装置
WO2000060758A1 (fr) Dispositif radio et procede de transmission/reception
WO2006095581A1 (ja) 半導体装置
KR20050113308A (ko) 초광대역 통신 시스템에서 다중신호 발생장치 및 방법
EP1076424A1 (en) Transmitter/receiver unit
WO2006088005A1 (ja) 半導体装置
JP2006262179A (ja) 無線通信装置及び携帯電話端末
WO2002009378A1 (fr) Appareil de radiocommunication et procede de radiocommunication
JP4454863B2 (ja) 無線周波数信号の送信回路
WO2021191970A1 (ja) 送受信機

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680007746.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007507042

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11816165

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006714534

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006714534

Country of ref document: EP