JP2001244746A - マイクロ波周波数逓倍器 - Google Patents
マイクロ波周波数逓倍器Info
- Publication number
- JP2001244746A JP2001244746A JP2000057930A JP2000057930A JP2001244746A JP 2001244746 A JP2001244746 A JP 2001244746A JP 2000057930 A JP2000057930 A JP 2000057930A JP 2000057930 A JP2000057930 A JP 2000057930A JP 2001244746 A JP2001244746 A JP 2001244746A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- transmission line
- current path
- transistor
- frequency multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Microwave Amplifiers (AREA)
Abstract
生インダクタンスによりスプリアス発振が生ずるのを防
止する。 【解決手段】FET10のドレインDと外部出力伝送線
路13の一端T3との間にダンピング抵抗20が接続さ
れ、FET11のドレインDと外部出力伝送線路13の
一端T3との間にダンピング抵抗21が接続されてい
る。FET10のソース及びFET11のゲートはそれ
ぞれ、ビアを介して基板背面のグランドプレートに接続
されている。逓倍波周波数が20GHzを超える場合、
ビアは、寄生インダクタンス23および24を有する。
Description
倍器に係り、特に、10GHz程度以上の入力マイクロ
波信号周波数の2倍または4倍の周波数を有するマイク
ロ波又はミリ波の信号を出力するマイクロ波周波数逓倍
器に関する。
に開示されているバランス型マイクロ波周波数逓倍器の
回路図である。
T10とゲート接地のFET11とを備え、FET10
の入力端子であるゲートGと、FET11の入力端子で
あるソースSとが共に入力伝送線路12に結合され、F
ET10の出力端子であるドレインDとFET11の出
力端子であるドレインDとが共に出力伝送線路13に直
接接続されている。
との間には、直流遮断用キャパシタ14が接続され、F
ET11のソースSと入力伝送線路12との間には、位
相遅れを生じさせるリアクタンス素子15が接続されて
いる。
近で動作するように、FET10及びFET11のゲー
トにそれぞれ定電圧電源16及び17から抵抗18及び
19を介して直流バイアス電圧が印加される。FET1
1のゲートと接地との間には直流カット用キャパシタ1
9が接続されている。
ると、FET10は正の半波を整流したものを出力し、
FET11は負の半波を整流し極性を反転したものを出
力する。すなわち、FET10及びFET11のドレイ
ン電流に含まれる基本波及び奇数次高調波は、位相が互
いに逆相であるので、T3で両者が相殺される。これに
対し、FET10及びFET11のドレイン電流に含ま
れる偶数次高調波の位相は同相であるので、互いに強め
合う。4倍波の振幅は、2倍波の振幅に比し相当小さ
い。
る、基本波及び奇数次高調波の逆相からのずれ及び偶数
次高調波(特に2倍波及び4倍波)の同相からのずれ
は、リアクタンス素子15により防止される。
クロ波信号から互いに逆相の基本波を生成するハイブリ
ッド回路が不要であるので、小形化が可能であるという
利点を有している。
者が上述のマイクロ波周波数逓倍器に10GHz程度以
上の入力マイクロ波を供給してその特性を調べたとこ
ろ、次のような問題があることが分かった。
その結果として出力周波数が20GHz以上になると、
ゲート接地であるFET11がそのゲートGまたはドレ
インDにおいて負性抵抗特性等の不安定性を示すように
なることを知見した。この場合、対策として出力端子T
2付近にアッテネータを接続してみたが、スプリアス発
振を防止できなかった。
のドレインDにバイアス用直流電圧・電流を供給するス
タブを接続し、さらに、目的の逓倍周波数に対して出力
最大となるようにインピーダンス整合をとるのが一般的
である。
合わせ、あるいはFET10及び11とを含む閉ループ
による発振が生じる。上記の周波数逓倍器の出力に接続
される出力バッファ増幅器の入力整合状態が劣悪(反射
係数が1に近い)である場合には、上記スプリアス発振
が顕著となる。
力周波数がミリ波領域に達するので、これを実現するに
足る高性能な(最大応答周波数とも言うべき最大発振周
波数fmaxが高い)ゲート接地FET11部の負性抵抗
あるいは反射利得がより大きくなって、上記問題が一層
深刻になる。
のゲートGを接地する導体の寄生インダクタンスおよび
FET11のドレインDとソースSとの間に寄生する微
小な帰還容量である。特に、ゲート接地FETは入力信
号と出力信号とが同相であるため、上記寄生インダクタ
ンスはゲート接地のFET11に正帰還を生じさせる
(入力信号と出力信号とが逆相であるソース接地FET
では、負帰還となり、ソース接地FETは低雑音増幅器
で一般的に用いられる)。
成されたビアを介して接地し、またはコプレーナ線路の
接地導体に接続するいずれの場合も、ゲート接地FET
を形成するためには必ず何らかの接地用リードが必要で
ある。先端開放の1/4波長伝送線路を基板上に形成す
ることにより接地する方法もあるが、この場合、所定周
波数(または帯域)成分についてのみの接地であるの
で、該所定周波数よりも高い周波数成分については、上
記寄生インダクタンスが生ずる。
接地FETの動作を全ての周波数において不安定にさせ
ない程度に小さくすることは困難であり、ミリ波あるい
はそれに近い高周波において、ゲート接地FETを含む
回路は不安定になり易いという問題があった。
ンジスタの制御入力端を接地する導体の寄生インダクタ
ンスによるスプリアス発振が生じない安定なマイクロ波
周波数逓倍器を提供することにある。
周波数逓倍器は、入力マイクロ波信号が供給される入力
伝送線路と、出力伝送線路と、第1制御入力端及び第1
電流路を有し、該第1制御入力端が該入力伝送線路に結
合され、該電流路の一端が接地導体に接続された第1ト
ランジスタと、第2制御入力端及び第2電流路を有し、
該第2制御入力端が該接地導体に接続され、該電流路の
一端が該入力伝送線路に結合された第2トランジスタ
と、該第1電流路の他端と該出力伝送線路との間に接続
された第1ダンピング抵抗と、該第2電流路の他端と該
出力伝送線路との間に接続された第2ダンピング抵抗と
を有する。
を供給すると、第1トランジスタは正の半波を整流した
ものを出力し、第2トランジスタは負の半波を整流し極
性を反転したものを出力する。すなわち、第1及び第2
のトランジスタの電流路を流れる電流に含まれる基本波
及び奇数次高調波は、位相が互いに逆相であるので、出
力伝送線路で両者が相殺される。これに対し、第1及び
第2のトランジスタの電流路を流れる電流に含まれる偶
数次高調波の位相は同相であるので、互いに強め合う。
べての周波数の信号の振幅が減じられるが、位相はシフ
トしない。従って、偶数次高調波が強め合って出力伝送
線路から取り出される。
地する導体の寄生インダクタンスにより負性抵抗が生じ
ても、第2ダンピング抵抗が、第2トランジスタと出力
伝送線路とで形成される擬似発振回路を成立できなくす
る。すなわち、該擬似発振回路の共振器として機能する
出力伝送線路での損失を増加して任意の周波数で発振条
件を成立しないようにすることができる。従って、ミリ
波のような高周波数の逓倍信号を得るように設計パラメ
ータを定めた場合でも、スプリアス発振のない安定なマ
イクロ波周波数逓倍器を実現することができる。
ループで発振する可能性がある場合には、ループ利得が
1よりも小さくなるように第1及び第2のダンピング抵
抗の抵抗値を定めることにより、ループ発振を抑圧する
ことができる。
を組み合わせて構成できることから、第1及び第2のダ
ンピング抵抗と出力伝送線路との接続点と、接地との間
に、抵抗を接続することにより、マイクロ波周波数逓倍
器とそれに続く出力バッファ増幅器との間のインピーダ
ンス整合を改善することができ、あるいはこれらの回路
を含む全体のレベルダイヤグラムを調整することができ
る。
してそれぞれ第1及び第2のトランジスタの電流路に電
流が供給されるので、電圧降下が生ずる。すなわち、第
1及び第2のトランジスタの一方が導通状態で他方が非
導通状態である時、該一方の電流路の端子間電圧は直流
バイアス電圧よりも低下し、該他方の電流路の端子間電
圧は直流バイアス電圧にほぼ等しい電圧に維持される。
この電圧低下は、ダンピング抵抗値が大きい程大きくな
る。しかし、第1及び第2のトランジスタは閾値電圧付
近にバイアスされているので、トランジスタに流れる電
流の平均値は例えば十ミリアンペア以下と低く、30オ
ーム程度以下のダンピング抵抗であれば該電圧低下は
0.3V程度であり、第1及び第2のトランジスタによ
る逓倍能率の低下は無視できる。
地に伴なう寄生インダクタンスがあっても、本発明によ
れば安定な動作が可能になるので、マイクロ波周波数逓
倍器及びその前段の基本波発振器及び後段の増幅器など
をチップ上に集積しその背面にグランドプレートを形成
するモノリシックマイクロ波集積回路を実現することが
可能となる。
説明から明らかになる。
施形態を説明する。複数の図中の対応する同一又は類似
の構成要素には、同一又は類似の符号を付している。
施形態のマイクロ波周波数逓倍器の回路図である。
0を有する入力伝送線路12の一端T1に供給される。
入力伝送線路12の他端は、一方では直流バイアス成分
遮断用キャパシタ14を介して、第1トランジスタとし
てのFET10の制御入力端であるゲートGに接続さ
れ、他方では伝送線路15を介して、第2トランジスタ
としてのFET11の電流路一端であるソースSに接続
されている。伝送線路15は、各FET10及び11の
寄生容量等によって生じる通過位相差を補正して、両F
ET10及び11に同相の信号を入力するために用いら
れる。
と特性インピーダンスZ0の外部出力伝送線路13の一
端T3との間にはダンピング抵抗20が接続され、FE
T11の電流路他端であるドレインDと外部出力伝送線
路13の該一端T3との間にはダンピング抵抗21が接
続されている。
ートGは、接地される。22および23は、これら接地
のための導体が持つ寄生インダクタンスを示す。FET
11のゲートは、図14のキャパシタ19を介さずに接
地される。すなわち、キャパシタ19が占める面積およ
び接地のための導体が占める面積によって、FET11
のゲートから接地点までの距離が増大し、その寄生イン
ダクタンスとソース接地FET10の寄生インダクタン
ス22との間に差が生じるのを避けるため、第1実施形
態では図14のキャパシタ19を使用しない。
抗18を介して、電圧Vggを出力する直流定電圧源1
6に接続されている。直流定電圧源16は、FET10
のゲート・ソース間のバイアス電圧がFET10のピン
チオフ電圧付近となるように、バイアス抵抗18に印加
する。
端子T1に接続された自己バイアス回路24によって、
ドレイン電流に比例したバイアス電圧が供給される。自
己バイアス回路24は、FET11のゲート・ソース間
のバイアス電圧がFET11のピンチオフ電圧付近とな
るようにドレイン電流を制御する。
ると、FET10は正の半波を整流したものを出力し、
FET11は負の半波を整流し極性を反転したものを出
力する。すなわち、FET10及びFET11のドレイ
ン電流に含まれる基本波及び奇数次高調波は、位相が互
いに逆相であるので、T3で両者が相殺される。これに
対し、FET10及びFET11のドレイン電流に含ま
れる偶数次高調波の位相は同相であるので、互いに強め
合う。
のバイアス電圧が上述のようになるように設計し、直流
定電圧源16の電圧を調整することにより、FET10
及び11のドレイン電流に含まれる基本波及び高調波の
利得が互いに同一にされる。
いくと、FET10及び11の非線形性により両ドレイ
ン電流は次第につぶれた波形となり、高次の逓倍波成分
の振幅が増加する。
は、あるいはこれを可能にするために最大応答周波数と
も言うべき最大発振周波数fmaxが非常に高い電界効果
型トランジスタをFET10およびFET11用として
使用する場合には、FET11の寄生インダクタンス2
3がFET11のドレイン・ソース間に正帰還を生じる
ように作用して、負性抵抗が生じる。他方、FET10
は負帰還の状態となっている。
11のドレインに直接、出力伝送線路13が接続され、
かつ入力インピーダンスが低い回路が後続されている
と、反射型発振回路が形成され易く、予期しないスプリ
アス発振が生ずる。この後続回路が、所望の逓倍波の周
波数について整合状態が良い場合でも、その動作帯域を
外れたより高い周波数においては、スプリアス発振が生
ずる。これは、高性能(高fmax)のトランジスタを用
いて図14の従来回路を構成する場合に顕著である。
1のドレインと出力伝送線路13との間にダンピング抵
抗21が接続されているので、例え負性抵抗が生じてい
ても発振条件が成立せず、これによってスプリアス発振
を除去することができる。
路13との間にもダンピング抵抗20が接続されている
ので、FET10からの基本波周波数成分および逓倍波
成分の出力レベルをそれぞれ、FET11からの基本波
周波数成分および逓倍波成分の出力レベルに一致させる
ことができる。
同一値でよいが、基本波周波数成分および奇数次逓倍波
成分のT3での逆相合成による抑圧と、得たい偶数次逓
倍波成分のT3での同相合成による出力増加とをより達
成するために、両ダンピング抵抗の抵抗値を異ならせて
もよい。
みでなく、FET10のドレインからFET11のドレ
インに達し、FET11での逆方向伝達を介してFET
11のゲートに達し、さらに伝送線路15及びキャパシ
タ14を介してFET10のゲートに達し、FET10
での順方向伝達によりFET10のドレインに達するル
ープにおいて、ループ利得が1より大きくなることによ
っても生ずる。この場合、T3およびT1でのインピー
ダンスは高い。FET11が寄生インダクタンス23に
よって負性抵抗を呈している場合には、このループ利得
が1より大きくなる可能性がある。
得が、ダンピング抵抗20及び21によって低減され、
1より小さくなることによって発振が生じない。
施形態のマイクロ波周波数逓倍器の回路図である。
のそれの出力伝送線路13を、伝送線路13及び25と
接地キャパシタ26との組合せで置き換えたものであ
る。全ての伝送線路のインピーダンスは、特性インピー
ダーンスZ0とは限らず、以下のように決定されてい
る。すなわち、マイクロ波周波数逓倍器は、その出力が
最大となる負荷インピーダンスを有している。
1からの逓倍波出力の合成点T3に特性インピーダンス
Z3の伝送線路13の一端が接続され、その他端(T
2)に特性インピーダンスZ4の伝送線路25の一端が
接続され、その他端にドレインバイアス電圧Vddが印
加され、該他端はキャパシタ26で高周波接地されてい
る。伝送線路13及び25からなるT型回路によって所
望の負荷インピーダンスを実現できるので、逓倍波周波
数成分の出力レベルを最大にすることができる。
インピーダンスを実現する種々の回路構成を利用しても
よい。
スZ2は、所望の周波数帯域においてFET10及び1
1に同位相かつ同振幅の基本波周波数信号が供給される
ように、FET10およびFET11の入力インピーダ
ンスに応じて決定される。
は、これと自己バイアス回路24との組合せで、マイク
ロ波周波数逓倍器の入力インピーダンスが、入力伝送線
路12の一端T1に接続される不図示のマイクロ波信号
源のインピーダンスと整合するように決定される。
によれば、第1実施形態の全ての機能を実現し、かつ、
最適入出力条件を実現することができる。
施形態のマイクロ波周波数逓倍器の回路図である。
力端子T2に、入力基本波周波数の2倍の周波数につい
て長さが1/4波長の先端開放伝送線路(オープンスタ
ブ)が接続されている。これにより、FET10及び1
1から発生される入力基本周波数の2逓倍波がトラップ
される。上記第1及び第2実施形態と同様に奇数次の逓
倍波が逆相合成によって抑圧され、また、6次以上の偶
数次の逓倍波は非常に出力レベルが小さい。
倍波のみが出力される。例えば10GHzの基本波周波
数は、40GHzの信号に効果的に変換される。また、
発振器の位相雑音を12dBの上昇(逓倍の原理より周
波数2倍(オクターブ)で6dBの位相雑音上昇)に抑
えることができる。
位相雑音が約20dB/オクターブで上昇する(論文調
査からの経験則)。
には、逓倍方式が最も優れていることから、本第3実施
形態のようにミリ波でも安定に動作できる高次逓倍器
は、適用範囲が広い。
記のように、マイクロ波2逓倍器にトラップ用スタブを
1つだけ追加することにより実現できる。ダンピング抵
抗が無いと、このトラップ用スタブがゲート接地のFE
T11と作用して新たな不安定性を引き起こす、あるい
は、上記不安定性を何らかの形で変化させる。このよう
な状況は設計を非常に複雑かつ困難にする。しかし、ダ
ンピング抵抗20及び21を接続することによって該不
安定性を除去できるので、安定な逓倍動作が可能であ
る。
などの半絶縁性基板上のレイアウト図である。
る金属膜の間に誘電体が挟まれたキャパシタの誘電体領
域を示している。該半絶縁性基板の背面には、金属膜で
あるグランドプレートが被着されている。各伝送線路
は、基板上面のラインパターンと、該グランドプレート
と、これらの間に誘電体として機能する該半絶縁性基板
とで構成されるストリップ線路である。V1〜V3はい
ずれも、内壁に金属膜が被着されたビアであり、該グラ
ンドプレートに接続されている。各ビアの基板上面側周
囲には、金属膜が被着されている。ビアは、その中に金
属が充填されているものであってもよい。
I−VI、VII−VII及びVIII−VIII線に
沿った拡大断面図である。
はグランドプレート、141〜143はそれぞれキャパ
シタ14を構成する金属膜、誘電体及び金属膜である。
ン電極、32は絶縁体である。
板30に不純物イオンが注入されて形成された動作層で
あり、G1及びG2はゲート電極、D2はドレイン電
極、S3及びS4はソース電極である。FET11は、
MES構造であり、2つのトランジスタが並列接続され
たものであって、ソースS3とS4とが配線パターンで
接続され、ゲートG1とG2とが配線パターンで接続さ
れる。
0に不純物イオンが注入されて形成されており、201
及び202は抵抗20の両側に接続された配線パターン
である。
1及びS2並びにFET11のゲート電極(太線)はい
ずれも、金属配線パターンとビアV2とを介してグラン
ドプレート31に接続されている。
めに2個所に形成された抵抗が直列接続され、その各々
は抵抗20と同様に構成されている。
られる構成であり、スパイラルインダクタ241に、抵
抗242と交流接地用キャパシタ243との並列回路の
一端が接続され、該並列回路の他端はビアV1を介して
グランドプレート31に接続されている。FET11の
ドレインからソースに流れる直流電流は、スパイラルイ
ンダクタ241を介して抵抗242に流れ、接地に至
る。抵抗242の抵抗値は、その両端間の直流電圧がF
ET11の閾値電圧となるように定められている。キャ
パシタ243は、マイクロ波周波数逓倍器の動作周波数
においてインピーダンスを無視できるので、スパイラル
インダクタ241をインピーダンス整合用に使用するこ
とができる。
逓倍器を小形にするため、FET10と伝送線路15を
取り囲むように形成されている。
倍器の実験結果を示す。
性図であり、実線は、ダンピング抵抗20及び21を有
する図4のマイクロ波周波数逓倍器を用いた場合を示
し、破線は、図4のマイクロ波周波数逓倍器においてダ
ンピング抵抗20及び21を用いなかった構成の場合を
示している。
の入力信号を38GHzの出力信号に変換する仕様で設
計パラメータが定められ、使用したダンピング抵抗の抵
抗値は12オームである。
ている。
zの周波数領域において、両特性間に大きな差があり、
実線では反射利得のない安定な動作であるのに対し、破
線では反射利得数dBの周波数を含め周波数特性が大幅
に変化するという不安定な動作を呈している。上記周波
数領域のどこかでスプリアス発振が生じ、このスプリア
ス発振成分と基本波周波数成分および逓倍波成分との間
で相互変調が行われ、多数のスプリアスが発生したもの
と考えられる。
している。
であるので、反射利得は0dB付近にある。実線では全
周波数で利得のない安定な動作であるのに対し、破線で
は広い周波数範囲(33〜70GHz)で利得を有し、
特に60GHz付近では10dBに至る反射利得が観測
されるという不安定な動作を呈している。
示している。
逆であるので、FET10及びFET11の寄生サセプ
タンスによって周波数向上に伴い伝達量が増加するにし
ても、逆方向の伝達利得は0dBより大幅に低いはずで
ある。しかるに、30GHzを超える周波数では−10
dB前後に達している。これは寄生インダクタンスの帰
還効果である。
較的滑らかな変化であるのに対し、破線では60GHz
から70GHzの周波数で急峻で不安定な動作を呈して
いる。5dB近い逆方向伝達利得も観測される。
Ω)に対する順方向通過利得の変化を38GHzについ
て示す。ダンピング抵抗値が12オームでは利得低下が
2dB程度であり、実用上充分に小さい。
も示している。無条件安定、つまりK>1となるのは、
ダンピング抵抗値が12オーム弱以上である。また、ダ
ンピング抵抗値が増加しても通過利得の減少は緩やかで
あり、20オームまでは実用上許容範囲である。
ダンピング抵抗は、マイクロ波周波数逓倍器を安定化
し、設計を容易にし、さらに、逓倍利得の低下を小さく
抑えることができる。
実施形態のマイクロ波周波数逓倍器の回路図である。
及び11の替わりにそれぞれ、バイポーラトランジスタ
10A及び11Aが用いられている。このバイポーラト
ランジスタのコレクタ、ベース及びエミッタはそれぞれ
図3のFETのドレイン、ゲート及びソースに対応して
いる。バイポーラトランジスタとしては、遮断周波数が
高いHBTが好ましい。
る。
器の回路図である。
器の回路図である。
器の回路図である。
ウト図である。
る。
である。
面図である。
の周波数特性図である。
得の周波数特性図である。
利得の周波数特性図である。
方向通過利得及びKファクタの変化を38GHzの信号
について示すグラフである。
倍器の回路図である。
回路図である。
1)
ると、FET10は正の半波を整流したものを出力し、
FET11は負の半波を整流し極性を反転したものを出
力する。すなわち、FET10及びFET11のドレイ
ン電流に含まれる基本波及び奇数次高調波は、位相が互
いに逆相であるので、T2で両者が相殺される。これに
対し、FET10及びFET11のドレイン電流に含ま
れる偶数次高調波の位相は同相であるので、互いに強め
合う。4倍波の振幅は、2倍波の振幅に比し相当小さ
い。
は、あるいはこれを可能にするために最大応答周波数と
も言うべき最大発振周波数fmaxが非常に高い電界効果
型トランジスタをFET10およびFET11用として
使用する場合には、寄生インダクタンス23がFET1
1のドレイン・ソース間に正帰還を生じるように作用し
て、負性抵抗が生じる。他方、FET10は負帰還の状
態となっている。
発振回路のみでなく、FET11での逆方向伝達を介し
てFET11のゲートに達し、さらに伝送線路15及び
キャパシタ14を介してFET10のゲートに達し、F
ET10での順方向伝達によりFET10のドレインに
達し、FET10のドレインからFET11のドレイン
に達し、ループにおいて、ループ利得が1より大きくな
ることによっても生じた。この場合、T3およびT1で
のインピーダンスは高い。FET11が寄生インダクタ
ンス23によって負性抵抗を呈している場合には、この
ループ利得が1より大きくなる可能性がある。
Claims (5)
- 【請求項1】 入力マイクロ波信号が供給される入力伝
送線路と、 出力伝送線路と、 第1制御入力端及び第1電流路を有し、該第1制御入力
端が該入力伝送線路に結合され、該電流路の一端が接地
導体に接続された第1トランジスタと、 第2制御入力端及び第2電流路を有し、該第2制御入力
端が該接地導体に接続され、該電流路の一端が該入力伝
送線路に結合された第2トランジスタと、 該第1電流路の他端と該出力伝送線路との間に接続され
た第1ダンピング抵抗と、 該第2電流路の他端と該出力伝送線路との間に接続され
た第2ダンピング抵抗と、 を有することを特徴とするマイクロ波周波数逓倍器。 - 【請求項2】 上記出力伝送線路に接続され、上記入力
マイクロ波信号の周波数の2倍の周波数の信号をトラッ
プするスタブ、 をさらに有することを特徴とする請求項1記載のマイク
ロ波周波数逓倍器。 - 【請求項3】 一端が上記第1制御入力端に接続された
バイアス抵抗と、 上記入力伝送線路と該第1制御入力端との間に接続され
た直流遮断用キャパシタと、 該入力伝送線路と上記接地導体との間に接続された自己
バイアス回路と、 を有することを特徴とする請求項1又は2記載のマイク
ロ波周波数逓倍器。 - 【請求項4】 上記第1トランジスタは、上記第1制御
入力端としてのゲートと、上記第1電流路の上記一端と
してのソースと、該第1電流路の上記他端としてのドレ
インとを有する第1電界効果トランジスタであり、 上記第2トランジスタは、上記第2制御入力端としての
ゲートと、上記第2電流路の上記一端としてのソース
と、該第1電流路の上記他端としてのドレインとを有す
る第2電界効果トランジスタである、 ことを特徴とする請求項1乃至3のいずれか1つに記載
のマイクロ波周波数逓倍器。 - 【請求項5】 上記第1トランジスタは、上記第1制御
入力端としてのベースと、上記第1電流路の上記一端と
してのエミッタと、該第1電流路の上記他端としてのコ
レクタとを有する第1バイポーラトランジスタであり、 上記第2トランジスタは、上記第2制御入力端としての
ベースと、上記第2電流路の上記一端としてのエミッタ
と、該第1電流路の上記他端としてのコレクタとを有す
る第2バイポーラトランジスタである、 ことを特徴とする請求項1乃至3のいずれか1つに記載
のマイクロ波周波数逓倍器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000057930A JP3366314B2 (ja) | 2000-02-29 | 2000-02-29 | マイクロ波周波数逓倍器 |
EP01301668A EP1154563B1 (en) | 2000-02-29 | 2001-02-23 | Frequency multiplier without spurious oscillation |
DE60101919T DE60101919T2 (de) | 2000-02-29 | 2001-02-23 | Frequenzmultiplizierer ohne Störoszillationen |
TW090104589A TWI272762B (en) | 2000-02-29 | 2001-02-27 | Frequency multiplier without spurious oscillation |
US09/793,695 US6529051B2 (en) | 2000-02-29 | 2001-02-27 | Frequency multiplier without spurious oscillation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000057930A JP3366314B2 (ja) | 2000-02-29 | 2000-02-29 | マイクロ波周波数逓倍器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002150156A Division JP3833570B2 (ja) | 2002-05-24 | 2002-05-24 | マイクロ波周波数逓倍器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244746A true JP2001244746A (ja) | 2001-09-07 |
JP3366314B2 JP3366314B2 (ja) | 2003-01-14 |
Family
ID=18578594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000057930A Expired - Lifetime JP3366314B2 (ja) | 2000-02-29 | 2000-02-29 | マイクロ波周波数逓倍器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6529051B2 (ja) |
EP (1) | EP1154563B1 (ja) |
JP (1) | JP3366314B2 (ja) |
DE (1) | DE60101919T2 (ja) |
TW (1) | TWI272762B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012138675A (ja) * | 2010-12-24 | 2012-07-19 | Mitsubishi Electric Corp | 高周波発振器 |
JP2012169703A (ja) * | 2011-02-09 | 2012-09-06 | Sumitomo Electric Ind Ltd | 逓倍回路 |
JP2016149708A (ja) * | 2015-02-13 | 2016-08-18 | 三菱電機株式会社 | 周波数逓倍器 |
US10020797B2 (en) | 2016-10-19 | 2018-07-10 | Fujitsu Limited | Phase shifter, semiconductor integrated circuit, and phased array system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4780865B2 (ja) * | 2001-07-19 | 2011-09-28 | 富士通セミコンダクター株式会社 | 周波数逓倍装置 |
US6980057B2 (en) * | 2003-06-26 | 2005-12-27 | Matsushita Electric Industrial Co., Ltd. | Power amplifier, power distributor, and power combiner |
US7335931B2 (en) * | 2004-12-17 | 2008-02-26 | Raytheon Company | Monolithic microwave integrated circuit compatible FET structure |
WO2016029190A1 (en) * | 2014-08-22 | 2016-02-25 | Lockheed Martin Corporation | Multi-stage linearizer |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4176332A (en) * | 1977-11-18 | 1979-11-27 | Motorola, Inc. | Frequency multiplier |
CA1118849A (en) * | 1979-08-28 | 1982-02-23 | William D. Cornish | Wideband mesfet microwave frequency divider |
JPS59176909A (ja) * | 1983-03-25 | 1984-10-06 | Matsushita Electric Ind Co Ltd | マイクロ波ミキサ回路 |
JPS61248602A (ja) * | 1985-04-26 | 1986-11-05 | Toshiba Corp | 周波数2逓倍器 |
US4754244A (en) * | 1986-10-31 | 1988-06-28 | Texas Instruments Incorporated | Distributed balance frequency multiplier |
US5060298A (en) * | 1988-12-09 | 1991-10-22 | Siemens Aktiengesellschaft | Monolithic double balanced mixer with high third order intercept point employing an active distributed balun |
US4931921A (en) * | 1989-05-30 | 1990-06-05 | Motorola, Inc. | Wide bandwidth frequency doubler |
JP2807508B2 (ja) | 1989-11-15 | 1998-10-08 | 株式会社エイ・ティ・アール光電波通信研究所 | マイクロ波周波数逓倍器 |
JPH04189002A (ja) | 1990-11-22 | 1992-07-07 | Nec Kansai Ltd | 電子チューナの局部発振回路 |
JPH05243853A (ja) * | 1992-03-02 | 1993-09-21 | Fujitsu Ltd | 周波数逓倍器 |
US5379457A (en) * | 1993-06-28 | 1995-01-03 | Hewlett-Packard Company | Low noise active mixer |
JPH07131253A (ja) * | 1993-11-05 | 1995-05-19 | Fujitsu Ltd | 高周波乗算回路 |
JPH07263997A (ja) | 1994-03-24 | 1995-10-13 | Mitsubishi Electric Corp | 高周波モジュール、高周波回路、増幅器、雑音特性測定装置、および雑音特性測定方法 |
US5661437A (en) * | 1994-08-15 | 1997-08-26 | Nippon Telegraph And Telephone Corporation | Negative feedback variable gain amplifier circuit |
JP3227641B2 (ja) * | 1994-10-28 | 2001-11-12 | 株式会社村田製作所 | ミキサ回路および周波数変換方法 |
US5678226A (en) * | 1994-11-03 | 1997-10-14 | Watkins Johnson Company | Unbalanced FET mixer |
US5886595A (en) * | 1996-05-01 | 1999-03-23 | Raytheon Company | Odd order MESFET frequency multiplier |
US5884154A (en) * | 1996-06-26 | 1999-03-16 | Raytheon Company | Low noise mixer circuit having passive inductor elements |
US6066997A (en) * | 1996-09-13 | 2000-05-23 | Denso Corporation | Frequency multiplier with fundamental wave reflection |
CA2202457A1 (en) * | 1997-04-11 | 1998-10-11 | Telecommunications Research Laboratories | Microwave phase shifter including a reflective phase shift stage and a frequency multiplication stage |
JPH10341115A (ja) | 1997-06-09 | 1998-12-22 | Alps Electric Co Ltd | 増幅器 |
JPH11298202A (ja) | 1998-04-09 | 1999-10-29 | Murata Mfg Co Ltd | バンドパスフィルタ及び2逓倍回路 |
JP3141936B2 (ja) * | 1998-05-08 | 2001-03-07 | 日本電気株式会社 | 周波数コンバータ |
US6057714A (en) * | 1998-05-29 | 2000-05-02 | Conexant Systems, Inc. | Double balance differential active ring mixer with current shared active input balun |
CA2244507A1 (en) * | 1998-09-04 | 2000-03-04 | Masahiro Kiyokawa | Method and apparatus for cascading frequency doublers |
JP2000156611A (ja) * | 1998-11-18 | 2000-06-06 | Sharp Corp | 周波数逓倍器 |
-
2000
- 2000-02-29 JP JP2000057930A patent/JP3366314B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-23 EP EP01301668A patent/EP1154563B1/en not_active Expired - Lifetime
- 2001-02-23 DE DE60101919T patent/DE60101919T2/de not_active Expired - Lifetime
- 2001-02-27 TW TW090104589A patent/TWI272762B/zh not_active IP Right Cessation
- 2001-02-27 US US09/793,695 patent/US6529051B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012138675A (ja) * | 2010-12-24 | 2012-07-19 | Mitsubishi Electric Corp | 高周波発振器 |
JP2012169703A (ja) * | 2011-02-09 | 2012-09-06 | Sumitomo Electric Ind Ltd | 逓倍回路 |
JP2016149708A (ja) * | 2015-02-13 | 2016-08-18 | 三菱電機株式会社 | 周波数逓倍器 |
DE102016201542A1 (de) | 2015-02-13 | 2016-08-18 | Mitsubishi Electric Corporation | Frequenzvervielfacher |
US9553568B2 (en) | 2015-02-13 | 2017-01-24 | Mitsubishi Electric Corporation | Frequency multiplier |
DE102016201542B4 (de) | 2015-02-13 | 2021-10-14 | Sonrai Memory Ltd. | Frequenzvervielfacher |
US10020797B2 (en) | 2016-10-19 | 2018-07-10 | Fujitsu Limited | Phase shifter, semiconductor integrated circuit, and phased array system |
Also Published As
Publication number | Publication date |
---|---|
US20010017556A1 (en) | 2001-08-30 |
DE60101919T2 (de) | 2005-03-17 |
EP1154563A2 (en) | 2001-11-14 |
EP1154563B1 (en) | 2004-02-04 |
TWI272762B (en) | 2007-02-01 |
EP1154563A3 (en) | 2002-07-10 |
JP3366314B2 (ja) | 2003-01-14 |
US6529051B2 (en) | 2003-03-04 |
DE60101919D1 (de) | 2004-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6320462B1 (en) | Amplifier circuit | |
US6066997A (en) | Frequency multiplier with fundamental wave reflection | |
US6369675B2 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
US4518931A (en) | Transistor oscillator/frequency doubler with optimized harmonic feedback | |
JP3366314B2 (ja) | マイクロ波周波数逓倍器 | |
US20110181363A1 (en) | Electronic circuit | |
US8421537B2 (en) | Electronic circuit | |
JP3504598B2 (ja) | マイクロ波又はミリ波に対するバランス型周波数逓倍器 | |
JP2807508B2 (ja) | マイクロ波周波数逓倍器 | |
JP3833570B2 (ja) | マイクロ波周波数逓倍器 | |
US6522221B1 (en) | Phase shifter, attenuator, and nonlinear signal generator | |
JP2899314B2 (ja) | 全通過型能動超高周波数回路 | |
JPH09162648A (ja) | 歪補償回路 | |
JP3610692B2 (ja) | 電圧制御発振器 | |
JPH0585101U (ja) | マイクロ波半導体装置用バイアス回路 | |
JPH09266420A (ja) | 分布増幅器 | |
JPH1093349A (ja) | 周波数逓倍器 | |
JPH06252668A (ja) | マイクロ波回路 | |
JP3216686B2 (ja) | 移相器 | |
JP3208245B2 (ja) | バイアス回路 | |
JPH11346131A (ja) | 高周波利得可変増幅回路 | |
JP3213873B2 (ja) | 電圧制御発振器 | |
JP2004088203A (ja) | 周波数逓倍器 | |
JP2007060341A (ja) | 微分負性抵抗素子を用いたジャイレータ回路 | |
JPH0580165B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3366314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |