JP4780865B2 - 周波数逓倍装置 - Google Patents
周波数逓倍装置 Download PDFInfo
- Publication number
- JP4780865B2 JP4780865B2 JP2001219349A JP2001219349A JP4780865B2 JP 4780865 B2 JP4780865 B2 JP 4780865B2 JP 2001219349 A JP2001219349 A JP 2001219349A JP 2001219349 A JP2001219349 A JP 2001219349A JP 4780865 B2 JP4780865 B2 JP 4780865B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- voltage
- input
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、周波数逓倍装置に関するものであり、特に、無線通信機器に使用され、出力周波数を切り替えることができる周波数逓倍装置に関するものである。
【０００２】
【従来の技術】
近年の携帯電話等の無線通信機器においては、周波数の有効利用のため、送信キャリア周波数帯の増加に伴い、キャリア周波数を切り替えて使用する用途が増加してきている。周波数逓倍装置においても、複数の逓倍数の周波数を適宜に切り替えて使用することが必要となっており、周波数が容易に切り換えられることが要求されている。一方、機器に対する多機能小型化の要求は留まるところを知らず、更に、無線通信の代表である携帯電話等の携帯機器を考える場合、その携帯性から、機器の小型・軽量化や、通信動作における低消費電流化も重要な性能指標となっている。
【０００３】
従来の無線通信機器においては、必要となる複数のキャリア周波数を得るために所定の逓倍数を有する周波数逓倍装置を周波数毎に組み込むことで対応する他、図１５乃至図１７に示す回路が使用されてきた。
【０００４】
図１５は、第１従来技術の周波数逓倍装置１００を示す。スイッチ回路１１０、リミッタアンプ１２０、バンドパスフィルタ（以下、ＢＰＦと記す）１３０、アンプ（以下、ＡＭＰと記す）１４０とで構成されている。
【０００５】
周波数ｆの入力周波数信号ＶＩＮは、スイッチ回路１１０に入力されている。スイッチ回路１１０は、図示しない制御回路により制御され、直接に出力周波数信号ＶＯＵＴとして出力される経路と、周波数を所定倍数に逓倍する経路とに適宜に切り替えられる。周波数を所定倍数に逓倍する経路に入力された入力周波数信号ＶＩＮは、リミッタアンプ１２０において電圧振幅の制限を受け擬似的な矩形波に整形される。ＢＰＦ１３０により、擬似矩形波を構成する高次の周波数成分から所定の周波数成分を取り出す。取り出された周波数成分をＡＭＰ１４０にて増幅して所定倍数の逓倍数を有した出力周波数信号ＶＯＵＴを出力するものである。
【０００６】
また、図１６は、第２従来技術の周波数逓倍装置２００を示す。スイッチ回路１１０と、ミキサ回路１５０とで構成されている。
【０００７】
第１従来技術と同様に、周波数ｆの入力周波数信号ＶＩＮは、スイッチ回路１１０に入力されると、図示しない制御回路により直接に出力周波数信号ＶＯＵＴとして出力される経路に接続されるか、周波数を所定倍数に逓倍する経路に接続されるかを適宜に切り替えられる。周波数を所定倍数に逓倍する経路には、ミキサ回路１５０を備えており、入力周波数信号ＶＩＮ同士のミキシング処理が実行される。即ち、ミキサ回路１５０は、周波数ｆの入力周波数信号ＶＩＮ同士を混合して出力するものである。
【０００８】
図１７は、図１６におけるミキサ回路１５０の具体例として、周波数逓倍数が２倍であるミキサ回路（周波数ダブラー回路）１５０Ａの回路図を示す。トランジスタＱ１０１とＱ１０２が第１差動対を構成しており、結合されたエミッタ端子は、電流源Ｉ１００を介して接地電圧ＧＮＤに接続されている。両トランジスタＱ１０１、Ｑ１０２のベース端子は、抵抗素子Ｒ１０１、Ｒ１０２を介して電圧源ＶＢ１０１により直流電圧がバイアスされている。更にトランジスタＱ１０１のベース端子には、入力周波数信号ＶＩＮが入力されている。トランジスタＱ１０２のベース端子に接続されているコンデンサＣ１０１は、接地容量である。
【０００９】
第１差動対Ｑ１０１とＱ１０２には、負荷として抵抗素子Ｒ１０３、Ｒ１０４が接続されており、各々の接続点が次段のバッファ部に接続されている。バッファ部は、トランジスタＱ１０３と電流源Ｉ１０１、及びトランジスタＱ１０４と電流源Ｉ１０２で構成されており、第１差動対Ｑ１０１とＱ１０２の出力端子である各々のコレクタ端子を各々のベース端子に接続してエミッタフォロア回路を構成している。
【００１０】
上記バッファ部の出力信号が入力される第３段は、位相シフト部を構成している。トランジスタＱ１０３と電流源Ｉ１０１、及びトランジスタＱ１０４と電流源Ｉ１０２で各々構成されているバッファ部の各出力端子は、各々、コンデンサＣ１０２と抵抗素子Ｒ１０５、及びコンデンサＣ１０３と抵抗素子Ｒ１０６で構成されている位相進み部と、各々、抵抗素子Ｒ１０７とコンデンサＣ１０４、及び抵抗素子Ｒ１０８とコンデンサＣ１０５で構成されている位相遅れ部との２種類の位相シフト部に接続され、相互に９０度の位相差を得ている。ここで位相進み部は、共通に接続されている抵抗素子Ｒ１０５及びＲ１０６と接地電圧ＧＮＤとの間に電圧源ＶＢ１０２を備えている。
【００１１】
位相シフト部からの出力信号は、第４段のミキサ部に入力される。即ち、位相進み部の出力端子である、コンデンサＣ１０２と抵抗素子Ｒ１０５との接続点、及びコンデンサＣ１０３と抵抗素子Ｒ１０６との接続点は、入出力関係が逆の関係にある第２差動対Ｑ１０６とＱ１０５、及び第３差動対Ｑ１０７とＱ１０８に接続されている。位相遅れ部の出力端子である抵抗素子Ｒ１０７とコンデンサＣ１０４との接続点、及び抵抗素子Ｒ１０８とコンデンサＣ１０５との接続点は、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８を負荷とする第４差動対Ｑ１１０とＱ１０９に入力されている。第２乃至第４差動対は、電流源Ｉ１０３によりバイアスされると共に、負荷抵抗素子Ｒ１０９、Ｒ１１０に接続されている。
【００１２】
ミキサ部では、第２差動対Ｑ１０６とＱ１０５と、第３差動対Ｑ１０７とＱ１０８との入出力接続関係が逆転していることと、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８と、第４差動対Ｑ１１０とＱ１０９との入力信号間に９０度の位相差があることにより、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８への入力信号の電圧差がピークの時には第４差動対Ｑ１１０とＱ１０９への入力信号の電圧差がなくなり、逆に、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８への入力信号の電圧差がなくなる時には第４差動対Ｑ１１０とＱ１０９への入力信号の電圧差がピークとなる。従って、ミキサ部の出力信号は、入力周波数信号ＶＩＮの半周期毎に切り替わり、周波数が２倍に逓倍されることとなる。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記第１従来技術の周波数逓倍装置１００では、元々単一周波数成分のみを有する入力周波数信号ＶＩＮを、リミッタアンプ１２０で矩形波形に変調した場合、得られた矩形波形に含まれる高次の周波数成分は奇数次の周波数成分が支配的となる。故に、２逓倍等の偶数次の周波数成分は、信号強度が小さく取り出し難いという問題がある。
【００１４】
また、所定の周波数成分を取り出すために、ＢＰＦ１３０が必要となり、更に取り出すべき周波数成分の信号強度が不十分である場合には、ＡＭＰ１４０による増幅処理をも行う必要がある。回路規模が大きくなり消費電流の増大も避けることができない。携帯電話等の携帯機器等に使用する場合、高密度実装や低消費電流性を図ることができず問題である。
【００１５】
前記第２従来技術の周波数逓倍装置２００では、歪みのない２逓倍の出力周波数信号ＶＯＵＴを得るためには、位相進み部の出力信号と位相遅れ部の出力信号との位相差を正確に９０度の位相差に調整することが必要である。このために、位相進み部及び位相遅れ部を構成するコンデンサＣ１０２乃至Ｃ１０５と抵抗素子Ｒ１０５乃至Ｒ１０８との素子特性値を精度よく合わせ込むことが必要となる。ミキサ回路１５０Ａの最適動作ポイントを実現するための各素子の特性値は１点しかなく、素子特性値の合わせ込みをする設計作業が煩雑で難しいと共に、各素子の製造ばらつきや温度特性の違い等による素子特性値のずれにより出力周波数信号ＶＯＵＴの最適値はずれてしまい、経時的に、更に温度特性的に正確な出力周波数信号ＶＯＵＴを維持することが困難であるという問題がある。
【００１６】
更に、前記第１及び第２従来技術の周波数逓倍装置１００及び２００では、スイッチ回路１１０により入力周波数信号ＶＩＮの信号経路を切り替えて、出力周波数信号ＶＯＵＴの周波数を切り替えている。しかしながら、スイッチ回路１１０を駆動するために消費される消費電流は無視することができない。周波数逓倍装置１００及び２００の消費電流を低減することができず問題である。
【００１７】
本発明は前記従来技術の問題点を解消するためになされたものであり、携帯電話等の無線通信機器において、周波数の有効利用に際し、所定倍数の逓倍数を有する周波数信号の適宜な切り替えを、低消費電流で、且つ簡易・簡単な回路構成で実現することができる周波数逓倍装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る周波数逓倍装置は、入力周波数信号が入力され該入力周波数信号の有する電圧レベルをシフトして少なくとも１つのレベルシフト信号を生成するレベルシフト部と、少なくとも１つのレベルシフト信号の位相をシフトして少なくとも１つの位相シフト信号を生成する位相シフト部と、入力周波数信号および少なくとも１つの位相シフト信号のうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を生成する波形合成部と、合成波形と比較閾値とを比較して比較結果を出力周波数信号として出力する比較部とを含むことを特徴とする。
また、請求項７に係る周波数逓倍装置は、入力周波数信号の位相をシフトして少なくとも１つの位相シフト信号を生成する位相シフト部と、少なくとも１つの位相シフト信号が入力され該入力周波数信号の有する電圧レベルをシフトして少なくとも１つのレベルシフト信号を出力するレベルシフト部と、入力周波数信号および少なくとも１つのレベルシフト信号のうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を生成する波形合成部と、合成波形と比較閾値とを比較して比較結果を出力周波数信号として出力する比較部とを含むことを特徴とする。
【００１９】
請求項１の周波数逓倍装置では、入力周波数信号の有する電圧レベルをシフトした少なくとも１つのレベルシフト信号に対して、位相がシフトされた少なくとも１つの位相シフト信号と入力周波数信号とのうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を比較閾値と比較して、比較結果を出力周波数信号として出力する。
請求項７の周波数逓倍装置では、入力周波数信号を位相シフト部により位相をシフトして少なくとも１つの位相シフト信号として出力し、レベルシフト部で少なくとも１つの位相シフト信号の電圧レベルがシフトされ少なくとも１つのレベルシフト信号が出力される。入力周波数信号および少なくとも１つのレベルシフト信号のうち２つ以上の信号について電圧値が大きな信号を選択して信号を合成して合成波形を生成し、合成波形を比較閾値と比較して、比較結果を出力周波数信号として出力する。
【００２０】
図１に、請求項１または７に係る周波数逓倍装置を示す第１原理図１を示す。周波数成分を有する入力周波数信号ｆＩＮは、位相シフト部４とレベルシフト部７とにより構成される回路ブロックに入力される。この回路ブロックにより、入力周波数信号ｆＩＮを基本信号として、適宜に位相がシフトされた信号が少なくとも１つ生成されると共に、基本信号及び位相シフト信号のうちから適宜な信号に対して振幅レベルがシフトされる。これにより、基本信号と位相シフト信号との信号波形におけるピーク／ボトム電圧に差が生ずることとなる。尚、位相シフト信号の生成と信号の振幅レベルのレベルシフトは、何れを先に行うことも可能である。次に、これらの基本信号と位相シフト信号（ＬＳｆ）とを波形合成部５において合成して合成波形（Ｍｆ）を得る。位相シフト部４により相互に位相差を有する信号波形（ＬＳｆ）を合成するため、合成信号波形（Ｍｆ）の周期は、合成される波形（ＬＳｆ）の数に応じて短くなる。更に、信号波形（ＬＳｆ）毎に適宜に振幅レベルのレベルシフトが施されているため、各周期におけるピーク／ボトム電圧値は差を有している。この合成波形（Ｍｆ）を比較部６にて比較閾値と比較する。従って、合成された位相シフト信号波形の数と、振幅レベルにおけるレベルシフト量、更に比較閾値に応じて、出力周波数信号ｆＯＵＴの周波数を切り替えることができる。
【００２１】
これにより、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、位相シフト部、レベルシフト部、波形合成部、比較部という構成により、出力周波数信号の周波数を簡単に切り替えることができる。高次の周波数成分によっては信号強度が小さいため所定周波数信号の抽出が困難であるに対して、信号強度を十分に確保することができ、所定周波数を有する出力周波数信号を確実に出力することができる。
【００２２】
また、請求項２に係る周波数逓倍装置は、請求項１に記載の周波数逓倍装置において、位相シフト部は、差動対を含むことを特徴とする。また、請求項３に係る周波数逓倍装置は、請求項１又は２に記載の周波数逓倍装置において、位相シフト部は、入力周波数信号に対して、位相が所定の位相分進んでいる位相シフト信号を生成する位相進み部、及び位相が所定の位相分遅れている位相シフト信号を生成する位相遅れ部のうち、少なくとも何れか１つを備えることを特徴とする。
【００２３】
請求項２の周波数逓倍装置では、差動対で位相を反転させて位相シフト効果を得ている。また、請求項３の周波数逓倍装置では、位相進み部や位相遅れ部により、入力周波数信号に対して所定の位相差を有する位相シフト信号を生成している。
【００２４】
これにより、高次の周波数成分から所定周波数を抽出する場合に必要となるバンドパスフィルタやアンプも不要であり、これらの回路に代えて、差動対や、位相進み部、位相遅れ部という簡単な回路構成により、位相シフト信号を生成してやればよく、携帯電話等の携帯機器への応用に必須である高密度実装や低消費電流性を実現することができる。
【００２５】
また、歪みのない所定逓倍数の出力周波数信号を得るために、コンデンサや抵抗素子等の素子特性値を精度よく合わせ込む必要がないので、設計作業が簡略化できると共に、各素子の製造ばらつきや温度特性の違い等による特性値のずれを生ずることもなく、精度のよい出力周波数信号を安定して維持することができる。
【００２６】
また、位相進み部、及び位相遅れ部は、容量性負荷成分、あるいは誘導性負荷成分を含んで構成することが好ましい。これにより、容易に入力周波数信号に対して位相をシフトすることができる。
【００２７】
また、比較部における比較閾値は、適宜に調整可能であることが好ましい。これにより、比較閾値を変更することで、比較閾値と波形合成部から出力される合成波形との電圧レベルの大小関係を適宜に調整することができ、比較部から出力される出力周波数信号の周波数を適宜に切り替えることができる。
【００２８】
また、請求項４に係る周波数逓倍装置は、請求項１乃至３の何れか１項に記載の周波数逓倍装置において、レベルシフト部は、シフトする電圧レベルを調整可能であることを特徴とする。
【００２９】
請求項４の周波数逓倍装置では、振幅レベル値は、適宜に調整可能である。
【００３０】
これにより、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、振幅レベル値を適宜に調整するといった簡単な回路構成により、出力周波数信号の周波数を所定逓倍数の周波数に簡単に切り替えることができる。信号強度を十分に確保しながら、所定周波数を有する出力周波数信号を確実に出力することができる。
【００３１】
また、高次の周波数成分から所定周波数を抽出する場合に必要となるバンドパスフィルタやアンプに代えて、信号毎の振幅レベル値の適宜な調整という簡単な回路構成で実現することができるため、携帯電話等の携帯機器等への応用に必須である高密度実装や低消費電流性を実現することができる。
【００３２】
また、構成素子の製造ばらつきや温度特性の違い等による特性値のずれを生ずることもなく、精度のよい出力周波数信号を安定して維持することができ、設計作業が簡略化できる。
【００３３】
また、出力周波数信号の周波数値を切り替えるために、スイッチ回路等を備える必要がないので、スイッチ回路等の駆動のために必要とされていた消費電流は不要となり回路動作の低消費電流化を図ることができる。
【００３４】
また、レベルシフト部は、切り換え制御部を備えることにより、基本信号及び位相シフト信号毎の駆動能力を適宜に切り替えることが好ましい。ここで、駆動能力とは、入力周波数信号及び位相シフト信号を出力するトランジスタのサイズであるか、入力周波数信号及び位相シフト信号を出力するバイアス電流源の電流値であるか、入力周波数信号及び位相シフト信号の電圧レベルを決定する負荷成分のサイズであるかのいずれかであることが好ましい。これにより、切り換え制御部の制御により、信号間の振幅レベルを適宜に切り替えることができ、波形合成後の比較部において出力される出力周波数信号の周波数を適宜に切り替えることができる。
【００３５】
また、請求項５に係る周波数逓倍装置は、請求項１乃至４の何れか１項に記載の周波数逓倍装置において、波形合成部は、全波整流部を含むことを特徴とする。
【００３６】
請求項５の周波数逓倍装置では、全波整流部により、基本信号及び位相シフト信号を全波整流した波形を合成波形としている。
【００３７】
これにより、後段に比較部と相俟って、全波整流することにより、２逓倍の周波数成分を簡単に生成することができる。
【００３８】
また、請求項６に係る周波数逓倍装置は、請求項１乃至５の何れか１項に記載の周波数逓倍装置において、位相シフト部は、入力周波数信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力信号を出力する入力差動対を含み、差動入力端子毎に適宜な直流電圧をバイアスし、波形合成部は、差動出力信号のうち電圧値の高い信号を選択して整流出力する全波整流部を含み、比較部は、全波整流部により出力される全波整流信号と、比較閾値を設定する参照電圧とを比較することを特徴とする。
【００３９】
請求項６の周波数逓倍装置では、位相シフト部により入力差動対の差動入力端子毎に適宜な直流電圧がバイアスされている状態で、少なくとも何れか一方の差動入力端子に入力周波数信号が入力される。入力差動対から出力される差動出力信号は、電圧値の高い信号が選択されて全波整流部により全波整流されて、比較部で参照電圧と比較される。
【００４０】
また、請求項８に係る周波数逓倍装置は、請求項７に記載の周波数逓倍装置において、位相シフト部は、入力周波数信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力端子から差動出力信号を出力する入力差動対と、差動出力端子毎に備えられ差動出力端子からの直流成分を遮断するハイパスフィルター部とを含み、レベルシフト部は、ハイパスフィルター部から出力される差動信号毎に適宜な直流電圧をバイアスするとともに差動増幅し、波形整形部は、差動増幅された信号のうち電圧値の高い信号を選択して全波整流信号として出力し、比較部は、全波整流信号と比較閾値を設定する参照電圧とを比較することを特徴とする。
【００４１】
請求項８の周波数逓倍装置では、少なくとも何れか一方の差動入力端子に入力周波数信号が入力される。入力差動対から出力される差動出力信号は、ハイパスフィルター部を介して直流成分がカットされた後、レベルシフト部により個々に適宜な直流電圧がバイアスされる。こうしてレベルシフトされた差動信号は差動増幅された後、電圧値の高い信号が選択されて全波整流部により全波整流されて比較部で参照電圧と比較される。
【００４２】
これにより、上記請求項７に記載の周波数逓倍装置の作用・効果を有する周波数逓倍装置を簡単な回路構成で実現することができるため、携帯電話等の携帯機器への応用に必須である高密度実装や低消費電流性を実現することができる。
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
図２に示す第２原理図２では、周波数成分を有する入力周波数信号ｆＩＮは、第１原理図の周波数逓倍装置１に入力されるに先立ち、変調部８に入力される。この変調部８により変調された変調信号波形ｆ'ＩＮが、周波数逓倍装置１に入力される。周波数逓倍装置１において周波数の切り換えを行うに先立ち、変調部８において、周波数を任意に切り替えることができる。ここで、変調部８としては、例えば、ＦＭ変調器であり、Ｖ／Ｆ変換器である。
【００５１】
これにより、入力信号に応じて、ＦＭ変調器やＶ／Ｆ変換器により任意の周波数を有する信号を、請求項１乃至請求項８の少なくとも何れか１項に記載の周波数低倍装置の入力信号とすることができるので、出力周波数信号として任意の周波数信号を切り換えて出力することができる。
【００５２】
【発明の実施の形態】
以下、本発明の周波数逓倍装置について具体化した第１乃至第４実施形態を図３乃至図１４に基づき図面を参照しつつ詳細に説明する。図３は、第１実施形態の周波数逓倍装置を示す回路ブロック図である。図４は、第１実施形態による周波数逓倍波形を示す波形図である。図５は、第１実施形態の具体例を示す回路図である。図６は、第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＝ＶＢ１２の場合）。図７は、第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＜ＶＢ１２の場合）。図８は、第２実施形態の周波数逓倍装置を示す回路図である。図９は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４の場合）。図１０は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３の場合）。図１１は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３の場合）。図１２は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２の場合）。図１３は、第３実施形態の周波数逓倍装置を示す回路ブロック図である。図１４は、第４実施形態の周波数逓倍装置を示す回路ブロック図である。
【００５３】
第１実施形態の周波数逓倍装置１０を図３に示す。図３の回路ブロック１０は、本発明の第１原理図の周波数逓倍装置１（図１、参照）に対する実施形態であり、入力周波数信号ＶＩＮと同一周波数、あるいは２逓倍の周波数を切り替えて出力する回路である。第１実施形態の周波数逓倍装置１０では、第１原理図の周波数逓倍装置１の各構成要素について、位相シフト部４に対して差動アンプ４１が対応し、波形合成部５に対して全波整流器５１が対応し、比較部６に対して比較器６１が対応している。更に、差動アンプ４１の両入力端子に備えられている電圧バイアス部７１がレベルシフト部７に対応している。第１実施形態の周波数逓倍装置１０では、位相シフトする前の入力周波数信号ＶＩＮに対してレベルシフトを施している。
【００５４】
入力周波数信号ＶＩＮは、単相信号として差動アンプ４１に入力されている。差動アンプ４１の他方の差動入力端子には、接地容量としてコンデンサＣ１が接続されている。また、差動アンプ４１への差動入力端子には、入力端子毎に電圧源ＶＢ１、ＶＢ２を有する電圧バイアス部７１が備えられている。差動アンプ４１は差動の出力端子を有しており、差動出力信号ＶＳ１＋、ＶＳ１−が出力されている。これらの差動出力信号ＶＳ１＋、ＶＳ１―は全波整流器５１に入力され全波整流されて、単相信号として出力端子ＶＭ１に出力される。ここで全波整流とは、図示しないバイアス回路等により差動出力信号ＶＳ１＋、ＶＳ１―の電圧振幅の中心レベルを基準電圧レベルとして全波整流するものとする。全波整流器５１により全波整流され、振幅レベルを略中心として折り返された差動出力信号ＶＳ１＋、ＶＳ１―は全波整流信号ＶＭ１として出力され、比較器６１の一方の入力端子に入力されている。比較器６１の他方の入力端子には、参照電圧ＶＲＥＦが入力されている。そして、両入力信号ＶＭ１、ＶＲＥＦの比較結果が出力信号ＶＯＵＴとして出力されている。
【００５５】
尚、第１実施形態では、入力周波数信号ＶＩＮを単相信号として差動アンプ４１の一方の差動入力端子に入力する場合を示しているが、これに限定されるものではなく、入力周波数信号ＶＩＮを差動信号として供給するようにしてもよい。この場合は、他方の差動入力端子に接続されている接地容量のコンデンサＣ１は不要である。
【００５６】
図４には、入力周波数信号ＶＩＮとして、サイン（ｓｉｎ）波等の三角関数波形が入力された場合の入出力応答波形を示している。図４では、電圧源ＶＢ１、ＶＢ２のバイアス電圧値は同一電圧に設定されているものとする。差動アンプ４１により出力される差動出力信号ＶＳ１＋、ＶＳ１−は、相互に位相が反転された信号である。この差動出力信号ＶＳ１＋、ＶＳ１−は、全波整流器５１により出力される全波整流信号ＶＭ１は、差動出力信号ＶＳ１＋、ＶＳ１−を振幅の略中心に対して折り返した波形となる。従って、発振周波数は入力周波数信号ＶＩＮの２倍となる。参照電圧ＶＲＥＦを全波整流信号ＶＭ１の振幅レベル内の適宜の電圧レベルに設定してやれば、比較器６１により、全波整流信号ＶＭ１の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができる。こうして得られた出力周波数信号ＶＯＵＴは、入力周波数信号ＶＩＮの２倍の周波数を有する矩形波形である。
【００５７】
図４では、電圧源ＶＢ１、ＶＢ２のバイアス電圧値を同一電圧に設定する場合についての入出力応答波形を示したが、電圧源ＶＢ１、ＶＢ２間のバイアス電圧値に差を設けてやれば、差動アンプ４１の差動出力信号ＶＳ１＋、ＶＳ１―間にオフセット電圧を設定することができる。これにより、ピーク電圧値が交互に異なる全波整流波形ＶＭ１を得ることができ、比較器６１における参照電圧ＶＲＥＦと比較した際、全波整流波形ＶＭ１の１周期おきに出力周波数信号ＶＯＵＴを出力することもできる。これについては、第１実施形態の具体例において後述する。
【００５８】
次に、第１実施形態の具体例の周波数逓倍装置１０Ａを図５に示す。図５の周波数逓倍装置１０Ａは、出力周波数信号ＶＯＵＴとして、入力周波数信号ＶＩＮと同一の周波数を有する信号と、２逓倍の周波数を有する信号とを適宜に切り替えて出力する場合の回路図を示している。同一導電型で同一サイズのトランジスタＱ１とＱ２で入力差動対を構成している。結合されたエミッタ端子は、電流源Ｉ１を介して接地電圧ＧＮＤに接続されている。入力差動対Ｑ１とＱ２のうち、トランジスタＱ１のベース端子には入力周波数信号ＶＩＮが入力されている。また、トランジスタＱ２のベース端子に接続されているコンデンサＣ１は、接地容量である。更に入力差動対Ｑ１とＱ２には、負荷として同一特性で同一サイズの抵抗素子Ｒ３、Ｒ４が接続されており、各々の接続点が入力差動対Ｑ１とＱ２の差動出力端子ＶＳ１１、ＶＳ１２として次段のトランジスタＱ３、Ｑ４のベース端子に接続されている。トランジスタＱ３、Ｑ４も同一導電型で同一サイズのトランジスタにより構成されている。トランジスタＱ３、Ｑ４は、入力差動対Ｑ１とＱ２のそれぞれの出力信号をエミッタフォロアで受けるバッファ回路を構成している。トランジスタＱ１乃至Ｑ４、抵抗素子Ｒ３、Ｒ４、及び電流源Ｉ１で、差動アンプ部４１Ａを構成している。差動アンプ部４１Ａは、第１原理図における周波数逓倍装置１の位相シフト部４の具体例である。
【００５９】
また、入力差動対Ｑ１とＱ２の各ベース端子は、各々抵抗素子Ｒ１、Ｒ２を介して、電圧源ＶＢ１１、ＶＢ１２により直流電圧がバイアスされており、電圧バイアス部７１Ａを構成している。電圧バイアス部７１Ａは、第１原理図における周波数逓倍装置１のレベルシフト部７の具体例である。
【００６０】
バッファ回路を構成しているトランジスタＱ３、Ｑ４のエミッタ端子は、各々ダイオードＤ１、Ｄ２のアノード端子に接続されており、ダイオードＤ１、Ｄ２のカソード端子は共通に接続されて、抵抗素子Ｒ５を介して接地電圧ＧＮＤに接続されると共に、全波整流端子ＶＭ１１として次段に接続されている。ダイオードＤ１、Ｄ２、抵抗素子Ｒ５で、全波整流部５１Ａを構成している。全波整流部５１Ａは、第１原理図における周波数逓倍装置１の波形合成部５の具体例である。
【００６１】
全波整流端子ＶＭ１１は、トランジスタＱ５のベース端子に接続されている。トランジスタＱ５は同一導電型で同一サイズのトランジスタＱ６と共に比較差動対を構成しており、結合されたエミッタ端子は、電流源Ｉ２を介して接地電圧ＧＮＤに接続されている。比較差動対Ｑ５とＱ６により全波整流端子ＶＭ１１から入力される全波整流信号ＶＭ１１との比較を行う参照電圧源ＶＲＥＦは、トランジスタＱ６のベース端子に接続されている。比較差動対Ｑ５とＱ６には、負荷として同一特性で同一サイズの抵抗素子Ｒ６、Ｒ７が接続されており、このうちトランジスタＱ５と抵抗素子Ｒ６との接続点がトランジスタＱ７のベース端子に接続されている。トランジスタＱ７のエミッタ端子は電流源Ｉ３を介して接地電圧ＧＮＤに接続されている。トランジスタＱ７と電流源Ｉ３は、バッファ回路を構成しており、両者の接続点が出力周波数端子ＶＯＵＴとなっている。トランジスタＱ５乃至Ｑ７、抵抗素子Ｒ６、Ｒ７、電流源Ｉ２、Ｉ３、及び参照電圧源ＶＲＥＦで、比較部６１Ａを構成している。比較部６１Ａは、第１原理図における周波数逓倍装置１の比較部６の具体例である。
【００６２】
図６、図７には、入力周波数信号ＶＩＮとして、サイン（ｓｉｎ）波等の三角関数波形が入力された場合の入出力応答波形を示している。ここで、図６は、電圧バイアス部７１Ａにおける各電圧源ＶＢ１１、ＶＢ１２のバイアス電圧値が等しい場合（電圧値：ＶＢ１１＝ＶＢ１２）を示している。図８は、電圧バイアス部７１Ａにおける各電圧源ＶＢ１１、ＶＢ１２に関し、電圧源ＶＢ１２のバイアス電圧値が電圧源ＶＢ１１の出力電圧値より高い場合（電圧値：ＶＢ１１＜ＶＢ１２）を示している。
【００６３】
先ず、図６について説明する。差動アンプ４１Ａにより差動出力端子ＶＳ１１、ＶＳ１２から出力される差動出力信号ＶＳ１１、ＶＳ１２は、相互に位相が反転された信号である。ここで、電圧バイアス部７１Ａにおける各電圧源ＶＢ１１、ＶＢ１２のバイアス電圧値が等しい（電圧値：ＶＢ１１＝ＶＢ１２）ので、差動出力信号ＶＳ１１、ＶＳ１２の振幅電圧の電圧範囲は一致している。即ち、入力差動対Ｑ１とＱ２は線形動作をしており、電流源Ｉ１からの出力電流を入力周波数信号ＶＩＮに基づきトランジスタＱ１、Ｑ２間で適宜に割り振って差動出力信号ＶＳ１１、ＶＳ１２を得ている。ピーク電圧Ｖ１１の最大値は、電流源Ｉ１からのバイアス電流が流れなくなった状態であり、電源電圧ＶＣＣから、トランジスタＱ３あるいはＱ４のベース端子への入力電流が流れることによる抵抗素子Ｒ３あるいはＲ４の電圧降下分を減じた電圧値となる。また、ボトム電圧Ｖ１２の最小値は、電流源Ｉ１からのバイアス電流の全てが流れた状態であり、電源電圧ＶＣＣから、電流源Ｉ１のバイアス電流が流れることによる抵抗素子Ｒ３あるいはＲ４の電圧降下分を減じた電圧値となる。
【００６４】
トランジスタＱ３、Ｑ４によりバッファ化された差動出力信号ＶＳ１１、ＶＳ１２は、各々、ダイオードＤ１、Ｄ２のアノード端子に入力される。ここで、ダイオードＤ１、Ｄ２のカソード端子は共通に接続されており、アノード端子に入力されている差動出力信号ＶＳ１１、ＶＳ１２は相互に位相が反転した信号であるため、差動出力信号ＶＳ１１、ＶＳ１２のうち高い電圧レベルとなっているダイオード（Ｄ１あるいはＤ２）が半周期毎に交互に導通する。こうしてトランジスタ（Ｑ３あるいはＱ４）のベース・エミッタ間順方向電圧分、及びダイオード（Ｄ１あるいはＤ２）の順方向電圧分の電圧降下した電圧が共通接続されたカソード端子ＶＭ１１に出力されることとなる。従って、差動出力信号ＶＳ１１、ＶＳ１２のうち高い電圧レベルの信号が選択的に出力されて、差動出力信号ＶＳ１１、ＶＳ１２の振幅の略中心レベルに対して折り返された波形となり、全波整流信号ＶＭ１１として出力される。出力される全波整流信号ＶＭ１１は、全波整流における折り返し電圧値を略ボトム電圧として、差動出力信号ＶＳ１１、ＶＳ１２のピーク電圧値Ｖ１１から、トランジスタ（Ｑ３あるいはＱ４）のベース・エミッタ間順方向電圧分、及びダイオード（Ｄ１あるいはＤ２）の順方向電圧分の電圧降下分を減じた電圧値をピーク電圧値Ｖ１３とする波形となる。
【００６５】
こうして得られた全波整流信号ＶＭ１１に対して、参照電圧ＶＲＥＦを全波整流信号ＶＭ１１の振幅レベル内の適宜の電圧レベルに設定してやれば、比較部６１Ａにより、全波整流信号ＶＭ１１の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができる。こうして得られた出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮを全波整流した波形に基づき生成されているため、入力周波数信号ＶＩＮの周波数に対して２倍の周波数を有する矩形波形となる。
【００６６】
次に、図７について説明する。図７では、電圧源ＶＢ１２のバイアス電圧値が電圧源ＶＢ１１のバイアス電圧値より高く設定されているため（電圧値：ＶＢ１１＜ＶＢ１２）、このバイアス電圧における電圧差（ＶＢ１２−ＶＢ１１）が入力差動対Ｑ１とＱ２における線形動作範囲内であるという条件の下で、入力差動対Ｑ１とＱ２の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。電圧差（ＶＢ１２−ＶＢ１１）の条件では、トランジスタＱ１に比してトランジスタＱ２にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、各電圧源ＶＢ１１、ＶＢ１２のバイアス電圧値が等しい場合（電圧値：ＶＢ１１＝ＶＢ１２）に比して、差動出力信号ＶＳ１１は、負荷抵抗素子Ｒ３にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ３間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＳ１２は、負荷抵抗素子Ｒ４にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ４間の電圧降下分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＳ１１、ＶＳ１２間の出力電圧値差は、負荷抵抗Ｒ３、あるいはＲ４（両抵抗は、通常、同一抵抗値。Ｒ３＝Ｒ４＝Ｒ）にオフセット電流ＩＯＳが流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）となる。
【００６７】
差動出力信号ＶＳ１１、ＶＳ１２のうち高い電圧レベルの信号が、ダイオードＤ１、Ｄ２により選択的に出力されて、全波整流信号ＶＭ１１として出力される。従って、得られた全波整流信号ＶＭ１１は、差動出力信号ＶＳ１１、ＶＳ１２の電圧振幅範囲内の略中心レベルに対して折り返された波形となる。出力される全波整流信号ＶＭ１１のピーク電圧値Ｖ１３は、差動出力信号ＶＳ１１のピーク電圧値から、トランジスタＱ３のベース・エミッタ間順方向電圧分、及びダイオードＤ１の順方向電圧分の電圧降下をした電圧値となる。全波整流信号ＶＭ１１は、全波整流における折り返し電圧値を略ボトム電圧として、差動出力信号ＶＳ１１に基づくピーク電圧値を含む大きな山形波形と、差動出力信号ＶＳ１２に基づく小さな山形波形とを交互に繰り返した波形となる。
【００６８】
こうして得られた全波整流信号ＶＭ１１に対して、参照電圧ＶＲＥＦを、差動出力信号ＶＳ１１に基づく大きな山形波形と差動出力信号ＶＳ１２に基づく小さな山形波形との中間電圧レベル内の適宜の電圧レベルに設定してやれば、比較部６１Ａにより、全波整流信号ＶＭ１１の半分の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができる。こうして得られた出力周波数信号ＶＯＵＴは、入力周波数信号ＶＩＮの周波数と同一の周波数を有する矩形波形となる。
【００６９】
以上に説明した第１実施形態の周波数低倍装置１０、１０Ａによれば、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、差動アンプ４１、４１Ａ、整流回路５１、５１Ａ、比較器６１、６１Ａといった基本的な回路に対して電圧バイアス部７１、７１Ａによりオフセット電圧を設定するといった簡単な回路構成により、出力周波数信号ＶＯＵＴの周波数を入力周波数信号ＶＩＮの周波数ｆ及びその２逓倍の周波数２ｆに簡単に切り替えることができる。この時、整流回路５１、５１Ａにより入力波形の全波整流を行っているので、後段に比較器６１，６１Ａと相俟って２逓倍の周波数成分を簡単に生成することができる。高次の周波数成分では信号強度が小さいため所定周波数信号の抽出が困難であるに対して、第１実施形態においては信号強度は十分に確保することができ、所定周波数を有する出力周波数信号ＶＯＵＴを確実に出力することができる。
【００７０】
また、高次の周波数成分から所定周波数を抽出する場合に必要となるＢＰＦやＡＭＰも不要であり、これらの回路に代えて、差動アンプ４１、４１Ａ、整流回路５１、５１Ａ、比較器６１、６１Ａ、及び電圧バイアス部７１、７１Ａという簡単な回路構成で実現することができるため、携帯電話等の携帯機器等への応用に必須である高密度実装や低消費電流性を実現することができる。
【００７１】
また、歪みのない２逓倍の出力周波数信号ＶＯＵＴを得るために、コンデンサや抵抗素子等の素子特性値を精度よく合わせ込む必要がないので、設計作業が簡略化できると共に、各素子の製造ばらつきや温度特性の違い等による特性値のずれを生ずることもなく、精度のよい出力周波数信号ＶＯＵＴを安定して維持することができる。
【００７２】
また、出力周波数信号ＶＯＵＴの周波数値を切り替えるために、スイッチ回路等を備える必要がないので、スイッチ回路等の駆動のために必要とされていた消費電流は不要となり回路動作の低消費電流化を図ることができる。
【００７３】
第２実施形態の周波数逓倍装置２０を図８に示す。図８の回路図２０は、本発明の第１原理図の周波数逓倍装置１に対する実施形態であり、入力周波数信号ＶＩＮと同一周波数乃至４逓倍周波数の間で出力周波数信号ＶＯＵＴの周波数を切り替える場合である。第２実施形態の周波数逓倍装置２０では、第１原理図の周波数逓倍装置１の各構成要素について、位相シフト部４に対して位相シフト部４２が対応し、レベルシフト部７に対してレベルシフト部７２が対応し、波形合成部５に対して全波整流部５２が対応し、比較部６に対して比較部６２が対応している。
【００７４】
入力周波数信号ＶＩＮは、電圧源ＶＣ２によりバイアスされると共に抵抗素子Ｒ９を介してトランジスタＱ９のベース端子に接続されており、トランジスタＱ９のエミッタ端子は電流源Ｉ５を介して接地電圧ＧＮＤに、コレクタ端子は電源電圧に接続されている。トランジスタＱ９及び電流源Ｉ５の構成と同様の構成を有して、トランジスタＱ８及び電流源Ｉ６、トランジスタＱ１０及び電流源Ｉ４が、各々電源電圧ＶＣＣと接地電圧ＧＮＤとの間に接続されている。そして、トランジスタＱ８、Ｑ１０のベース端子は、各々抵抗素子Ｒ８、Ｒ１０を介して電圧源ＶＣ１、ＶＣ２によりバイアスされている。更に、トランジスタＱ１０のベース端子と接地電圧ＧＮＤとの間にはコンデンサＣ２が接続されている。
【００７５】
トランジスタＱ８乃至Ｑ１０のエミッタ端子は次段の第１乃至第４入力差動対Ｑ１１とＱ１２、Ｑ１３とＱ１４、Ｑ１５とＱ１６、Ｑ１７とＱ１８に入力されている。即ち、トランジスタＱ８のエミッタ端子は、第１入力差動対トランジスタＱ１１と第２差動対トランジスタＱ１３に接続されており、トランジスタＱ９のエミッタ端子は、第１入力差動対トランジスタＱ１２、第２差動対トランジスタＱ１４、第３入力差動対トランジスタＱ１６、第４差動対トランジスタＱ１８に接続されており、トランジスタＱ１０のエミッタ端子は、第３入力差動対トランジスタＱ１５と第４差動対トランジスタＱ１７に接続されている。
【００７６】
第１乃至第４入力差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８は、各々の差動対毎に同一導電型で同一サイズのトランジスタである。結合されたエミッタ端子は、電流源Ｉ７乃至Ｉ１０を介して接地電圧ＧＮＤに接続されている。更に、各入力差動対のうち、第１及び第２差動対Ｑ１１とＱ１２、Ｑ１３とＱ１４と、第３及び第４差動対Ｑ１５とＱ１６、Ｑ１７とＱ１８とは、各々共通の負荷抵抗素子に接続されており、トランジスタＱ１１、Ｑ１３は抵抗素子Ｒ１１に、トランジスタＱ１２、Ｑ１４は抵抗素子Ｒ１２に、トランジスタＱ１５、Ｑ１７は抵抗素子Ｒ１５に、トランジスタＱ１６、Ｑ１８は抵抗素子Ｒ１６に接続されている。ここで、各抵抗素子は同一特性で同一サイズである。入力周波数信号ＶＩＮの入力部から、各負荷抵抗素子Ｒ１１、Ｒ１２、Ｒ１５、Ｒ１６と各差動対トランジスタとの接続点ＶＳ２１、ＶＳ２２、ＶＳ２３、ＶＳ２４までで位相シフト部４２を構成している。
【００７７】
接続点ＶＳ２１乃至ＶＳ２４は、コンデンサＣ３、Ｃ４、Ｃ５、Ｃ６の一端に接続され、コンデンサＣ３乃至Ｃ６の他端は第１及び第２レベル変換差動対を構成するトランジスタＱ１９とＱ２０、Ｑ２１とＱ２２のベース端子に接続されると共に、抵抗素子Ｒ１３、Ｒ１４、Ｒ１７、Ｒ１８を介して接地電圧ＧＮＤを基準とする電圧源ＶＢ２１、ＶＢ２２、ＶＢ２３、ＶＢ２４に接続されている。第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のエミッタ端子には電流源Ｉ１１、Ｉ１２が接続されており、コレクタ端子には負荷抵抗素子Ｒ１９、Ｒ２０、Ｒ２１、Ｒ２２が接続されている。コンデンサＣ３乃至Ｃ６から第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２まででレベルシフト部７２を構成している。
【００７８】
第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のコレクタ端子は、出力端子として次段のトランジスタＱ２３、Ｑ２４、Ｑ２５、Ｑ２６のベース端子に接続されている。トランジスタＱ２３乃至Ｑ２６も同一導電型で同一サイズのトランジスタにより構成されている。トランジスタＱ２３乃至Ｑ２６のコレクタ端子は電源電圧ＶＣＣに接続されており、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２からの出力信号をエミッタフォロアで受けるバッファ回路を構成している。これらのトランジスタＱ２３乃至Ｑ２６のエミッタ端子は、各々ダイオードＤ３、Ｄ４、Ｄ５、Ｄ６のアノード端子に接続されており、ダイオードＤ３乃至Ｄ６のカソード端子は、共通に接続され抵抗素子Ｒ２５を介して接地電圧ＧＮＤに接続されると共に、全波整流端子ＶＭ２として次段に接続されている。バッファ回路から全波整流端子ＶＭ２までで全波整流部５２を構成している。
【００７９】
全波整流端子ＶＭ２は、トランジスタＱ２７のベース端子に接続されている。トランジスタＱ２７は同一導電型で同一サイズのトランジスタＱ２８と共に比較差動対を構成しており、結合されたエミッタ端子は、バイアス電流源Ｉ１３を介して接地電圧ＧＮＤに接続されている。比較差動対Ｑ２７とＱ２８により全波整流端子ＶＭ２から入力される全波整流信号ＶＭ２との電圧比較を行う参照電圧源ＶＲＥＦは、トランジスタＱ２８のベース端子に接続されている。比較差動対Ｑ２７とＱ２８には、負荷として同一特性で同一サイズの抵抗素子Ｒ２３、Ｒ２４が接続されており、このうちトランジスタＱ２７と抵抗素子Ｒ２３との接続点がトランジスタＱ２９のベース端子に接続されている。トランジスタＱ２９のエミッタ端子は電流源Ｉ１４を介して接地電圧ＧＮＤに接続されている。トランジスタＱ２９と電流源Ｉ１４は、バッファ回路を構成しており接続点が出力端子ＶＯＵＴとなっている。全波整流端子ＶＭ２から出力端子ＶＯＵＴまでで比較部６２を構成している。
【００８０】
図９乃至図１２には、入力周波数信号ＶＩＮとして、サイン（ｓｉｎ）波等の三角関数波形が入力された場合の入出力応答波形を示している。ここで、図９は、レベルシフト部７２における各電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値が等しい場合（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４）を示している。図１０は、レベルシフト部７２において、電圧源ＶＢ２１、ＶＢ２２、ＶＢ２４のバイアス電圧値が等しく、このバイアス電圧値に比して電圧源ＶＢ２３のバイアス電圧値が高い場合（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）を示している。図１１は、レベルシフト部７２において、電圧源ＶＢ２１と電圧源ＶＢ２４、及び電圧源ＶＢ２２と電圧源ＶＢ２３のバイアス電圧値が各々等しく、両者のバイアス電圧値間では、電圧源ＶＢ２２及び電圧源ＶＢ２３に比して電圧源ＶＢ２１及び電圧源ＶＢ２４のバイアス電圧値が高い場合（電圧値：ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３）を示している。図１２は、レベルシフト部７２において、電圧源ＶＢ２１、ＶＢ２３、及びＶＢ２４のバイアス電圧値が等しく、このバイアス電圧値に比して電圧源ＶＢ２２のバイアス電圧値が低い場合（電圧値：ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２）を示している。以下、それぞれの場合について詳述する。
【００８１】
先ず、図９について説明する。位相シフト部４２の入力段にあるトランジスタＱ８乃至Ｑ１０のエミッタ端子に出力される信号は、トランジスタＱ８については電圧源ＶＣ１からトランジスタＱ８のベース・エミッタ間順方向電圧分の電圧降下をした固定値であり、トランジスタＱ９については電圧源ＶＣ２でバイアスされた電圧を中心としてトランジスタＱ９のベース・エミッタ間順方向電圧分の電圧降下をした入力周波数信号ＶＩＮと同相の信号であり、トランジスタＱ１０については電圧源ＶＣ２でバイアスされた電圧を中心としてトランジスタＱ１０のベース・エミッタ間順方向電圧分の電圧降下をした上で、抵抗素子Ｒ１０とコンデンサＣ２により入力周波数信号ＶＩＮから９０度の位相遅れを伴う信号である。
【００８２】
トランジスタＱ９のエミッタ端子は、第１乃至第４差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８に共通に接続されている。そこで、このエミッタ端子から出力される入力周波数信号ＶＩＮとの同相信号と、トランジスタＱ８のエミッタ端子からの固定信号、あるいはトランジスタＱ１０のエミッタ端子からの９０度の位相遅れ信号との差動増幅信号が、第１乃至第４差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８から出力されることとなる。
【００８３】
具体的には、第１及び第２差動対Ｑ１１とＱ１２、Ｑ１３とＱ１４には、入力周波数信号ＶＩＮとの同相信号と固定信号が入力されているので、差動出力信号ＶＳ２１の位相を基準（位相：０度）にとった場合、差動出力信号ＶＳ２２には反転した位相信号（位相：１８０度）が得られる。これに対して、第３及び第４差動対Ｑ１５とＱ１６、Ｑ１７とＱ１８のうちのトランジスタＱ１５、Ｑ１７のベース端子には入力周波数信号ＶＩＮとからの９０度の位相遅れ信号が入力されている。作動対の出力端子では位相が反転されるので、トランジスタＱ１５、Ｑ１７のコレクタ端子である差動出力信号ＶＳ２３には、２７０度の位相遅れ信号（位相：２７０度）が出力され、差動出力信号ＶＳ２４にはその反転位相信号（位相：９０度）が得られる。ここで、各電流源Ｉ７乃至Ｉ１０のバイアス電流値が同じであるとすると、各負荷抵抗素子Ｒ１１、Ｒ１２、Ｒ１５、Ｒ１６の抵抗値は同一であるので、第１実施形態の具体例の周波数低倍装置１０Ａにおいて示したように、各差動出力信号ＶＳ２１乃至ＶＳ２４のピーク／ボトム電圧値は、同一となる。
【００８４】
次に、出力された差動出力信号ＶＳ２１乃至ＶＳ２４をレベルシフトする。このためにコンデンサＣ３乃至Ｃ６を介して差動出力信号ＶＳ２１乃至ＶＳ２４の直流成分をカットした上で、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のベース端子に入力する。同時に、抵抗素子Ｒ１３、Ｒ１４、Ｒ１７、Ｒ１８を介して電圧源ＶＢ２１乃至ＶＢ２４に接続することによりバイアス電圧を設定する。図９においては、各電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値が等しいので（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４）、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のベース端子への入力信号間にオフセットは生じない。
【００８５】
位相シフト部４２で９０度づつ位相がシフトして生成された４相の差動出力信号ＶＳ２１乃至ＶＳ２４（位相：ＶＳ２１＝０度、ＶＳ２２＝１８０度、ＶＳ２３＝２７０度、ＶＳ２４＝９０度）は、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２によりレベル変換されてレベルシフト信号ＶＬＳ２１、ＶＬＳ２２、ＶＬＳ２３、ＶＬＳ２４として、全波整流部５２におけるバッファ回路を構成する各トランジスタＱ２３乃至Ｑ２６のベース端子に入力される。第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２で位相は反転されるので、レベルシフト信号ＶＬＳ２１、ＶＬＳ２２、ＶＬＳ２３、ＶＬＳ２４は、差動出力信号ＶＳ２１の位相を基準として、各々１８０度、０度、９０度、２７０度の位相を有する信号である。また振幅レベルは、電流源Ｉ１１、Ｉ１２と、負荷抵抗素子Ｒ１９乃至Ｒ２２とで決定されている。これらの４相の信号は、互いに９０度の位相ずれを有しているので、ダイオードＤ３乃至Ｄ６により、４相信号のうち最も高い電圧値の波形をトレーズするように整流されて出力され、全波整流波形ＶＭ２が得られる。全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうち何れか１つ）のベース・エミッタ間順方向電圧、及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の順方向電圧分を減じた電圧を略ボトム電圧として、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２から出力されるピーク電圧値からトランジスタ（Ｑ２３乃至Ｑ２６のうち何れか１つ）のベース・エミッタ間順方向電圧、及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の順方向電圧分を減じた電圧をピーク電圧値Ｖ２３とする波形となる。
【００８６】
尚、第１乃至第４入力差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８、及び第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２は、何れも線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【００８７】
こうして得られた全波整流信号ＶＭ２に対して、参照電圧ＶＲＥＦを全波整流信号ＶＭ２の振幅レベル内の適宜の電圧レベルに設定してやれば、比較部６２により、全波整流信号ＶＭ２の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮに対して４倍の周波数を有する矩形波形となる。
【００８８】
次に、図１０について説明する。基本的な回路動作については図９に説明したとおりであるので、ここでの説明は省略する。図９に比して異なる条件は、電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値のうち、電圧源ＶＢ２３のバイアス電圧値のみが高いことである（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）。従って、レベルシフト信号ＶＬＳ２１、ＶＬＳ２２、ＶＬＳ２３、ＶＬＳ２４のうち、電圧源ＶＢ２３でバイアスされたトランジスタＱ２１からの出力信号ＶＬＳ２３について、信号振幅の電圧レベルが下方にシフトすることとなる。
【００８９】
電圧源ＶＢ２３のバイアス電圧値が電圧源ＶＢ２１、ＶＢ２２、ＶＢ２４のバイアス電圧値より高く設定されているため（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）、このバイアス電圧における電圧差（ＶＢ２３−ＶＢ２４）が第２レベル変換差動対Ｑ２１とＱ２２における線形動作範囲内であるという条件の下で、第２レベル変換差動対Ｑ２１とＱ２２の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。オフセット電圧差（ＶＢ２３−ＶＢ２４）を有する条件では、トランジスタＱ２２に比してトランジスタＱ２１にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、各電圧源ＶＢ２３、ＶＢ２４のバイアス電圧値が等しい場合（電圧値：ＶＢ２３＝ＶＢ２４）に比して、差動出力信号ＶＬＳ２４は、負荷抵抗素子Ｒ２２にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２２間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＬＳ２３は、負荷抵抗素子Ｒ２１にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２１間の電圧降下分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＬＳ２３、ＶＬＳ２４のそれぞれのシフト量ΔＶは、負荷抵抗Ｒ２１、あるいはＲ２２（両抵抗は、通常、同一抵抗値。Ｒ２１＝Ｒ２２＝Ｒ）にオフセット電流ＩＯＳの１／２が流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）／２となる。
【００９０】
９０度づつの位相差を有する相のレベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、レベルシフト信号ＶＬＳ２３がΔＶの電圧量だけ低電圧側にシフトする。この電圧シフト量ΔＶによるレベルシフト信号ＶＬＳ２３のピーク電圧値のシフトがトランジスタＱ２５及びダイオードＤ５等における電圧降下を加味した上で、参照電圧ＶＲＥＦを下回るように調整してやれば、レベルシフト信号ＶＬＳ２３については比較部６２での出力周波数信号ＶＯＵＴの反転は生じない。よって、レベルシフト信号ＶＬＳ２４のピーク電圧が高く、レベルシフト信号ＶＬＳ２３のピーク電圧が低い全波整流波形ＶＭ２が得られる。この全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうちの何れか１つ）のベース・エミッタ間及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の各々の順方向電圧分を減じた電圧を略ボトム電圧として、第１レベル変換差動対Ｑ１９とＱ２０から出力されるピーク電圧値からトランジスタ（Ｑ２３又はＱ２４）のベース・エミッタ間及びダイオード（Ｄ３又はＤ４）の順方向電圧分を減じた電圧値Ｖ２３に、レベルシフト信号ＶＬＳ２４のシフト量ΔＶを加算した電圧値をピーク電圧値とする波形となる。
【００９１】
尚、入力端子に電圧レベル差を設けた第２レベル変換差動対Ｑ２１とＱ２２も、他の差動対と同様、線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【００９２】
こうして得られた全波整流信号ＶＭ２は、比較部６２により、全波整流信号ＶＭ２のうちレベルシフト信号ＶＬＳ２３以外のレベルシフト信号ＶＬＳ２１、ＶＬＳ２２、及びＶＬＳ２４で構成される波形部分について適宜のハイレベル期間で反転される矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮに対して３倍の周波数を有する矩形波形となる。
【００９３】
次に、図１１について説明する。基本的な回路動作については図９に説明したとおりであるので、ここでの説明は省略する。図９に比して異なる条件は、電圧源ＶＢ２１と電圧源ＶＢ２４、及び電圧源ＶＢ２２と電圧源ＶＢ２３のバイアス電圧値が各々等しく、両者のバイアス電圧値間では電圧源ＶＢ２２と電圧源ＶＢ２３に比して電圧源ＶＢ２１と電圧源ＶＢ２４のバイアス電圧値が高いことである（電圧値：ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３）。従って、レベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、電圧源ＶＢ２１、ＶＢ２４でバイアスされたトランジスタＱ１９、Ｑ２２からの出力信号ＶＬＳ２１、ＶＬＳ２４について、信号振幅の電圧レベルが下方にシフトすることとなる。
【００９４】
電圧源ＶＢ２１、ＶＢ２４のバイアス電圧値が電圧源ＶＢ２２、ＶＢ２３のバイアス電圧値より高く設定されているため（電圧値：ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３）、このバイアス電圧における電圧差（ＶＢ２１−ＶＢ２２、ＶＢ２４−ＶＢ２３）が第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２における線形動作範囲内であるという条件の下で、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。オフセット電圧差（ＶＢ２１−ＶＢ２２、ＶＢ２４−ＶＢ２３）を有する条件では、トランジスタＱ２０に比してトランジスタＱ１９に、またトランジスタＱ２１に比してトランジスタＱ２２にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２の各々の電圧源ＶＢ２１とＶＢ２２、ＶＢ２３とＶＢ２４のバイアス電圧値が等しい場合（電圧値：ＶＢ２１＝ＶＢ２２、ＶＢ２３＝ＶＢ２４）に比して、差動出力信号ＶＬＳ２２、ＶＬＳ２３は、負荷抵抗素子Ｒ２０、Ｒ２１にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２０、Ｒ２１間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＬＳ２１、ＶＬＳ２４は、負荷抵抗素子Ｒ１９、Ｒ２２にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ１９、Ｒ２２間の電圧差分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＬＳ２２、ＶＬＳ２３の高電圧側へのシフト量ΔＶ、及び差動出力信号ＶＬＳ２１、ＶＬＳ２４の低電圧側へのシフト量ΔＶは、負荷抵抗Ｒ２０、Ｒ２１、あるいはＲ１９、Ｒ２２（各抵抗は、通常、同一抵抗値。Ｒ１９＝Ｒ２０＝Ｒ２１＝Ｒ２２＝Ｒ）にオフセット電流ＩＯＳの１／２が流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）／２となる。
【００９５】
９０度づつの位相差を有する４相のレベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、レベルシフト信号ＶＬＳ２１、ＶＬＳ２４がΔＶの電圧量だけ低電圧側にシフトする。一方、レベルシフト信号ＶＬＳ２２、ＶＬＳ２３がΔＶの電圧量だけ高電圧側にシフトする。トランジスタＱ２３乃至Ｑ２６及びダイオードＤ３乃至Ｄ６等における電圧降下を加味した上で、これらの各電圧シフト量ΔＶによるレベルシフト信号ＶＬＳ２１及びＶＬＳ２４とレベルシフト信号ＶＬＳ２２及びＶＬＳ２３との各々のピーク電圧値の中間電圧に参照電圧ＶＲＥＦが設定されるように調整してやれば、レベルシフト信号ＶＬＳ２１、ＶＬＳ２４については比較部６２での出力周波数信号ＶＯＵＴの反転は生じない。よって、レベルシフト信号ＶＬＳ２２、ＶＬＳ２３のピーク電圧が高く、レベルシフト信号ＶＬＳ２１、ＶＬＳ２４のピーク電圧が低い４相信号の全波整流波形ＶＭ２が得られる。この全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうちの何れか１つ）のベース・エミッタ間及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の各々の順方向電圧分を減じた電圧を略ボトム電圧として、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２において電圧源のオフセットがない場合に出力されるピーク電圧値からトランジスタＱ２３乃至Ｑ２６のベース・エミッタ間及びダイオードＤ３乃至Ｄ６の順方向電圧分を減じた電圧値Ｖ２３に、レベルシフト信号ＶＬＳ２２、ＶＬＳ２３のシフト量ΔＶを加算した電圧値をピーク電圧値とする波形となる。
【００９６】
尚、入力端子に電圧レベル差を設けた第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２も、他の差動対と同様、線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【００９７】
こうして得られた全波整流信号ＶＭ２は、比較部６２により、全波整流信号ＶＭ２のうちレベルシフト信号ＶＬＳ２２、ＶＬＳ２３で構成される波形部分について適宜のハイレベル期間で反転される矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮに対して２倍の周波数を有する矩形波形となる。
【００９８】
次に、図１２について説明する。基本的な回路動作については図９に説明したとおりであるので、ここでの説明は省略する。図９に比して異なる条件は、電圧源ＶＢ２１、ＶＢ２３、及びＶＢ２４のバイアス電圧値が等しく、このバイアス電圧値に比して電圧源ＶＢ２２のバイアス電圧値が低いことである（電圧値：ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２）。従って、レベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、電圧源ＶＢ２２でバイアスされたトランジスタＱ２０からの出力信号ＶＬＳ２２について、信号振幅の電圧レベルが上方にシフトすることとなる。
【００９９】
電圧源ＶＢ２１のバイアス電圧値が電圧源ＶＢ２２のバイアス電圧値より高く設定されているため（電圧値：ＶＢ２１＞ＶＢ２２）、このバイアス電圧における電圧差（ＶＢ２１−ＶＢ２２）が第１レベル変換差動対Ｑ１９とＱ２０における線形動作範囲内であるという条件の下で、第１レベル変換差動対Ｑ１９とＱ２０の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。オフセット電圧差（ＶＢ２１−ＶＢ２２）を有する条件では、トランジスタＱ２０に比してトランジスタＱ１９にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、第１レベル変換差動対Ｑ１９とＱ２０の各々の電圧源ＶＢ２１とＶＢ２２のバイアス電圧値が等しい場合（電圧値：ＶＢ２１＝ＶＢ２２）に比して、差動出力信号ＶＬＳ２２は、負荷抵抗素子Ｒ２０にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２０間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＬＳ２１は、負荷抵抗素子Ｒ１９にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ１９間の電圧差分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＬＳ２２の高電圧側へのシフト量ΔＶ、及び差動出力信号ＶＬＳ２１の低電圧側へのシフト量ΔＶは、負荷抵抗Ｒ２０、あるいはＲ１９（各抵抗は、通常、同一抵抗値。Ｒ１９＝Ｒ２０＝Ｒ）にオフセット電流ＩＯＳの１／２が流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）／２となる。
【０１００】
９０度づつの位相差を有する４相のレベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、レベルシフト信号ＶＬＳ２１がΔＶの電圧量だけ低電圧側にシフトする。一方、レベルシフト信号ＶＬＳ２２がΔＶの電圧量だけ高電圧側にシフトする。この時、レベルシフト信号ＶＬＳ２３、ＶＬＳ２４については電圧のシフトはない。トランジスタＱ２４及びダイオードＤ４等における電圧降下を加味した上で、電圧シフト量ΔＶによりシフトされたレベルシフト信号ＶＬＳ２２のピーク電圧値のみが参照電圧ＶＲＥＦを上回るように調整してやる。これにより、レベルシフト信号ＶＬＳ２２以外のレベルシフト信号ＶＬＳ２１、ＶＬＳ２３、及びＶＬＳ２４については、比較部６２での出力周波数信号ＶＯＵＴの反転は生じない。よって、レベルシフト信号ＶＬＳ２２のみのピーク電圧が高く、レベルシフト信号ＶＬＳ２１のピーク電圧が低い４相信号の全波整流波形ＶＭ２が得られる。この場合の全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうちの何れか１つ）のベース・エミッタ間及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の各々の順方向電圧分を減じた電圧を略ボトム電圧として、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２において電圧源のオフセットがない場合に出力されるピーク電圧値からトランジスタＱ２３乃至Ｑ２６のベース・エミッタ間及びダイオードＤ３乃至Ｄ６の順方向電圧分を減じた電圧値Ｖ２３に、レベルシフト信号ＶＬＳ２２のシフト量ΔＶを加算した電圧値をピーク電圧値とする波形となる。
【０１０１】
尚、入力端子に電圧レベル差を設けた第１レベル変換差動対Ｑ１９とＱ２０も、他の差動対と同様、線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【０１０２】
こうして得られた全波整流信号ＶＭ２は、比較部６２により、全波整流信号ＶＭ２のうちレベルシフト信号ＶＬＳ２２で構成される波形部分について適宜のハイレベル期間で反転される矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮと同じ周波数を有する矩形波形となる。
【０１０３】
以上に説明した第２実施形態の周波数低倍装置２０によれば、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、位相シフト部４２、全波整流部５２、及び比較器６２といった基本的な回路に対してレベルシフト部７２によりオフセットを設定するといった簡単な回路構成により、出力周波数信号ＶＯＵＴの周波数を入力周波数信号ＶＩＮの周波数ｆ及びその２逓倍乃至４逓倍の周波数２ｆ乃至４ｆに簡単に切り替えることができる。この時、整流回路５１、５２により入力波形の全波整流を行っているので、後段に比較器６１，６２と相俟って２逓倍の周波数成分を簡単に生成することができる。高次の周波数成分によっては信号強度が小さいため所定周波数信号の抽出が困難であるに対して、第２実施形態の周波数低倍装置２０においては、信号強度は十分に確保することができ、所定周波数を有する出力周波数信号ＶＯＵＴを確実に出力することができる。
【０１０４】
また、高次の周波数成分から所定周波数を抽出する場合に必要となるＢＰＦやＡＭＰも不要であり、これらの回路に代えて、位相シフト部４２、全波整流部５２、レベルシフト部７２、及び比較器６２という簡単な回路構成で実現することができるため、携帯電話等の携帯機器への応用に必須である高密度実装や低消費電流性を実現することができる。
【０１０５】
また、歪みのない２逓倍乃至４逓倍の出力周波数信号ＶＯＵＴを得るために、コンデンサや抵抗素子等の素子特性値を精度よく合わせ込む必要がないので、設計作業が簡略化できると共に、各素子の製造ばらつきや温度特性の違い等による素子特性値のずれを生ずることもなく、精度のよい出力周波数信号ＶＯＵＴを安定して維持することができる。
【０１０６】
また、出力周波数信号ＶＯＵＴの周波数値を切り替えるために、スイッチ回路等を備える必要がないので、スイッチ回路等の駆動のために必要とされていた消費電流は不要となり回路動作の低消費電流化を図ることができる。
【０１０７】
第３実施形態の周波数逓倍装置３０を図１３に示す。第１原理図における周波数低倍装置１の前段にＦＭ変調器８１を備えた構成である。第３実施形態の周波数逓倍装置３０では、第２原理図の周波数逓倍装置２の構成要素について、変調部８に対してＦＭ変調部８１が対応している。周波数逓倍装置１については、具体的には、第１実施形態の周波数低倍装置１０、１０Ａや、第２実施形態の周波数低倍装置２０を備えることができる。周波数低倍装置１０、１０Ａ、２０への入力信号Ｖ'ＩＮとして、源入力周波数信号ＶＩＮをＦＭ変調器８１で周波数変調した信号を与える構成である。
【０１０８】
これにより、周波数低倍装置１０、１０Ａ、２０が有する周波数逓倍特性に加えて、ＦＭ変調器８１により任意の周波数変換を行うことができるので、出力周波数信号ＶＯＵＴとして、任意の周波数信号を切り換えて出力することができる。入力周波数信号ＶＩＮとして特定の周波数を有する信号が入力される場合に適用すれば、入力周波数信号ＶＩＮに対して周波数変調を施すことができる構成である。
【０１０９】
第４実施形態の周波数逓倍装置４０を図１４に示す。第１原理図における周波数低倍装置１の前段にＶ／Ｆ変換器８２を備えた構成である。第４実施形態の周波数逓倍装置４０では、第２原理図の周波数逓倍装置２の構成要素について、変調部８に対してＶ／Ｆ変換部８２が対応している。周波数逓倍装置１については、具体的には、第１実施形態の周波数低倍装置１０、１０Ａや、第２実施形態の周波数低倍装置２０を備えることができる。周波数低倍装置１０、１０Ａ、２０への入力周波数信号Ｖ'ＩＮとして、所定電圧値を有する源入力信号ＶＩＮをＶ／Ｆ変換器８２で周波数信号Ｖ'ＩＮに変換して信号を与える構成である。
【０１１０】
これにより、周波数低倍装置１０、１０Ａ、２０が有する周波数逓倍特性に加えて、Ｖ／Ｆ変換器８２により入力された電圧信号を任意の周波数を有する信号に変換することができるので、出力周波数信号ＶＯＵＴとして、任意の周波数信号を切り換えて出力することができる。入力信号ＶＩＮとして所定の電圧値を有する信号が入力される場合に適用すれば、入力信号ＶＩＮに対して任意の周波数を有する信号に変換することができる構成である。
【０１１１】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
【０１１２】
例えば、第１実施形態においては、同一導電型で同一サイズのトランジスタＱ１とＱ２で入力差動対が構成され、同一特性で同一サイズの抵抗素子Ｒ３、Ｒ４で負荷が接続される場合について説明したが、両者のバランスを適宜に崩して構成することもできる。トランジスタサイズや負荷の抵抗値を左右非対称に設定してやれば、出力差動信号の電圧レベル差を発生させることができる。従って、スイッチ等でトランジスタサイズや負荷の抵抗値を適宜に切り替えたり、また負荷抵抗をＭＯＳトランジスタやバイポーラトランジスタ等の能動負荷で構成し、ゲート端子へのバイアス電圧やベース端子へのバイアス電流等を適宜に調整して負荷抵抗値を切り替えてやることにより、差動出力電圧の信号レベルを適宜に調整して周波数の切り換えを行うことも可能である。
【０１１３】
また、第２実施形態においても、第１実施形態の場合と同様に、入力差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８やレベルシフト差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２等を構成するトランジスタや抵抗素子Ｒ１１、Ｒ１２、Ｒ１５、Ｒ１６、Ｒ１９乃至Ｒ２２の対称性を崩して設定して差動出力電圧に適宜の電圧レベル差を設定することができる。また、スイッチ等やバイアス電圧／電流の適宜の調整により、差動出力電圧の信号レベルを適宜に調整して周波数の切り換えを行うことも可能である。更に、第２実施形態におけるレベルシフト部７２においては、周波数の逓倍数の切り替えに際し、差動入力端子へのバイアス電圧印加用の電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値を適宜に調整する場合を示したが、これに限定されるものではなく、差動入力端子のバイアス電圧値に代えて、あるいはこのバイアス電圧値と共に、レベルシフト差動対を構成するトランジスタのサイズ、負荷抵抗値等に対して左右異なる重み付けとなるように調整したり、レベルシフト差動対間でバイアス電流値や負荷抵抗値に異なる重み付けを有するように調整することによって個々の差動出力電圧の電圧レベルを調整して、出力周波数信号の周波数を切り替えることができる。
【０１１４】
また、第２実施形態においては、入力周波数信号ＶＩＮから、９０度づつ位相をずらした４相の信号を生成することにより、入力周波数信号ＶＩＮと同一、２逓倍、３逓倍、及び４逓倍の各々の周波数信号を適宜切り替えて出力することができる場合を示したが、これに限定されるものではなく、任意の位相差を有する多相の周波数信号を生成することにより、任意の逓倍数の出力周波数信号ＶＯＵＴを得ることができる。例えば、６０度づつ位相が異なる６相の周波数信号を生成すれば、最大６逓倍の出力周波数信号ＶＯＵＴを出力することができる。
【０１１５】
また、第１乃至第３実施形態においては、入力信号として所定の周波数を有するサイン（ｓｉｎ）波等の三角関数信号が、入力周波数信号ＶＩＮとして入力される場合を示したが、本発明はこれに限定されるものではなく、サイン（ｓｉｎ）波等の三角関数波形の他に、ノコギリ波等の三角波や、その他の多角形形状の波形を入力してやっても構成することができる。更に、この場合には、入力信号における高次の周波数成分を抽出することなく逓倍数の異なる周波数信号を出力することができる。
【０１１６】
また、第４実施形態においては、入力信号として所定の電圧値を有する信号が、入力信号ＶＩＮとして入力される場合を示したが、本発明はこれに限定されるものではなく、電圧信号の他、電流信号の波形を入力して、Ｖ／Ｆ変換器の前段に電流電圧変換器を備えたり、Ｖ／Ｆ変換器に代えて電流／周波数変換器を備えて構成することもできる。
【０１１７】
また、第１及び第２実施形態においては、比較器６１、６１Ａ、６２における参照電圧ＶＲＥＦの値を固定であるとして説明したが、これに限定されるものではなく、適宜に調整することにより、出力周波数信号ＶＯＵＴの周波数の逓倍数を変更することもできる。例えば、第２実施形態の周波数逓倍装置２０において、電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値のうち、電圧源ＶＢ２３のバイアス電圧値のみが高い場合（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）（図１０、参照）においては、全波整流波形ＶＭ２は、３つの異なるピーク電圧値を有する波形となる。即ち、ΔＶの電圧量だけ低電圧側にシフトしたレベルシフト信号ＶＬＳ２３に基づく波形と、差動対間でのオフセットによるレベルシフトのないレベルシフト信号ＶＬＳ２１、ＶＬＳ２２に基づく波形と、ΔＶの電圧量だけ高電圧側にシフトしたレベルシフト信号ＶＬＳ２４に基づく波形とである。従って、参照電圧ＶＲＥＦの設定電圧値をこれらのピーク電圧値に対して適宜に設定してやれば、入力周波数信号ＶＩＮの周波数と同一の周波数（ＶＬＳ２１−α＜ＶＲＥＦ＜ＶＬＳ２４−αの場合）、３逓倍の周波数（ＶＬＳ２３−α＜ＶＲＥＦ＜ＶＬＳ２１−α）、及び４逓倍の周波数（ＶＲＥＦ＜ＶＬＳ２３−α）を得ることができる。ここで、αは、トランジスタＱ２３乃至Ｑ２６のベース・エミッタ間及びダイオードＤ３乃至Ｄ６の順方向電圧分の電圧降下を示している。
【０１１８】
また、第１及び第２実施形態においては、入力周波数信号ＶＩＮを単相信号として入力する場合について示したが、これに限定されるものではなく、差動入力信号として入力差動対に入力することができることは言うまでもない。
【０１１９】
また、第１実施形態の具体例における構成において、入力差動対を２組以上備え、各差動対毎に所定位相差を有する周波数信号を入力することにより、３逓倍以上の周波数逓倍が可能な周波数逓倍装置を構成することもできる。例えば、入力差動対を２組備え、入力差動対毎に９０度の位相差を有する周波数信号を入力してやれば、各々の入力差動対内において、互いに１８０度の位相差を有する差動出力信号を得ることができるので、４逓倍周波数までの出力周波数信号を得ることができる。逆に、第２実施形態における構成において、２逓倍周波数までの出力周波数信号を得ることも可能である。
【０１２０】
（付記１） 基本信号に対する少なくとも１つの位相シフト信号を生成する位相シフト部と、
前記基本信号と前記位相シフト信号とを合成した合成波形を生成する波形合成部と、
前記合成波形と比較閾値との比較を行う比較部とを備えることを特徴とする周波数逓倍装置。
（付記２） 前記合成波形を生成するに先立ち、
前記基本信号、及び前記位相シフト信号のうち少なくとも何れか１つの信号における振幅レベル値をシフトするレベルシフト部を備えることを特徴とする付記１に記載の周波数逓倍装置。
（付記３） 前記位相シフト部は、
位相反転部を備えることを特徴とする付記１又は２に記載の周波数逓倍装置。
（付記４） 前記位相反転部は、
差動対を含むことを特徴とする付記３に記載の周波数逓倍装置。
（付記５） 前記位相シフト部は、
前記基本信号に対して所定の位相差を有する前記位相シフト信号を生成する位相進み部及び位相遅れ部のうち、少なくとも何れか１つを備えることを特徴とする付記１乃至４の少なくとも何れか１項に記載の周波数逓倍装置。
（付記６） 前記位相進み部、及び前記位相遅れ部は、
容量性負荷成分、あるいは誘導性負荷成分を含むことを特徴とする付記５に記載の周波数逓倍装置。
（付記７） 前記比較部は、
前記比較閾値を適宜に調整可能であることを特徴とする付記１乃至６の少なくとも何れか１項に記載の周波数逓倍装置。
（付記８） 前記レベルシフト部は、
前記振幅レベル値を、前記基本信号及び前記位相シフト信号毎に適宜に調整可能であることを特徴とする付記２乃至７の少なくとも何れか１項に記載の周波数逓倍装置。
（付記９） 前記レベルシフト部は、
切り換え制御部を備え、
前記切り換え制御部により、前記基本信号及び前記位相シフト信号毎の駆動能力を適宜に切り替えることを特徴とする付記２乃至８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１０） 前記駆動能力とは、
前記基本信号及び前記位相シフト信号を出力するトランジスタのサイズであることを特徴とする付記９に記載の周波数逓倍装置。
（付記１１） 前記駆動能力とは、
前記基本信号及び前記位相シフト信号を出力するバイアス電流源の電流値であることを特徴とする付記９に記載の周波数逓倍装置。
（付記１２） 前記駆動能力とは、
前記基本信号及び前記位相シフト信号の電圧レベルを決定する負荷成分のサイズであることを特徴とする付記９に記載の周波数逓倍装置。
（付記１３） 前記波形合成部は、
整流部を備えることを特徴とする付記１乃至１２の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１４） 前記整流部は、
全波整流部を含むことを特徴とする付記１３に記載の周波数逓倍装置。
（付記１５） 前記基本信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力信号を出力する入力差動対と、
前記差動入力端子毎に適宜な直流電圧をバイアスするレベルシフト部と、
前記差動出力信号を全波整流する全波整流部と、
前記全波整流部により出力される全波整流信号と、前記比較閾値を設定する参照電圧との比較を行う比較部とを備えることを特徴とする付記１乃至１４の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１６） 前記基本信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力端子から差動出力信号を出力する入力差動対と、
前記差動出力端子毎に備えられ、前記差動出力端子からの直流成分を遮断するハイパスフィルター部と、
前記ハイパスフィルター部から出力される差動信号毎に、適宜な直流電圧をバイアスするレベルシフト部と、
前記レベルシフト部からの出力信号を全波整流する全波整流部と、
前記全波整流部により出力される全波整流信号と、前記比較閾値を設定する参照電圧との比較を行う比較部とを備えることを特徴とする付記１乃至１４の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１７） 前記レベルシフト部と前記全波整流部との間に、
差動増幅部を更に備え、
前記レベルシフト部からの出力信号は、前記差動増幅部で差動増幅された上で、前記全波整流部に入力されることを特徴とする付記１６に記載の周波数逓倍装置。
（付記１８） 前記基本信号と、前記基本信号に対して所定の位相差を有する少なくとも１つの前記位相シフト信号との各々が、個別に入力される２組以上の前記入力差動対と、
前記各位相シフト信号を個別に生成する、位相進み部、あるいは位相遅れ部とを備えることを特徴とする付記１５乃至１７の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１９） 前記切り換え制御部は、
前記入力差動対、あるいは前記差動増幅部を構成するトランジスタペアにおけるトランジスタサイズ、あるいは負荷抵抗の抵抗値を適宜に切り替えることを特徴とする付記１５乃至１８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２０） 前記入力差動対、あるいは前記差動増幅部に接続されている負荷抵抗は、ＭＯＳトランジスタを含む能動負荷であり、
前記切り換え制御部は、
前記ＭＯＳトランジスタのゲート端子へのバイアス電圧を制御することを特徴とする付記１５乃至１８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２１） 前記入力差動対、あるいは前記差動増幅部に接続されている負荷抵抗は、バイポーラトランジスタを含む能動負荷であり、
前記切り換え制御部は、
前記バイポーラトランジスタのベース端子へのベース電流を制御することを特徴とする付記１５乃至１８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２２） 前記切り換え制御部は、
前記入力差動対、あるいは前記差動増幅部を駆動するバイアス電流源の電流値を制御することを特徴とする付記１８に記載の周波数逓倍装置。
（付記２３） ＦＭ変調器を備え、
前記基本信号は、
源信号が周波数信号である場合に、前記ＦＭ変調器を介して前記源信号から周波数変調された信号であることを特徴とする付記１乃至２２の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２４） Ｖ／Ｆ変換器を備え、
前記基本信号は、
源信号が電圧信号である場合に、前記Ｖ／Ｆ変換器を介して前記源信号から周波数信号に変換された信号であることを特徴とする付記１乃至２２の少なくとも何れか１項に記載の周波数逓倍装置。
【０１２１】
【発明の効果】
本発明によれば、携帯電話等の無線通信機器において、周波数の有効利用に際し、所定倍数の逓倍数を有する周波数信号の適宜な切り替えを、低消費電流で、且つ簡易、且つ簡単な回路構成で実現することができる周波数逓倍装置を提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１原理図を示すブロック図である。
【図２】 本発明の第２原理図を示すブロック図である。
【図３】 第１実施形態の周波数逓倍装置を示す回路ブロック図である。
【図４】 第１実施形態による周波数逓倍波形を示す波形図である。
【図５】 第１実施形態の具体例を示す回路図である。
【図６】 第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＝ＶＢ１２の場合）。
【図７】 第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＜ＶＢ１２の場合）。
【図８】 第２実施形態の周波数逓倍装置を示す回路図である。
【図９】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４の場合）。
【図１０】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３の場合）。
【図１１】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３の場合）。
【図１２】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２の場合）。
【図１３】 第３実施形態の周波数逓倍装置を示す回路ブロック図である。
【図１４】 第４実施形態の周波数逓倍装置を示す回路ブロック図である。
【図１５】 第１従来技術の周波数逓倍装置を示す回路ブロック図である。
【図１６】 第２従来技術の周波数逓倍装置を示す回路ブロック図である。
【図１７】 第２従来技術におけるミキサ回路（周波数ダブラー回路）を示す回路図である。
【符号の説明】
１、１０、１０Ａ、２、１００、２００ 周波数逓倍装置
４、４２ 位相シフト部
５ 波形合成部
６ 比較部
７、７２ レベルシフト部
８ 変調部
４１、４１Ａ 差動アンプ
５１、５１Ａ 整流回路
５２ 全波整流部
６１、６１Ａ、６２ 比較器
７１、７１Ａ 電圧バイアス部
８１ ＦＭ変調器
８２ Ｖ／Ｆ変換器
１１０ スイッチ回路
１２０ リミッタアンプ
１３０ バンドパスフィルタ（ＢＰＦ）
１４０ アンプ（ＡＭＰ）
１５０ ミキサ回路
１５０Ａ ミキサ回路（周波数ダブラー回路）
【発明の属する技術分野】
本発明は、周波数逓倍装置に関するものであり、特に、無線通信機器に使用され、出力周波数を切り替えることができる周波数逓倍装置に関するものである。
【０００２】
【従来の技術】
近年の携帯電話等の無線通信機器においては、周波数の有効利用のため、送信キャリア周波数帯の増加に伴い、キャリア周波数を切り替えて使用する用途が増加してきている。周波数逓倍装置においても、複数の逓倍数の周波数を適宜に切り替えて使用することが必要となっており、周波数が容易に切り換えられることが要求されている。一方、機器に対する多機能小型化の要求は留まるところを知らず、更に、無線通信の代表である携帯電話等の携帯機器を考える場合、その携帯性から、機器の小型・軽量化や、通信動作における低消費電流化も重要な性能指標となっている。
【０００３】
従来の無線通信機器においては、必要となる複数のキャリア周波数を得るために所定の逓倍数を有する周波数逓倍装置を周波数毎に組み込むことで対応する他、図１５乃至図１７に示す回路が使用されてきた。
【０００４】
図１５は、第１従来技術の周波数逓倍装置１００を示す。スイッチ回路１１０、リミッタアンプ１２０、バンドパスフィルタ（以下、ＢＰＦと記す）１３０、アンプ（以下、ＡＭＰと記す）１４０とで構成されている。
【０００５】
周波数ｆの入力周波数信号ＶＩＮは、スイッチ回路１１０に入力されている。スイッチ回路１１０は、図示しない制御回路により制御され、直接に出力周波数信号ＶＯＵＴとして出力される経路と、周波数を所定倍数に逓倍する経路とに適宜に切り替えられる。周波数を所定倍数に逓倍する経路に入力された入力周波数信号ＶＩＮは、リミッタアンプ１２０において電圧振幅の制限を受け擬似的な矩形波に整形される。ＢＰＦ１３０により、擬似矩形波を構成する高次の周波数成分から所定の周波数成分を取り出す。取り出された周波数成分をＡＭＰ１４０にて増幅して所定倍数の逓倍数を有した出力周波数信号ＶＯＵＴを出力するものである。
【０００６】
また、図１６は、第２従来技術の周波数逓倍装置２００を示す。スイッチ回路１１０と、ミキサ回路１５０とで構成されている。
【０００７】
第１従来技術と同様に、周波数ｆの入力周波数信号ＶＩＮは、スイッチ回路１１０に入力されると、図示しない制御回路により直接に出力周波数信号ＶＯＵＴとして出力される経路に接続されるか、周波数を所定倍数に逓倍する経路に接続されるかを適宜に切り替えられる。周波数を所定倍数に逓倍する経路には、ミキサ回路１５０を備えており、入力周波数信号ＶＩＮ同士のミキシング処理が実行される。即ち、ミキサ回路１５０は、周波数ｆの入力周波数信号ＶＩＮ同士を混合して出力するものである。
【０００８】
図１７は、図１６におけるミキサ回路１５０の具体例として、周波数逓倍数が２倍であるミキサ回路（周波数ダブラー回路）１５０Ａの回路図を示す。トランジスタＱ１０１とＱ１０２が第１差動対を構成しており、結合されたエミッタ端子は、電流源Ｉ１００を介して接地電圧ＧＮＤに接続されている。両トランジスタＱ１０１、Ｑ１０２のベース端子は、抵抗素子Ｒ１０１、Ｒ１０２を介して電圧源ＶＢ１０１により直流電圧がバイアスされている。更にトランジスタＱ１０１のベース端子には、入力周波数信号ＶＩＮが入力されている。トランジスタＱ１０２のベース端子に接続されているコンデンサＣ１０１は、接地容量である。
【０００９】
第１差動対Ｑ１０１とＱ１０２には、負荷として抵抗素子Ｒ１０３、Ｒ１０４が接続されており、各々の接続点が次段のバッファ部に接続されている。バッファ部は、トランジスタＱ１０３と電流源Ｉ１０１、及びトランジスタＱ１０４と電流源Ｉ１０２で構成されており、第１差動対Ｑ１０１とＱ１０２の出力端子である各々のコレクタ端子を各々のベース端子に接続してエミッタフォロア回路を構成している。
【００１０】
上記バッファ部の出力信号が入力される第３段は、位相シフト部を構成している。トランジスタＱ１０３と電流源Ｉ１０１、及びトランジスタＱ１０４と電流源Ｉ１０２で各々構成されているバッファ部の各出力端子は、各々、コンデンサＣ１０２と抵抗素子Ｒ１０５、及びコンデンサＣ１０３と抵抗素子Ｒ１０６で構成されている位相進み部と、各々、抵抗素子Ｒ１０７とコンデンサＣ１０４、及び抵抗素子Ｒ１０８とコンデンサＣ１０５で構成されている位相遅れ部との２種類の位相シフト部に接続され、相互に９０度の位相差を得ている。ここで位相進み部は、共通に接続されている抵抗素子Ｒ１０５及びＲ１０６と接地電圧ＧＮＤとの間に電圧源ＶＢ１０２を備えている。
【００１１】
位相シフト部からの出力信号は、第４段のミキサ部に入力される。即ち、位相進み部の出力端子である、コンデンサＣ１０２と抵抗素子Ｒ１０５との接続点、及びコンデンサＣ１０３と抵抗素子Ｒ１０６との接続点は、入出力関係が逆の関係にある第２差動対Ｑ１０６とＱ１０５、及び第３差動対Ｑ１０７とＱ１０８に接続されている。位相遅れ部の出力端子である抵抗素子Ｒ１０７とコンデンサＣ１０４との接続点、及び抵抗素子Ｒ１０８とコンデンサＣ１０５との接続点は、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８を負荷とする第４差動対Ｑ１１０とＱ１０９に入力されている。第２乃至第４差動対は、電流源Ｉ１０３によりバイアスされると共に、負荷抵抗素子Ｒ１０９、Ｒ１１０に接続されている。
【００１２】
ミキサ部では、第２差動対Ｑ１０６とＱ１０５と、第３差動対Ｑ１０７とＱ１０８との入出力接続関係が逆転していることと、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８と、第４差動対Ｑ１１０とＱ１０９との入力信号間に９０度の位相差があることにより、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８への入力信号の電圧差がピークの時には第４差動対Ｑ１１０とＱ１０９への入力信号の電圧差がなくなり、逆に、第２及び第３差動対Ｑ１０６とＱ１０５及びＱ１０７とＱ１０８への入力信号の電圧差がなくなる時には第４差動対Ｑ１１０とＱ１０９への入力信号の電圧差がピークとなる。従って、ミキサ部の出力信号は、入力周波数信号ＶＩＮの半周期毎に切り替わり、周波数が２倍に逓倍されることとなる。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記第１従来技術の周波数逓倍装置１００では、元々単一周波数成分のみを有する入力周波数信号ＶＩＮを、リミッタアンプ１２０で矩形波形に変調した場合、得られた矩形波形に含まれる高次の周波数成分は奇数次の周波数成分が支配的となる。故に、２逓倍等の偶数次の周波数成分は、信号強度が小さく取り出し難いという問題がある。
【００１４】
また、所定の周波数成分を取り出すために、ＢＰＦ１３０が必要となり、更に取り出すべき周波数成分の信号強度が不十分である場合には、ＡＭＰ１４０による増幅処理をも行う必要がある。回路規模が大きくなり消費電流の増大も避けることができない。携帯電話等の携帯機器等に使用する場合、高密度実装や低消費電流性を図ることができず問題である。
【００１５】
前記第２従来技術の周波数逓倍装置２００では、歪みのない２逓倍の出力周波数信号ＶＯＵＴを得るためには、位相進み部の出力信号と位相遅れ部の出力信号との位相差を正確に９０度の位相差に調整することが必要である。このために、位相進み部及び位相遅れ部を構成するコンデンサＣ１０２乃至Ｃ１０５と抵抗素子Ｒ１０５乃至Ｒ１０８との素子特性値を精度よく合わせ込むことが必要となる。ミキサ回路１５０Ａの最適動作ポイントを実現するための各素子の特性値は１点しかなく、素子特性値の合わせ込みをする設計作業が煩雑で難しいと共に、各素子の製造ばらつきや温度特性の違い等による素子特性値のずれにより出力周波数信号ＶＯＵＴの最適値はずれてしまい、経時的に、更に温度特性的に正確な出力周波数信号ＶＯＵＴを維持することが困難であるという問題がある。
【００１６】
更に、前記第１及び第２従来技術の周波数逓倍装置１００及び２００では、スイッチ回路１１０により入力周波数信号ＶＩＮの信号経路を切り替えて、出力周波数信号ＶＯＵＴの周波数を切り替えている。しかしながら、スイッチ回路１１０を駆動するために消費される消費電流は無視することができない。周波数逓倍装置１００及び２００の消費電流を低減することができず問題である。
【００１７】
本発明は前記従来技術の問題点を解消するためになされたものであり、携帯電話等の無線通信機器において、周波数の有効利用に際し、所定倍数の逓倍数を有する周波数信号の適宜な切り替えを、低消費電流で、且つ簡易・簡単な回路構成で実現することができる周波数逓倍装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る周波数逓倍装置は、入力周波数信号が入力され該入力周波数信号の有する電圧レベルをシフトして少なくとも１つのレベルシフト信号を生成するレベルシフト部と、少なくとも１つのレベルシフト信号の位相をシフトして少なくとも１つの位相シフト信号を生成する位相シフト部と、入力周波数信号および少なくとも１つの位相シフト信号のうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を生成する波形合成部と、合成波形と比較閾値とを比較して比較結果を出力周波数信号として出力する比較部とを含むことを特徴とする。
また、請求項７に係る周波数逓倍装置は、入力周波数信号の位相をシフトして少なくとも１つの位相シフト信号を生成する位相シフト部と、少なくとも１つの位相シフト信号が入力され該入力周波数信号の有する電圧レベルをシフトして少なくとも１つのレベルシフト信号を出力するレベルシフト部と、入力周波数信号および少なくとも１つのレベルシフト信号のうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を生成する波形合成部と、合成波形と比較閾値とを比較して比較結果を出力周波数信号として出力する比較部とを含むことを特徴とする。
【００１９】
請求項１の周波数逓倍装置では、入力周波数信号の有する電圧レベルをシフトした少なくとも１つのレベルシフト信号に対して、位相がシフトされた少なくとも１つの位相シフト信号と入力周波数信号とのうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を比較閾値と比較して、比較結果を出力周波数信号として出力する。
請求項７の周波数逓倍装置では、入力周波数信号を位相シフト部により位相をシフトして少なくとも１つの位相シフト信号として出力し、レベルシフト部で少なくとも１つの位相シフト信号の電圧レベルがシフトされ少なくとも１つのレベルシフト信号が出力される。入力周波数信号および少なくとも１つのレベルシフト信号のうち２つ以上の信号について電圧値が大きな信号を選択して信号を合成して合成波形を生成し、合成波形を比較閾値と比較して、比較結果を出力周波数信号として出力する。
【００２０】
図１に、請求項１または７に係る周波数逓倍装置を示す第１原理図１を示す。周波数成分を有する入力周波数信号ｆＩＮは、位相シフト部４とレベルシフト部７とにより構成される回路ブロックに入力される。この回路ブロックにより、入力周波数信号ｆＩＮを基本信号として、適宜に位相がシフトされた信号が少なくとも１つ生成されると共に、基本信号及び位相シフト信号のうちから適宜な信号に対して振幅レベルがシフトされる。これにより、基本信号と位相シフト信号との信号波形におけるピーク／ボトム電圧に差が生ずることとなる。尚、位相シフト信号の生成と信号の振幅レベルのレベルシフトは、何れを先に行うことも可能である。次に、これらの基本信号と位相シフト信号（ＬＳｆ）とを波形合成部５において合成して合成波形（Ｍｆ）を得る。位相シフト部４により相互に位相差を有する信号波形（ＬＳｆ）を合成するため、合成信号波形（Ｍｆ）の周期は、合成される波形（ＬＳｆ）の数に応じて短くなる。更に、信号波形（ＬＳｆ）毎に適宜に振幅レベルのレベルシフトが施されているため、各周期におけるピーク／ボトム電圧値は差を有している。この合成波形（Ｍｆ）を比較部６にて比較閾値と比較する。従って、合成された位相シフト信号波形の数と、振幅レベルにおけるレベルシフト量、更に比較閾値に応じて、出力周波数信号ｆＯＵＴの周波数を切り替えることができる。
【００２１】
これにより、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、位相シフト部、レベルシフト部、波形合成部、比較部という構成により、出力周波数信号の周波数を簡単に切り替えることができる。高次の周波数成分によっては信号強度が小さいため所定周波数信号の抽出が困難であるに対して、信号強度を十分に確保することができ、所定周波数を有する出力周波数信号を確実に出力することができる。
【００２２】
また、請求項２に係る周波数逓倍装置は、請求項１に記載の周波数逓倍装置において、位相シフト部は、差動対を含むことを特徴とする。また、請求項３に係る周波数逓倍装置は、請求項１又は２に記載の周波数逓倍装置において、位相シフト部は、入力周波数信号に対して、位相が所定の位相分進んでいる位相シフト信号を生成する位相進み部、及び位相が所定の位相分遅れている位相シフト信号を生成する位相遅れ部のうち、少なくとも何れか１つを備えることを特徴とする。
【００２３】
請求項２の周波数逓倍装置では、差動対で位相を反転させて位相シフト効果を得ている。また、請求項３の周波数逓倍装置では、位相進み部や位相遅れ部により、入力周波数信号に対して所定の位相差を有する位相シフト信号を生成している。
【００２４】
これにより、高次の周波数成分から所定周波数を抽出する場合に必要となるバンドパスフィルタやアンプも不要であり、これらの回路に代えて、差動対や、位相進み部、位相遅れ部という簡単な回路構成により、位相シフト信号を生成してやればよく、携帯電話等の携帯機器への応用に必須である高密度実装や低消費電流性を実現することができる。
【００２５】
また、歪みのない所定逓倍数の出力周波数信号を得るために、コンデンサや抵抗素子等の素子特性値を精度よく合わせ込む必要がないので、設計作業が簡略化できると共に、各素子の製造ばらつきや温度特性の違い等による特性値のずれを生ずることもなく、精度のよい出力周波数信号を安定して維持することができる。
【００２６】
また、位相進み部、及び位相遅れ部は、容量性負荷成分、あるいは誘導性負荷成分を含んで構成することが好ましい。これにより、容易に入力周波数信号に対して位相をシフトすることができる。
【００２７】
また、比較部における比較閾値は、適宜に調整可能であることが好ましい。これにより、比較閾値を変更することで、比較閾値と波形合成部から出力される合成波形との電圧レベルの大小関係を適宜に調整することができ、比較部から出力される出力周波数信号の周波数を適宜に切り替えることができる。
【００２８】
また、請求項４に係る周波数逓倍装置は、請求項１乃至３の何れか１項に記載の周波数逓倍装置において、レベルシフト部は、シフトする電圧レベルを調整可能であることを特徴とする。
【００２９】
請求項４の周波数逓倍装置では、振幅レベル値は、適宜に調整可能である。
【００３０】
これにより、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、振幅レベル値を適宜に調整するといった簡単な回路構成により、出力周波数信号の周波数を所定逓倍数の周波数に簡単に切り替えることができる。信号強度を十分に確保しながら、所定周波数を有する出力周波数信号を確実に出力することができる。
【００３１】
また、高次の周波数成分から所定周波数を抽出する場合に必要となるバンドパスフィルタやアンプに代えて、信号毎の振幅レベル値の適宜な調整という簡単な回路構成で実現することができるため、携帯電話等の携帯機器等への応用に必須である高密度実装や低消費電流性を実現することができる。
【００３２】
また、構成素子の製造ばらつきや温度特性の違い等による特性値のずれを生ずることもなく、精度のよい出力周波数信号を安定して維持することができ、設計作業が簡略化できる。
【００３３】
また、出力周波数信号の周波数値を切り替えるために、スイッチ回路等を備える必要がないので、スイッチ回路等の駆動のために必要とされていた消費電流は不要となり回路動作の低消費電流化を図ることができる。
【００３４】
また、レベルシフト部は、切り換え制御部を備えることにより、基本信号及び位相シフト信号毎の駆動能力を適宜に切り替えることが好ましい。ここで、駆動能力とは、入力周波数信号及び位相シフト信号を出力するトランジスタのサイズであるか、入力周波数信号及び位相シフト信号を出力するバイアス電流源の電流値であるか、入力周波数信号及び位相シフト信号の電圧レベルを決定する負荷成分のサイズであるかのいずれかであることが好ましい。これにより、切り換え制御部の制御により、信号間の振幅レベルを適宜に切り替えることができ、波形合成後の比較部において出力される出力周波数信号の周波数を適宜に切り替えることができる。
【００３５】
また、請求項５に係る周波数逓倍装置は、請求項１乃至４の何れか１項に記載の周波数逓倍装置において、波形合成部は、全波整流部を含むことを特徴とする。
【００３６】
請求項５の周波数逓倍装置では、全波整流部により、基本信号及び位相シフト信号を全波整流した波形を合成波形としている。
【００３７】
これにより、後段に比較部と相俟って、全波整流することにより、２逓倍の周波数成分を簡単に生成することができる。
【００３８】
また、請求項６に係る周波数逓倍装置は、請求項１乃至５の何れか１項に記載の周波数逓倍装置において、位相シフト部は、入力周波数信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力信号を出力する入力差動対を含み、差動入力端子毎に適宜な直流電圧をバイアスし、波形合成部は、差動出力信号のうち電圧値の高い信号を選択して整流出力する全波整流部を含み、比較部は、全波整流部により出力される全波整流信号と、比較閾値を設定する参照電圧とを比較することを特徴とする。
【００３９】
請求項６の周波数逓倍装置では、位相シフト部により入力差動対の差動入力端子毎に適宜な直流電圧がバイアスされている状態で、少なくとも何れか一方の差動入力端子に入力周波数信号が入力される。入力差動対から出力される差動出力信号は、電圧値の高い信号が選択されて全波整流部により全波整流されて、比較部で参照電圧と比較される。
【００４０】
また、請求項８に係る周波数逓倍装置は、請求項７に記載の周波数逓倍装置において、位相シフト部は、入力周波数信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力端子から差動出力信号を出力する入力差動対と、差動出力端子毎に備えられ差動出力端子からの直流成分を遮断するハイパスフィルター部とを含み、レベルシフト部は、ハイパスフィルター部から出力される差動信号毎に適宜な直流電圧をバイアスするとともに差動増幅し、波形整形部は、差動増幅された信号のうち電圧値の高い信号を選択して全波整流信号として出力し、比較部は、全波整流信号と比較閾値を設定する参照電圧とを比較することを特徴とする。
【００４１】
請求項８の周波数逓倍装置では、少なくとも何れか一方の差動入力端子に入力周波数信号が入力される。入力差動対から出力される差動出力信号は、ハイパスフィルター部を介して直流成分がカットされた後、レベルシフト部により個々に適宜な直流電圧がバイアスされる。こうしてレベルシフトされた差動信号は差動増幅された後、電圧値の高い信号が選択されて全波整流部により全波整流されて比較部で参照電圧と比較される。
【００４２】
これにより、上記請求項７に記載の周波数逓倍装置の作用・効果を有する周波数逓倍装置を簡単な回路構成で実現することができるため、携帯電話等の携帯機器への応用に必須である高密度実装や低消費電流性を実現することができる。
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
図２に示す第２原理図２では、周波数成分を有する入力周波数信号ｆＩＮは、第１原理図の周波数逓倍装置１に入力されるに先立ち、変調部８に入力される。この変調部８により変調された変調信号波形ｆ'ＩＮが、周波数逓倍装置１に入力される。周波数逓倍装置１において周波数の切り換えを行うに先立ち、変調部８において、周波数を任意に切り替えることができる。ここで、変調部８としては、例えば、ＦＭ変調器であり、Ｖ／Ｆ変換器である。
【００５１】
これにより、入力信号に応じて、ＦＭ変調器やＶ／Ｆ変換器により任意の周波数を有する信号を、請求項１乃至請求項８の少なくとも何れか１項に記載の周波数低倍装置の入力信号とすることができるので、出力周波数信号として任意の周波数信号を切り換えて出力することができる。
【００５２】
【発明の実施の形態】
以下、本発明の周波数逓倍装置について具体化した第１乃至第４実施形態を図３乃至図１４に基づき図面を参照しつつ詳細に説明する。図３は、第１実施形態の周波数逓倍装置を示す回路ブロック図である。図４は、第１実施形態による周波数逓倍波形を示す波形図である。図５は、第１実施形態の具体例を示す回路図である。図６は、第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＝ＶＢ１２の場合）。図７は、第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＜ＶＢ１２の場合）。図８は、第２実施形態の周波数逓倍装置を示す回路図である。図９は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４の場合）。図１０は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３の場合）。図１１は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３の場合）。図１２は、第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２の場合）。図１３は、第３実施形態の周波数逓倍装置を示す回路ブロック図である。図１４は、第４実施形態の周波数逓倍装置を示す回路ブロック図である。
【００５３】
第１実施形態の周波数逓倍装置１０を図３に示す。図３の回路ブロック１０は、本発明の第１原理図の周波数逓倍装置１（図１、参照）に対する実施形態であり、入力周波数信号ＶＩＮと同一周波数、あるいは２逓倍の周波数を切り替えて出力する回路である。第１実施形態の周波数逓倍装置１０では、第１原理図の周波数逓倍装置１の各構成要素について、位相シフト部４に対して差動アンプ４１が対応し、波形合成部５に対して全波整流器５１が対応し、比較部６に対して比較器６１が対応している。更に、差動アンプ４１の両入力端子に備えられている電圧バイアス部７１がレベルシフト部７に対応している。第１実施形態の周波数逓倍装置１０では、位相シフトする前の入力周波数信号ＶＩＮに対してレベルシフトを施している。
【００５４】
入力周波数信号ＶＩＮは、単相信号として差動アンプ４１に入力されている。差動アンプ４１の他方の差動入力端子には、接地容量としてコンデンサＣ１が接続されている。また、差動アンプ４１への差動入力端子には、入力端子毎に電圧源ＶＢ１、ＶＢ２を有する電圧バイアス部７１が備えられている。差動アンプ４１は差動の出力端子を有しており、差動出力信号ＶＳ１＋、ＶＳ１−が出力されている。これらの差動出力信号ＶＳ１＋、ＶＳ１―は全波整流器５１に入力され全波整流されて、単相信号として出力端子ＶＭ１に出力される。ここで全波整流とは、図示しないバイアス回路等により差動出力信号ＶＳ１＋、ＶＳ１―の電圧振幅の中心レベルを基準電圧レベルとして全波整流するものとする。全波整流器５１により全波整流され、振幅レベルを略中心として折り返された差動出力信号ＶＳ１＋、ＶＳ１―は全波整流信号ＶＭ１として出力され、比較器６１の一方の入力端子に入力されている。比較器６１の他方の入力端子には、参照電圧ＶＲＥＦが入力されている。そして、両入力信号ＶＭ１、ＶＲＥＦの比較結果が出力信号ＶＯＵＴとして出力されている。
【００５５】
尚、第１実施形態では、入力周波数信号ＶＩＮを単相信号として差動アンプ４１の一方の差動入力端子に入力する場合を示しているが、これに限定されるものではなく、入力周波数信号ＶＩＮを差動信号として供給するようにしてもよい。この場合は、他方の差動入力端子に接続されている接地容量のコンデンサＣ１は不要である。
【００５６】
図４には、入力周波数信号ＶＩＮとして、サイン（ｓｉｎ）波等の三角関数波形が入力された場合の入出力応答波形を示している。図４では、電圧源ＶＢ１、ＶＢ２のバイアス電圧値は同一電圧に設定されているものとする。差動アンプ４１により出力される差動出力信号ＶＳ１＋、ＶＳ１−は、相互に位相が反転された信号である。この差動出力信号ＶＳ１＋、ＶＳ１−は、全波整流器５１により出力される全波整流信号ＶＭ１は、差動出力信号ＶＳ１＋、ＶＳ１−を振幅の略中心に対して折り返した波形となる。従って、発振周波数は入力周波数信号ＶＩＮの２倍となる。参照電圧ＶＲＥＦを全波整流信号ＶＭ１の振幅レベル内の適宜の電圧レベルに設定してやれば、比較器６１により、全波整流信号ＶＭ１の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができる。こうして得られた出力周波数信号ＶＯＵＴは、入力周波数信号ＶＩＮの２倍の周波数を有する矩形波形である。
【００５７】
図４では、電圧源ＶＢ１、ＶＢ２のバイアス電圧値を同一電圧に設定する場合についての入出力応答波形を示したが、電圧源ＶＢ１、ＶＢ２間のバイアス電圧値に差を設けてやれば、差動アンプ４１の差動出力信号ＶＳ１＋、ＶＳ１―間にオフセット電圧を設定することができる。これにより、ピーク電圧値が交互に異なる全波整流波形ＶＭ１を得ることができ、比較器６１における参照電圧ＶＲＥＦと比較した際、全波整流波形ＶＭ１の１周期おきに出力周波数信号ＶＯＵＴを出力することもできる。これについては、第１実施形態の具体例において後述する。
【００５８】
次に、第１実施形態の具体例の周波数逓倍装置１０Ａを図５に示す。図５の周波数逓倍装置１０Ａは、出力周波数信号ＶＯＵＴとして、入力周波数信号ＶＩＮと同一の周波数を有する信号と、２逓倍の周波数を有する信号とを適宜に切り替えて出力する場合の回路図を示している。同一導電型で同一サイズのトランジスタＱ１とＱ２で入力差動対を構成している。結合されたエミッタ端子は、電流源Ｉ１を介して接地電圧ＧＮＤに接続されている。入力差動対Ｑ１とＱ２のうち、トランジスタＱ１のベース端子には入力周波数信号ＶＩＮが入力されている。また、トランジスタＱ２のベース端子に接続されているコンデンサＣ１は、接地容量である。更に入力差動対Ｑ１とＱ２には、負荷として同一特性で同一サイズの抵抗素子Ｒ３、Ｒ４が接続されており、各々の接続点が入力差動対Ｑ１とＱ２の差動出力端子ＶＳ１１、ＶＳ１２として次段のトランジスタＱ３、Ｑ４のベース端子に接続されている。トランジスタＱ３、Ｑ４も同一導電型で同一サイズのトランジスタにより構成されている。トランジスタＱ３、Ｑ４は、入力差動対Ｑ１とＱ２のそれぞれの出力信号をエミッタフォロアで受けるバッファ回路を構成している。トランジスタＱ１乃至Ｑ４、抵抗素子Ｒ３、Ｒ４、及び電流源Ｉ１で、差動アンプ部４１Ａを構成している。差動アンプ部４１Ａは、第１原理図における周波数逓倍装置１の位相シフト部４の具体例である。
【００５９】
また、入力差動対Ｑ１とＱ２の各ベース端子は、各々抵抗素子Ｒ１、Ｒ２を介して、電圧源ＶＢ１１、ＶＢ１２により直流電圧がバイアスされており、電圧バイアス部７１Ａを構成している。電圧バイアス部７１Ａは、第１原理図における周波数逓倍装置１のレベルシフト部７の具体例である。
【００６０】
バッファ回路を構成しているトランジスタＱ３、Ｑ４のエミッタ端子は、各々ダイオードＤ１、Ｄ２のアノード端子に接続されており、ダイオードＤ１、Ｄ２のカソード端子は共通に接続されて、抵抗素子Ｒ５を介して接地電圧ＧＮＤに接続されると共に、全波整流端子ＶＭ１１として次段に接続されている。ダイオードＤ１、Ｄ２、抵抗素子Ｒ５で、全波整流部５１Ａを構成している。全波整流部５１Ａは、第１原理図における周波数逓倍装置１の波形合成部５の具体例である。
【００６１】
全波整流端子ＶＭ１１は、トランジスタＱ５のベース端子に接続されている。トランジスタＱ５は同一導電型で同一サイズのトランジスタＱ６と共に比較差動対を構成しており、結合されたエミッタ端子は、電流源Ｉ２を介して接地電圧ＧＮＤに接続されている。比較差動対Ｑ５とＱ６により全波整流端子ＶＭ１１から入力される全波整流信号ＶＭ１１との比較を行う参照電圧源ＶＲＥＦは、トランジスタＱ６のベース端子に接続されている。比較差動対Ｑ５とＱ６には、負荷として同一特性で同一サイズの抵抗素子Ｒ６、Ｒ７が接続されており、このうちトランジスタＱ５と抵抗素子Ｒ６との接続点がトランジスタＱ７のベース端子に接続されている。トランジスタＱ７のエミッタ端子は電流源Ｉ３を介して接地電圧ＧＮＤに接続されている。トランジスタＱ７と電流源Ｉ３は、バッファ回路を構成しており、両者の接続点が出力周波数端子ＶＯＵＴとなっている。トランジスタＱ５乃至Ｑ７、抵抗素子Ｒ６、Ｒ７、電流源Ｉ２、Ｉ３、及び参照電圧源ＶＲＥＦで、比較部６１Ａを構成している。比較部６１Ａは、第１原理図における周波数逓倍装置１の比較部６の具体例である。
【００６２】
図６、図７には、入力周波数信号ＶＩＮとして、サイン（ｓｉｎ）波等の三角関数波形が入力された場合の入出力応答波形を示している。ここで、図６は、電圧バイアス部７１Ａにおける各電圧源ＶＢ１１、ＶＢ１２のバイアス電圧値が等しい場合（電圧値：ＶＢ１１＝ＶＢ１２）を示している。図８は、電圧バイアス部７１Ａにおける各電圧源ＶＢ１１、ＶＢ１２に関し、電圧源ＶＢ１２のバイアス電圧値が電圧源ＶＢ１１の出力電圧値より高い場合（電圧値：ＶＢ１１＜ＶＢ１２）を示している。
【００６３】
先ず、図６について説明する。差動アンプ４１Ａにより差動出力端子ＶＳ１１、ＶＳ１２から出力される差動出力信号ＶＳ１１、ＶＳ１２は、相互に位相が反転された信号である。ここで、電圧バイアス部７１Ａにおける各電圧源ＶＢ１１、ＶＢ１２のバイアス電圧値が等しい（電圧値：ＶＢ１１＝ＶＢ１２）ので、差動出力信号ＶＳ１１、ＶＳ１２の振幅電圧の電圧範囲は一致している。即ち、入力差動対Ｑ１とＱ２は線形動作をしており、電流源Ｉ１からの出力電流を入力周波数信号ＶＩＮに基づきトランジスタＱ１、Ｑ２間で適宜に割り振って差動出力信号ＶＳ１１、ＶＳ１２を得ている。ピーク電圧Ｖ１１の最大値は、電流源Ｉ１からのバイアス電流が流れなくなった状態であり、電源電圧ＶＣＣから、トランジスタＱ３あるいはＱ４のベース端子への入力電流が流れることによる抵抗素子Ｒ３あるいはＲ４の電圧降下分を減じた電圧値となる。また、ボトム電圧Ｖ１２の最小値は、電流源Ｉ１からのバイアス電流の全てが流れた状態であり、電源電圧ＶＣＣから、電流源Ｉ１のバイアス電流が流れることによる抵抗素子Ｒ３あるいはＲ４の電圧降下分を減じた電圧値となる。
【００６４】
トランジスタＱ３、Ｑ４によりバッファ化された差動出力信号ＶＳ１１、ＶＳ１２は、各々、ダイオードＤ１、Ｄ２のアノード端子に入力される。ここで、ダイオードＤ１、Ｄ２のカソード端子は共通に接続されており、アノード端子に入力されている差動出力信号ＶＳ１１、ＶＳ１２は相互に位相が反転した信号であるため、差動出力信号ＶＳ１１、ＶＳ１２のうち高い電圧レベルとなっているダイオード（Ｄ１あるいはＤ２）が半周期毎に交互に導通する。こうしてトランジスタ（Ｑ３あるいはＱ４）のベース・エミッタ間順方向電圧分、及びダイオード（Ｄ１あるいはＤ２）の順方向電圧分の電圧降下した電圧が共通接続されたカソード端子ＶＭ１１に出力されることとなる。従って、差動出力信号ＶＳ１１、ＶＳ１２のうち高い電圧レベルの信号が選択的に出力されて、差動出力信号ＶＳ１１、ＶＳ１２の振幅の略中心レベルに対して折り返された波形となり、全波整流信号ＶＭ１１として出力される。出力される全波整流信号ＶＭ１１は、全波整流における折り返し電圧値を略ボトム電圧として、差動出力信号ＶＳ１１、ＶＳ１２のピーク電圧値Ｖ１１から、トランジスタ（Ｑ３あるいはＱ４）のベース・エミッタ間順方向電圧分、及びダイオード（Ｄ１あるいはＤ２）の順方向電圧分の電圧降下分を減じた電圧値をピーク電圧値Ｖ１３とする波形となる。
【００６５】
こうして得られた全波整流信号ＶＭ１１に対して、参照電圧ＶＲＥＦを全波整流信号ＶＭ１１の振幅レベル内の適宜の電圧レベルに設定してやれば、比較部６１Ａにより、全波整流信号ＶＭ１１の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができる。こうして得られた出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮを全波整流した波形に基づき生成されているため、入力周波数信号ＶＩＮの周波数に対して２倍の周波数を有する矩形波形となる。
【００６６】
次に、図７について説明する。図７では、電圧源ＶＢ１２のバイアス電圧値が電圧源ＶＢ１１のバイアス電圧値より高く設定されているため（電圧値：ＶＢ１１＜ＶＢ１２）、このバイアス電圧における電圧差（ＶＢ１２−ＶＢ１１）が入力差動対Ｑ１とＱ２における線形動作範囲内であるという条件の下で、入力差動対Ｑ１とＱ２の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。電圧差（ＶＢ１２−ＶＢ１１）の条件では、トランジスタＱ１に比してトランジスタＱ２にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、各電圧源ＶＢ１１、ＶＢ１２のバイアス電圧値が等しい場合（電圧値：ＶＢ１１＝ＶＢ１２）に比して、差動出力信号ＶＳ１１は、負荷抵抗素子Ｒ３にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ３間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＳ１２は、負荷抵抗素子Ｒ４にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ４間の電圧降下分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＳ１１、ＶＳ１２間の出力電圧値差は、負荷抵抗Ｒ３、あるいはＲ４（両抵抗は、通常、同一抵抗値。Ｒ３＝Ｒ４＝Ｒ）にオフセット電流ＩＯＳが流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）となる。
【００６７】
差動出力信号ＶＳ１１、ＶＳ１２のうち高い電圧レベルの信号が、ダイオードＤ１、Ｄ２により選択的に出力されて、全波整流信号ＶＭ１１として出力される。従って、得られた全波整流信号ＶＭ１１は、差動出力信号ＶＳ１１、ＶＳ１２の電圧振幅範囲内の略中心レベルに対して折り返された波形となる。出力される全波整流信号ＶＭ１１のピーク電圧値Ｖ１３は、差動出力信号ＶＳ１１のピーク電圧値から、トランジスタＱ３のベース・エミッタ間順方向電圧分、及びダイオードＤ１の順方向電圧分の電圧降下をした電圧値となる。全波整流信号ＶＭ１１は、全波整流における折り返し電圧値を略ボトム電圧として、差動出力信号ＶＳ１１に基づくピーク電圧値を含む大きな山形波形と、差動出力信号ＶＳ１２に基づく小さな山形波形とを交互に繰り返した波形となる。
【００６８】
こうして得られた全波整流信号ＶＭ１１に対して、参照電圧ＶＲＥＦを、差動出力信号ＶＳ１１に基づく大きな山形波形と差動出力信号ＶＳ１２に基づく小さな山形波形との中間電圧レベル内の適宜の電圧レベルに設定してやれば、比較部６１Ａにより、全波整流信号ＶＭ１１の半分の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができる。こうして得られた出力周波数信号ＶＯＵＴは、入力周波数信号ＶＩＮの周波数と同一の周波数を有する矩形波形となる。
【００６９】
以上に説明した第１実施形態の周波数低倍装置１０、１０Ａによれば、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、差動アンプ４１、４１Ａ、整流回路５１、５１Ａ、比較器６１、６１Ａといった基本的な回路に対して電圧バイアス部７１、７１Ａによりオフセット電圧を設定するといった簡単な回路構成により、出力周波数信号ＶＯＵＴの周波数を入力周波数信号ＶＩＮの周波数ｆ及びその２逓倍の周波数２ｆに簡単に切り替えることができる。この時、整流回路５１、５１Ａにより入力波形の全波整流を行っているので、後段に比較器６１，６１Ａと相俟って２逓倍の周波数成分を簡単に生成することができる。高次の周波数成分では信号強度が小さいため所定周波数信号の抽出が困難であるに対して、第１実施形態においては信号強度は十分に確保することができ、所定周波数を有する出力周波数信号ＶＯＵＴを確実に出力することができる。
【００７０】
また、高次の周波数成分から所定周波数を抽出する場合に必要となるＢＰＦやＡＭＰも不要であり、これらの回路に代えて、差動アンプ４１、４１Ａ、整流回路５１、５１Ａ、比較器６１、６１Ａ、及び電圧バイアス部７１、７１Ａという簡単な回路構成で実現することができるため、携帯電話等の携帯機器等への応用に必須である高密度実装や低消費電流性を実現することができる。
【００７１】
また、歪みのない２逓倍の出力周波数信号ＶＯＵＴを得るために、コンデンサや抵抗素子等の素子特性値を精度よく合わせ込む必要がないので、設計作業が簡略化できると共に、各素子の製造ばらつきや温度特性の違い等による特性値のずれを生ずることもなく、精度のよい出力周波数信号ＶＯＵＴを安定して維持することができる。
【００７２】
また、出力周波数信号ＶＯＵＴの周波数値を切り替えるために、スイッチ回路等を備える必要がないので、スイッチ回路等の駆動のために必要とされていた消費電流は不要となり回路動作の低消費電流化を図ることができる。
【００７３】
第２実施形態の周波数逓倍装置２０を図８に示す。図８の回路図２０は、本発明の第１原理図の周波数逓倍装置１に対する実施形態であり、入力周波数信号ＶＩＮと同一周波数乃至４逓倍周波数の間で出力周波数信号ＶＯＵＴの周波数を切り替える場合である。第２実施形態の周波数逓倍装置２０では、第１原理図の周波数逓倍装置１の各構成要素について、位相シフト部４に対して位相シフト部４２が対応し、レベルシフト部７に対してレベルシフト部７２が対応し、波形合成部５に対して全波整流部５２が対応し、比較部６に対して比較部６２が対応している。
【００７４】
入力周波数信号ＶＩＮは、電圧源ＶＣ２によりバイアスされると共に抵抗素子Ｒ９を介してトランジスタＱ９のベース端子に接続されており、トランジスタＱ９のエミッタ端子は電流源Ｉ５を介して接地電圧ＧＮＤに、コレクタ端子は電源電圧に接続されている。トランジスタＱ９及び電流源Ｉ５の構成と同様の構成を有して、トランジスタＱ８及び電流源Ｉ６、トランジスタＱ１０及び電流源Ｉ４が、各々電源電圧ＶＣＣと接地電圧ＧＮＤとの間に接続されている。そして、トランジスタＱ８、Ｑ１０のベース端子は、各々抵抗素子Ｒ８、Ｒ１０を介して電圧源ＶＣ１、ＶＣ２によりバイアスされている。更に、トランジスタＱ１０のベース端子と接地電圧ＧＮＤとの間にはコンデンサＣ２が接続されている。
【００７５】
トランジスタＱ８乃至Ｑ１０のエミッタ端子は次段の第１乃至第４入力差動対Ｑ１１とＱ１２、Ｑ１３とＱ１４、Ｑ１５とＱ１６、Ｑ１７とＱ１８に入力されている。即ち、トランジスタＱ８のエミッタ端子は、第１入力差動対トランジスタＱ１１と第２差動対トランジスタＱ１３に接続されており、トランジスタＱ９のエミッタ端子は、第１入力差動対トランジスタＱ１２、第２差動対トランジスタＱ１４、第３入力差動対トランジスタＱ１６、第４差動対トランジスタＱ１８に接続されており、トランジスタＱ１０のエミッタ端子は、第３入力差動対トランジスタＱ１５と第４差動対トランジスタＱ１７に接続されている。
【００７６】
第１乃至第４入力差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８は、各々の差動対毎に同一導電型で同一サイズのトランジスタである。結合されたエミッタ端子は、電流源Ｉ７乃至Ｉ１０を介して接地電圧ＧＮＤに接続されている。更に、各入力差動対のうち、第１及び第２差動対Ｑ１１とＱ１２、Ｑ１３とＱ１４と、第３及び第４差動対Ｑ１５とＱ１６、Ｑ１７とＱ１８とは、各々共通の負荷抵抗素子に接続されており、トランジスタＱ１１、Ｑ１３は抵抗素子Ｒ１１に、トランジスタＱ１２、Ｑ１４は抵抗素子Ｒ１２に、トランジスタＱ１５、Ｑ１７は抵抗素子Ｒ１５に、トランジスタＱ１６、Ｑ１８は抵抗素子Ｒ１６に接続されている。ここで、各抵抗素子は同一特性で同一サイズである。入力周波数信号ＶＩＮの入力部から、各負荷抵抗素子Ｒ１１、Ｒ１２、Ｒ１５、Ｒ１６と各差動対トランジスタとの接続点ＶＳ２１、ＶＳ２２、ＶＳ２３、ＶＳ２４までで位相シフト部４２を構成している。
【００７７】
接続点ＶＳ２１乃至ＶＳ２４は、コンデンサＣ３、Ｃ４、Ｃ５、Ｃ６の一端に接続され、コンデンサＣ３乃至Ｃ６の他端は第１及び第２レベル変換差動対を構成するトランジスタＱ１９とＱ２０、Ｑ２１とＱ２２のベース端子に接続されると共に、抵抗素子Ｒ１３、Ｒ１４、Ｒ１７、Ｒ１８を介して接地電圧ＧＮＤを基準とする電圧源ＶＢ２１、ＶＢ２２、ＶＢ２３、ＶＢ２４に接続されている。第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のエミッタ端子には電流源Ｉ１１、Ｉ１２が接続されており、コレクタ端子には負荷抵抗素子Ｒ１９、Ｒ２０、Ｒ２１、Ｒ２２が接続されている。コンデンサＣ３乃至Ｃ６から第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２まででレベルシフト部７２を構成している。
【００７８】
第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のコレクタ端子は、出力端子として次段のトランジスタＱ２３、Ｑ２４、Ｑ２５、Ｑ２６のベース端子に接続されている。トランジスタＱ２３乃至Ｑ２６も同一導電型で同一サイズのトランジスタにより構成されている。トランジスタＱ２３乃至Ｑ２６のコレクタ端子は電源電圧ＶＣＣに接続されており、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２からの出力信号をエミッタフォロアで受けるバッファ回路を構成している。これらのトランジスタＱ２３乃至Ｑ２６のエミッタ端子は、各々ダイオードＤ３、Ｄ４、Ｄ５、Ｄ６のアノード端子に接続されており、ダイオードＤ３乃至Ｄ６のカソード端子は、共通に接続され抵抗素子Ｒ２５を介して接地電圧ＧＮＤに接続されると共に、全波整流端子ＶＭ２として次段に接続されている。バッファ回路から全波整流端子ＶＭ２までで全波整流部５２を構成している。
【００７９】
全波整流端子ＶＭ２は、トランジスタＱ２７のベース端子に接続されている。トランジスタＱ２７は同一導電型で同一サイズのトランジスタＱ２８と共に比較差動対を構成しており、結合されたエミッタ端子は、バイアス電流源Ｉ１３を介して接地電圧ＧＮＤに接続されている。比較差動対Ｑ２７とＱ２８により全波整流端子ＶＭ２から入力される全波整流信号ＶＭ２との電圧比較を行う参照電圧源ＶＲＥＦは、トランジスタＱ２８のベース端子に接続されている。比較差動対Ｑ２７とＱ２８には、負荷として同一特性で同一サイズの抵抗素子Ｒ２３、Ｒ２４が接続されており、このうちトランジスタＱ２７と抵抗素子Ｒ２３との接続点がトランジスタＱ２９のベース端子に接続されている。トランジスタＱ２９のエミッタ端子は電流源Ｉ１４を介して接地電圧ＧＮＤに接続されている。トランジスタＱ２９と電流源Ｉ１４は、バッファ回路を構成しており接続点が出力端子ＶＯＵＴとなっている。全波整流端子ＶＭ２から出力端子ＶＯＵＴまでで比較部６２を構成している。
【００８０】
図９乃至図１２には、入力周波数信号ＶＩＮとして、サイン（ｓｉｎ）波等の三角関数波形が入力された場合の入出力応答波形を示している。ここで、図９は、レベルシフト部７２における各電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値が等しい場合（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４）を示している。図１０は、レベルシフト部７２において、電圧源ＶＢ２１、ＶＢ２２、ＶＢ２４のバイアス電圧値が等しく、このバイアス電圧値に比して電圧源ＶＢ２３のバイアス電圧値が高い場合（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）を示している。図１１は、レベルシフト部７２において、電圧源ＶＢ２１と電圧源ＶＢ２４、及び電圧源ＶＢ２２と電圧源ＶＢ２３のバイアス電圧値が各々等しく、両者のバイアス電圧値間では、電圧源ＶＢ２２及び電圧源ＶＢ２３に比して電圧源ＶＢ２１及び電圧源ＶＢ２４のバイアス電圧値が高い場合（電圧値：ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３）を示している。図１２は、レベルシフト部７２において、電圧源ＶＢ２１、ＶＢ２３、及びＶＢ２４のバイアス電圧値が等しく、このバイアス電圧値に比して電圧源ＶＢ２２のバイアス電圧値が低い場合（電圧値：ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２）を示している。以下、それぞれの場合について詳述する。
【００８１】
先ず、図９について説明する。位相シフト部４２の入力段にあるトランジスタＱ８乃至Ｑ１０のエミッタ端子に出力される信号は、トランジスタＱ８については電圧源ＶＣ１からトランジスタＱ８のベース・エミッタ間順方向電圧分の電圧降下をした固定値であり、トランジスタＱ９については電圧源ＶＣ２でバイアスされた電圧を中心としてトランジスタＱ９のベース・エミッタ間順方向電圧分の電圧降下をした入力周波数信号ＶＩＮと同相の信号であり、トランジスタＱ１０については電圧源ＶＣ２でバイアスされた電圧を中心としてトランジスタＱ１０のベース・エミッタ間順方向電圧分の電圧降下をした上で、抵抗素子Ｒ１０とコンデンサＣ２により入力周波数信号ＶＩＮから９０度の位相遅れを伴う信号である。
【００８２】
トランジスタＱ９のエミッタ端子は、第１乃至第４差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８に共通に接続されている。そこで、このエミッタ端子から出力される入力周波数信号ＶＩＮとの同相信号と、トランジスタＱ８のエミッタ端子からの固定信号、あるいはトランジスタＱ１０のエミッタ端子からの９０度の位相遅れ信号との差動増幅信号が、第１乃至第４差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８から出力されることとなる。
【００８３】
具体的には、第１及び第２差動対Ｑ１１とＱ１２、Ｑ１３とＱ１４には、入力周波数信号ＶＩＮとの同相信号と固定信号が入力されているので、差動出力信号ＶＳ２１の位相を基準（位相：０度）にとった場合、差動出力信号ＶＳ２２には反転した位相信号（位相：１８０度）が得られる。これに対して、第３及び第４差動対Ｑ１５とＱ１６、Ｑ１７とＱ１８のうちのトランジスタＱ１５、Ｑ１７のベース端子には入力周波数信号ＶＩＮとからの９０度の位相遅れ信号が入力されている。作動対の出力端子では位相が反転されるので、トランジスタＱ１５、Ｑ１７のコレクタ端子である差動出力信号ＶＳ２３には、２７０度の位相遅れ信号（位相：２７０度）が出力され、差動出力信号ＶＳ２４にはその反転位相信号（位相：９０度）が得られる。ここで、各電流源Ｉ７乃至Ｉ１０のバイアス電流値が同じであるとすると、各負荷抵抗素子Ｒ１１、Ｒ１２、Ｒ１５、Ｒ１６の抵抗値は同一であるので、第１実施形態の具体例の周波数低倍装置１０Ａにおいて示したように、各差動出力信号ＶＳ２１乃至ＶＳ２４のピーク／ボトム電圧値は、同一となる。
【００８４】
次に、出力された差動出力信号ＶＳ２１乃至ＶＳ２４をレベルシフトする。このためにコンデンサＣ３乃至Ｃ６を介して差動出力信号ＶＳ２１乃至ＶＳ２４の直流成分をカットした上で、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のベース端子に入力する。同時に、抵抗素子Ｒ１３、Ｒ１４、Ｒ１７、Ｒ１８を介して電圧源ＶＢ２１乃至ＶＢ２４に接続することによりバイアス電圧を設定する。図９においては、各電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値が等しいので（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４）、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２のベース端子への入力信号間にオフセットは生じない。
【００８５】
位相シフト部４２で９０度づつ位相がシフトして生成された４相の差動出力信号ＶＳ２１乃至ＶＳ２４（位相：ＶＳ２１＝０度、ＶＳ２２＝１８０度、ＶＳ２３＝２７０度、ＶＳ２４＝９０度）は、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２によりレベル変換されてレベルシフト信号ＶＬＳ２１、ＶＬＳ２２、ＶＬＳ２３、ＶＬＳ２４として、全波整流部５２におけるバッファ回路を構成する各トランジスタＱ２３乃至Ｑ２６のベース端子に入力される。第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２で位相は反転されるので、レベルシフト信号ＶＬＳ２１、ＶＬＳ２２、ＶＬＳ２３、ＶＬＳ２４は、差動出力信号ＶＳ２１の位相を基準として、各々１８０度、０度、９０度、２７０度の位相を有する信号である。また振幅レベルは、電流源Ｉ１１、Ｉ１２と、負荷抵抗素子Ｒ１９乃至Ｒ２２とで決定されている。これらの４相の信号は、互いに９０度の位相ずれを有しているので、ダイオードＤ３乃至Ｄ６により、４相信号のうち最も高い電圧値の波形をトレーズするように整流されて出力され、全波整流波形ＶＭ２が得られる。全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうち何れか１つ）のベース・エミッタ間順方向電圧、及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の順方向電圧分を減じた電圧を略ボトム電圧として、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２から出力されるピーク電圧値からトランジスタ（Ｑ２３乃至Ｑ２６のうち何れか１つ）のベース・エミッタ間順方向電圧、及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の順方向電圧分を減じた電圧をピーク電圧値Ｖ２３とする波形となる。
【００８６】
尚、第１乃至第４入力差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８、及び第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２は、何れも線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【００８７】
こうして得られた全波整流信号ＶＭ２に対して、参照電圧ＶＲＥＦを全波整流信号ＶＭ２の振幅レベル内の適宜の電圧レベルに設定してやれば、比較部６２により、全波整流信号ＶＭ２の周波数で適宜のハイレベル期間を有する矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮに対して４倍の周波数を有する矩形波形となる。
【００８８】
次に、図１０について説明する。基本的な回路動作については図９に説明したとおりであるので、ここでの説明は省略する。図９に比して異なる条件は、電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値のうち、電圧源ＶＢ２３のバイアス電圧値のみが高いことである（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）。従って、レベルシフト信号ＶＬＳ２１、ＶＬＳ２２、ＶＬＳ２３、ＶＬＳ２４のうち、電圧源ＶＢ２３でバイアスされたトランジスタＱ２１からの出力信号ＶＬＳ２３について、信号振幅の電圧レベルが下方にシフトすることとなる。
【００８９】
電圧源ＶＢ２３のバイアス電圧値が電圧源ＶＢ２１、ＶＢ２２、ＶＢ２４のバイアス電圧値より高く設定されているため（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）、このバイアス電圧における電圧差（ＶＢ２３−ＶＢ２４）が第２レベル変換差動対Ｑ２１とＱ２２における線形動作範囲内であるという条件の下で、第２レベル変換差動対Ｑ２１とＱ２２の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。オフセット電圧差（ＶＢ２３−ＶＢ２４）を有する条件では、トランジスタＱ２２に比してトランジスタＱ２１にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、各電圧源ＶＢ２３、ＶＢ２４のバイアス電圧値が等しい場合（電圧値：ＶＢ２３＝ＶＢ２４）に比して、差動出力信号ＶＬＳ２４は、負荷抵抗素子Ｒ２２にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２２間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＬＳ２３は、負荷抵抗素子Ｒ２１にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２１間の電圧降下分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＬＳ２３、ＶＬＳ２４のそれぞれのシフト量ΔＶは、負荷抵抗Ｒ２１、あるいはＲ２２（両抵抗は、通常、同一抵抗値。Ｒ２１＝Ｒ２２＝Ｒ）にオフセット電流ＩＯＳの１／２が流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）／２となる。
【００９０】
９０度づつの位相差を有する相のレベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、レベルシフト信号ＶＬＳ２３がΔＶの電圧量だけ低電圧側にシフトする。この電圧シフト量ΔＶによるレベルシフト信号ＶＬＳ２３のピーク電圧値のシフトがトランジスタＱ２５及びダイオードＤ５等における電圧降下を加味した上で、参照電圧ＶＲＥＦを下回るように調整してやれば、レベルシフト信号ＶＬＳ２３については比較部６２での出力周波数信号ＶＯＵＴの反転は生じない。よって、レベルシフト信号ＶＬＳ２４のピーク電圧が高く、レベルシフト信号ＶＬＳ２３のピーク電圧が低い全波整流波形ＶＭ２が得られる。この全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうちの何れか１つ）のベース・エミッタ間及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の各々の順方向電圧分を減じた電圧を略ボトム電圧として、第１レベル変換差動対Ｑ１９とＱ２０から出力されるピーク電圧値からトランジスタ（Ｑ２３又はＱ２４）のベース・エミッタ間及びダイオード（Ｄ３又はＤ４）の順方向電圧分を減じた電圧値Ｖ２３に、レベルシフト信号ＶＬＳ２４のシフト量ΔＶを加算した電圧値をピーク電圧値とする波形となる。
【００９１】
尚、入力端子に電圧レベル差を設けた第２レベル変換差動対Ｑ２１とＱ２２も、他の差動対と同様、線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【００９２】
こうして得られた全波整流信号ＶＭ２は、比較部６２により、全波整流信号ＶＭ２のうちレベルシフト信号ＶＬＳ２３以外のレベルシフト信号ＶＬＳ２１、ＶＬＳ２２、及びＶＬＳ２４で構成される波形部分について適宜のハイレベル期間で反転される矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮに対して３倍の周波数を有する矩形波形となる。
【００９３】
次に、図１１について説明する。基本的な回路動作については図９に説明したとおりであるので、ここでの説明は省略する。図９に比して異なる条件は、電圧源ＶＢ２１と電圧源ＶＢ２４、及び電圧源ＶＢ２２と電圧源ＶＢ２３のバイアス電圧値が各々等しく、両者のバイアス電圧値間では電圧源ＶＢ２２と電圧源ＶＢ２３に比して電圧源ＶＢ２１と電圧源ＶＢ２４のバイアス電圧値が高いことである（電圧値：ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３）。従って、レベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、電圧源ＶＢ２１、ＶＢ２４でバイアスされたトランジスタＱ１９、Ｑ２２からの出力信号ＶＬＳ２１、ＶＬＳ２４について、信号振幅の電圧レベルが下方にシフトすることとなる。
【００９４】
電圧源ＶＢ２１、ＶＢ２４のバイアス電圧値が電圧源ＶＢ２２、ＶＢ２３のバイアス電圧値より高く設定されているため（電圧値：ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３）、このバイアス電圧における電圧差（ＶＢ２１−ＶＢ２２、ＶＢ２４−ＶＢ２３）が第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２における線形動作範囲内であるという条件の下で、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。オフセット電圧差（ＶＢ２１−ＶＢ２２、ＶＢ２４−ＶＢ２３）を有する条件では、トランジスタＱ２０に比してトランジスタＱ１９に、またトランジスタＱ２１に比してトランジスタＱ２２にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２の各々の電圧源ＶＢ２１とＶＢ２２、ＶＢ２３とＶＢ２４のバイアス電圧値が等しい場合（電圧値：ＶＢ２１＝ＶＢ２２、ＶＢ２３＝ＶＢ２４）に比して、差動出力信号ＶＬＳ２２、ＶＬＳ２３は、負荷抵抗素子Ｒ２０、Ｒ２１にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２０、Ｒ２１間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＬＳ２１、ＶＬＳ２４は、負荷抵抗素子Ｒ１９、Ｒ２２にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ１９、Ｒ２２間の電圧差分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＬＳ２２、ＶＬＳ２３の高電圧側へのシフト量ΔＶ、及び差動出力信号ＶＬＳ２１、ＶＬＳ２４の低電圧側へのシフト量ΔＶは、負荷抵抗Ｒ２０、Ｒ２１、あるいはＲ１９、Ｒ２２（各抵抗は、通常、同一抵抗値。Ｒ１９＝Ｒ２０＝Ｒ２１＝Ｒ２２＝Ｒ）にオフセット電流ＩＯＳの１／２が流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）／２となる。
【００９５】
９０度づつの位相差を有する４相のレベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、レベルシフト信号ＶＬＳ２１、ＶＬＳ２４がΔＶの電圧量だけ低電圧側にシフトする。一方、レベルシフト信号ＶＬＳ２２、ＶＬＳ２３がΔＶの電圧量だけ高電圧側にシフトする。トランジスタＱ２３乃至Ｑ２６及びダイオードＤ３乃至Ｄ６等における電圧降下を加味した上で、これらの各電圧シフト量ΔＶによるレベルシフト信号ＶＬＳ２１及びＶＬＳ２４とレベルシフト信号ＶＬＳ２２及びＶＬＳ２３との各々のピーク電圧値の中間電圧に参照電圧ＶＲＥＦが設定されるように調整してやれば、レベルシフト信号ＶＬＳ２１、ＶＬＳ２４については比較部６２での出力周波数信号ＶＯＵＴの反転は生じない。よって、レベルシフト信号ＶＬＳ２２、ＶＬＳ２３のピーク電圧が高く、レベルシフト信号ＶＬＳ２１、ＶＬＳ２４のピーク電圧が低い４相信号の全波整流波形ＶＭ２が得られる。この全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうちの何れか１つ）のベース・エミッタ間及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の各々の順方向電圧分を減じた電圧を略ボトム電圧として、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２において電圧源のオフセットがない場合に出力されるピーク電圧値からトランジスタＱ２３乃至Ｑ２６のベース・エミッタ間及びダイオードＤ３乃至Ｄ６の順方向電圧分を減じた電圧値Ｖ２３に、レベルシフト信号ＶＬＳ２２、ＶＬＳ２３のシフト量ΔＶを加算した電圧値をピーク電圧値とする波形となる。
【００９６】
尚、入力端子に電圧レベル差を設けた第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２も、他の差動対と同様、線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【００９７】
こうして得られた全波整流信号ＶＭ２は、比較部６２により、全波整流信号ＶＭ２のうちレベルシフト信号ＶＬＳ２２、ＶＬＳ２３で構成される波形部分について適宜のハイレベル期間で反転される矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮに対して２倍の周波数を有する矩形波形となる。
【００９８】
次に、図１２について説明する。基本的な回路動作については図９に説明したとおりであるので、ここでの説明は省略する。図９に比して異なる条件は、電圧源ＶＢ２１、ＶＢ２３、及びＶＢ２４のバイアス電圧値が等しく、このバイアス電圧値に比して電圧源ＶＢ２２のバイアス電圧値が低いことである（電圧値：ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２）。従って、レベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、電圧源ＶＢ２２でバイアスされたトランジスタＱ２０からの出力信号ＶＬＳ２２について、信号振幅の電圧レベルが上方にシフトすることとなる。
【００９９】
電圧源ＶＢ２１のバイアス電圧値が電圧源ＶＢ２２のバイアス電圧値より高く設定されているため（電圧値：ＶＢ２１＞ＶＢ２２）、このバイアス電圧における電圧差（ＶＢ２１−ＶＢ２２）が第１レベル変換差動対Ｑ１９とＱ２０における線形動作範囲内であるという条件の下で、第１レベル変換差動対Ｑ１９とＱ２０の各々のトランジスタに流れるバイアス電流の分流電流にオフセット電流ＩＯＳを生ずる。オフセット電圧差（ＶＢ２１−ＶＢ２２）を有する条件では、トランジスタＱ２０に比してトランジスタＱ１９にオフセット電流ＩＯＳだけ多くの分流電流が流れることとなる。従って、第１レベル変換差動対Ｑ１９とＱ２０の各々の電圧源ＶＢ２１とＶＢ２２のバイアス電圧値が等しい場合（電圧値：ＶＢ２１＝ＶＢ２２）に比して、差動出力信号ＶＬＳ２２は、負荷抵抗素子Ｒ２０にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ２０間の電圧差分だけ高電圧側に信号波形がシフトし、逆に、差動出力信号ＶＬＳ２１は、負荷抵抗素子Ｒ１９にオフセット電流ＩＯＳの１／２の電流が流れる場合の抵抗素子Ｒ１９間の電圧差分だけ低電圧側に信号波形がシフトする。差動出力信号ＶＬＳ２２の高電圧側へのシフト量ΔＶ、及び差動出力信号ＶＬＳ２１の低電圧側へのシフト量ΔＶは、負荷抵抗Ｒ２０、あるいはＲ１９（各抵抗は、通常、同一抵抗値。Ｒ１９＝Ｒ２０＝Ｒ）にオフセット電流ＩＯＳの１／２が流れる際の電圧降下分の電圧差（Ｒ×ＩＯＳ）／２となる。
【０１００】
９０度づつの位相差を有する４相のレベルシフト信号ＶＬＳ２１乃至ＶＬＳ２４のうち、レベルシフト信号ＶＬＳ２１がΔＶの電圧量だけ低電圧側にシフトする。一方、レベルシフト信号ＶＬＳ２２がΔＶの電圧量だけ高電圧側にシフトする。この時、レベルシフト信号ＶＬＳ２３、ＶＬＳ２４については電圧のシフトはない。トランジスタＱ２４及びダイオードＤ４等における電圧降下を加味した上で、電圧シフト量ΔＶによりシフトされたレベルシフト信号ＶＬＳ２２のピーク電圧値のみが参照電圧ＶＲＥＦを上回るように調整してやる。これにより、レベルシフト信号ＶＬＳ２２以外のレベルシフト信号ＶＬＳ２１、ＶＬＳ２３、及びＶＬＳ２４については、比較部６２での出力周波数信号ＶＯＵＴの反転は生じない。よって、レベルシフト信号ＶＬＳ２２のみのピーク電圧が高く、レベルシフト信号ＶＬＳ２１のピーク電圧が低い４相信号の全波整流波形ＶＭ２が得られる。この場合の全波整流波形ＶＭ２は、４相波形の各交点からトランジスタ（Ｑ２３乃至Ｑ２６のうちの何れか１つ）のベース・エミッタ間及びダイオード（Ｄ３乃至Ｄ６のうちの何れか１つ）の各々の順方向電圧分を減じた電圧を略ボトム電圧として、第１及び第２レベル変換差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２において電圧源のオフセットがない場合に出力されるピーク電圧値からトランジスタＱ２３乃至Ｑ２６のベース・エミッタ間及びダイオードＤ３乃至Ｄ６の順方向電圧分を減じた電圧値Ｖ２３に、レベルシフト信号ＶＬＳ２２のシフト量ΔＶを加算した電圧値をピーク電圧値とする波形となる。
【０１０１】
尚、入力端子に電圧レベル差を設けた第１レベル変換差動対Ｑ１９とＱ２０も、他の差動対と同様、線形動作をしていることは言うまでもない。また、各差動対のピーク電圧値の最大値、ボトム電圧値の最小値については、第１実施形態において説明した値と同様である。
【０１０２】
こうして得られた全波整流信号ＶＭ２は、比較部６２により、全波整流信号ＶＭ２のうちレベルシフト信号ＶＬＳ２２で構成される波形部分について適宜のハイレベル期間で反転される矩形波形として出力周波数信号ＶＯＵＴを得ることができることについては第１実施形態と同様である。従って、出力周波数信号ＶＯＵＴは、サイン（ｓｉｎ）波等の三角関数波形である入力周波数信号ＶＩＮと同じ周波数を有する矩形波形となる。
【０１０３】
以上に説明した第２実施形態の周波数低倍装置２０によれば、矩形波等の高次の周波数成分を有する波形から所定の周波数成分を選択して抽出するという複雑な処理を必要とすることなく、位相シフト部４２、全波整流部５２、及び比較器６２といった基本的な回路に対してレベルシフト部７２によりオフセットを設定するといった簡単な回路構成により、出力周波数信号ＶＯＵＴの周波数を入力周波数信号ＶＩＮの周波数ｆ及びその２逓倍乃至４逓倍の周波数２ｆ乃至４ｆに簡単に切り替えることができる。この時、整流回路５１、５２により入力波形の全波整流を行っているので、後段に比較器６１，６２と相俟って２逓倍の周波数成分を簡単に生成することができる。高次の周波数成分によっては信号強度が小さいため所定周波数信号の抽出が困難であるに対して、第２実施形態の周波数低倍装置２０においては、信号強度は十分に確保することができ、所定周波数を有する出力周波数信号ＶＯＵＴを確実に出力することができる。
【０１０４】
また、高次の周波数成分から所定周波数を抽出する場合に必要となるＢＰＦやＡＭＰも不要であり、これらの回路に代えて、位相シフト部４２、全波整流部５２、レベルシフト部７２、及び比較器６２という簡単な回路構成で実現することができるため、携帯電話等の携帯機器への応用に必須である高密度実装や低消費電流性を実現することができる。
【０１０５】
また、歪みのない２逓倍乃至４逓倍の出力周波数信号ＶＯＵＴを得るために、コンデンサや抵抗素子等の素子特性値を精度よく合わせ込む必要がないので、設計作業が簡略化できると共に、各素子の製造ばらつきや温度特性の違い等による素子特性値のずれを生ずることもなく、精度のよい出力周波数信号ＶＯＵＴを安定して維持することができる。
【０１０６】
また、出力周波数信号ＶＯＵＴの周波数値を切り替えるために、スイッチ回路等を備える必要がないので、スイッチ回路等の駆動のために必要とされていた消費電流は不要となり回路動作の低消費電流化を図ることができる。
【０１０７】
第３実施形態の周波数逓倍装置３０を図１３に示す。第１原理図における周波数低倍装置１の前段にＦＭ変調器８１を備えた構成である。第３実施形態の周波数逓倍装置３０では、第２原理図の周波数逓倍装置２の構成要素について、変調部８に対してＦＭ変調部８１が対応している。周波数逓倍装置１については、具体的には、第１実施形態の周波数低倍装置１０、１０Ａや、第２実施形態の周波数低倍装置２０を備えることができる。周波数低倍装置１０、１０Ａ、２０への入力信号Ｖ'ＩＮとして、源入力周波数信号ＶＩＮをＦＭ変調器８１で周波数変調した信号を与える構成である。
【０１０８】
これにより、周波数低倍装置１０、１０Ａ、２０が有する周波数逓倍特性に加えて、ＦＭ変調器８１により任意の周波数変換を行うことができるので、出力周波数信号ＶＯＵＴとして、任意の周波数信号を切り換えて出力することができる。入力周波数信号ＶＩＮとして特定の周波数を有する信号が入力される場合に適用すれば、入力周波数信号ＶＩＮに対して周波数変調を施すことができる構成である。
【０１０９】
第４実施形態の周波数逓倍装置４０を図１４に示す。第１原理図における周波数低倍装置１の前段にＶ／Ｆ変換器８２を備えた構成である。第４実施形態の周波数逓倍装置４０では、第２原理図の周波数逓倍装置２の構成要素について、変調部８に対してＶ／Ｆ変換部８２が対応している。周波数逓倍装置１については、具体的には、第１実施形態の周波数低倍装置１０、１０Ａや、第２実施形態の周波数低倍装置２０を備えることができる。周波数低倍装置１０、１０Ａ、２０への入力周波数信号Ｖ'ＩＮとして、所定電圧値を有する源入力信号ＶＩＮをＶ／Ｆ変換器８２で周波数信号Ｖ'ＩＮに変換して信号を与える構成である。
【０１１０】
これにより、周波数低倍装置１０、１０Ａ、２０が有する周波数逓倍特性に加えて、Ｖ／Ｆ変換器８２により入力された電圧信号を任意の周波数を有する信号に変換することができるので、出力周波数信号ＶＯＵＴとして、任意の周波数信号を切り換えて出力することができる。入力信号ＶＩＮとして所定の電圧値を有する信号が入力される場合に適用すれば、入力信号ＶＩＮに対して任意の周波数を有する信号に変換することができる構成である。
【０１１１】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
【０１１２】
例えば、第１実施形態においては、同一導電型で同一サイズのトランジスタＱ１とＱ２で入力差動対が構成され、同一特性で同一サイズの抵抗素子Ｒ３、Ｒ４で負荷が接続される場合について説明したが、両者のバランスを適宜に崩して構成することもできる。トランジスタサイズや負荷の抵抗値を左右非対称に設定してやれば、出力差動信号の電圧レベル差を発生させることができる。従って、スイッチ等でトランジスタサイズや負荷の抵抗値を適宜に切り替えたり、また負荷抵抗をＭＯＳトランジスタやバイポーラトランジスタ等の能動負荷で構成し、ゲート端子へのバイアス電圧やベース端子へのバイアス電流等を適宜に調整して負荷抵抗値を切り替えてやることにより、差動出力電圧の信号レベルを適宜に調整して周波数の切り換えを行うことも可能である。
【０１１３】
また、第２実施形態においても、第１実施形態の場合と同様に、入力差動対Ｑ１１とＱ１２乃至Ｑ１７とＱ１８やレベルシフト差動対Ｑ１９とＱ２０、Ｑ２１とＱ２２等を構成するトランジスタや抵抗素子Ｒ１１、Ｒ１２、Ｒ１５、Ｒ１６、Ｒ１９乃至Ｒ２２の対称性を崩して設定して差動出力電圧に適宜の電圧レベル差を設定することができる。また、スイッチ等やバイアス電圧／電流の適宜の調整により、差動出力電圧の信号レベルを適宜に調整して周波数の切り換えを行うことも可能である。更に、第２実施形態におけるレベルシフト部７２においては、周波数の逓倍数の切り替えに際し、差動入力端子へのバイアス電圧印加用の電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値を適宜に調整する場合を示したが、これに限定されるものではなく、差動入力端子のバイアス電圧値に代えて、あるいはこのバイアス電圧値と共に、レベルシフト差動対を構成するトランジスタのサイズ、負荷抵抗値等に対して左右異なる重み付けとなるように調整したり、レベルシフト差動対間でバイアス電流値や負荷抵抗値に異なる重み付けを有するように調整することによって個々の差動出力電圧の電圧レベルを調整して、出力周波数信号の周波数を切り替えることができる。
【０１１４】
また、第２実施形態においては、入力周波数信号ＶＩＮから、９０度づつ位相をずらした４相の信号を生成することにより、入力周波数信号ＶＩＮと同一、２逓倍、３逓倍、及び４逓倍の各々の周波数信号を適宜切り替えて出力することができる場合を示したが、これに限定されるものではなく、任意の位相差を有する多相の周波数信号を生成することにより、任意の逓倍数の出力周波数信号ＶＯＵＴを得ることができる。例えば、６０度づつ位相が異なる６相の周波数信号を生成すれば、最大６逓倍の出力周波数信号ＶＯＵＴを出力することができる。
【０１１５】
また、第１乃至第３実施形態においては、入力信号として所定の周波数を有するサイン（ｓｉｎ）波等の三角関数信号が、入力周波数信号ＶＩＮとして入力される場合を示したが、本発明はこれに限定されるものではなく、サイン（ｓｉｎ）波等の三角関数波形の他に、ノコギリ波等の三角波や、その他の多角形形状の波形を入力してやっても構成することができる。更に、この場合には、入力信号における高次の周波数成分を抽出することなく逓倍数の異なる周波数信号を出力することができる。
【０１１６】
また、第４実施形態においては、入力信号として所定の電圧値を有する信号が、入力信号ＶＩＮとして入力される場合を示したが、本発明はこれに限定されるものではなく、電圧信号の他、電流信号の波形を入力して、Ｖ／Ｆ変換器の前段に電流電圧変換器を備えたり、Ｖ／Ｆ変換器に代えて電流／周波数変換器を備えて構成することもできる。
【０１１７】
また、第１及び第２実施形態においては、比較器６１、６１Ａ、６２における参照電圧ＶＲＥＦの値を固定であるとして説明したが、これに限定されるものではなく、適宜に調整することにより、出力周波数信号ＶＯＵＴの周波数の逓倍数を変更することもできる。例えば、第２実施形態の周波数逓倍装置２０において、電圧源ＶＢ２１乃至ＶＢ２４のバイアス電圧値のうち、電圧源ＶＢ２３のバイアス電圧値のみが高い場合（電圧値：ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３）（図１０、参照）においては、全波整流波形ＶＭ２は、３つの異なるピーク電圧値を有する波形となる。即ち、ΔＶの電圧量だけ低電圧側にシフトしたレベルシフト信号ＶＬＳ２３に基づく波形と、差動対間でのオフセットによるレベルシフトのないレベルシフト信号ＶＬＳ２１、ＶＬＳ２２に基づく波形と、ΔＶの電圧量だけ高電圧側にシフトしたレベルシフト信号ＶＬＳ２４に基づく波形とである。従って、参照電圧ＶＲＥＦの設定電圧値をこれらのピーク電圧値に対して適宜に設定してやれば、入力周波数信号ＶＩＮの周波数と同一の周波数（ＶＬＳ２１−α＜ＶＲＥＦ＜ＶＬＳ２４−αの場合）、３逓倍の周波数（ＶＬＳ２３−α＜ＶＲＥＦ＜ＶＬＳ２１−α）、及び４逓倍の周波数（ＶＲＥＦ＜ＶＬＳ２３−α）を得ることができる。ここで、αは、トランジスタＱ２３乃至Ｑ２６のベース・エミッタ間及びダイオードＤ３乃至Ｄ６の順方向電圧分の電圧降下を示している。
【０１１８】
また、第１及び第２実施形態においては、入力周波数信号ＶＩＮを単相信号として入力する場合について示したが、これに限定されるものではなく、差動入力信号として入力差動対に入力することができることは言うまでもない。
【０１１９】
また、第１実施形態の具体例における構成において、入力差動対を２組以上備え、各差動対毎に所定位相差を有する周波数信号を入力することにより、３逓倍以上の周波数逓倍が可能な周波数逓倍装置を構成することもできる。例えば、入力差動対を２組備え、入力差動対毎に９０度の位相差を有する周波数信号を入力してやれば、各々の入力差動対内において、互いに１８０度の位相差を有する差動出力信号を得ることができるので、４逓倍周波数までの出力周波数信号を得ることができる。逆に、第２実施形態における構成において、２逓倍周波数までの出力周波数信号を得ることも可能である。
【０１２０】
（付記１） 基本信号に対する少なくとも１つの位相シフト信号を生成する位相シフト部と、
前記基本信号と前記位相シフト信号とを合成した合成波形を生成する波形合成部と、
前記合成波形と比較閾値との比較を行う比較部とを備えることを特徴とする周波数逓倍装置。
（付記２） 前記合成波形を生成するに先立ち、
前記基本信号、及び前記位相シフト信号のうち少なくとも何れか１つの信号における振幅レベル値をシフトするレベルシフト部を備えることを特徴とする付記１に記載の周波数逓倍装置。
（付記３） 前記位相シフト部は、
位相反転部を備えることを特徴とする付記１又は２に記載の周波数逓倍装置。
（付記４） 前記位相反転部は、
差動対を含むことを特徴とする付記３に記載の周波数逓倍装置。
（付記５） 前記位相シフト部は、
前記基本信号に対して所定の位相差を有する前記位相シフト信号を生成する位相進み部及び位相遅れ部のうち、少なくとも何れか１つを備えることを特徴とする付記１乃至４の少なくとも何れか１項に記載の周波数逓倍装置。
（付記６） 前記位相進み部、及び前記位相遅れ部は、
容量性負荷成分、あるいは誘導性負荷成分を含むことを特徴とする付記５に記載の周波数逓倍装置。
（付記７） 前記比較部は、
前記比較閾値を適宜に調整可能であることを特徴とする付記１乃至６の少なくとも何れか１項に記載の周波数逓倍装置。
（付記８） 前記レベルシフト部は、
前記振幅レベル値を、前記基本信号及び前記位相シフト信号毎に適宜に調整可能であることを特徴とする付記２乃至７の少なくとも何れか１項に記載の周波数逓倍装置。
（付記９） 前記レベルシフト部は、
切り換え制御部を備え、
前記切り換え制御部により、前記基本信号及び前記位相シフト信号毎の駆動能力を適宜に切り替えることを特徴とする付記２乃至８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１０） 前記駆動能力とは、
前記基本信号及び前記位相シフト信号を出力するトランジスタのサイズであることを特徴とする付記９に記載の周波数逓倍装置。
（付記１１） 前記駆動能力とは、
前記基本信号及び前記位相シフト信号を出力するバイアス電流源の電流値であることを特徴とする付記９に記載の周波数逓倍装置。
（付記１２） 前記駆動能力とは、
前記基本信号及び前記位相シフト信号の電圧レベルを決定する負荷成分のサイズであることを特徴とする付記９に記載の周波数逓倍装置。
（付記１３） 前記波形合成部は、
整流部を備えることを特徴とする付記１乃至１２の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１４） 前記整流部は、
全波整流部を含むことを特徴とする付記１３に記載の周波数逓倍装置。
（付記１５） 前記基本信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力信号を出力する入力差動対と、
前記差動入力端子毎に適宜な直流電圧をバイアスするレベルシフト部と、
前記差動出力信号を全波整流する全波整流部と、
前記全波整流部により出力される全波整流信号と、前記比較閾値を設定する参照電圧との比較を行う比較部とを備えることを特徴とする付記１乃至１４の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１６） 前記基本信号を差動入力端子のうちの少なくとも何れか一方に入力し、差動出力端子から差動出力信号を出力する入力差動対と、
前記差動出力端子毎に備えられ、前記差動出力端子からの直流成分を遮断するハイパスフィルター部と、
前記ハイパスフィルター部から出力される差動信号毎に、適宜な直流電圧をバイアスするレベルシフト部と、
前記レベルシフト部からの出力信号を全波整流する全波整流部と、
前記全波整流部により出力される全波整流信号と、前記比較閾値を設定する参照電圧との比較を行う比較部とを備えることを特徴とする付記１乃至１４の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１７） 前記レベルシフト部と前記全波整流部との間に、
差動増幅部を更に備え、
前記レベルシフト部からの出力信号は、前記差動増幅部で差動増幅された上で、前記全波整流部に入力されることを特徴とする付記１６に記載の周波数逓倍装置。
（付記１８） 前記基本信号と、前記基本信号に対して所定の位相差を有する少なくとも１つの前記位相シフト信号との各々が、個別に入力される２組以上の前記入力差動対と、
前記各位相シフト信号を個別に生成する、位相進み部、あるいは位相遅れ部とを備えることを特徴とする付記１５乃至１７の少なくとも何れか１項に記載の周波数逓倍装置。
（付記１９） 前記切り換え制御部は、
前記入力差動対、あるいは前記差動増幅部を構成するトランジスタペアにおけるトランジスタサイズ、あるいは負荷抵抗の抵抗値を適宜に切り替えることを特徴とする付記１５乃至１８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２０） 前記入力差動対、あるいは前記差動増幅部に接続されている負荷抵抗は、ＭＯＳトランジスタを含む能動負荷であり、
前記切り換え制御部は、
前記ＭＯＳトランジスタのゲート端子へのバイアス電圧を制御することを特徴とする付記１５乃至１８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２１） 前記入力差動対、あるいは前記差動増幅部に接続されている負荷抵抗は、バイポーラトランジスタを含む能動負荷であり、
前記切り換え制御部は、
前記バイポーラトランジスタのベース端子へのベース電流を制御することを特徴とする付記１５乃至１８の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２２） 前記切り換え制御部は、
前記入力差動対、あるいは前記差動増幅部を駆動するバイアス電流源の電流値を制御することを特徴とする付記１８に記載の周波数逓倍装置。
（付記２３） ＦＭ変調器を備え、
前記基本信号は、
源信号が周波数信号である場合に、前記ＦＭ変調器を介して前記源信号から周波数変調された信号であることを特徴とする付記１乃至２２の少なくとも何れか１項に記載の周波数逓倍装置。
（付記２４） Ｖ／Ｆ変換器を備え、
前記基本信号は、
源信号が電圧信号である場合に、前記Ｖ／Ｆ変換器を介して前記源信号から周波数信号に変換された信号であることを特徴とする付記１乃至２２の少なくとも何れか１項に記載の周波数逓倍装置。
【０１２１】
【発明の効果】
本発明によれば、携帯電話等の無線通信機器において、周波数の有効利用に際し、所定倍数の逓倍数を有する周波数信号の適宜な切り替えを、低消費電流で、且つ簡易、且つ簡単な回路構成で実現することができる周波数逓倍装置を提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１原理図を示すブロック図である。
【図２】 本発明の第２原理図を示すブロック図である。
【図３】 第１実施形態の周波数逓倍装置を示す回路ブロック図である。
【図４】 第１実施形態による周波数逓倍波形を示す波形図である。
【図５】 第１実施形態の具体例を示す回路図である。
【図６】 第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＝ＶＢ１２の場合）。
【図７】 第１実施形態の具体例による周波数逓倍波形を示す波形図である（ＶＢ１１＜ＶＢ１２の場合）。
【図８】 第２実施形態の周波数逓倍装置を示す回路図である。
【図９】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２３＝ＶＢ２４の場合）。
【図１０】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２２＝ＶＢ２４＜ＶＢ２３の場合）。
【図１１】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２４＞ＶＢ２２＝ＶＢ２３の場合）。
【図１２】 第２実施形態による周波数逓倍波形を示す波形図である（ＶＢ２１＝ＶＢ２３＝ＶＢ２４＞ＶＢ２２の場合）。
【図１３】 第３実施形態の周波数逓倍装置を示す回路ブロック図である。
【図１４】 第４実施形態の周波数逓倍装置を示す回路ブロック図である。
【図１５】 第１従来技術の周波数逓倍装置を示す回路ブロック図である。
【図１６】 第２従来技術の周波数逓倍装置を示す回路ブロック図である。
【図１７】 第２従来技術におけるミキサ回路（周波数ダブラー回路）を示す回路図である。
【符号の説明】
１、１０、１０Ａ、２、１００、２００ 周波数逓倍装置
４、４２ 位相シフト部
５ 波形合成部
６ 比較部
７、７２ レベルシフト部
８ 変調部
４１、４１Ａ 差動アンプ
５１、５１Ａ 整流回路
５２ 全波整流部
６１、６１Ａ、６２ 比較器
７１、７１Ａ 電圧バイアス部
８１ ＦＭ変調器
８２ Ｖ／Ｆ変換器
１１０ スイッチ回路
１２０ リミッタアンプ
１３０ バンドパスフィルタ（ＢＰＦ）
１４０ アンプ（ＡＭＰ）
１５０ ミキサ回路
１５０Ａ ミキサ回路（周波数ダブラー回路）
Claims (8)
- 入力周波数信号が入力され該入力周波数信号の有する電圧レベルをシフトして少なくとも１つのレベルシフト信号を生成するレベルシフト部と、
前記少なくとも１つのレベルシフト信号の位相をシフトして少なくとも１つの位相シフト信号を生成する位相シフト部と、
前記入力周波数信号および前記少なくとも１つの位相シフト信号のうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を生成する波形合成部と、
前記合成波形と比較閾値とを比較して比較結果を出力周波数信号として出力する比較部とを含むことを特徴とする周波数逓倍装置。 - 前記位相シフト部は、
差動対を含むことを特徴とする請求項１に記載の周波数逓倍装置。 - 前記位相シフト部は、
前記入力周波数信号に対して、位相が所定の位相分進んでいる前記位相シフト信号を生成する位相進み部、及び位相が所定の位相分遅れている前記位相シフト信号を生成する位相遅れ部のうち、少なくとも何れか１つを備えることを特徴とする請求項１または２に記載の周波数逓倍装置。 - 前記レベルシフト部は、
シフトする電圧レベルを調整可能であることを特徴とする請求項１乃至３の何れか１項に記載の周波数逓倍装置。 - 前記波形合成部は、
全波整流部を含むことを特徴とする請求項１乃至４の何れか１項に記載の周波数逓倍装置。 - 前記位相シフト部は、前記入力周波数信号を差動入力端子の何れか一方に入力し、差動出力信号を出力する入力差動対を含み、
前記差動入力端子毎に適宜な直流電圧をバイアスし、
前記波形合成部は、前記差動出力信号のうち電圧値の高い信号を選択して整流出力する全波整流部を含み、
前記比較部は、前記全波整流部により出力される全波整流信号と、前記比較閾値を設定する参照電圧とを比較することを特徴とする請求項１乃至５の何れか１項に記載の周波数逓倍装置。 - 入力周波数信号の位相をシフトして少なくとも１つの位相シフト信号を生成する位相シフト部と、
前記少なくとも１つの位相シフト信号が入力され該入力周波数信号の有する電圧レベルをシフトして少なくとも１つのレベルシフト信号を出力するレベルシフト部と、
前記入力周波数信号および前記少なくとも１つのレベルシフト信号のうち２つ以上の信号について電圧値が大きな信号を選択することにより信号を合成した合成波形を生成する波形合成部と、
前記合成波形と比較閾値とを比較して比較結果を出力周波数信号として出力する比較部とを含むことを特徴とする周波数低倍装置。 - 前記位相シフト部は、前記入力周波数信号を差動入力端子の何れか一方に入力し、差動出力端子から差動出力信号を出力する入力差動対と、前記差動出力端子毎に備えられ前記差動出力端子からの直流成分を遮断するハイパスフィルター部とを含み、
前記レベルシフト部は、前記ハイパスフィルター部から出力される差動信号毎に適宜な直流電圧をバイアスするとともに差動増幅し、
前記波形整形部は、前記差動増幅された信号のうち電圧値の高い信号を選択して全波整流信号として出力し、
前記比較部は、前記全波整流信号と前記比較閾値を設定する参照電圧とを比較することを特徴とする請求項７に記載の周波数逓倍装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219349A JP4780865B2 (ja) | 2001-07-19 | 2001-07-19 | 周波数逓倍装置 |
| US10/062,423 US7546095B2 (en) | 2001-07-19 | 2002-02-05 | Frequency multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219349A JP4780865B2 (ja) | 2001-07-19 | 2001-07-19 | 周波数逓倍装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003032047A JP2003032047A (ja) | 2003-01-31 |
| JP4780865B2 true JP4780865B2 (ja) | 2011-09-28 |
Family
ID=19053366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001219349A Expired - Fee Related JP4780865B2 (ja) | 2001-07-19 | 2001-07-19 | 周波数逓倍装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7546095B2 (ja) |
| JP (1) | JP4780865B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7239854B2 (en) * | 2002-03-15 | 2007-07-03 | Infineon Technologies Ag | Frequency-doubling circuit arrangement, and mobile radio having that circuit arrangement |
| US7302011B1 (en) * | 2002-10-16 | 2007-11-27 | Rf Micro Devices, Inc. | Quadrature frequency doubling system |
| US20080253479A1 (en) * | 2004-04-16 | 2008-10-16 | Data Flow Technologies, Inc. | Single and multiple sinewave modulation and demodulation techniques, apparatus, and communications systems |
| JP4933190B2 (ja) * | 2006-08-04 | 2012-05-16 | フクダ電子株式会社 | 超音波血流計 |
| US8477896B2 (en) * | 2011-01-05 | 2013-07-02 | International Business Machines Corporation | Structure for window comparator circuit for clock data recovery from bipolar RZ data |
| CN102790587B (zh) * | 2012-07-30 | 2015-04-08 | 四川和芯微电子股份有限公司 | 倍频器电路及系统 |
| US8901973B2 (en) * | 2013-04-19 | 2014-12-02 | Keysight Technologies, Inc. | Multi-band frequency multiplier |
| US10141921B2 (en) | 2016-01-19 | 2018-11-27 | Mediatek Inc. | Signal generator using multi-sampling and edge combining and associated signal generating method |
| TWI639328B (zh) * | 2017-03-03 | 2018-10-21 | 國立暨南國際大學 | Digital modulation device and digital modulation frequency multiplier |
| IT201800020371A1 (it) * | 2018-12-20 | 2020-06-20 | St Microelectronics Srl | Circuito, dispositivo moltiplicatore di frequenza, sistema, veicolo e procedimento corrispondenti |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3922593A (en) * | 1974-11-04 | 1975-11-25 | Rca Corp | Circuit for producing odd frequency multiple of an input signal |
| JPS55114123A (en) * | 1979-02-27 | 1980-09-03 | Nippon Electric Co | Ac instantaneous stop detecting circuit |
| US4658323A (en) * | 1985-06-10 | 1987-04-14 | General Electric Company | RMS calculation circuit for digital circuit interrupters |
| US4691170A (en) * | 1986-03-10 | 1987-09-01 | International Business Machines Corporation | Frequency multiplier circuit |
| KR940003664B1 (ko) * | 1990-05-31 | 1994-04-25 | 삼성전자 주식회사 | 디지틀 신호 검출장치 |
| FR2669786B1 (fr) * | 1990-11-23 | 1996-10-25 | Thomson Csf | Dispositif doubleur de frequence. |
| JP2845178B2 (ja) * | 1995-08-14 | 1999-01-13 | 日本電気株式会社 | 逓倍回路 |
| JPH09153741A (ja) * | 1995-09-13 | 1997-06-10 | Fujitsu Ltd | 変調器、間接変調型変調器、及び周波数逓倍器 |
| US5815014A (en) * | 1996-06-28 | 1998-09-29 | The Whitaker Corporation | Transistor based frequency multiplier |
| JPH1174732A (ja) * | 1997-08-29 | 1999-03-16 | Ando Electric Co Ltd | 直交変調器によるｆｍ変調装置 |
| JP3372198B2 (ja) * | 1997-09-17 | 2003-01-27 | 株式会社東芝 | 周波数逓倍器 |
| JP2000223951A (ja) * | 1999-01-27 | 2000-08-11 | Murata Mfg Co Ltd | 周波数逓倍器及びそれを用いた無線機器 |
| US6369622B1 (en) * | 1999-09-29 | 2002-04-09 | Agere Systems Guardian Corp. | Clock doubler circuit with RC-CR phase shifter network |
| US6564045B1 (en) * | 1999-12-14 | 2003-05-13 | Conexant Systems, Inc. | Broadband frequency multiplier |
| JP3366314B2 (ja) * | 2000-02-29 | 2003-01-14 | 富士通カンタムデバイス株式会社 | マイクロ波周波数逓倍器 |
| US6545481B1 (en) * | 2000-11-20 | 2003-04-08 | International Business Machines Corporation | Power interruption detection |
| GB2378593B (en) * | 2001-08-03 | 2003-09-17 | Zarlink Semiconductor Ltd | A frequency doubler circuit arrangement |
| US7298808B1 (en) * | 2003-04-29 | 2007-11-20 | Pmc-Sierra, Inc. | Cascaded jitter frequency shifting Δ-Σ modulated signal synchronization mapper |
-
2001
- 2001-07-19 JP JP2001219349A patent/JP4780865B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-05 US US10/062,423 patent/US7546095B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7546095B2 (en) | 2009-06-09 |
| JP2003032047A (ja) | 2003-01-31 |
| US20030017812A1 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243489B1 (ko) | 주파수 변환기 및 이를 이용한 무선 수신기 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| US7471939B2 (en) | Multiplier and radio communication apparatus using the same | |
| JP4780865B2 (ja) | 周波数逓倍装置 | |
| CN100459414C (zh) | 射频混合器装置 | |
| US20070242779A1 (en) | Direct-conversion receiver and sub-harmonic frequency mixer thereof | |
| US6347221B1 (en) | Orthogonal modulator having a modulation mixer | |
| US4618967A (en) | Radio receiver | |
| JP2003060441A (ja) | ダブルバランスミキサー回路とそれを用いた直交復調回路 | |
| US6307431B1 (en) | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator | |
| CN101375575A (zh) | 多模式调制设备 | |
| US6940920B2 (en) | Multiplier arrangement, signal modulator and transmitter | |
| US5736840A (en) | Phase shifter and communication system using the phase shifter | |
| JP2001344559A (ja) | アナログ乗算回路および可変利得増幅回路 | |
| JP4421350B2 (ja) | ハーモニックミキサ及びこれを備えた無線装置 | |
| JP2007521704A (ja) | 周波数逓倍回路及び周波数逓倍方法 | |
| JP3987455B2 (ja) | デジタル変調送信機 | |
| JP2005236600A (ja) | 高周波２逓倍回路 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JP3982286B2 (ja) | 周波数４逓倍方法、周波数４逓倍器、およびそれを用いた電子装置 | |
| JP2850937B2 (ja) | マイクロ波帯域用位相変調器 | |
| JP2536393B2 (ja) | 位相変調器 | |
| KR20000038360A (ko) | 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조 | |
| JP2003283253A (ja) | Ｉｑ変復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |