JP3982286B2 - 周波数4逓倍方法、周波数4逓倍器、およびそれを用いた電子装置 - Google Patents
周波数4逓倍方法、周波数4逓倍器、およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP3982286B2 JP3982286B2 JP2002063636A JP2002063636A JP3982286B2 JP 3982286 B2 JP3982286 B2 JP 3982286B2 JP 2002063636 A JP2002063636 A JP 2002063636A JP 2002063636 A JP2002063636 A JP 2002063636A JP 3982286 B2 JP3982286 B2 JP 3982286B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- push
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
【発明の属する技術分野】
本発明は、周波数4逓倍方法、周波数4逓倍器およびそれを用いた電子装置に関する。
【0002】
【従来の技術】
発振器の用途として、水晶発振器では直接発振することが難しい高い周波数にもかかわらず、水晶発振器と同等の周波数安定度を有する信号が必要とされる用途がある。
このような場合には、低い周波数の水晶発振器の出力信号を周波数逓倍器で逓倍して所望の周波数の信号を得るということが一般的に行われる。
周波数逓倍器としては、従来から2逓倍、3逓倍、4逓倍などの様々なものが提案されている。
例えば、特開平7−273552号公報には従来の周波数2逓倍器の構成例が開示されており、あるいは特開平5−251933号公報には従来の周波数4逓倍器の構成例が開示されている。
ここでは、従来の周波数4逓倍器として、特開平5−251933号公報に開示された周波数4逓倍器について説明する。
この4逓倍器においては、入力信号は90度ハイブリッド回路に入力されて位相が90度異なる2つの信号に分配される。
次に、その2つの信号をそれぞれ、1つの180度ハイブリッド回路と2つの半波整流回路と1つの0度ハイブリッド回路からなる全波整流回路によって全波整流する。
この全波整流回路から出力される信号は、入力信号の負の部分を正側に折り返した波形となっているため、その最大点や最小点は入力信号の2倍の周期で繰り返される。
この4逓倍器においては、全波整流回路を2つ備えており、その2つの入力信号は位相が90度異なるため、出力される2つの全波整流信号も入力信号における位相90度分だけ互いに時間的なずれがある。
すなわち、一方の全波整流回路の出力信号の最大点と最大点の中間すなわち最小点に、他方の全波整流回路の出力信号の最大点が位置するようになる。
最小点に関しても同じ関係となる。
この従来例においては、2つの信号にこのような関係を持たせるために、90度ハイブリッド回路が用いられているものと考えられる。
このような2つの信号を0度ハイブリッド回路で合成すると、一方の信号の最大点や他方の信号の最大点のタイミングにおいては最小点となり、逆に一方の信号と他方の信号の振幅が交わるタイミングにおいては最大点となる信号が出力される。
この最大点や最小点は、入力信号の1周期の間に4回現れるため、この出力信号には入力信号の4倍の周波数成分が含まれることになる。
【0003】
【発明が解決しようとする課題】
しかしながら、特開平5−251933号公報に開示された周波数4逓倍器においては、詳細な回路図は示されていないものの、1つの90度ハイブリッド回路と2つの180度ハイブリッド回路と3つの0度ハイブリッド回路を必要とするため、部品点数が多く、回路規模が大きくなるという問題があると考えられる。
また、90度ハイブリッド回路を用いているが、2つの1/4波長の線路を並べて結合させる方式の一般的な90度ハイブリッド回路は、その構造上適用周波数範囲が狭く、それを用いた周波数4逓倍器においても適用周波数範囲が狭くなるという問題がある。
本発明は上記の問題点を解決することを目的とするもので、小規模な回路構成と広い適用周波数範囲を有する周波数4逓倍方法、周波数4逓倍器およびそれを用いた電子装置を提供することを目的とする。
【0004】
【課題を解決するための手段】
上記目的を達成するために、本発明の周波数4逓倍方法は、交流の入力信号から、1つの180度ハイブリッド回路を用いて、該入力信号と同相の第1、第2の信号および該入力信号と逆相の第3、第4の信号を得る手順と、前記第1の信号と前記第3の信号をそれぞれ正側で半波整流して合成することで第5の信号を得る手順と、前記第2の信号と前記第4の信号をそれぞれ負側で半波整流して合成することで第6の信号を得る手順と、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせるとともに、両者を半波整流して合成することによって、前記入力信号を4逓倍した信号を得る手順とを備えたことを特徴とする。
また、前記第5の信号の半波整流後の直流レベルと前記第6の信号の半波整流後の直流レベルが略一致するように、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせることを特徴とする。
あるいは、前記第5の信号の半波整流後の最大振幅と前記第6の信号の半波整流後の最大振幅が略一致するように、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせることを特徴とする。
さらには、前記第5の信号の半波整流用のダイオードにおける1周期あたりの導通時間と前記第6の信号の半波整流用のダイオードにおける1周期あたりの導通時間が略一致するように、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせることを特徴とする。
また、本発明の周波数4逓倍器は、交流の入力信号が入力され、1つの180度ハイブリッド回路を介して、該入力信号と同相の第1、第2の信号および該入力信号と逆相の第3、第4の信号を出力する信号分配回路と、前記第1の信号と前記第3の信号をそれぞれ正側で半波整流して合成することで第5の信号として出力する第1のプッシュプッシュダブラ回路と、前記第2の信号と前記第4の信号をそれぞれ負側で半波整流して合成することで第6の信号として出力する第2のプッシュプッシュダブラ回路と、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせるとともに、両者を半波整流して合成することによって、前記入力信号を4逓倍した信号を出力する第3のプッシュプッシュダブラ回路とを備えたことを特徴とする。
また、本発明の周波数4逓倍器は、前記第3のプッシュプッシュダブラ回路の出力側に、前記入力信号の4倍付近の周波数を通す帯域通過フィルタを備えることを特徴とする。
また、本発明の電子装置は、上記の周波数4逓倍器を用いたことを特徴とする。
このように構成することにより、本発明の周波数4逓倍方法およびその方法による周波数4逓倍器においては、適用周波数範囲が広く、変換効率が高く、不要信号の発生が少なくなり、しかも小型化を図ることができる。
また、本発明の電子装置においては、低損失化を図ることができる。
【0005】
【発明の実施の形態】
図1に、本発明の周波数4逓倍器の一実施例のブロック図を示す。
【0006】
図1において、周波数4逓倍器1は、入力信号s1を、入力信号s1と同相の信号s2および逆相の信号s3に分配する180度ハイブリッド回路2と、信号s2をいずれも信号s2と同相の信号s4および信号s5に分配する0度ハイブリッド回路3と、信号s3をいずれも信号s3と同相の信号s6および信号s7に分配する0度ハイブリッド回路4と、信号s4と信号s6をそれぞれ正側で半波整流する2回路入りの半波整流回路6と、半波整流回路6の2つの出力信号を合成して信号s8として出力する0度ハイブリッド回路7と、信号s5と信号s7をそれぞれ負側で半波整流する2回路入りの半波整流回路9と、半波整流回路9の2つの出力信号を合成して信号s9として出力する0度ハイブリッド回路10と、信号s8と信号s9を、その直流レベルが小さくなる方向にレベルシフトさせるとともに、両者を正側で半波整流する2回路入りの半波整流回路12と、半波整流回路12の2つの出力信号を合成して信号s10として出力する0度ハイブリッド回路13から構成されている。
このうち、180度ハイブリッド回路2と0度ハイブリッド回路3と0度ハイブリッド回路4で信号分配回路5を構成している。
【0007】
また、半波整流回路6と0度ハイブリッド回路7で第1のプッシュプッシュダブラ(Push Push Doubler)回路8を、半波整流回路9と0度ハイブリッド回路10で第2のプッシュプッシュダブラ回路11を構成している。
また、半波整流回路12と0度ハイブリッド回路13で第3のプッシュプッシュダブラ回路14を構成している。
このうち、信号s4、信号s5、信号s6、信号s7、信号s8、信号s9がそれぞれ第1の信号、第2の信号、第3の信号、第4の信号、第5の信号、第6の信号である。
なお、信号を全波整流して2逓倍するプッシュプッシュダブラ回路の回路については、名称はともかくとして公知技術であり、例えば特開平7−273552号公報にも開示されている。
【0008】
次に、図2に、周波数4逓倍器1の具体的な構成例の回路図を示す。
図2において、図1と同じ機能を示す部分には同じ記号を付している。
図2において、信号分配回路5は、NPN型のバイポーラトランジスタのベースに入力信号s1を入力し、コレクタから信号s4と信号s5を、エミッタから信号s6と信号s7を取り出すように構成されている。
この場合、コレクタから取り出される信号s4と信号s5は入力信号s1と同相になり、エミッタから取り出される信号s6と信号s7は入力信号s1と逆相になる。
【0009】
信号分配回路5は実質的には180度ハイブリッド回路2のみで構成されており、0度ハイブリッド回路3および4に相当する部分は、エミッタおよびコレクタにおける直流カット用のそれぞれ2つのコンデンサにつながる配線の接続によって実現されている。
【0010】
また、第1のプッシュプッシュダブラ回路8は、信号s4と信号s6がそれぞれアノードから入力されるとともにカソードが接続された2つのダイオードと、ダイオードのアノードにそれぞれバイアスをかける抵抗で構成されている。
信号s8は2つのダイオードのカソードの接続点から出力される。
【0011】
第1のプッシュプッシュダブラ回路8は実質的には半波整流回路6のみで構成されており、0度ハイブリッド回路7に相当する部分は、2つのダイオードのカソードにつながる配線の接続(ワイヤード・オア回路)によって実現されている。
0度ハイブリッド回路7がワイヤード・オア回路で代替できるのは、半波整流回路6の2つのダイオードによって0度ハイブリッド回路7の2つの信号入力端子間のアイソレーションが保たれるからである。
【0012】
同じく、第2のプッシュプッシュダブラ回路11は、信号s5と信号s7がそれぞれカソードから入力されるとともにアノードが接続された2つのダイオードと、ダイオードのカソードにそれぞれバイアスをかける抵抗で構成されている。
信号s9は2つのダイオードのアノードの接続点から出力される。
【0013】
第2のプッシュプッシュダブラ回路11は実質的には半波整流回路9のみで構成されており、0度ハイブリッド回路10に相当する部分は、第1のプッシュプッシュダブラ回路8の場合と同じ理由で2つのダイオードのアノードにつながる配線の接続(ワイヤード・オア回路)によって実現されている。
なお、第1のプッシュプッシュダブラ回路8と第2のプッシュプッシュダブラ回路11において、ダイオードにバイアスをかけるのは、ダイオードの電圧・電流曲線の立ち上がり部分で整流動作をさせるためである。
【0014】
そして、第3のプッシュプッシュダブラ回路14は、信号s8と信号s9がそれぞれアノードから入力されるとともにカソードが接続された2つのダイオードと、1つのダイオードのアノードと、2つのダイオードのカソードにそれぞれバイアスをかける抵抗で構成されている。
1つのダイオードのアノードにかけるバイアスは第2のプッシュプッシュダブラ回路11の2つのダイオードのアノードにかけるバイアスにもなっている。
信号s10は2つのダイオードのカソードの接続点から出力される。
【0015】
第3のプッシュプッシュダブラ回路14は実質的には半波整流回路12のみで構成されており、0度ハイブリッド回路13に相当する部分は、第1のプッシュプッシュダブラ回路8の場合と同じ理由で2つのダイオードのカソードにつながる配線の接続(ワイヤード・オア回路)によって実現されている。
なお、信号分配回路5、プッシュプッシュダブラ回路8、11、14に対する直流電源の電圧としては正の電圧+Vccが用いられている。
【0016】
ここで、図3に、入力信号s1から出力信号s10までの信号波形を示し、これを用いて周波数4逓倍器1の動作について説明する。
図3においては、入力信号s1の2周期分の時間(2T)に対応する各信号の波形を示している。
なお、図3における記号s11、s12は別の実施例に関するものであり、後述する。
【0017】
まず、交流の入力信号s1は正弦波である。
入力信号s1と同相である信号s2、信号s4、信号s5も同じ波形となる。
一方、信号s3、信号s6、信号s7は入力信号s1とは逆相になっている。
互いに逆相の信号s4と信号s6をプッシュプッシュダブラ回路8においてそれぞれ正側で半波整流して合成した信号s8は、略円弧状の最大点と略V字状の最小点を有する一般的な半波整流波形となっている。
互いに逆相の信号s5と信号s7をプッシュプッシュダブラ回路11においてそれぞれ負側で半波整流して合成した信号s9は、一般的な半波整流波形である信号s8に対して上下を反転させた略逆V字状の最大点と略円弧状の最小点を有する波形となっている。
【0018】
なお、最小点や最大点における略V字状(略逆V字状)の波形は理想的なダイオードを用いた場合の波形であって、実際のダイオードを用いる場合には約0.6Vの順方向電圧があることなどによって、たとえバイアスがかけられていても略U字状(略逆U字状)などに丸められる場合がある。
【0019】
信号s8および信号s9は、単に半波整流されただけでは、それぞれ正部分のみあるいは負部分のみであるため、その直流レベル(交流成分を平滑したときの電圧レベル)の絶対値が大きい。
そのため、2つのプッシュプッシュダブラ回路8、11および次段のプッシュプッシュダブラ回路14のダイオードにかけられたバイアスによって、プッシュプッシュダブラ回路14のダイオードで整流される前に、その直流レベルの絶対値が小さくなる方向にレベルシフトされる。
その際、信号s8と信号s9の正の部分が時間的に離れず、重なり合わず、交互に繰り返されるようにされる。
【0020】
また、信号s8の正の部分の積分値(図3の信号s8におけるハッチング部分S8の面積)と信号s9の正の部分の積分値(図3の信号s9におけるハッチング部分S9の面積)が等しくなるようにされる。
この場合、信号s8と信号s9をそれぞれ正側で半波整流すると、その直流レベルが互いに一致することになる。
【0021】
このように直流レベルがレベルシフトされた信号s8と信号s9をプッシュプッシュダブラ回路14において正側で半波整流して合成した信号s10は、図3に示すように、信号s8と信号s9の正側のみを足し合わせたものになる。
このうち、信号s9の正側は略逆V字状の最大点を含む部分である。
この部分を最終的な信号s10の最大点の1つとして利用するという点に、従来例で示した方式との最大の違いがある。
この信号s10を見ると、入力信号s1の1周期に相当する期間Tに4回の振幅を含んでいる。
この4回の振幅の周期は、いずれも入力信号s1の周期Tの1/4となっている。
これより、信号s10が入力信号s1の4倍の周波数成分を主として有していることは容易に想像できる。
そこで、この信号s10を、入力信号s1の主として4倍波を通過させる帯域通過フィルタ(図示せず)を通して得られる信号は、図3の最下段に示すように入力信号s1の4逓倍波となる。
なお、信号s10における略逆V字状の部分は、実際には上述のように略逆U字状になるため、信号s10における高調波成分は比較的少ない。
【0022】
図4に、本願発明者のシミュレーションによる信号s10のスペクトル分布を示す。
ここで、入力信号s1の周波数は5MHzである。
図4より、入力信号の周波数の4逓倍の周波数である20MHzのレベルが極端に高く、他の周波数のレベルは十分に低いことが分かる。
したがって、変換効率が高く、不要信号の発生が少ないことがわかる。
また、目的によっては帯域通過フィルタは必ずしも必要ではないことも分かる。
このように、交流の入力信号から、それと同相の第1、第2の信号および逆相の第3、第4の信号を得て、第1の信号と第3の信号をそれぞれ正側で半波整流して合成して第5の信号を得て、第2の信号と第4の信号をそれぞれ負側で半波整流して合成して第6の信号を得て、第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にレベルシフトさせるとともに、両者を半波整流して合成することによって、入力信号を4逓倍した信号を効率よく得ることができる。
そして、本発明の周波数4逓倍器1においては、90度ハイブリッド回路を用いる必要がないので、適用周波数範囲が制限される要因が少なく、広帯域において周波数4逓倍器として動作させることができる。
【0023】
また、0度ハイブリッド回路として、ワイヤード・オア回路のような単に配線を接続するだけの構成を用いることができるため、回路構成を大幅に単純化して、1つの180度ハイブリッド回路と3つの2回路入りの半波整流回路だけで構成でき、回路構成の小規模化や低価格化を実現できる。
【0024】
また、本発明の周波数4逓倍器1においては、全ての構成要素を半導体と抵抗とコンデンサのみで構成できるので、集積回路化とそれによる低価格化が容易であるというメリットもある。
【0025】
なお、上記の実施例においては、第5の信号である信号s8と第6の信号である信号s9をレベルシフトするときに、2つの信号の正の部分が時間的に離れず、重なり合わず、交互に繰り返されるようにされるとしたが、少しぐらいであれば重なり合ったり離れていたりしていても構わないもので、効率は低下するものの、ほぼ同等の効果が得られるものである。
【0026】
ところで、上記の実施例においては、信号s8と信号s9をプッシュプッシュダブラ回路14において正側で半波整流して合成する際に、直流レベルの絶対値が小さくなる方向にレベルシフトさせて、信号s8の正の部分の積分値と信号s9の正の部分の積分値が等しくなるようにしていた。
【0027】
この、直流レベルが小さくなる方向にレベルシフトさせる目標値の設定方法としては次のような方法も考えられる。
【0028】
ひとつは、図5に示すように、信号s8の正の部分の電圧の高さH8と信号s9の正の部分の電圧の高さH9が等しくなるようにしてもよい。
この場合、信号s8と信号s9をそれぞれ正側で半波整流すると、その最大振幅が互いに一致することになる。
【0029】
あるいは、図6に示すように、入力信号s1の1/2周期あたりの信号s8の正の部分の期間T8と信号s9の正の部分の期間T9が等しくなるようにしてもよい。
この場合、信号s8と信号s9をそれぞれ正側で半波整流するとき、半波整流用のダイオードにおける1周期あたりの導通時間が互いに略一致することになる。
なお、これらの場合においても、信号s8と信号s9をレベルシフトするときに、必ずしも2つの信号の正の部分が時間的に離れず、重なり合わず、交互に繰り返されるようにしなくても、少しぐらいであれば重なり合ったり離れていたりしていても構わないもので、効率は低下するものの、ほぼ同等の効果が得られるものである。
【0030】
次に、図7に、図1に示した本発明の周波数4逓倍器と同じブロック図であって、具体的な構成が異なる別の実施例の回路図を示す。
図7において、図2と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
図7において、周波数4逓倍器20の信号分配回路21は、PNP型のバイポーラトランジスタが用いられている以外は図2における信号分配回路5と同じ構成になっている。
但し、PNP型のバイポーラトランジスタを用いるために、直流電源の電圧としては負の電圧−Veeが用いられている。
【0031】
また、第1のプッシュプッシュダブラ回路22、第2のプッシュプッシュダブラ回路23および第3のプッシュプッシュダブラ回路24も、各ダイオードにバイアスをかける抵抗の接続先が+Vccからグランドへ、あるいはグランドから−Veeに変わったことを除いて、図2における第1のプッシュプッシュダブラ回路8、第2のプッシュプッシュダブラ回路11、および第3のプッシュプッシュダブラ回路14と同じ構成になっている。
このように構成された周波数4逓倍器20においても、能動素子の変更に伴ってトランジスタやダイオードへの直流バイアスのかけ方が変わった点を除いて周波数4逓倍器1と同じ構成を備えているため、実質的に同じ作用効果を奏するものである。
【0032】
次に、図8に、本発明の周波数4逓倍器のさらに別の実施例のブロック図を示す。
図8において、図1と同一もしくは同等の部分に同じ記号を付し、その説明を省略する。
図8に示した周波数4逓倍器30において、図1の周波数4逓倍器1との違いは信号分配回路の構成だけである。
図8において、信号分配回路31は、入力信号s1をいずれも入力信号s1と同相の信号s11および信号s12に分配する0度ハイブリッド回路32と、信号s11を互いに逆相の信号s4および信号s6に分配する180度ハイブリッド回路33と、信号s12を互いに逆相の信号s5および信号s7に分配する180度ハイブリッド回路34から構成されている。
信号s4と信号s5は入力信号s1と同相であり、それぞれ第1の信号および第2の信号になる。
また、信号s6と信号s7は入力信号s1に対して逆相になり、それぞれ第3の信号および第4の信号になる。
【0033】
次に、図9に、周波数4逓倍器30の具体的な構成例の回路図を示す。
図9において、図8と同じ機能を示す部分には同じ記号を付している。
図9において、信号分配回路31は、入力信号s1を信号s11および信号s12に分配するための配線の分岐(これが0度ハイブリッド回路32に相当する)と、NPN型のバイポーラトランジスタのベースに信号s11を入力し、コレクタから信号s4を、エミッタから信号s6を取り出す180度ハイブリッド回路33と、同じくNPN型のバイポーラトランジスタのベースに信号s12を入力し、コレクタから信号s5を、エミッタから信号s7を取り出す180度ハイブリッド回路34から構成されている。
なお、信号s11と信号s12の波形は、図3に示すように入力信号s1や信号s4、信号s5と同じである。
このように信号分配回路31を構成しても、第1の信号(信号s4)、第2の信号(信号s5)、第3の信号(信号s6)、第4の信号(信号s7)を取り出すことができるという点において、信号分配回路5との機能的な相違点はない。
そのため、180度ハイブリッド回路が2つ必要になるという点で周波数4逓倍器1には及ばないものの、周波数4逓倍器30においても周波数4逓倍器1とほぼ同様の作用効果を奏することができる。
なお、周波数4逓倍器30においては、信号分配回路31においてNPN型のバイポーラトランジスタを用いたが、もちろん周波数4逓倍器20の信号分配回路21のようにPNP型のバイポーラトランジスタを用いても構わない。
【0034】
次に、図10に、図8に示した本発明の周波数4逓倍器と同じブロック図であって、具体的な構成が異なる別の実施例の回路図を示す。
図10において、図9と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
図10において、周波数4逓倍器40は、信号分配回路41と3つのプッシュプッシュダブラ回路44、45および46から構成されている。
信号分配回路41は2つの180度ハイブリッド回路42、43を備えている。
180度ハイブリッド回路42、43と図9に示した180度ハイブリッド回路33、34との違いは、2つのNPN型のバイポーラトランジスタのベース・グランド間にバイアス用の抵抗を追加した点だけで、動作的な違いはほとんどない。
また、図10における各プッシュプッシュダブラ回路44、45、46と図9に示したプッシュプッシュダブラ回路8、11、14との違いは、それぞれ直流阻止用のコンデンサを介して接続するようにした点と、それに応じて全ての整流用ダイオードの両側にバイアス用の抵抗を設けた点だけで、動作的な違いはない。
すなわち、周波数4逓倍器40の周波数4逓倍器30との違いは、信号分配回路やプッシュプッシュダブラ回路のバイアス抵抗を完全に備えた点だけである。
【0035】
このように構成された周波数4逓倍器40においては、周波数4逓倍器1とほぼ同様の作用効果を奏するのはもちろんであるが、信号分配回路やプッシュプッシュダブラ回路のバイアス抵抗を完全に備えることによって、バイアス条件設定の自由度が増し、不要信号の少なくなる最適なバイアス条件の設定が容易になる。
なお、上記の各実施例においては、180度ハイブリッド回路としてバイポーラトランジスタのエミッタとコレクタからそれぞれ出力を取り出す構成を採用していたが、バイポーラトランジスタに代えてFETを用いて、そのドレインとソースからそれぞれ出力を取り出す構成を採用しても構わないものである。
【0036】
また、同種の二次巻線を2つ有する、あるいはセンタータップの付いた二次巻線を有する高周波トランスを用いた周知の180度ハイブリッド回路を採用しても構わないものである。
【0037】
図11に、本発明の電子装置の一実施例の斜視図を示す。
図11において、電子装置の1つである携帯電話端末50は、筐体51と、その中に配置されたプリント基板52と、プリント基板52上に実装された本発明の周波数4逓倍器1を備えている。
周波数4逓倍器1は、基準信号源から出力される信号を4逓倍して所望の周波数に変換するために用いられる。
たとえば、直接所望の周波数で発振する発振器を作るのは不可能ではないが、十分な周波数安定性能を得にくかったり高価になったりするのに対して、その1/4の周波数で十分な性能を有する発振器が低価格で入手できるような場合に、本発明の周波数4逓倍器は特に役に立つ。
【0038】
このように構成された携帯電話端末50においては、本発明の周波数4逓倍器1を用いているため、変換効率が高く、不必要な増幅回路などを省略して装置の小型化と低損失化を図ることができる。
なお、図11においては電子装置として携帯電話端末を示したが、電子装置としては携帯電話端末に限るものではなく、例えば発振回路と本発明の周波数4逓倍器を組み合わせてなる発振器や、基準信号入力部に本発明の周波数4逓倍器を備えることによって、そこにさらに発振器を接続するだけで通信装置になる回路モジュールなど、本発明の周波数4逓倍器を用いたものであれば何でも構わないものである。
【0039】
【発明の効果】
本発明の周波数4逓倍方法および周波数4逓倍器によれば、交流の入力信号から、1つの180度ハイブリッド回路を用いて、該入力信号と同相の第1、第2の信号および該入力信号と逆相の第3、第4の信号を得て、第1の信号と第3の信号をそれぞれ正側で半波整流して合成することで第5の信号を得て、第2の信号と第4の信号をそれぞれ負側で半波整流して合成することで第6の信号を得て、最後に第5の信号および第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせるとともに、両者を半波整流して合成することによって、高い変換効率で入力信号を4逓倍した信号を得ることができる。
また、周波数4逓倍器においては、小型化と低価格化を図ることができる。
また、本発明の電子装置によれば、本発明の周波数4逓倍器を用いることによって、小型化と低損失化を図ることができる。
【図面の簡単な説明】
【図1】 本発明の周波数4逓倍器の一実施例を示すブロック図である。
【図2】 図1の周波数4逓倍器の具体的な構成を示す回路図である。
【図3】 図1の周波数4逓倍器の各部の信号波形を示す波形図である。
【図4】 図1の周波数4逓倍器の出力信号のスペクトル分布を示す特性図である。
【図5】 図1の周波数4逓倍器の異なるレベルシフト条件での各部の信号波形を示す波形図である。
【図6】 図1の周波数4逓倍器のさらに異なるレベルシフト条件での各部の信号波形を示す波形図である。
【図7】 図1の周波数4逓倍器の別の具体的な構成を示す回路図である。
【図8】 本発明の周波数4逓倍器の別の実施例を示すブロック図である。
【図9】 図8の周波数4逓倍器の具体的な構成を示す回路図である。
【図10】 図8の周波数4逓倍器の別の具体的な構成を示す回路図である。
【図11】 本発明の電子装置の一実施例を示す斜視図である。
【符号の説明】
1、20、30、40…周波数4逓倍器
2、33、34、42、43…180度ハイブリッド回路
3、4、7、10、13、32…0度ハイブリッド回路
5、21、31、41…周波数分配回路
6、9、12…半波整流回路
8、11、14、22、23、24、44、45、46…プッシュプッシュダブラ回路
50…携帯電話端末
以上
Claims (7)
- 交流の入力信号から、1つの180度ハイブリッド回路を用いて、該入力信号と同相の第1、第2の信号および該入力信号と逆相の第3、第4の信号を得る手順と、
前記第1の信号と前記第3の信号をそれぞれ正側で半波整流して合成することで第5の信号を得る手順と、
前記第2の信号と前記第4の信号をそれぞれ負側で半波整流して合成することで第6の信号を得る手順と、
前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせるとともに、両者を半波整流して合成することによって、前記入力信号を4逓倍した信号を得る手順とを備えたことを特徴とする周波数4逓倍方法。 - 前記第5の信号の半波整流後の直流レベルと前記第6の信号の半波整流後の直流レベルが略一致するように、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせることを特徴とする、請求項1に記載の周波数4逓倍方法。
- 前記第5の信号の半波整流後の最大振幅と前記第6の信号の半波整流後の最大振幅が略一致するように、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせることを特徴とする、請求項1に記載の周波数4逓倍方法。
- 前記第5の信号の半波整流用のダイオードにおける1周期あたりの導通時間と前記第6の信号の半波整流用のダイオードにおける1周期あたりの導通時間が略一致するように、前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせることを特徴とする、請求項1に記載の周波数4逓倍方法。
- 交流の入力信号が入力され、1つの180度ハイブリッド回路を介して、該入力信号と同相の第1、第2の信号および該入力信号と逆相の第3、第4の信号を出力する信号分配回路と、
前記第1の信号と前記第3の信号をそれぞれ正側で半波整流して合成することで第5の信号として出力する第1のプッシュプッシュダブラ回路と、
前記第2の信号と前記第4の信号をそれぞれ負側で半波整流して合成することで第6の信号として出力する第2のプッシュプッシュダブラ回路と、
前記第5の信号と前記第6の信号を、その直流レベルが小さくなる方向にそれぞれレベルシフトさせるとともに、両者を半波整流して合成することによって、前記入力信号を4逓倍した信号を出力する第3のプッシュプッシュダブラ回路とを備えたことを特徴とする周波数4逓倍器。 - 前記第3のプッシュプッシュダブラ回路の出力側に、前記入力信号の4倍付近の周波数を通す帯域通過フィルタを備えることを特徴とする、請求項5のいずれかに記載の周波数4逓倍器。
- 請求項5または6のいずれかに記載の周波数4逓倍器を用いたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002063636A JP3982286B2 (ja) | 2002-03-08 | 2002-03-08 | 周波数4逓倍方法、周波数4逓倍器、およびそれを用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002063636A JP3982286B2 (ja) | 2002-03-08 | 2002-03-08 | 周波数4逓倍方法、周波数4逓倍器、およびそれを用いた電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264430A JP2003264430A (ja) | 2003-09-19 |
JP3982286B2 true JP3982286B2 (ja) | 2007-09-26 |
Family
ID=29196808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002063636A Expired - Fee Related JP3982286B2 (ja) | 2002-03-08 | 2002-03-08 | 周波数4逓倍方法、周波数4逓倍器、およびそれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3982286B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102868367B (zh) * | 2012-10-18 | 2015-02-18 | 中国科学院上海微系统与信息技术研究所 | 双平衡式三倍频器 |
CN114844468A (zh) * | 2022-05-12 | 2022-08-02 | 中国工程物理研究院电子工程研究所 | 一种新型的平衡式肖特基四倍频结构及其使用方法 |
-
2002
- 2002-03-08 JP JP2002063636A patent/JP3982286B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003264430A (ja) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kucharski et al. | D-band frequency quadruplers in BiCMOS technology | |
CN101517904B (zh) | 谐波抑制混频器 | |
US6882191B2 (en) | Rectifier type frequency doubler with harmonic cancellation | |
US6347221B1 (en) | Orthogonal modulator having a modulation mixer | |
JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
EP3016280A1 (en) | Frequency tripler and local oscillator signal generator | |
US6707344B2 (en) | High efficiency, low noise frequency tripler and method | |
JP3140871B2 (ja) | I/q変調器および復調器 | |
US7245164B2 (en) | Radio frequency doubler | |
WO2005084288A2 (en) | Diode ring configuration for harmonic diode mixers | |
JP3982286B2 (ja) | 周波数4逓倍方法、周波数4逓倍器、およびそれを用いた電子装置 | |
US7546095B2 (en) | Frequency multiplier | |
Zhang et al. | Broadband $ Gm $-boosted differential HBT doublers with transformer balun | |
JP2003110358A (ja) | 発振器 | |
US4353115A (en) | Apparatus for synthesizing a sinusoidal output | |
TW200541231A (en) | Current mode image rejection mixer and method thereof | |
JP2003304120A (ja) | 周波数4逓倍方法、周波数4逓倍回路、およびそれを用いた電子装置 | |
JP2004040768A (ja) | 集中定数素子ハイブリッド | |
JP2000223951A (ja) | 周波数逓倍器及びそれを用いた無線機器 | |
RU2033686C1 (ru) | Широкополосный усилитель мощности | |
JP2003283253A (ja) | Iq変復調回路 | |
JP2003324320A (ja) | 周波数逓倍方法、周波数逓倍回路、およびそれを用いた電子装置 | |
JP2003218638A (ja) | 周波数3逓倍方法、周波数3逓倍器、およびそれを用いた電子装置 | |
JP2015170883A (ja) | 高調波信号生成装置、周波数変換装置、送信装置および周波数変換方法 | |
JP2003078354A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |