JP2003304120A - 周波数４逓倍方法、周波数４逓倍回路、およびそれを用いた電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 小規模な回路構成の周波数４逓倍方法、周波
数４逓倍回路およびそれを用いた電子装置を提供するこ
とを目的とする。 【解決手段】 入力信号ｓ１から、それより位相が９０
°遅れた第１の信号ｓ２および位相が９０°進んだ第２
の信号ｓ３を取り出すラットレースリング回路２と、入
力信号ｓ１と第２の信号ｓ２と第２の信号ｓ３を、導通
角が各信号の振幅最大値となる角度に対して＋４５°か
ら−４５°の範囲に入るようにそれぞれ同じ極性で半波
整流する３つの整流回路であるダイオードＤ１、Ｄ２、
Ｄ３と、その半波整流した３つの信号を合成する信号合
成回路（ワイヤード・オア回路）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数４逓倍方
法、周波数４逓倍回路およびそれを用いた電子装置に関
する。

【０００２】

【従来の技術】発振器の用途として、水晶発振器では直
接発振することが難しい高い周波数にもかかわらず、水
晶発振器と同等の周波数安定度を有する信号が必要とさ
れる用途がある。このような場合には、低い周波数の水
晶発振器の出力信号を周波数逓倍回路で逓倍して所望の
周波数の信号を得るということが一般的に行われる。周
波数逓倍回路としては、従来から２逓倍、３逓倍、４逓
倍などの様々なものが提案されている。

【０００３】例えば、特開平７−２７３５５２号公報に
は従来の周波数２逓倍回路の構成例が開示されており、
あるいは特開平５−２５１９３３号公報には従来の周波
数４逓倍回路の構成例が開示されている。

【０００４】ここでは、従来の周波数４逓倍回路とし
て、特開平５−２５１９３３号公報に開示された周波数
４逓倍回路について説明する。この４逓倍回路において
は、入力信号は９０度ハイブリッド回路に入力されて位
相が９０度異なる２つの信号に分配される。次に、その
２つの信号をそれぞれ、１つの１８０度ハイブリッド回
路と２つの半波整流回路と１つの０度ハイブリッド回路
からなる全波整流回路によって全波整流する。この全波
整流回路から出力される信号は、入力信号の負の部分を
正側に折り返した波形となっているため、その最大点や
最小点は入力信号の２倍の周期で繰り返される。

【０００５】この４逓倍回路においては、全波整流回路
を２つ備えており、その２つの入力信号は位相が９０度
異なるため、出力される２つの全波整流信号も入力信号
における位相９０度分だけ互いに時間的なずれがある。
すなわち、一方の全波整流回路の出力信号の最大点と最
大点の中間すなわち最小点に、他方の全波整流回路の出
力信号の最大点が位置するようになる。最小点に関して
も同じ関係となる。この従来例においては、２つの信号
にこのような関係を持たせるために、９０度ハイブリッ
ド回路が用いられているものと考えられる。

【０００６】このような２つの信号を０度ハイブリッド
回路で合成すると、一方の信号の最大点や他方の信号の
最大点のタイミングにおいては最小点となり、逆に一方
の信号と他方の信号の振幅が交わるタイミングにおいて
は最大点となる信号が出力される。この最大点や最小点
は、入力信号の１周期の間に４回現れるため、この出力
信号には入力信号の４倍の周波数成分が含まれることに
なる。

【０００７】

【発明が解決しようとする課題】しかしながら、特開平
５−２５１９３３号公報に開示された周波数４逓倍回路
においては、詳細な回路図は示されていないものの、１
つの９０度ハイブリッド回路と２つの１８０度ハイブリ
ッド回路と３つの０度ハイブリッド回路を必要とするた
め、部品点数が多く、回路規模が大きくなるという問題
があると考えられる。また、９０度ハイブリッド回路を
用いているが、２つの１／４波長の線路を並べて結合さ
せる方式の一般的な９０度ハイブリッド回路は、その構
造上適用周波数範囲が狭く、それを用いた周波数４逓倍
回路においても適用周波数範囲が狭くなるという問題が
ある。

【０００８】本発明は上記の問題点を解決することを目
的とするもので、小規模な回路構成で小型化の実現可能
な周波数４逓倍方法、周波数４逓倍回路およびそれを用
いた電子装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の周波数４逓倍方法は、交流の入力信号か
ら、ラットレースリング回路を利用して前記入力信号よ
り９０°位相の遅れた第１の信号および９０°位相の進
んだ第２の信号を得る手順と、前記入力信号と前記第１
の信号と前記第２の信号をそれぞれ同極性側で整流して
合成することによって、前記入力信号を４逓倍した信号
を得る手順とを備えたことを特徴とする。

【００１０】さらに、本発明の周波数４逓倍方法は、前
記入力信号と前記第１の信号と前記第２の信号をそれぞ
れ同極性側で整流する際に、整流時の導通角が各信号の
振幅最大値となる角度に対して＋４５°から−４５°の
範囲に入るようにしたことを特徴とする。

【００１１】また、本発明の周波数４逓倍回路は、交流
の入力信号が入力される信号入力端子、前記入力信号よ
り９０°位相の遅れた第１の信号が出力される第１の出
力端子、および前記入力信号より９０°位相の進んだ第
２の信号が出力される第２の出力端子を有するラットレ
ースリング回路と、該ラットレースリング回路の信号入
力端子、第１の出力端子、第２の出力端子にそれぞれ接
続されるとともに、前記入力信号、第１の出力信号、第
２の出力信号をそれぞれ同極性側で整流する３つの整流
回路と、該３つの整流回路の出力信号を合成する信号合
成回路とを備えたことを特徴とする。

【００１２】そして、本発明の周波数４逓倍回路は、前
記３つの整流回路が、前記入力信号、第１の出力信号、
第２の出力信号を振幅最大値となる角度に対して＋４５
°から−４５°の範囲に入る導通角で整流することを特
徴とする。

【００１３】さらに、本発明の周波数４逓倍回路は、前
記３つの整流回路がそれぞれダイオードから構成される
とともに、該ダイオードの導通角が前記入力信号、第１
の出力信号、第２の出力信号の振幅最大値となる角度に
対して＋４５°から−４５°の範囲に入るように、前記
ラットレースリング回路の信号入力端子から１／２波長
離れた位置にバイアス電圧が印加されていることを特徴
とする。

【００１４】また、本発明の周波数４逓倍回路は、前記
信号合成回路の出力側に、前記入力信号の４倍付近の周
波数を通す帯域通過フィルタを備えることを特徴とす
る。

【００１５】また、本発明の電子装置は、上記の周波数
４逓倍回路を用いたことを特徴とする。

【００１６】このように構成することにより、本発明の
周波数４逓倍方法およびその方法による周波数４逓倍回
路においては、小型化と低価格化を図ることができる。

【００１７】また、本発明の電子装置においても、小型
化と低価格化を図ることができる。低損失化を図ること
ができる。

【００１８】

【発明の実施の形態】図１に、本発明の周波数４逓倍回
路の一実施例の回路図を示す。図１において、周波数４
逓倍回路１は、ラットレースリング回路２と、整流回路
であるダイオードＤ２、Ｄ３、Ｄ４と、抵抗Ｒ１、Ｒ
２、Ｒ３、Ｒ４と、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ
４、Ｃ５と、信号入力端子Ｓｉｎと、信号出力端子Ｓｏ
ｕｔと、バイアス電圧印加端子Ｖｂで構成されている。

【００１９】このうち、信号入力端子Ｓｉｎはコンデン
サＣ１を介してラットレースリング回路２のＡ点に接続
されている。また、ラットレースリング回路２のＡ点は
ダイオードＤ１のアノードにも接続されている。ラット
レースリング回路２のＡ点から入力信号の波長の１／４
（λｇ／４）だけ時計回りに離れたＢ点は、コンデンサ
Ｃ２と抵抗Ｒ１を順に介して接地されるとともにダイオ
ードＤ２のアノードにも接続されている。ラットレース
リング回路２のＢ点からλｇ／４だけ時計回りに離れた
Ｃ点は、抵抗Ｒ３とコンデンサＣ４を介して接地される
とともに、抵抗Ｒ３とコンデンサＣ４の接続点がバイア
ス電圧印加端子Ｖｂに接続されている。ラットレースリ
ング回路２のＣ点からλｇ／４だけ時計回りに離れたＤ
点は、コンデンサＣ３と抵抗Ｒ２を順に介して接地され
るとともにダイオードＤ３のアノードにも接続されてい
る。ダイオードＤ１、Ｄ２、Ｄ３のカソードは互いに接
続されて、抵抗Ｒ４を介して接地されるとともにコンデ
ンサＣ５を介して信号出力端子Ｓｏｕｔに接続されてい
る。このとき、ダイオードＤ１、Ｄ２、Ｄ３のカソード
同士の接続部はワイヤード・オア回路が構成されている
ことになる。

【００２０】ここで、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ
４、Ｃ５はいずれもＤＣカット用のコンデンサである。
また、抵抗Ｒ１、Ｒ２、Ｒ３はラットレースリング回路
２の線路の特性インピーダンスと同じ抵抗値を有する終
端抵抗である。

【００２１】ラットレースリング回路２は、高い誘電率
を有する基板にマイクロストリップ線路、あるいはスト
リップ線路として形成したものが利用できる。とくにマ
イクロストリップ線路で構成する場合には、波長短縮に
よるラットレースリング回路自身の小型化が実現できる
だけでなく、ダイオードや抵抗、コンデンサなどの他の
部品を搭載する実装基板としても利用でき、これによっ
て周波数４逓倍回路１の大幅な小型化を実現することが
できる。なお、ラットレースリング回路の構成や機能に
ついては周知であるため、ここではその説明を省略す
る。

【００２２】以下、周波数４逓倍回路１の各部の信号波
形を図２に示し、これを参照して周波数４逓倍回路１の
動作を説明する。

【００２３】まず、信号入力端子Ｓｉｎから入力された
入力信号ｓ１は、ラットレースリング回路２のＡ点に入
力されるとともにダイオードＤ１のアノードに入力され
る。ラットレースリング回路２は周知のように、Ａ点か
らλｇ／４だけ時計回りに離れたＢ点から入力信号より
９０°位相の遅れた第１の信号ｓ２を出力する。また、
Ａ点から３λｇ／４だけ時計回りに離れたＤ点から入力
信号より９０°位相の進んだ第２の信号ｓ３を出力す
る。このとき、Ａ点から２λｇ／４だけ時計回りに離れ
たＣ点は、Ａ点から４λｇ／４だけ反時計回りに離れた
点でもあるため、Ａ点から時計回りに進んできた信号と
反時計回りに進んできた信号とが相殺しあって信号が存
在しない。そのため、この点から信号が漏れる可能性は
低い。そこで、バイアス電圧印加端子Ｖｂから印加され
たバイアス電圧はこのＣ点からラットレースリング回路
２を介してダイオードＤ１、Ｄ２、Ｄ３のアノードに印
加される。

【００２４】入力信号ｓ１と第１の信号ｓ２と第２の信
号ｓ３は、それぞれダイオードＤ１、Ｄ２、Ｄ３によっ
て同極性側で整流される。このとき、バイアス電圧印加
端子Ｖｂから印加されたバイアス電圧によって各ダイオ
ードＤ１、Ｄ２、Ｄ３の導通角が決まる。例えば入力信
号ｓ１と第１の信号ｓ２と第２の信号ｓ３の振幅がダイ
オードのオン電圧である０．６Ｖより大きい３Ｖ程度の
場合には、バイアス電圧印加端子Ｖｂから負の電圧を印
加すると各信号は負方向にバイアスされるため、各ダイ
オードＤ１、Ｄ２、Ｄ３は振幅が最大値となる角度の近
くで導通するようになる。図２においては、各ダイオー
ドＤ１、Ｄ２、Ｄ３の導通角が各信号ｓ１、ｓ２、ｓ３
の振幅最大値となる角度に対して＋４５°から−４５°
になるようにバイアス電圧が設定されている。図２のｓ
１、ｓ２、ｓ３の波形において、それぞれ太い線で示し
てある部分が導通部である。なお、入力信号ｓ１と第１
の信号ｓ２と第２の信号ｓ３の振幅が小さい場合にはバ
イアス電圧印加端子Ｖｂから正の電圧を印加することも
あり得る。

【００２５】このようなバイアス条件で整流された信号
は、各ダイオードＤ１、Ｄ２、Ｄ３のカソードが接続さ
れていることによって合成され信号ｓ４となる。信号ｓ
４は、入力信号ｓ１の１周期の中に１／４周期の山が３
回連続し、残りの１／４周期には信号がない波形にな
る。なお、図２においては、分かりやすいように信号ｓ
４だけは振幅を約５倍に拡大して示している。信号ｓ４
はこのままではＤＣ成分を含むため、抵抗Ｒ４とコンデ
ンサＣ５で交流成分のみの信号ｓ５（波形は図示せず）
に変換され信号出力端子Ｓｏｕｔから出力される。

【００２６】ここで、図３に信号ｓ５のスペクトル分布
を示す。これは、入力信号ｓ１として２０ｋＨｚの信号
を入力した場合のスペクトル分布である。信号ｓ５には
入力信号ｓ１の１／４周期にあたる時間だけ信号の無い
期間が存在するため、入力信号ｓ１の２０ｋＨｚのスペ
クトル成分が比較的大きく残っている。しかしながら、
入力信号ｓ１の１周期の中に１／４周期の山が３回連続
して存在するために、入力信号ｓ１を４逓倍した８０ｋ
Ｈｚのスペクトル成分が最も大きくなっている。これよ
り、周波数４逓倍回路１の所期の目的が達成されている
ことが分かる。

【００２７】なお、図３より分かるように、周波数４逓
倍回路１だけでは入力信号の４逓倍信号以外のスペクト
ル成分が十分に低減されているとは言えない。そこで、
実際には信号出力端子Ｓｏｕｔの先に、入力信号ｓ１の
４倍の周波数のみを通過させるバンドパスフィルタを設
ける方がよい。

【００２８】このように、本発明においては、３つのダ
イオードの他はいくつかの受動素子と電極パターンだけ
という小規模な回路構成で、しかも小型化および低価格
化の可能な周波数４逓倍回路を提供することができる。

【００２９】なお、上記の実施例においてはラットレー
スリング回路２のＣ点をバイアス電圧印加点としたが、
Ａ点から２λｇ／４だけ反時計回りに離れたＥ点もＣ点
と全く同じ電気的特性を有するため、Ｅ点をバイアス電
圧印加点としても構わない。

【００３０】また、ラットレースリング回路２のＢ点か
ら第１の信号ｓ２を取り出しているが、Ａ点からλｇ／
４だけ反時計回りに離れたＦ点からもＢ点からと同じ信
号が得られるため、Ｆ点を第１の信号ｓ２の取り出し点
としても構わない。

【００３１】また、ダイオードＤ１、Ｄ２、Ｄ３を、ア
ノードがラットレースリング回路２に接続され、カソー
ドが互いに接続されるものとしたが、これを全て逆にし
ても構わない。但し、その際にはバイアス電圧印加端子
Ｖｂから印加されるバイアス電圧の符号も逆にする必要
がある。

【００３２】また、整流回路の構成に関しても、ダイオ
ードを使うものに限定されるものではない。

【００３３】また、上記の実施例においてはダイオード
Ｄ１、Ｄ２、Ｄ３の導通角が振幅最大値となる角度に対
して＋４５°から−４５°（幅で９０°）になるように
バイアス電圧が設定されているとしたが、４逓倍信号の
スペクトル成分を相対的に大きくするために、それより
幅を狭くしても構わないものである。あるいは、入力信
号のスペクトル成分が大きくなると言う問題はあるもの
の、４逓倍信号の振幅が大きくなることを優先して導通
角が９０°より広くなるようにしても構わないものであ
る。

【００３４】また、上記の実施例においては、信号合成
回路をワイヤード・オア回路で実現しているが、各信号
の位相を維持したままで合成することのできる信号合成
回路であれば、どのような構成の回路であっても構わな
いものである。

【００３５】上記のように、本発明の周波数４逓倍回路
においては、入力信号の１周期の間に、入力信号の１／
４周期の波形の山を３回連続し、残りの１／４周期には
信号が存在しないため、出力信号における入力信号のス
ペクトル成分が比較的大きい。理想的には残りの１／４
周期においても他の３／４周期と同様の波形の山が続く
方がよいが、ラットレースリング回路では、入力信号に
対して９０°進んだ信号と９０°遅れた信号しか取り出
すことができないため、上記の実施例の構成では入力信
号に対して１８０°進んだ信号を得るのは困難である。
そこで、本発明の構成に加えてあらかじめバランなどを
使って入力信号に対して１８０°進んだ信号を作ってお
けば、この信号をラットレースリング回路に接続された
ダイオードによるものと同様にして整流して合成するこ
とによって、４逓倍波のスペクトル成分がより高く、入
力信号のスペクトル成分がより低い周波数４逓倍回路を
実現することができる。そして、本発明は、ラットレー
スリング回路を利用するものであれば、このような構成
を除外するものではない。

【００３６】なお、バランとしては、例えば１つのトラ
ンジスタのベースに信号を入力してエミッタとコレクタ
から互いに逆相の信号を取り出すような簡単なもので構
わない。あるいは、本発明の第１の信号あるいは第２の
信号を別のラットレースリング回路への入力信号とし
て、その出力から入力信号にたいして１８０°進んだ信
号を得ても構わないものである。

【００３７】図４に、本発明の電子装置の一実施例の斜
視図を示す。図４において、電子装置の１つである携帯
電話端末１０は、筐体１１と、その中に配置されたプリ
ント基板１２と、プリント基板１２上に実装された本発
明の周波数４逓倍回路１を備えている。周波数４逓倍回
路１は、基準信号源から出力される信号を４逓倍して所
望の周波数に変換するために用いられる。たとえば、直
接所望の周波数で発振する発振器を作るのは不可能では
ないが、十分な周波数安定性能を得にくかったり高価に
なったりするのに対して、その１／４の周波数で十分な
性能を有する発振器が低価格で入手できるような場合
に、本発明の周波数４逓倍回路は特に役に立つ。

【００３８】このように構成された携帯電話端末１０に
おいては、本発明の周波数４逓倍回路１を用いているた
め、小型化を図ることができる。

【００３９】なお、図４においては電子装置として携帯
電話端末を示したが、電子装置としては携帯電話端末に
限るものではなく、例えば発振回路と本発明の周波数４
逓倍回路を組み合わせてなる発振器や、基準信号入力部
に本発明の周波数４逓倍回路を備えることによって、そ
こにさらに発振器を接続するだけで通信装置になる回路
モジュールなど、本発明の周波数４逓倍回路を用いたも
のであれば何でも構わないものである。

【００４０】

【発明の効果】本発明の周波数４逓倍方法および周波数
４逓倍回路によれば、交流の入力信号から、ラットレー
スリング回路を利用して入力信号より９０°位相の遅れ
た第１の信号および９０°位相の進んだ第２の信号を得
て、その３つの信号をそれぞれ同極性側で整流して合成
することによって、小規模かつ低価格な回路構成で入力
信号を４逓倍した信号を得ることができる。

【００４１】また、本発明の電子装置によれば、本発明
の周波数４逓倍回路を用いることによって、小型化と低
価格化を図ることができる。

【図面の簡単な説明】

【図１】本発明の周波数４逓倍回路の一実施例を示す回
路図である。

【図２】図１の周波数４逓倍回路の各部の信号波形を示
す波形図である。

【図３】図１の周波数４逓倍回路の出力信号のスペクト
ル分布を示す特性図である。

【図４】本発明の電子装置の一実施例を示す斜視図であ
る。

【符号の説明】

１…周波数４逓倍回路 ２…ラットレースリング回路 Ｄ１、Ｄ２、Ｄ３…ダイオード Ｒ１、Ｒ２、Ｒ３、Ｒ４…抵抗 Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５…コンデンサ １０…携帯電話端末

Claims (7)

【特許請求の範囲】
1. 【請求項１】 交流の入力信号から、ラットレースリン
   グ回路を利用して前記入力信号より９０°位相の遅れた
   第１の信号および９０°位相の進んだ第２の信号を得る
   手順と、 前記入力信号と前記第１の信号と前記第２の信号をそれ
   ぞれ同極性側で整流して合成することによって、前記入
   力信号を４逓倍した信号を得る手順とを備えたことを特
   徴とする周波数４逓倍方法。
2. 【請求項２】 前記入力信号と前記第１の信号と前記第
   ２の信号をそれぞれ同極性側で整流する際に、整流時の
   導通角が各信号の振幅最大値となる角度に対して＋４５
   °から−４５°の範囲に入るようにしたことを特徴とす
   る、請求項１に記載の周波数４逓倍方法。
3. 【請求項３】 交流の入力信号が入力される信号入力端
   子、前記入力信号より９０°位相の遅れた第１の信号が
   出力される第１の出力端子、および前記入力信号より９
   ０°位相の進んだ第２の信号が出力される第２の出力端
   子を有するラットレースリング回路と、 該ラットレースリング回路の信号入力端子、第１の出力
   端子、第２の出力端子にそれぞれ接続されるとともに、
   前記入力信号、第１の出力信号、第２の出力信号をそれ
   ぞれ同極性側で整流する３つの整流回路と、 該３つの整流回路の出力信号を合成する信号合成回路と
   を備えたことを特徴とする周波数４逓倍回路。
4. 【請求項４】 前記３つの整流回路が、前記入力信号、
   第１の出力信号、第２の出力信号を振幅最大値となる角
   度に対して＋４５°から−４５°の範囲に入る導通角で
   整流することを特徴とする、請求項３に記載の周波数４
   逓倍回路。
5. 【請求項５】 前記３つの整流回路がそれぞれダイオー
   ドから構成されるとともに、該ダイオードの導通角が前
   記入力信号、第１の出力信号、第２の出力信号の振幅最
   大値となる角度に対して＋４５°から−４５°の範囲に
   入るように、前記ラットレースリング回路の信号入力端
   子から１／２波長離れた位置にバイアス電圧が印加され
   ていることを特徴とする、請求項４に記載の周波数４逓
   倍回路。
6. 【請求項６】 前記信号合成回路の出力側に、前記入力
   信号の４倍付近の周波数を通す帯域通過フィルタを備え
   ることを特徴とする、請求項３ないし５のいずれかに記
   載の周波数４逓倍回路。
7. 【請求項７】 請求項３ないし６のいずれかに記載の周
   波数４逓倍回路を用いたことを特徴とする電子装置。