JP3208245B2 - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JP3208245B2 JP3208245B2 JP32514693A JP32514693A JP3208245B2 JP 3208245 B2 JP3208245 B2 JP 3208245B2 JP 32514693 A JP32514693 A JP 32514693A JP 32514693 A JP32514693 A JP 32514693A JP 3208245 B2 JP3208245 B2 JP 3208245B2
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- circuit
- substrate
- inductor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バイアス集積回路、即
ち高周波ＭＭＩＣなどに用いられると共に、集積回路
（ＩＣ）化されたバイアス回路に関する。
ち高周波ＭＭＩＣなどに用いられると共に、集積回路
（ＩＣ）化されたバイアス回路に関する。
【０００２】
【従来の技術】高周波ＭＭＩＣなどに用いられるバイア
ス回路は、高周波信号の電力がバイアス回路に分岐しな
いように高周波信号からみたバイアス回路のインピーダ
ンスを信号路のそれよりも高くしておくことが要求され
る。
ス回路は、高周波信号の電力がバイアス回路に分岐しな
いように高周波信号からみたバイアス回路のインピーダ
ンスを信号路のそれよりも高くしておくことが要求され
る。
【０００３】このため、従来のバイアス回路では、波長
の４分の１の伝送線路を用いて回路内をインピーダンス
的に開放された状態にすることが考えられる。図１１
は、従来のバイアス集積回路の一例を示している。図に
おいて、符号１は集積回路（ＩＣ）であり、このＩＣ１
内には能動素子としてのトランジスタ２が形成されてい
る。ＩＣ１は誘電体等により形成された基板３上に実装
されており、ＩＣ１と基板３とは接続素子５により接続
されている。基板３内部には、４分の１波長伝送路６が
設けられており、直流電源７からの直流電圧をＩＣ１側
へ供給している。尚、符号８は、バイパス用のキャパシ
タである。
の４分の１の伝送線路を用いて回路内をインピーダンス
的に開放された状態にすることが考えられる。図１１
は、従来のバイアス集積回路の一例を示している。図に
おいて、符号１は集積回路（ＩＣ）であり、このＩＣ１
内には能動素子としてのトランジスタ２が形成されてい
る。ＩＣ１は誘電体等により形成された基板３上に実装
されており、ＩＣ１と基板３とは接続素子５により接続
されている。基板３内部には、４分の１波長伝送路６が
設けられており、直流電源７からの直流電圧をＩＣ１側
へ供給している。尚、符号８は、バイパス用のキャパシ
タである。
【０００４】しかし、波長の４分の１の伝送線路は非常
に大きな面積が必要となり、それ自身の電圧降下が大き
いと言う問題点があった。
に大きな面積が必要となり、それ自身の電圧降下が大き
いと言う問題点があった。
【０００５】これを解決するために、大きなインダクタ
ンスにより高いインピーダンスを作ることが考えられ
る。図１２は、従来のバイアス集積回路の他の一例を示
している。図１２において図１１と同一符号を付した構
成要素は、図１１のものと同一の構成要素である。図に
おいて、ＩＣ１内部の直流電力供給用の経路には大きな
インダクタンス４が設けられており、このインダクタン
ス４によりバイアス回路内のインピーダンスを高くして
いる。
ンスにより高いインピーダンスを作ることが考えられ
る。図１２は、従来のバイアス集積回路の他の一例を示
している。図１２において図１１と同一符号を付した構
成要素は、図１１のものと同一の構成要素である。図に
おいて、ＩＣ１内部の直流電力供給用の経路には大きな
インダクタンス４が設けられており、このインダクタン
ス４によりバイアス回路内のインピーダンスを高くして
いる。
【０００６】しかし、大きなインダクタンスを有するイ
ンダクタをＩＣ内に形成した場合には電圧降下が非常に
大きく、問題である。また、インダクタが一度形成され
てしまった場合に素子値を調整することができない。一
方、ＩＣの外部に低損失のインダクタンスを設けた場合
には、ＩＣと基板との接続による不整合やそれ自身が持
つ寄生分がＩＣの動作に大きく影響し、安定した動作を
行うことが困難となると言う重大な欠点を持っている。
ンダクタをＩＣ内に形成した場合には電圧降下が非常に
大きく、問題である。また、インダクタが一度形成され
てしまった場合に素子値を調整することができない。一
方、ＩＣの外部に低損失のインダクタンスを設けた場合
には、ＩＣと基板との接続による不整合やそれ自身が持
つ寄生分がＩＣの動作に大きく影響し、安定した動作を
行うことが困難となると言う重大な欠点を持っている。
【０００７】
【発明が解決しようとする課題】以上述べたように、従
来のバイアス回路は低電圧駆動と小型化が要求される場
合に、バイアス回路を構成する際に大きな面積が必要で
あり、このため電圧降下が大きく、素子値の調整ができ
ないため、接続の不整合や寄生分の影響が大きくなって
しまうなどの問題点があった。
来のバイアス回路は低電圧駆動と小型化が要求される場
合に、バイアス回路を構成する際に大きな面積が必要で
あり、このため電圧降下が大きく、素子値の調整ができ
ないため、接続の不整合や寄生分の影響が大きくなって
しまうなどの問題点があった。
【０００８】本発明は、上記のような従来技術の欠点を
除去するために為されたものであり、高いインピーダン
スを有するバイアス回路を提供することを目的とする。
除去するために為されたものであり、高いインピーダン
スを有するバイアス回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目標を達成するた
めに、本発明に係るバイアス回路においては、基板に実
装されたＩＣに直流電源を供給する場合のバイアス回路
をＩＣ内のインダクタンスと基板側の調整要素を有する
インダクタンスとそれらをつなぐ素子のインダクタンス
とから構成される３つのインダクタを備えることを特徴
としている。
めに、本発明に係るバイアス回路においては、基板に実
装されたＩＣに直流電源を供給する場合のバイアス回路
をＩＣ内のインダクタンスと基板側の調整要素を有する
インダクタンスとそれらをつなぐ素子のインダクタンス
とから構成される３つのインダクタを備えることを特徴
としている。
【００１０】即ち、この発明に係るバイアス回路は、基
本的には、少なくとも直流電源回路を有しかつ誘電体に
より形成された基板と、この基板上に実装され、かつ所
定の動作を行なう能動素子を備える集積回路と、前記能
動素子を動作させる直流バイアス電力を前記直流電源回
路から前記集積回路へ供給するため前記基板及び集積回
路を接続する接続素子と、を備えるバイアス回路におい
て、前記集積回路側に設けられて前記接続素子の不整合
や寄生分の影響を吸収する程度に前記基板側よりも大き
な量のインダクタンスを有する第１のインダクタと、前
記接続素子の構成に基づく固有の量のインダクタンスを
有する第２にインダクタと、前記基板側に設けられて前
記第１のインダクタのインダクタンスよりも損失の小さ
いインダクタンスを有する第３のインダクタと、を備え
ることを特徴としている。
本的には、少なくとも直流電源回路を有しかつ誘電体に
より形成された基板と、この基板上に実装され、かつ所
定の動作を行なう能動素子を備える集積回路と、前記能
動素子を動作させる直流バイアス電力を前記直流電源回
路から前記集積回路へ供給するため前記基板及び集積回
路を接続する接続素子と、を備えるバイアス回路におい
て、前記集積回路側に設けられて前記接続素子の不整合
や寄生分の影響を吸収する程度に前記基板側よりも大き
な量のインダクタンスを有する第１のインダクタと、前
記接続素子の構成に基づく固有の量のインダクタンスを
有する第２にインダクタと、前記基板側に設けられて前
記第１のインダクタのインダクタンスよりも損失の小さ
いインダクタンスを有する第３のインダクタと、を備え
ることを特徴としている。
【００１１】また、望ましくは、上記構成において前記
第３のインダクタは、前記基板側におけるインダクタン
スを所望の値に設定する伝送線路により構成されている
ことを特徴としている。
第３のインダクタは、前記基板側におけるインダクタン
スを所望の値に設定する伝送線路により構成されている
ことを特徴としている。
【００１２】さらに望ましくは、上記構成において前記
第３のインダクタは、前記基板側のインダクタンスを所
望の値に設定すると共に、前記直流バイアス電力の基本
波成分及び高調波成分の何れに対しても整合することの
できる整合回路により構成されていることを特徴とす
る。
第３のインダクタは、前記基板側のインダクタンスを所
望の値に設定すると共に、前記直流バイアス電力の基本
波成分及び高調波成分の何れに対しても整合することの
できる整合回路により構成されていることを特徴とす
る。
【００１３】さらにまた、望ましくは、所望の値に調整
する機能を有するバイアス回路において、キャパシタの
付ける位置を変えることによって所望の値に調整し、こ
のキャパシタに共振する複数のキャパシタを設けること
によって、所望の基本波及び高調波に対して一つの素子
で別々の素子値を設定できることも特徴としている。
する機能を有するバイアス回路において、キャパシタの
付ける位置を変えることによって所望の値に調整し、こ
のキャパシタに共振する複数のキャパシタを設けること
によって、所望の基本波及び高調波に対して一つの素子
で別々の素子値を設定できることも特徴としている。
【００１４】
【作用】上記のような構成を有するバイアス回路におい
ては、ＩＣ内に設ける第１のインダクタによって、接続
素子の不整合や寄生分のＩＣに与える影響を小さくする
ことができる。
ては、ＩＣ内に設ける第１のインダクタによって、接続
素子の不整合や寄生分のＩＣに与える影響を小さくする
ことができる。
【００１５】また、低損失でかつ所望の長さに調整する
ことのできるインダクタンスを基板側に設けることよ
り、供給電圧の電圧降下を抑えることができ、所望の基
本波及び高調波に対して整合する整合回路として動作さ
せることができる。
ことのできるインダクタンスを基板側に設けることよ
り、供給電圧の電圧降下を抑えることができ、所望の基
本波及び高調波に対して整合する整合回路として動作さ
せることができる。
【００１６】
【実施例】図１は本発明に係るバイアス回路の第１の実
施例を示すものである。ＩＣ１１は、シリコン（Ｓｉ）
やヒ化ガリウム（ＧａＡｓ）等により形成されており、
その内部には例えばトランジスタ１２などの能動素子が
形成されている。このＩＣ１１は誘電体等により形成さ
れる基板１３の上に実装されている。ＩＣ１１に直流電
圧を供給するためにＩＣ１１と基板１３側を接続する接
続素子１５が必要となる。この接続素子１５はＩＣ１１
を実装する際の不確定要素となる。
施例を示すものである。ＩＣ１１は、シリコン（Ｓｉ）
やヒ化ガリウム（ＧａＡｓ）等により形成されており、
その内部には例えばトランジスタ１２などの能動素子が
形成されている。このＩＣ１１は誘電体等により形成さ
れる基板１３の上に実装されている。ＩＣ１１に直流電
圧を供給するためにＩＣ１１と基板１３側を接続する接
続素子１５が必要となる。この接続素子１５はＩＣ１１
を実装する際の不確定要素となる。
【００１７】図２に示す例のように、ボンディングワイ
ヤー３１によりＩＣ１１と基板１３を接続する場合、ワ
イヤーを接続する位置やループの長さや張りの度合いな
どによって両者間に不整合が生じてしまう。この不整合
の影響がトランジスタ１２に及ばないように、ＩＣ１１
内にインダクタンス１４を設けてその影響が小さくなる
ようにする。この場合、影響を小さくする程度の素子値
としてはトランジスタの入力インピーダンスや出力イン
ピーダンスの２倍以上にする。
ヤー３１によりＩＣ１１と基板１３を接続する場合、ワ
イヤーを接続する位置やループの長さや張りの度合いな
どによって両者間に不整合が生じてしまう。この不整合
の影響がトランジスタ１２に及ばないように、ＩＣ１１
内にインダクタンス１４を設けてその影響が小さくなる
ようにする。この場合、影響を小さくする程度の素子値
としてはトランジスタの入力インピーダンスや出力イン
ピーダンスの２倍以上にする。
【００１８】一方、一般にＩＣ１１内に大きなインダク
タンスを作る場合、それ自身の電圧降下が無視できなく
なる。そのためバイアス回路として必要なインダクタン
スを得るために基板１３に低損失のインダクタンス１６
を設ける。また一般に、ＩＣ１１内部の素子値を変更す
ることは困難であるため、及び、素子値を変更すること
によって発生する不整合の影響を避けるために、基板１
３側にはＩＣ１１内のものよりも低損失のインダクタン
ス１６を用い、さらにそれ自身の素子値を変更するため
の機能を設ける。また、このバイアス回路は高周波信号
に対して完全に開放の状態を形成せず、所望の周波数の
基本波及び高調波に対して整合な整合回路としての機能
を有している。
タンスを作る場合、それ自身の電圧降下が無視できなく
なる。そのためバイアス回路として必要なインダクタン
スを得るために基板１３に低損失のインダクタンス１６
を設ける。また一般に、ＩＣ１１内部の素子値を変更す
ることは困難であるため、及び、素子値を変更すること
によって発生する不整合の影響を避けるために、基板１
３側にはＩＣ１１内のものよりも低損失のインダクタン
ス１６を用い、さらにそれ自身の素子値を変更するため
の機能を設ける。また、このバイアス回路は高周波信号
に対して完全に開放の状態を形成せず、所望の周波数の
基本波及び高調波に対して整合な整合回路としての機能
を有している。
【００１９】図３は本発明の第２の実施例に係るバイア
ス回路を示している。ＩＣ１１内のインダクタンス１４
を充分に必要な程度に形成することができない場合に
は、インダクタンス１４と直列に抵抗２１を介挿するこ
とによりインダクタンスが充分でないという影響を軽減
することができる。さらに、この抵抗２１はトランジス
タ１２の動作を安定にするための機能をも有する。
ス回路を示している。ＩＣ１１内のインダクタンス１４
を充分に必要な程度に形成することができない場合に
は、インダクタンス１４と直列に抵抗２１を介挿するこ
とによりインダクタンスが充分でないという影響を軽減
することができる。さらに、この抵抗２１はトランジス
タ１２の動作を安定にするための機能をも有する。
【００２０】図４は本発明の第３の実施例に係るバイア
ス回路を示すものである。ＩＣ１１内にスパイラルイン
ダクタ２２を設け、基板１３との接続にはボンディング
ワイヤー３１を用いる。基板１３では伝送線路４１を用
いて必要なインダクタンスを形成し、チップキャパシタ
４２によりその素子値を決定している。チップキャパシ
タ４２の接続する位置を変えることによって素子値の調
整を行うことができる。この場合の伝送線路４１は従来
例のような４分の１波長である必要はない。
ス回路を示すものである。ＩＣ１１内にスパイラルイン
ダクタ２２を設け、基板１３との接続にはボンディング
ワイヤー３１を用いる。基板１３では伝送線路４１を用
いて必要なインダクタンスを形成し、チップキャパシタ
４２によりその素子値を決定している。チップキャパシ
タ４２の接続する位置を変えることによって素子値の調
整を行うことができる。この場合の伝送線路４１は従来
例のような４分の１波長である必要はない。
【００２１】図５は本発明の第４の実施例に係るバイア
ス回路を示すものである。ＩＣ１１内のインダクタンス
１４として伝送線路２３を用い、接続素子としてスルー
ホール３２、低損失のインダクタンス１６としてチップ
インダクタンス４３を用いた場合の実施例である。接続
素子としてはパンプを用いた場合も同じである。また、
伝送線路２３をトランジスタ１２の安定化に寄与させる
場合には線路幅を細くするなどの対策を施すことにより
線路の抵抗値をあげて用いることができる。
ス回路を示すものである。ＩＣ１１内のインダクタンス
１４として伝送線路２３を用い、接続素子としてスルー
ホール３２、低損失のインダクタンス１６としてチップ
インダクタンス４３を用いた場合の実施例である。接続
素子としてはパンプを用いた場合も同じである。また、
伝送線路２３をトランジスタ１２の安定化に寄与させる
場合には線路幅を細くするなどの対策を施すことにより
線路の抵抗値をあげて用いることができる。
【００２２】図６は本発明の第５の実施例に係るバイア
ス回路を示すものである。ＩＣ１１をパッケージ５１に
実装し、このパッケージ５１を基板１３に実装した場合
である。パッケージ５１と基板１３の接続にリード３４
を用いる。接続箇所が複数になった場合でも本発明によ
るインダクタンスを３分化するという思想を用いること
ができる。接続素子として側面電極を用いた場合であっ
ても同様である。
ス回路を示すものである。ＩＣ１１をパッケージ５１に
実装し、このパッケージ５１を基板１３に実装した場合
である。パッケージ５１と基板１３の接続にリード３４
を用いる。接続箇所が複数になった場合でも本発明によ
るインダクタンスを３分化するという思想を用いること
ができる。接続素子として側面電極を用いた場合であっ
ても同様である。
【００２３】図７は本発明の第６の実施例に係るバイア
ス回路を示すものである。図４における伝送線路４１に
素子値を決定するために共振特性を有する２つのキャパ
シタ４４及び４５を接続した場合である。一般に、キャ
パシタは周波数が高くなるほどインピーダンスが低くな
るが、共振特性を有するキャパシタは図８に示すように
所定の周波数までは容量性を有するが、共振周波数以上
の周波数では誘導性を有している。このような共振特性
を有するキャパシタを用いると、ＩＣ１１側のキャパシ
タ４４は所望の基本周波数では容量性を示し、高調波に
対しては誘導性を示し、インピーダンスが高くなってい
るキャパシタを用いる。電源１８側のキャパシタ４５は
高調波に対してインピーダンスが低くなるものを用い
る。これによって一つの回路で基本波及び高調波の両方
に対して整合する整合回路を同時に作ることができる。
ス回路を示すものである。図４における伝送線路４１に
素子値を決定するために共振特性を有する２つのキャパ
シタ４４及び４５を接続した場合である。一般に、キャ
パシタは周波数が高くなるほどインピーダンスが低くな
るが、共振特性を有するキャパシタは図８に示すように
所定の周波数までは容量性を有するが、共振周波数以上
の周波数では誘導性を有している。このような共振特性
を有するキャパシタを用いると、ＩＣ１１側のキャパシ
タ４４は所望の基本周波数では容量性を示し、高調波に
対しては誘導性を示し、インピーダンスが高くなってい
るキャパシタを用いる。電源１８側のキャパシタ４５は
高調波に対してインピーダンスが低くなるものを用い
る。これによって一つの回路で基本波及び高調波の両方
に対して整合する整合回路を同時に作ることができる。
【００２４】図９は本発明の第７の実施例に係るバイア
ス回路を示すものである。図３の抵抗２１をバイアス回
路の一部として用いた場合、この抵抗２１をトランジス
タ１２の安定化のために用いた場合、抵抗の後にインダ
クタンス１４があることによってそちらのインピーダン
スが大きくなり抵抗特性が弱くなって回路特性が不安定
となる。このインピーダンスを補なうために、インダク
タンス１４に並列に共振用のキャパシタ２４を接続す
る。
ス回路を示すものである。図３の抵抗２１をバイアス回
路の一部として用いた場合、この抵抗２１をトランジス
タ１２の安定化のために用いた場合、抵抗の後にインダ
クタンス１４があることによってそちらのインピーダン
スが大きくなり抵抗特性が弱くなって回路特性が不安定
となる。このインピーダンスを補なうために、インダク
タンス１４に並列に共振用のキャパシタ２４を接続す
る。
【００２５】キャパシタ２４が設けられていない状態で
は、図１０に示すように不安定となる周波数範囲が所望
の周波数と異なる場合には、抵抗分を補うためにすべて
の周波数でゲインを犠牲にして素子値を変更しなければ
ならなかった。そこで、不安定となる周波数範囲におい
てインピーダンスが低く、所望の周波数ではインピーダ
ンスが高くなる共振を持つキャパシタ２４を用いること
によって、目的の周波数範囲のみを安定化できる。これ
によってゲインを犠牲にすることなく安定性を得ること
が出来る。
は、図１０に示すように不安定となる周波数範囲が所望
の周波数と異なる場合には、抵抗分を補うためにすべて
の周波数でゲインを犠牲にして素子値を変更しなければ
ならなかった。そこで、不安定となる周波数範囲におい
てインピーダンスが低く、所望の周波数ではインピーダ
ンスが高くなる共振を持つキャパシタ２４を用いること
によって、目的の周波数範囲のみを安定化できる。これ
によってゲインを犠牲にすることなく安定性を得ること
が出来る。
【００２６】
【発明の効果】以上述べてきたように、本発明によれ
ば、素子感度を落とし、電圧降下を小さくし、所望の基
本波及び高調波に対しては整合回路としても動作させる
ことができるバイアス回路を提供することができる。
ば、素子感度を落とし、電圧降下を小さくし、所望の基
本波及び高調波に対しては整合回路としても動作させる
ことができるバイアス回路を提供することができる。
【図１】本発明の第１実施例に係るバイアス回路を示す
構成図である。
構成図である。
【図２】図１に示した接合素子の不整合が起きる原因を
説明する図である。
説明する図である。
【図３】図１に示した第１実施例の具体例としての第２
実施例を示す回路図である。
実施例を示す回路図である。
【図４】図１に示した第１実施例の具体例としての第３
実施例を示す回路図である。
実施例を示す回路図である。
【図５】図１に示した第１実施例の具体例としての第４
実施例を示す回路図である。
実施例を示す回路図である。
【図６】図１に示した第１実施例の具体例としての第５
実施例を示す回路図である。
実施例を示す回路図である。
【図７】図１に示した第１実施例の具体例としての第６
実施例を示す回路図である。
実施例を示す回路図である。
【図８】図７に示した共振特性を有するキャパシタの周
波数特性を示す図である。
波数特性を示す図である。
【図９】図１に示した第１実施例の具体例としての第７
実施例を示す回路図である。
実施例を示す回路図である。
【図１０】図９に示した共振特性を有するキャパシタの
周波数特性を示す図である。
周波数特性を示す図である。
【図１１】従来のバイアス回路の一例を示す回路図であ
る。
る。
【図１２】従来のバイアス回路の他の例を示す回路図で
ある。
ある。
１１ ＩＣ １２ トランジスタ １３ 基板 １４ ＩＣ内のインダクタンス １５ 接続素子のインダクタンス １６ 低損失のインダクタンス １７ バイパスコンデンサ １８ 直流電源 ２１ 抵抗 ２２ スパイラルインダクタ ２３ ＩＣ内の伝送線路 ３１ ボンディングワイヤー ３２ スルーホール ３３ パンプ ３４ リード ４１ 基板の低損失伝送線路 ４２ チップインダクタ ４３ キャパシタ ４４ 低い周波数で共振を発生するキャパシタ ４５ 高い周波数で共振を発生するキャパシタ ５１ パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴 木 康 夫 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 (56)参考文献 特開 平４−212512（ＪＰ，Ａ) 特開 平４−77009（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/28 H01L 21/822 H01L 27/04
Claims (3)
- 【請求項１】少なくとも直流電源回路を有しかつ誘電体
により形成された基板と、この基板上に実装されかつ所
定の動作を行なう能動素子を備える集積回路と、前記能
動素子を動作させる直流バイアス電力を前記直流電源回
路から前記集積回路へ供給するため前記基板及び集積回
路を接続する接続素子と、を備えるバイアス回路におい
て、 前記集積回路側に設けられて、前記接続素子との不整合
やこの素子の寄生分のインダクタンス影響を吸収する程
度に前記基板側よりも大きな量のインダクタンスを有す
る第１のインダクタと、 前記接続素子の構成に基づく固有の量のインダクタンス
を有する第２のインダクタと、 前記基板側に設けられて、前記第１のインダクタのイン
ダクタンスよりも損失の小さいインダクタンスを有する
第３のインダクタと、 を備えることを特徴とするバイアス回路。 - 【請求項２】前記第３のインダクタは、前記基板側にお
けるインダクタンスを所望の値に設定する伝送線路によ
り構成されていることを特徴とする請求項１に記載され
たバイアス回路。 - 【請求項３】前記第３のインダクタは、前記基板側のイ
ンダクタンスを所望の値に設定すると共に、前記直流バ
イアス電力の基本波成分及び高調波成分の何れに対して
も整合することのできる整合回路により構成されている
ことを特徴とする請求項１に記載されたバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32514693A JP3208245B2 (ja) | 1993-12-22 | 1993-12-22 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32514693A JP3208245B2 (ja) | 1993-12-22 | 1993-12-22 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183766A JPH07183766A (ja) | 1995-07-21 |
| JP3208245B2 true JP3208245B2 (ja) | 2001-09-10 |
Family
ID=18173562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32514693A Expired - Lifetime JP3208245B2 (ja) | 1993-12-22 | 1993-12-22 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208245B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018078495A (ja) | 2016-11-10 | 2018-05-17 | 住友電気工業株式会社 | 増幅回路および光送信装置 |
| US10566938B1 (en) * | 2018-12-11 | 2020-02-18 | Nxp Usa, Inc. | System and method for providing isolation of bias signal from RF signal in integrated circuit |
-
1993
- 1993-12-22 JP JP32514693A patent/JP3208245B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07183766A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400240B2 (en) | Integrated resonance circuit consisting of a parallel connection of a microstrip line and a capacitor | |
| JPH11136045A (ja) | マイクロ波増幅器 | |
| US6060951A (en) | Semiconductor device | |
| US5233313A (en) | High power field effect transistor amplifier | |
| JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
| US6127894A (en) | High frequency shunt feedback amplifier topology | |
| EP1154563B1 (en) | Frequency multiplier without spurious oscillation | |
| JP3208245B2 (ja) | バイアス回路 | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| JP2719067B2 (ja) | 電力用モジュール | |
| US4878033A (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
| US6239670B1 (en) | Short-stub matching circuit | |
| JPH0786851A (ja) | 高周波集積回路 | |
| JP7251660B2 (ja) | 高周波増幅器 | |
| JP2002204126A (ja) | 電圧制御型発振器および通信装置 | |
| US5017887A (en) | High frequency IC power amplifier | |
| JPH05308229A (ja) | マイクロ波低雑音増幅回路 | |
| JPH0585101U (ja) | マイクロ波半導体装置用バイアス回路 | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JPH11195935A (ja) | 高周波集積回路装置 | |
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JP3825874B2 (ja) | 周波数変換回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH0535923B2 (ja) | ||
| JPH09260945A (ja) | マイクロ波・ミリ波発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |