JP2807508B2 - マイクロ波周波数逓倍器 - Google Patents
マイクロ波周波数逓倍器Info
- Publication number
- JP2807508B2 JP2807508B2 JP1297995A JP29799589A JP2807508B2 JP 2807508 B2 JP2807508 B2 JP 2807508B2 JP 1297995 A JP1297995 A JP 1297995A JP 29799589 A JP29799589 A JP 29799589A JP 2807508 B2 JP2807508 B2 JP 2807508B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microwave
- output
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microwave Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロ波信号の周波数を２逓倍し、上記
周波数の２倍の周波数を有するマイクロ波信号を出力す
るマイクロ波周波数逓倍器に関する。
周波数の２倍の周波数を有するマイクロ波信号を出力す
るマイクロ波周波数逓倍器に関する。
［従来の技術］ 第５図は、従来のバランス形マイクロ波周波数逓倍器
の回路図であり、このマイクロ波周波数逓倍器は、２個
の周波数逓倍器31,32と、各周波数逓倍器31,32に互いに
逆位相の信号を入力するためのハイブリッド回路30と、
出力マイクロ波線路13とインピーダンス整合を行うため
の出力整合回路24とを備える。
の回路図であり、このマイクロ波周波数逓倍器は、２個
の周波数逓倍器31,32と、各周波数逓倍器31,32に互いに
逆位相の信号を入力するためのハイブリッド回路30と、
出力マイクロ波線路13とインピーダンス整合を行うため
の出力整合回路24とを備える。
周波数逓倍器31は、周波数２逓倍用の非線形素子とし
て動作するソース接地の電界効果トランジスタ（以下、
FETという。）11aと、ハイブリッド回路30とFFT11aとの
間のインピーダンス整合を行う入力整合回路21aと、FET
11aと出力整合回路24との間のインピーダンス整合を行
うための出力整合回路22aと、入力整合回路21aとFET11a
とを結合し直流バイアス成分を遮断するキャパシタ41a
と、FET11aのゲートに接続されるバイアス抵抗42aとを
有する。また、周波数逓倍器32は同様に、ソース接地の
FET11bと、入力整合回路21bと、出力整合回路22bは、キ
ャパシタ41bと、バイアス抵抗42bとを備える。ここで、
直流定電圧源90aはバイアス抵抗42aを介してFET11aのゲ
ートに接続され、直流定電圧源90bはバイアス抵抗42bを
介してFET11bのゲートに接続される。上記直流定電圧源
90aは、FET11aのゲート・ソース間のバイアス電圧がFET
11aのピンチオフ電圧となるように、バイアス電圧Vgaを
バイアス抵抗42aに印加し、また、上記直流定電圧源90b
は、FET11bのゲート・ソース間のバイアス電圧がFET11b
のピンチオフ電圧となるように、バイアス電圧Vgbをバ
イアス抵抗42bに印加する。
て動作するソース接地の電界効果トランジスタ（以下、
FETという。）11aと、ハイブリッド回路30とFFT11aとの
間のインピーダンス整合を行う入力整合回路21aと、FET
11aと出力整合回路24との間のインピーダンス整合を行
うための出力整合回路22aと、入力整合回路21aとFET11a
とを結合し直流バイアス成分を遮断するキャパシタ41a
と、FET11aのゲートに接続されるバイアス抵抗42aとを
有する。また、周波数逓倍器32は同様に、ソース接地の
FET11bと、入力整合回路21bと、出力整合回路22bは、キ
ャパシタ41bと、バイアス抵抗42bとを備える。ここで、
直流定電圧源90aはバイアス抵抗42aを介してFET11aのゲ
ートに接続され、直流定電圧源90bはバイアス抵抗42bを
介してFET11bのゲートに接続される。上記直流定電圧源
90aは、FET11aのゲート・ソース間のバイアス電圧がFET
11aのピンチオフ電圧となるように、バイアス電圧Vgaを
バイアス抵抗42aに印加し、また、上記直流定電圧源90b
は、FET11bのゲート・ソース間のバイアス電圧がFET11b
のピンチオフ電圧となるように、バイアス電圧Vgbをバ
イアス抵抗42bに印加する。
ハイブリッド回路30は、５本の1/4波長のマイクロ波
線路33乃至37と、特性インピーダンスZ0の終端抵抗38と
を備え、特性インピーダンスZ0を有する入力線路10から
入力されるマイクロ波信号を、各出力端子T1,T2におい
て同振幅でかつ互いに逆位相となるように分配する。こ
こで、マイクロ波線路33,37は、各線路33,37の一端が接
地された方向性結合回路を構成し、位相反転回路として
動作する。
線路33乃至37と、特性インピーダンスZ0の終端抵抗38と
を備え、特性インピーダンスZ0を有する入力線路10から
入力されるマイクロ波信号を、各出力端子T1,T2におい
て同振幅でかつ互いに逆位相となるように分配する。こ
こで、マイクロ波線路33,37は、各線路33,37の一端が接
地された方向性結合回路を構成し、位相反転回路として
動作する。
各周波数逓倍器31,32のFET11a,11bはそれぞれ入力さ
れる基本周波数の信号を、基本波周波数成分と、上記基
本周波数の２倍の周波数成分（以下、逓倍波成分とい
う。）とを含む信号を、出力整合回路24を介して出力線
路13に出力する。ここで、上述のように、各周波数逓倍
器31,32の入力されるマイクロ波信号は同振幅であって
逆位相の関係にあるので、各周波数逓倍器31,32から出
力される２つの基本波成分は同振幅であってかつ互いに
逆位相となって互いに打ち消しあい、一方、２つの逓倍
波成分は同振幅であって同位相となって互いに強めあ
い、これによって、上記逓倍波成分のマイクロ波信号が
出力マイクロ波線路13に出力される。
れる基本周波数の信号を、基本波周波数成分と、上記基
本周波数の２倍の周波数成分（以下、逓倍波成分とい
う。）とを含む信号を、出力整合回路24を介して出力線
路13に出力する。ここで、上述のように、各周波数逓倍
器31,32の入力されるマイクロ波信号は同振幅であって
逆位相の関係にあるので、各周波数逓倍器31,32から出
力される２つの基本波成分は同振幅であってかつ互いに
逆位相となって互いに打ち消しあい、一方、２つの逓倍
波成分は同振幅であって同位相となって互いに強めあ
い、これによって、上記逓倍波成分のマイクロ波信号が
出力マイクロ波線路13に出力される。
［発明が解決しようとする課題］ しかしながら、上述の従来のマイクロ波周波数逓倍器
において、各周波数逓倍器31,32内のマイクロ波線路21
a,21b,22a,22bと、ハイブリッド回路30内のマイクロ波
線路33乃至37は、入力されるマイクロ波信号の波長に依
存する線路長を有する必要があるので、当該マイクロ波
周波数逓倍器は、入力されるマイクロ波信号の波長に比
例して大きくなり、当該マイクロ波周波数逓倍器を小型
化することが難しいという問題点があった。
において、各周波数逓倍器31,32内のマイクロ波線路21
a,21b,22a,22bと、ハイブリッド回路30内のマイクロ波
線路33乃至37は、入力されるマイクロ波信号の波長に依
存する線路長を有する必要があるので、当該マイクロ波
周波数逓倍器は、入力されるマイクロ波信号の波長に比
例して大きくなり、当該マイクロ波周波数逓倍器を小型
化することが難しいという問題点があった。
本発明の目的は以上の問題点を解決し、従来の回路に
比較し小型化することができるマイクロ波周波数逓倍器
を提供することにある。
比較し小型化することができるマイクロ波周波数逓倍器
を提供することにある。
［問題を解決するための手段］ 本発明に係るマイクロ波周波数逓倍器は、入力マイク
ロ波線路に入力される入力マイクロ波信号の基本周波数
を２逓倍し、上記基本周波数の２倍の逓倍周波数を有す
る出力マイクロ波信号を出力マイクロ波線路に出力する
マイクロ波周波数逓倍器において、 上記入力マイクロ波線路に高周波的に直接に接続され
たゲートと、上記出力マイクロ波線路に直接に接続され
たドレインと、接地されたソースとを有し、上記入力マ
イクロ波信号に応答して、基本周波数を有する信号を所
定の利得で増幅して上記入力マイクロ波信号に対して逆
位相の信号を出力するとともに、上記逓倍周波数を有す
る信号を増幅して上記入力マイクロ波信号の２倍波に対
して同位相の信号を出力するソース接地の第１の電界効
果トランジスタと、 上記入力マイクロ波線路に直接に接続されたソース
と、上記出力マイクロ波線路に直接に接続されたドレイ
ンと、高周波的に接地されたゲートとを有し、上記入力
マイクロ波信号に応答して、基本周波数を有する信号を
上記利得と実質的に同一の利得で増幅して上記入力マイ
クロ波信号に対して同位相の信号を出力するとともに、
上記逓倍周波数を有する信号を増幅して上記入力マイク
ロ波信号の２倍波に対して同位相で出力するゲート接地
の第２の電界効果トランジスタと、 上記第１の電界効果トランジスタから出力される各信
号と上記第２の電界効果トランジスタから出力される各
信号を合成して上記逓倍端数を有する出力マイクロ波信
号を上記出力マイクロ波線路に出力する合成手段とを備
えたことを特徴とする。
ロ波線路に入力される入力マイクロ波信号の基本周波数
を２逓倍し、上記基本周波数の２倍の逓倍周波数を有す
る出力マイクロ波信号を出力マイクロ波線路に出力する
マイクロ波周波数逓倍器において、 上記入力マイクロ波線路に高周波的に直接に接続され
たゲートと、上記出力マイクロ波線路に直接に接続され
たドレインと、接地されたソースとを有し、上記入力マ
イクロ波信号に応答して、基本周波数を有する信号を所
定の利得で増幅して上記入力マイクロ波信号に対して逆
位相の信号を出力するとともに、上記逓倍周波数を有す
る信号を増幅して上記入力マイクロ波信号の２倍波に対
して同位相の信号を出力するソース接地の第１の電界効
果トランジスタと、 上記入力マイクロ波線路に直接に接続されたソース
と、上記出力マイクロ波線路に直接に接続されたドレイ
ンと、高周波的に接地されたゲートとを有し、上記入力
マイクロ波信号に応答して、基本周波数を有する信号を
上記利得と実質的に同一の利得で増幅して上記入力マイ
クロ波信号に対して同位相の信号を出力するとともに、
上記逓倍周波数を有する信号を増幅して上記入力マイク
ロ波信号の２倍波に対して同位相で出力するゲート接地
の第２の電界効果トランジスタと、 上記第１の電界効果トランジスタから出力される各信
号と上記第２の電界効果トランジスタから出力される各
信号を合成して上記逓倍端数を有する出力マイクロ波信
号を上記出力マイクロ波線路に出力する合成手段とを備
えたことを特徴とする。
［作用］ 以上のように構成することにより、上記第１の電界効
果トランジスタは、上記入力マイクロ波信号に応答し
て、基本周波数を有する信号を所定の利得で増幅して上
記入力マイクロ波信号に対して逆位相の信号を出力する
とともに、上記逓倍周波数を有する信号を増幅して上記
入力マイクロ波信号の２倍波に対して同位相の信号を出
力する。一方、上記第２の電界効果トランジスタは、上
記入力マイクロ波信号に応答して、基本周波数を有する
信号を上記利得と実質的に同一の利得で増幅して上記入
力マイクロ波信号に対して同位相の信号を出力するとと
もに、上記逓倍周波数を有する信号を増幅して上記入力
マイクロ波信号の２倍波に対して同位相で出力する。さ
らに、上記合成手段は、上記第１の電界効果トランジス
タから出力される各信号と上記第２の電界効果トランジ
スタから出力される各信号を合成して上記逓倍周波数を
有する出力マイクロ波信号を上記出力マイクロ波線路に
出力する。
果トランジスタは、上記入力マイクロ波信号に応答し
て、基本周波数を有する信号を所定の利得で増幅して上
記入力マイクロ波信号に対して逆位相の信号を出力する
とともに、上記逓倍周波数を有する信号を増幅して上記
入力マイクロ波信号の２倍波に対して同位相の信号を出
力する。一方、上記第２の電界効果トランジスタは、上
記入力マイクロ波信号に応答して、基本周波数を有する
信号を上記利得と実質的に同一の利得で増幅して上記入
力マイクロ波信号に対して同位相の信号を出力するとと
もに、上記逓倍周波数を有する信号を増幅して上記入力
マイクロ波信号の２倍波に対して同位相で出力する。さ
らに、上記合成手段は、上記第１の電界効果トランジス
タから出力される各信号と上記第２の電界効果トランジ
スタから出力される各信号を合成して上記逓倍周波数を
有する出力マイクロ波信号を上記出力マイクロ波線路に
出力する。
このとき、上記第１と第２の電界効果トランジスタか
ら出力される基本周波数を有する２つの信号は互いに同
振幅であってかつ逆位相であるので、互いに打ち消しあ
い、また、上記第１と第２の電界効果トランジスタから
出力される上記逓倍周波数を有する２つの信号は互いに
同位相であるので、互いに強めあう。従って、上記合成
手段は、上記逓倍周波数を有する出力マイクロ波信号の
みを上記出力マイクロ波線路に出力する。
ら出力される基本周波数を有する２つの信号は互いに同
振幅であってかつ逆位相であるので、互いに打ち消しあ
い、また、上記第１と第２の電界効果トランジスタから
出力される上記逓倍周波数を有する２つの信号は互いに
同位相であるので、互いに強めあう。従って、上記合成
手段は、上記逓倍周波数を有する出力マイクロ波信号の
みを上記出力マイクロ波線路に出力する。
［実施例］ 以下、図面を参照して本発明に係る実施例について説
明する。
明する。
第１の実施例 第１図は本発明に係る第１の実施例のマイクロ波周波
数逓倍器の回路図であり、第１図において第５図と同一
のものに同一の符号を付している。
数逓倍器の回路図であり、第１図において第５図と同一
のものに同一の符号を付している。
この第１の実施例のマイクロ波周波数逓倍器は、第１
の能動素子であるソース接地のFET12aと第２の能動素子
であるゲート接地のFET12bとを備え、FET12aの入力端子
であるゲートとFET12bの入力端子であるソースとを共に
外部入力マイクロ波線路10に接続し、FET12aの出力端子
であるドレインとFET12bの出力端子であるドレインを共
に外部出力マイクロ波線路13に接続したことを特徴とし
ている。
の能動素子であるソース接地のFET12aと第２の能動素子
であるゲート接地のFET12bとを備え、FET12aの入力端子
であるゲートとFET12bの入力端子であるソースとを共に
外部入力マイクロ波線路10に接続し、FET12aの出力端子
であるドレインとFET12bの出力端子であるドレインを共
に外部出力マイクロ波線路13に接続したことを特徴とし
ている。
第１図において、特性インピーダンスZ0を有する入力
マイクロ波線路10が直流バイアス成分遮断用キャパシタ
17を介してFET12aのゲートに接続されるとともに、ゲー
ト接地のFET12bのソースに接続される。FET12a,12bの各
ドレインは共に出力端子T3を介して、特性インピーダン
スZ0を有する出力マイクロ波線路13に接続される。ここ
で、FET12aのソースは接地され、FET12bのゲートは、高
周波バイパス用キャパシタ19を介して接地される。
マイクロ波線路10が直流バイアス成分遮断用キャパシタ
17を介してFET12aのゲートに接続されるとともに、ゲー
ト接地のFET12bのソースに接続される。FET12a,12bの各
ドレインは共に出力端子T3を介して、特性インピーダン
スZ0を有する出力マイクロ波線路13に接続される。ここ
で、FET12aのソースは接地され、FET12bのゲートは、高
周波バイパス用キャパシタ19を介して接地される。
FET12aのゲートは、直流バイアス用抵抗18aを介して
直流定電圧源90aに接続され、FET12bのゲートは、直流
バイアス用抵抗18bを介して直流定電圧源90bに接続され
る。上記直流定電圧源90aは、FET12aのゲート・ソース
間のバイアス電圧がFET12aのピンチオフ電圧となるよう
に、バイアス電圧Vgaをバイアス抵抗18aに印加し、ま
た、上記直流定電圧流90bは、FET12bのゲート・ソース
間のバイアス電圧がFET12bのピンチオフ電圧となるよう
に、バイアス電圧Vgbをバイアス抵抗18bに印加する。
直流定電圧源90aに接続され、FET12bのゲートは、直流
バイアス用抵抗18bを介して直流定電圧源90bに接続され
る。上記直流定電圧源90aは、FET12aのゲート・ソース
間のバイアス電圧がFET12aのピンチオフ電圧となるよう
に、バイアス電圧Vgaをバイアス抵抗18aに印加し、ま
た、上記直流定電圧流90bは、FET12bのゲート・ソース
間のバイアス電圧がFET12bのピンチオフ電圧となるよう
に、バイアス電圧Vgbをバイアス抵抗18bに印加する。
上記各FET12a,12bのゲート・ソース間のバイアス電圧
を上述のように設定しかつ調整することにより、各EFT1
2a,12bの基本波周波数成分及び逓倍波成分に対する各利
得が実質的に同一となるように設定される。これによっ
て、FET12aは、入力されるマイクロ波信号（以下、入力
信号という。）に応答して基本波成分及び逓倍波成分を
同振幅であってかつ逆位相で出力し、FET12bは、入力信
号に応答して基本波成分及び逓倍波成分を同振幅であっ
てかつ同位相が出力する。
を上述のように設定しかつ調整することにより、各EFT1
2a,12bの基本波周波数成分及び逓倍波成分に対する各利
得が実質的に同一となるように設定される。これによっ
て、FET12aは、入力されるマイクロ波信号（以下、入力
信号という。）に応答して基本波成分及び逓倍波成分を
同振幅であってかつ逆位相で出力し、FET12bは、入力信
号に応答して基本波成分及び逓倍波成分を同振幅であっ
てかつ同位相が出力する。
以上のように構成されたマイクロ波周波数逓倍器に、
入力マイクロ波線路10を介して基本周波数を有する正弦
波である入力信号が入力された場合の動作について以下
に説明する。
入力マイクロ波線路10を介して基本周波数を有する正弦
波である入力信号が入力された場合の動作について以下
に説明する。
FET12aにおいて、ゲート・ソース間の電圧がピンチオ
フ電圧よりも高いとき、ドレイン電流はゲート・ソース
間の電圧に比例して流れ、一方、ゲート・ソース間の電
圧がピンチオフ電圧よりも低いとき、ドレイン電流は流
れない。すなわち、入力信号が正弦波の正の半周期であ
るとき、FET12aのドレイン電流がゲート・ソース電圧に
比例して流れ、一方、負の半周期であるとき、ドレイン
電流が流れない。従って、入力信号がFET12aによって半
波整流され、入力信号に比例しかつ半波整流されたドレ
イン電流が流れ、これによって、FET12aのドレインにお
いて、入力信号の基本波成分のほかに、逓倍波成分が生
じる。
フ電圧よりも高いとき、ドレイン電流はゲート・ソース
間の電圧に比例して流れ、一方、ゲート・ソース間の電
圧がピンチオフ電圧よりも低いとき、ドレイン電流は流
れない。すなわち、入力信号が正弦波の正の半周期であ
るとき、FET12aのドレイン電流がゲート・ソース電圧に
比例して流れ、一方、負の半周期であるとき、ドレイン
電流が流れない。従って、入力信号がFET12aによって半
波整流され、入力信号に比例しかつ半波整流されたドレ
イン電流が流れ、これによって、FET12aのドレインにお
いて、入力信号の基本波成分のほかに、逓倍波成分が生
じる。
また、FET12bにおけるドレイン電流は、FET12aのそれ
と同様に流れる。すなわち、入力信号が正弦波の正の半
周期であるとき、FET12bのドレイン電流がゲート・ソー
ス電圧に比例して流れ、一方、負の半周期であるとき、
ドレイン電流が流れない。従って、入力信号がFET12bに
よって半波整流され、入力信号に比例しかつ半波整流さ
れたドレイン電流が流れ、これによって、FET12bのドレ
インにおいて、入力信号の基本波成分のほかに、逓倍波
成分が生じる。
と同様に流れる。すなわち、入力信号が正弦波の正の半
周期であるとき、FET12bのドレイン電流がゲート・ソー
ス電圧に比例して流れ、一方、負の半周期であるとき、
ドレイン電流が流れない。従って、入力信号がFET12bに
よって半波整流され、入力信号に比例しかつ半波整流さ
れたドレイン電流が流れ、これによって、FET12bのドレ
インにおいて、入力信号の基本波成分のほかに、逓倍波
成分が生じる。
上記FET12a,12bの各ドレイン電流は、半波整流形状で
変化しかつ互いに逆位相である。従って、出力端子T3に
おける上記各ドレイン電流の和は、全波整流形状とな
る。このとき、従来の周波数逓倍器と同様に、FET12a,1
2bから出力される２つの基本波成分は同振幅であってか
つ互いに逆位相となり、互いに打ち消しあい、一方、２
つの逓倍波成分は同振幅であってかつ同位相となり、互
いに強めあい、該逓倍波成分が出力マイクロ波線路13に
出力される。
変化しかつ互いに逆位相である。従って、出力端子T3に
おける上記各ドレイン電流の和は、全波整流形状とな
る。このとき、従来の周波数逓倍器と同様に、FET12a,1
2bから出力される２つの基本波成分は同振幅であってか
つ互いに逆位相となり、互いに打ち消しあい、一方、２
つの逓倍波成分は同振幅であってかつ同位相となり、互
いに強めあい、該逓倍波成分が出力マイクロ波線路13に
出力される。
なお、ゲート接地のFET12bの入力インピーダンスは一
般に、ソース接地のFET12aの入力インピーダンスに比べ
て低いので、FET12bを、例えば50Ωなどの比較的低い特
性インピーダンスZ0を有する入力マイクロ波線路10に対
して良好にインピーダンス整合させることができる。
般に、ソース接地のFET12aの入力インピーダンスに比べ
て低いので、FET12bを、例えば50Ωなどの比較的低い特
性インピーダンスZ0を有する入力マイクロ波線路10に対
して良好にインピーダンス整合させることができる。
以上説明したように、第１の実施例のマイクロ波周波
数逓倍器は、第５図の従来の周波数逓倍器のように、信
号の波長に依存する長さをそれぞれ有するマイクロ波線
路21a,21b,22a,22b,33乃至37を備えていないので、信号
の波長に依存した大きさを必要とせず、従来に比較して
小型化することができる。特に例えば、上記周波数逓倍
器をマイクロ波モノリシック回路（以下、MMICとい
う。）で構成することにより、上記マイクロ波周波数逓
倍器を従来に比較し大幅に小型化することができる。ま
た、この周波数逓倍器は、比較的低い特性インピーダン
スZ0を有する入力マイクロ波線路10に対して良好にイン
ピーダンス整合することができるという利点がある。
数逓倍器は、第５図の従来の周波数逓倍器のように、信
号の波長に依存する長さをそれぞれ有するマイクロ波線
路21a,21b,22a,22b,33乃至37を備えていないので、信号
の波長に依存した大きさを必要とせず、従来に比較して
小型化することができる。特に例えば、上記周波数逓倍
器をマイクロ波モノリシック回路（以下、MMICとい
う。）で構成することにより、上記マイクロ波周波数逓
倍器を従来に比較し大幅に小型化することができる。ま
た、この周波数逓倍器は、比較的低い特性インピーダン
スZ0を有する入力マイクロ波線路10に対して良好にイン
ピーダンス整合することができるという利点がある。
以上の第１の実施例において、各FET12a,12bの基本波
成分及び逓倍波成分に対する各利得が実質的に同一なる
ように設定されているが、これに限らず、各FET12a,12b
から出力される２つの基本波成分を出力端子T3において
実質的に完全に打ち消すために、少なくとも各FET12a,1
2bの基本波成分に対する各利得が実質的に同一となるよ
うに設定してもよい。
成分及び逓倍波成分に対する各利得が実質的に同一なる
ように設定されているが、これに限らず、各FET12a,12b
から出力される２つの基本波成分を出力端子T3において
実質的に完全に打ち消すために、少なくとも各FET12a,1
2bの基本波成分に対する各利得が実質的に同一となるよ
うに設定してもよい。
第２の実施例 第２図は本発明に係る第２の実施例のマイクロ波周波
数逓倍器の回路図であり、第２図において第１図と同一
のものに同一の符号を付している。
数逓倍器の回路図であり、第２図において第１図と同一
のものに同一の符号を付している。
この第２の実施例のマイクロ波周波数逓倍器が、第１
の実施例のマイクロ波周波数逓倍器と異なるのは、出力
マイクロ波線路13と出力端子T3との間に、インピーダン
ス変換用マイクロ波線路14を挿入したことである。
の実施例のマイクロ波周波数逓倍器と異なるのは、出力
マイクロ波線路13と出力端子T3との間に、インピーダン
ス変換用マイクロ波線路14を挿入したことである。
上記マイクロ波線路14は、逓倍波成分に対するFET12
a,12bの合成出力インピーダンスZ outを、出力マイクロ
波線路13の特性インピーダンスZ0にインピーダンス変換
を行う。
a,12bの合成出力インピーダンスZ outを、出力マイクロ
波線路13の特性インピーダンスZ0にインピーダンス変換
を行う。
従って、インピーダンス変換用マイクロ波線路14が挿
入された第２の実施例のマイクロ波周波数逓倍器は、逓
倍波成分において良好に出力マイクロ波線路13とインピ
ーダンス整合することができる。
入された第２の実施例のマイクロ波周波数逓倍器は、逓
倍波成分において良好に出力マイクロ波線路13とインピ
ーダンス整合することができる。
以上説明したように、第２の実施例のマイクロ波周波
数逓倍器は、第１の実施例と同様に、従来に比較して小
型化することができるとともに、出力マイクロ波線路と
良好にインピーダンス整合することができる。
数逓倍器は、第１の実施例と同様に、従来に比較して小
型化することができるとともに、出力マイクロ波線路と
良好にインピーダンス整合することができる。
第３の実施例 第３図は本発明に係る第３の実施例のマイクロ波周波
数逓倍器の回路図であり、第３図において第１図と同一
のものに同一の符号を付している。
数逓倍器の回路図であり、第３図において第１図と同一
のものに同一の符号を付している。
この第３の実施例のマイクロ波周波数逓倍器が、第１
の実施例のマイクロ波周波数逓倍器と異なるのは、入力
マイクロ波線路10とFET12bのソースとの間に特性インピ
ーダンスZ0を有するリアクタンス素子15を挿入したこと
である。
の実施例のマイクロ波周波数逓倍器と異なるのは、入力
マイクロ波線路10とFET12bのソースとの間に特性インピ
ーダンスZ0を有するリアクタンス素子15を挿入したこと
である。
第１の実施例のマイクロ波周波数逓倍器においては、
キャパシタ17が挿入されているために、入力信号の周波
数が高くなるにつれて、FET12aのドレイン電流の位相
は、FET12bのそれに比べて遅れるが、第３の実施例のマ
イクロ波周波数逓倍器において挿入されたリアクタンス
素子15は、FET12a,12bから出力される２つの基本波成分
が逆位相となり、かつ２つの逓倍波成分が同位相となる
ように、上記位相遅れを補償することができる。これに
よって、上記位相遅れによる出力端子T3における基本波
成分の抑圧量の低下、及び逓倍波成分の利得の低下を防
止することができる。すなわち、入力信号の周波数がこ
の周波数逓倍器が有する追定の周波数よりも高くなった
場合であっても、良好な逓倍波成分の利得を得ることが
できる。
キャパシタ17が挿入されているために、入力信号の周波
数が高くなるにつれて、FET12aのドレイン電流の位相
は、FET12bのそれに比べて遅れるが、第３の実施例のマ
イクロ波周波数逓倍器において挿入されたリアクタンス
素子15は、FET12a,12bから出力される２つの基本波成分
が逆位相となり、かつ２つの逓倍波成分が同位相となる
ように、上記位相遅れを補償することができる。これに
よって、上記位相遅れによる出力端子T3における基本波
成分の抑圧量の低下、及び逓倍波成分の利得の低下を防
止することができる。すなわち、入力信号の周波数がこ
の周波数逓倍器が有する追定の周波数よりも高くなった
場合であっても、良好な逓倍波成分の利得を得ることが
できる。
以上説明したように、第３の実施例のマイクロ波周波
数逓倍器は、第１と第２の実施例と同様に、従来に比較
して小型化することができるとともに、広帯域にわたっ
て良好な出力周波数特性を得ることができるという利点
がある。
数逓倍器は、第１と第２の実施例と同様に、従来に比較
して小型化することができるとともに、広帯域にわたっ
て良好な出力周波数特性を得ることができるという利点
がある。
第４の実施例 第４図（Ａ）は本発明に係る第４の実施例であるMMIC
で構成されたマイクロ波周波数逓倍器の平面図、第４図
（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦断面
図、第４図（Ｃ）は第４図（Ａ）のＢ−Ｂ′線について
の縦断面図である。第４図（Ａ）、（Ｂ）及び（Ｃ）に
おいて、第１図と同一のものに同一の符号を付してい
る。
で構成されたマイクロ波周波数逓倍器の平面図、第４図
（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦断面
図、第４図（Ｃ）は第４図（Ａ）のＢ−Ｂ′線について
の縦断面図である。第４図（Ａ）、（Ｂ）及び（Ｃ）に
おいて、第１図と同一のものに同一の符号を付してい
る。
この第４の実施例のマイクロ波周波数逓倍器は、第１
の実施例の周波数逓倍器におけるFET12a,12bをそれぞれ
金属−半導体FET（以下、MESFETという。）61,62で構成
し、入出力マイクロ波線路10,13をそれぞれコプレナー
線路301,302で構成するとともに、MESFET12a,12bの各ゲ
ートにバイアス電圧を印加するための１個のバイアス電
圧印加用端子60を備えたことを特徴としている。
の実施例の周波数逓倍器におけるFET12a,12bをそれぞれ
金属−半導体FET（以下、MESFETという。）61,62で構成
し、入出力マイクロ波線路10,13をそれぞれコプレナー
線路301,302で構成するとともに、MESFET12a,12bの各ゲ
ートにバイアス電圧を印加するための１個のバイアス電
圧印加用端子60を備えたことを特徴としている。
第４図（Ａ）、（Ｂ）及び（Ｃ）に示すように、半導
体基板50の図上の略中央位置であって、MESFET61,62が
形成される位置の上表面からそれぞれ不純物イオンを注
入して、MESFET61,62のための動作層81,82を形成する。
MESFET61のゲート61gが上記動作層81の略中央位置に形
成さて、そのソース61s及びドレイン61dが上記ゲート61
gを間に挟んでかつそれぞれゲート61gと所定の間隔だけ
離れて形成され、ここで、ゲート61g、ソース61s、ドレ
イン61dはそれぞれ接続導体53d、接地導体51、コプレナ
ー線路302の帯状の中心導体64と一体的に形成される。
これによって、ゲート61g,ソース61s及びドレイン61dを
有するソース接地のMESFET61が形成される。
体基板50の図上の略中央位置であって、MESFET61,62が
形成される位置の上表面からそれぞれ不純物イオンを注
入して、MESFET61,62のための動作層81,82を形成する。
MESFET61のゲート61gが上記動作層81の略中央位置に形
成さて、そのソース61s及びドレイン61dが上記ゲート61
gを間に挟んでかつそれぞれゲート61gと所定の間隔だけ
離れて形成され、ここで、ゲート61g、ソース61s、ドレ
イン61dはそれぞれ接続導体53d、接地導体51、コプレナ
ー線路302の帯状の中心導体64と一体的に形成される。
これによって、ゲート61g,ソース61s及びドレイン61dを
有するソース接地のMESFET61が形成される。
半導体基板50上であって、MESFET61の第４図（Ａ）の
図上上側の動作層82上に、MESFET61と同様に、ゲート62
g、ソース62s及びドレイン62dを有するゲート接地のMES
FET62が形成される。ここで、MESFET62のゲート62g、ソ
ース62s、ドレイン62dはそれぞれ、接続導体54a、コプ
レナー線路301の帯状の中心導体63、コプレナー線路302
の中心導体64と一体的に形成される。
図上上側の動作層82上に、MESFET61と同様に、ゲート62
g、ソース62s及びドレイン62dを有するゲート接地のMES
FET62が形成される。ここで、MESFET62のゲート62g、ソ
ース62s、ドレイン62dはそれぞれ、接続導体54a、コプ
レナー線路301の帯状の中心導体63、コプレナー線路302
の中心導体64と一体的に形成される。
また、半導体基板50の第４図（Ａ）の図上右上側の縁
端部に、短形形状の導体からなるバイアス電圧印加用端
子60が形成され、該端子60は、第１の実施例の定電圧電
源90a,90bに対応する定電圧電源90に接続される。
端部に、短形形状の導体からなるバイアス電圧印加用端
子60が形成され、該端子60は、第１の実施例の定電圧電
源90a,90bに対応する定電圧電源90に接続される。
さらに、半導体基板50上であって第４図（Ａ）の図上
下側に、接地導体51が、コプレナー線路301の中心導体6
3、及びコプレナー線路302の中心導体64とそれぞれ所定
の間隔だけ離れて形成される。半導体基板50上であって
第４図（Ａ）の図上上側に、接地導体52が、コプレナー
線路301の中心導体63、及びコプレナー線路302の中心導
体64とそれぞれ所定の間隔だけ離れ、かつバイアス電圧
印加用端子60と所定の間隔だけ離れて形成される。中心
導体63と接地導体51,52によって、半導体基板50の第４
図（Ａ）の図上左側にコプレナー線路301が形成され、
一方、中心導体64と接地導体51,52によって、上記半導
体基板50の第４図（Ａ）の図上右側に、コプレナー線路
302が形成される。
下側に、接地導体51が、コプレナー線路301の中心導体6
3、及びコプレナー線路302の中心導体64とそれぞれ所定
の間隔だけ離れて形成される。半導体基板50上であって
第４図（Ａ）の図上上側に、接地導体52が、コプレナー
線路301の中心導体63、及びコプレナー線路302の中心導
体64とそれぞれ所定の間隔だけ離れ、かつバイアス電圧
印加用端子60と所定の間隔だけ離れて形成される。中心
導体63と接地導体51,52によって、半導体基板50の第４
図（Ａ）の図上左側にコプレナー線路301が形成され、
一方、中心導体64と接地導体51,52によって、上記半導
体基板50の第４図（Ａ）の図上右側に、コプレナー線路
302が形成される。
接地導体52の略中央部上に、絶縁体層102を介して導
体53が形成され、接地導体52、絶縁体層102及び導体53
によって、第１の実施例のキャパシタ19に対応する高周
波バイパス用金属−絶縁体−金属キャパシタ（以下、MI
Mキャパシタという。）103が形成される。ここで、上記
導体53は、接続導体54bを介してバイパス電圧印加用端
子60に接続されるとともに、接続導体54aを介してMESFE
T62のゲート62gに接続される。
体53が形成され、接地導体52、絶縁体層102及び導体53
によって、第１の実施例のキャパシタ19に対応する高周
波バイパス用金属−絶縁体−金属キャパシタ（以下、MI
Mキャパシタという。）103が形成される。ここで、上記
導体53は、接続導体54bを介してバイパス電圧印加用端
子60に接続されるとともに、接続導体54aを介してMESFE
T62のゲート62gに接続される。
また、同様に、コプレナー線路301の帯状の中心導体6
3の長手方向の略中央部上に、絶縁体層101を介して導体
53cが形成され、中心導体63、絶縁体層101及び導体53c
によって、第１の実施例のキャパシタ17に対応する直流
バイアス成分遮断用MIMキャパシタ104が形成される。こ
こで、上記導体53cは、接続導体53dを介してMESFET61の
ゲート61gに接続される。
3の長手方向の略中央部上に、絶縁体層101を介して導体
53cが形成され、中心導体63、絶縁体層101及び導体53c
によって、第１の実施例のキャパシタ17に対応する直流
バイアス成分遮断用MIMキャパシタ104が形成される。こ
こで、上記導体53cは、接続導体53dを介してMESFET61の
ゲート61gに接続される。
さらに、中心導体63と接地導体52との間であって、上
記MIMキャパシタ104の第４図（Ａ）の図上上側の半導体
基板50内に予め不純物イオンが注入され、これによっ
て、第１の実施例におけるバイアス抵抗18a,18bの並列
抵抗に対応するバイアス抵抗18が形成される。このバイ
アス抵抗18の一端は、接続導体53bを介して導体53cに接
続され、一方、バイアス抵抗18の他端は接続導体53aを
介して導体53に接続される。
記MIMキャパシタ104の第４図（Ａ）の図上上側の半導体
基板50内に予め不純物イオンが注入され、これによっ
て、第１の実施例におけるバイアス抵抗18a,18bの並列
抵抗に対応するバイアス抵抗18が形成される。このバイ
アス抵抗18の一端は、接続導体53bを介して導体53cに接
続され、一方、バイアス抵抗18の他端は接続導体53aを
介して導体53に接続される。
以上のように構成された第４の実施例であるマイクロ
波周波数逓倍器のマイクロ波帯における高周波等価回路
は、第１の実施例における定電圧電源90a,90bを１個の
定電圧電源90で置き換え、かつバイアス抵抗18a,18bを
１個のバイアス抵抗18で置き換えたことを除いて、第１
図に図示された回路のようになり、上述の第１の実施例
の周波数逓倍器と同様の作用と効果を有する。
波周波数逓倍器のマイクロ波帯における高周波等価回路
は、第１の実施例における定電圧電源90a,90bを１個の
定電圧電源90で置き換え、かつバイアス抵抗18a,18bを
１個のバイアス抵抗18で置き換えたことを除いて、第１
図に図示された回路のようになり、上述の第１の実施例
の周波数逓倍器と同様の作用と効果を有する。
以上の第４の実施例において、MESFET61,62を用いて
いるが、これに限らず、他の種類のFETを用いてもよ
い。また、入出力マイクロ波線路として、コプルナー線
路301,302を用いているが、これに限らず、マイクロス
トリップ線路、スロット線路等の他の種類のマイクロ波
線路を用いてもよい。
いるが、これに限らず、他の種類のFETを用いてもよ
い。また、入出力マイクロ波線路として、コプルナー線
路301,302を用いているが、これに限らず、マイクロス
トリップ線路、スロット線路等の他の種類のマイクロ波
線路を用いてもよい。
他の実施例 以上の各実施例において、インピーダンス変換機能及
び周波数逓倍機能を有する能動素子としてFETを用いて
いるが、これに限らず、バイポーラトランジスタ、真空
管等の能動素子を用いてもよい。
び周波数逓倍機能を有する能動素子としてFETを用いて
いるが、これに限らず、バイポーラトランジスタ、真空
管等の能動素子を用いてもよい。
［発明の効果］ 以上詳述したように本発明によれば、入力マイクロ波
線路に入力される入力マイクロ波信号の基本周波数を２
逓倍し、上記基本周波数の２倍の逓倍周波数を有する出
力マイクロ波信号を出力マイクロ波線路に出力するマイ
クロ波周波数逓倍器において、 上記入力マイクロ波線路に高周波的に直接に接初され
たゲートと、上記出力マイクロ波線路に直接に接続さて
たドレインと、接地されたソースとを有し、上記入力マ
イクロ波信号に応答して、基本周波数を有する信号を所
定の利得で増幅して上記入力マイクロ波信号に対して逆
位相の信号を出力するとともに、上記逓倍周波数を有す
る信号を増幅して上記入力マイクロ波信号の２倍波に対
して同位相の信号を出力するソース接地の第１の電界効
果トランジスタと、 上記入力マイクロ波線路に直接に接続されたソース
と、上記出力マイクロ波線路に直接に接続されたドレイ
ンと、高周波的に接地されたゲートとを有し、上記入力
マイクロ波信号に応答して、基本周波数を有する信号を
上記利得と実質的に同一の利得で増幅して上記入力マイ
クロ波信号に対して同位相の信号を出力するとともに、
上記逓倍周波数を有する信号を増幅して上記入力マイク
ロ波信号の２倍波に対して同位相で出力するゲート接地
の第２の電界効果トランジスタと、 上記第１の電界効果トランジスタから出力される各信
号と上記第２の電界効果トランジスタから出力される各
信号を合成して上記逓倍周波数を有する出力マイクロ波
信号を上記出力マイクロ波線路に出力する合成手段とを
備える。
線路に入力される入力マイクロ波信号の基本周波数を２
逓倍し、上記基本周波数の２倍の逓倍周波数を有する出
力マイクロ波信号を出力マイクロ波線路に出力するマイ
クロ波周波数逓倍器において、 上記入力マイクロ波線路に高周波的に直接に接初され
たゲートと、上記出力マイクロ波線路に直接に接続さて
たドレインと、接地されたソースとを有し、上記入力マ
イクロ波信号に応答して、基本周波数を有する信号を所
定の利得で増幅して上記入力マイクロ波信号に対して逆
位相の信号を出力するとともに、上記逓倍周波数を有す
る信号を増幅して上記入力マイクロ波信号の２倍波に対
して同位相の信号を出力するソース接地の第１の電界効
果トランジスタと、 上記入力マイクロ波線路に直接に接続されたソース
と、上記出力マイクロ波線路に直接に接続されたドレイ
ンと、高周波的に接地されたゲートとを有し、上記入力
マイクロ波信号に応答して、基本周波数を有する信号を
上記利得と実質的に同一の利得で増幅して上記入力マイ
クロ波信号に対して同位相の信号を出力するとともに、
上記逓倍周波数を有する信号を増幅して上記入力マイク
ロ波信号の２倍波に対して同位相で出力するゲート接地
の第２の電界効果トランジスタと、 上記第１の電界効果トランジスタから出力される各信
号と上記第２の電界効果トランジスタから出力される各
信号を合成して上記逓倍周波数を有する出力マイクロ波
信号を上記出力マイクロ波線路に出力する合成手段とを
備える。
ここで、本発明に係るマイクロ波周波数逓倍器は、従
来例のように周波数に依存する長さを有するマイクロ波
線路などのマイクロ波素子を備える必要がなく、また、
上記入力マイクロ波線路と上記第１の電界効果トランジ
スタのゲート及び上記第２の電界効果トランジスタのソ
ースとが直接に接続される一方、上記出力マイクロ波線
路と上記第１の電界効果トランジスタのドレイン及び上
記第２の電界効果トランジスタのドレインとが直接に接
続される。従って、従来の回路に比較し小型化すること
ができるという利点がある。
来例のように周波数に依存する長さを有するマイクロ波
線路などのマイクロ波素子を備える必要がなく、また、
上記入力マイクロ波線路と上記第１の電界効果トランジ
スタのゲート及び上記第２の電界効果トランジスタのソ
ースとが直接に接続される一方、上記出力マイクロ波線
路と上記第１の電界効果トランジスタのドレイン及び上
記第２の電界効果トランジスタのドレインとが直接に接
続される。従って、従来の回路に比較し小型化すること
ができるという利点がある。
第１図は本発明に係る第１の実施例のマイクロ波周波数
逓倍器の回路図、 第２図は本発明に係る第２の実施例のマイクロ波周波数
逓倍器の回路図、 第３図は本発明に係る第３の実施例のマイクロ波周波数
逓倍器の回路図、 第４図（Ａ）は本発明に係る第４の実施例であるMMICで
構成されるマイクロ波周波数逓倍器の平面図、 第４図（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦
断面図、 第４図（Ｃ）は第４図（Ａ）のＢ−Ｂ′線についての縦
断面図、 第５図は従来のマイクロ波周波数逓倍器の回路図であ
る。 12a,12b……FET T3……出力端子。
逓倍器の回路図、 第２図は本発明に係る第２の実施例のマイクロ波周波数
逓倍器の回路図、 第３図は本発明に係る第３の実施例のマイクロ波周波数
逓倍器の回路図、 第４図（Ａ）は本発明に係る第４の実施例であるMMICで
構成されるマイクロ波周波数逓倍器の平面図、 第４図（Ｂ）は第４図（Ａ）のＡ−Ａ′線についての縦
断面図、 第４図（Ｃ）は第４図（Ａ）のＢ−Ｂ′線についての縦
断面図、 第５図は従来のマイクロ波周波数逓倍器の回路図であ
る。 12a,12b……FET T3……出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤池 正巳 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (56)参考文献 特開 昭60−106207（ＪＰ，Ａ) 特開 昭63−187805（ＪＰ，Ａ) 特開 昭51−116650（ＪＰ，Ａ) 特開 昭63−24706（ＪＰ，Ａ) 特開 昭60−106206（ＪＰ，Ａ) 実開 昭59−48110（ＪＰ，Ｕ) 実開 昭63−158017（ＪＰ，Ｕ) 実公 昭34−12734（ＪＰ，Ｙ１) 実公 昭49−29568（ＪＰ，Ｙ１) ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎ ａｔｉｏｒａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ，Ｎ ｅｗ Ｙｏｖｋ，1981，ｐａｇｅｓ 143−145，Ｒ．Ｓｔａｎｃｌｉｆｆ，" Ｂａｌａｎｃｅｄ ｄｕａｌ ｇａｔｅ ＧａＡｓ ＦＥＴ ｆｒｅｑｕｅｎｃ ｙ ｄｏｕｂｌｅｒｓ" (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 19/00 - 19/18
Claims (1)
- 【請求項１】入力マイクロ波線路に入力される入力マイ
クロ波信号の基本周波数を２逓倍し、上記基本周波数の
２倍の逓倍周波数を有する出力マイクロ波信号を出力マ
イクロ波線路に出力するマイクロ波周波数逓倍器におい
て、 上記入力マイクロ波線路に高周波的に直接に接続された
ゲートと、上記出力マイクロ波線路に直接に接続された
ドレインと、接地されたソースとを有し、上記入力マイ
クロ波信号に応答して、基本周波数を有する信号を所定
の利得で増幅して上記入力マイクロ波信号に対して逆位
相の信号を出力するとともに、上記逓倍周波数を有する
信号を増幅して上記入力マイクロ波信号の２倍波に対し
て同位相の信号を出力するソース接地の第１の電界効果
トランジスタと、 上記入力マイクロ波線路に直接に接続されたソースと、
上記出力マイクロ波線路に直接に接続されたドレイン
と、高周波的に接地されたゲートとを有し、上記入力マ
イクロ波信号に応答して、基本周波数を有する信号を上
記利得と実質的に同一の利得で増幅して上記入力マイク
ロ波信号に対して同位相の信号を出力するとともに、上
記逓倍周波数を有する信号を増幅して上記入力マイクロ
波信号の２倍波に対して同位相で出力するゲート接地の
第２の電界効果トランジスタと、 上記第１の電界効果トランジスタから出力される各信号
と上記第２の電界効果トランジスタから出力される各信
号を合成して上記逓倍周波数を有する出力マイクロ波信
号を上記出力マイクロ波線路に出力する合成手段とを備
えたことを特徴とするマイクロ波周波数逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1297995A JP2807508B2 (ja) | 1989-11-15 | 1989-11-15 | マイクロ波周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1297995A JP2807508B2 (ja) | 1989-11-15 | 1989-11-15 | マイクロ波周波数逓倍器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03158008A JPH03158008A (ja) | 1991-07-08 |
| JP2807508B2 true JP2807508B2 (ja) | 1998-10-08 |
Family
ID=17853769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1297995A Expired - Lifetime JP2807508B2 (ja) | 1989-11-15 | 1989-11-15 | マイクロ波周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2807508B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529051B2 (en) | 2000-02-29 | 2003-03-04 | Fujitsu Quantum Devices Limited | Frequency multiplier without spurious oscillation |
| CN105897169A (zh) * | 2015-02-13 | 2016-08-24 | 三菱电机株式会社 | 倍频器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3504598B2 (ja) | 2000-08-18 | 2004-03-08 | 富士通カンタムデバイス株式会社 | マイクロ波又はミリ波に対するバランス型周波数逓倍器 |
| JP4868433B2 (ja) * | 2004-02-09 | 2012-02-01 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 歪み補償装置および歪み補償機能付き電力増幅装置 |
| JP2010016532A (ja) * | 2008-07-02 | 2010-01-21 | Japan Radio Co Ltd | 周波数逓倍器 |
| JP5562671B2 (ja) * | 2010-02-05 | 2014-07-30 | 日本無線株式会社 | 周波数逓倍器 |
| JP6747031B2 (ja) | 2016-04-15 | 2020-08-26 | 富士通株式会社 | 増幅器 |
| JP6798242B2 (ja) * | 2016-10-19 | 2020-12-09 | 富士通株式会社 | 移相器，半導体集積回路およびフェーズドアレイシステム |
| WO2021084729A1 (ja) * | 2019-11-01 | 2021-05-06 | 三菱電機株式会社 | 逓倍波発生器 |
-
1989
- 1989-11-15 JP JP1297995A patent/JP2807508B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｒａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ，Ｎｅｗ Ｙｏｖｋ，１９８１，ｐａｇｅｓ １４３−１４５，Ｒ．Ｓｔａｎｃｌｉｆｆ，"Ｂａｌａｎｃｅｄ ｄｕａｌ ｇａｔｅ ＧａＡｓ ＦＥＴ ｆｒｅｑｕｅｎｃｙ ｄｏｕｂｌｅｒｓ" |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529051B2 (en) | 2000-02-29 | 2003-03-04 | Fujitsu Quantum Devices Limited | Frequency multiplier without spurious oscillation |
| CN105897169A (zh) * | 2015-02-13 | 2016-08-24 | 三菱电机株式会社 | 倍频器 |
| CN105897169B (zh) * | 2015-02-13 | 2019-12-10 | 三菱电机株式会社 | 倍频器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03158008A (ja) | 1991-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039891A (en) | Planar broadband FET balun | |
| US7173502B2 (en) | Reflection loss suppression circuit | |
| US4947062A (en) | Double balanced mixing | |
| JPH0347766B2 (ja) | ||
| JP2807508B2 (ja) | マイクロ波周波数逓倍器 | |
| JP2000156611A (ja) | 周波数逓倍器 | |
| JP3366314B2 (ja) | マイクロ波周波数逓倍器 | |
| JP3504598B2 (ja) | マイクロ波又はミリ波に対するバランス型周波数逓倍器 | |
| US4525680A (en) | Microwave/millimeter wave amplifier with RF feedback | |
| US20120133441A1 (en) | Electronic circuit | |
| JP2857997B2 (ja) | 周波数逓倍回路 | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JPH0246001A (ja) | インピーダンス整合回路 | |
| JPH1093349A (ja) | 周波数逓倍器 | |
| JP2848617B2 (ja) | 周波数２逓倍器 | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JP3216687B2 (ja) | 移相器 | |
| JPS63204912A (ja) | 半導体増幅器 | |
| JP3833570B2 (ja) | マイクロ波周波数逓倍器 | |
| JP3302643B2 (ja) | 歪補償回路 | |
| JP3114179B2 (ja) | Ｆｅｔ集積装置 | |
| JPH02180412A (ja) | 広帯域増幅器 | |
| JP2873123B2 (ja) | マイクロ波周波数逓倍回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20041008 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050225 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100304 |
|
| LAPS | Cancellation because of no payment of annual fees |