JP2001062734A - 単層砥石 - Google Patents

単層砥石

Info

Publication number
JP2001062734A
JP2001062734A JP23617599A JP23617599A JP2001062734A JP 2001062734 A JP2001062734 A JP 2001062734A JP 23617599 A JP23617599 A JP 23617599A JP 23617599 A JP23617599 A JP 23617599A JP 2001062734 A JP2001062734 A JP 2001062734A
Authority
JP
Japan
Prior art keywords
layer
abrasive
layers
abrasive grain
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23617599A
Other languages
English (en)
Inventor
Tsutomu Takahashi
務 高橋
Naoki Shitamae
直樹 下前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/446,979 priority Critical patent/US6396145B1/en
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP23617599A priority patent/JP2001062734A/ja
Priority to TW89113676A priority patent/TW457171B/zh
Priority to CN00126965A priority patent/CN1285261A/zh
Publication of JP2001062734A publication Critical patent/JP2001062734A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 研削時の平坦度と研削効率を向上させる。 【解決手段】 台金１２の一面１２ａ上に３層の第一砥
粒層２１Ａ，第二砥粒層２１Ｂ，第三砥粒層２１Ｃを径
方向に間隔をおいて同心円状に形成して砥粒層２１を構
成する。最外周の第一砥粒層２１Ａ，中間部の第二砥粒
層２１Ｂ，最内周の第三砥粒層２１Ｃの幅をそれぞれＷ
ａ，Ｗｂ，Ｗｃとすると、Ｗａ＜Ｗｂ＜Ｗｃとなる。各
砥粒層２１Ａ、２１Ｂ、２１Ｃの両エッジに面取りを施
して面取り部ｔ，ｔとする。パッド４の回転方向Ｐに略
平行な方向におけるホイール２０上の任意の仮想線ａ，
ｂ，ｃ，ｄが砥粒層２１とそれぞれ交差する研磨長さの
和は互いにほぼ等しい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体ウエ
ーハ等の被研磨材の表面をＣＭＰ装置によって研磨する
際に用いられる研磨用のパッドをコンディショニングす
るため等に用いられる単層砥石に関する。
【０００２】
【従来の技術】従来、シリコンインゴットから切り出し
た半導体ウエーハ（以下、単にウエーハという）の表面
を化学的且つ機械的に研磨するＣＭＰ装置（ケミカルメ
カニカルポリッシングマシン）の一例として、図６に示
すような装置がある。ウエーハはデバイスの微細化に伴
って高精度かつ無欠陥表面となるように鏡面研磨するこ
とが要求されている。ＣＭＰによる研磨のメカニズム
は、微粒子シリカ等によるメカニカルな要素（遊離砥
粒）とアルカリ液や酸性液等によるエッチング要素とを
複合したメカノ・ケミカル研磨法に基づいている。この
ＣＭＰ装置１は、図６に示すように中心軸２に取り付け
られた円板状の回転テーブル３上に例えば硬質ウレタン
からなるポリッシング用のパッド４が設けられ、このパ
ッド４に対向して且つパッド４の中心軸２から偏心した
位置に自転可能なウエーハキャリア５が配設されてい
る。このウエーハキャリア５はパッド４よりも小径の円
板形状とされてウエーハ６を保持するものであり、この
ウエーハ６がウエーハキャリア５とパッド４間に配置さ
れてパッド４側の表面の研磨に供され鏡面仕上げされ
る。
【０００３】研磨に際して、例えば上述した微粒子シリ
カ等からなる遊離砥粒が研磨剤として用いられ、更にエ
ッチング用のアルカリ液等が混合されたものが液状のス
ラリｓとしてパッド４上に供給されているため、このス
ラリｓがウエーハキャリア５に保持されたウエーハ６と
パッド４との間に流動して、ウエーハキャリア５でウエ
ーハ６が自転し、同時にパッド４が中心軸２を中心とし
て回転するために、パッド４でウエーハ６の一面が研磨
される。ウエーハ６の研磨を行う硬質ウレタン製などの
パッド４上にはスラリｓを保持する微細な発泡層が多数
設けられており、これらの発泡層内に保持されたスラリ
ｓでウエーハ６の研磨が行われる。ところが、ウエーハ
６の研磨を繰り返すことでパッド４の研磨面の平坦度が
低下したり目詰まりするためにウエーハ６の研磨精度と
研磨効率が低下するという問題が生じる。
【０００４】そのため、従来からＣＭＰ装置１には図６
に示すようにパッドコンディショナ８が設けられ、パッ
ド４の表面を再研磨（コンディショニング）するように
なっている。このパッドコンディショナ８は、回転テー
ブル３の外部に設けられた旋回軸兼回転軸９にアーム１
０を介してホイール１１が設けられ、回転軸９によって
ホイール１１を回転させることで、回転するパッド４上
においてパッド４の表面を研磨してパッド４の表面の平
坦度等を回復または維持し目詰まりを解消するようにな
っている。またホイール１１に回転運動に加えて揺動運
動を行わせても良い。このホイール１１は、図７（Ａ）
及び（Ｂ）に示すように円形板状の台金１２上に上面が
平面状をなしていて一定幅でリング状の砥粒層１３が形
成されており、この砥粒層１３は例えば図８に示すよう
に台金１２上に電気めっきや活性ろう付けなどによりダ
イヤモンドやｃＢＮなどの超砥粒１４を金属結合相１５
で分散固定して構成されている。この金属結合相１５は
例えばニッケルめっきなどで構成されている。尚、砥粒
層１３の表面には例えば４５°等の所定間隔で径方向に
凹溝１７が形成されており、スラリｓや切り粉をこの凹
溝１７を通して外部に排出することになる。
【０００５】ところで、このようなホイール１１を用い
てパッド４の研磨を行う場合、ホイール１１は図９に示
すようにパッド４上を少なくともパッド４の半径に相当
する距離に亘って場合によっては往復揺動を伴って研磨
作用するが、その際、リング状の砥粒層１３による各部
位の研磨面積はパッド４の運動と平行に横切る方向の長
さによって定まる。即ち、図７（Ａ）でパッド４の回転
方向Ｐと略平行なａ方向の砥粒層１３の研磨長さ（面
積）Ｌ１、同じくｂ方向の研磨長さＬ２、ｃ方向の研磨
長さＬ３とすると、ａ方向の研磨長さ２×Ｌ１、ｂ方向
の研磨長さ２×Ｌ２、ｃ方向の研磨長さ２×Ｌ３とし
て、砥粒層１３の中央から揺動方向端部に向けての各研
磨長さ（面積）は、 ２×Ｌ１＜２×Ｌ２＜２×Ｌ３ となるように変化する。研磨長さ（面積）の和を各部位
の仕事量とすると、砥粒層１３の仕事量はパッド４の回
転方向に略平行な方向で図１０に示すような分布を示す
ことになる。
【０００６】
【発明が解決しようとする課題】ところで、リング状の
砥粒層１３においてパッド４の回転方向Ｐと略平行な各
部位（ａ，ｂ，ｃ）によって仕事量が相違すると、パッ
ド４の外周側領域の研磨量がパッドの径方向中央領域よ
り大きくなり、研磨の均一性が損なわれてパッド４の表
面の平坦度の回復や目詰まりの解消が不十分となり、さ
らに摩耗の不均一によってホイール１１の寿命が短くな
るという不具合を生じていた。このような不具合を改善
するために図９に示すようにホイール１１の外周縁部が
パッド４から外れる位置までオーバーハングさせ、ｃ領
域での最大仕事量によるパッド４の研磨を犠牲にして平
坦度を確保しようとしたり、ホイール１１にパッド４の
回転方向Ｐと略直交する揺動運動が加えられたりしてい
た。しかしながら、このようなホイール１１を揺動運動
させる研磨作業は研磨効率が悪く、しかもホイール１１
によるオーバーハングや揺動運動を行っても仕事量の不
均一は解消されないために充分な効果を得られなかっ
た。
【０００７】本発明は、このような実情に鑑みて、砥粒
層による仕事を犠牲にすることなくより均一な研磨を達
成できるようにした単層砥石を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明に係る単層砥石
は、金属結合相中に超砥粒が分散配置された砥粒層が台
金に装着されてなる単層砥石において、砥粒層は径方向
に間隔をおいて複数層配設されていることを特徴とす
る。単層砥石において複数層で砥粒層を構成すること
で、パッド等の被削材の相対移動方向に略平行な方向の
砥粒層領域の研磨長さの和（面積の和）がほぼ均一にな
るために各領域の仕事量の不均一が改善され、効率的に
より均一な被削材の研磨を達成できる。尚、単層砥石と
は、金属結合相の厚み方向に超砥粒が一層のみ配置され
た砥石をいい、電着砥石やメタルボンド砥石等のいずれ
も含む。
【０００９】また砥粒層は複数層のリング状または螺旋
状で形成されていてもよい。これによって被削材の相対
移動方向に略平行な方向の砥粒層領域の研磨長さの和を
被削材の移動方向に略直交する方向の任意位置でほぼ均
一にすることができる。また砥粒層を構成する複数層は
３層以上に設定されていてもよい。砥粒層を多数層に分
割して配設することで被削材の相対移動方向に略平行な
方向の砥粒層領域の研磨長さの和を被削材の移動方向に
略直交する方向の任意位置でより均一化させることがで
きる。また砥粒層の複数層は内側の層が外側の層よりも
幅広に形成されていてもよい。被削材の相対移動方向に
略平行な方向の砥粒層領域の研磨長さの和は径の大きい
外側の層でより大きくなるために、内側の層を相対的に
幅広にすれば、上記研磨長さの和のバランスをとりやす
い。
【００１０】砥粒層は縦断面視で縁部が面取り加工され
ていてもよい。単層砥石を回転させてパッド等の被削材
を研削加工すると、面取り部で被削材に接触し始めるた
めに被削材が面取り部での粗研削から仕上げ研削まで連
続して研削されてゆき、研磨精度がよい。砥粒層は最外
周の層に設けられた超砥粒の平均粒径が内側の層に設け
られた超砥粒の平均粒径より小さくてもよい。単層砥石
は研削時に研削抵抗により微少振動を生じているが、砥
粒層の最外周の層の超砥粒を比較的小径にすることで振
動の悪影響を小さくでき、被削材に対する攻撃性を低減
して研削面粗さを改善でき、内側の層の超砥粒を比較的
大径にすることで研削能力の向上と切屑排出性を改善で
きる。また、砥粒層の最外周の層と内側の層との高さが
相互にほぼ等しく設定されていると共に、最外周の層の
台金の高さが内側の層の台金の高さより超砥粒の平均粒
径の差に相当する距離高く設定してもよい。砥粒層の複
数の層の各層を超砥粒の平均粒径の相違に関わらず同一
高さに設定することで研削精度を確保できる。
【００１１】また本発明による単層砥石は、金属結合相
中に超砥粒が分散配置された砥粒層が台金に装着されて
なる単層砥石において、被削材の相対移動方向に略平行
な方向に引いた複数の任意位置の仮想線と交差する前記
砥粒層の研磨長さの和が相互にほぼ同一であることを特
徴とする単層砥石を回転させて研削する際に、仮想線に
略直交する方向の任意の位置での砥粒層による研磨仕事
量に差異があまり生じないのでパッド等の被削材の平坦
度が著しく高い研削加工が行える。尚、砥粒層は台金の
一面の外周側領域に配設されていてもよい。またこの単
層砥石はＣＭＰ装置のパッドコンディショナとして特に
好適である。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面により説明するが、上述の従来技術と同一の部分に
は同一の符号を用いてその説明を省略する。図１乃至図
３は第一の実施の形態に関するものであって、図１はホ
イールの砥粒層を装着した面の平面図、図２は図１に示
すホイールのＸ−Ｘ線縦断面図、図３はホイールの半円
部分についてパッドの回転方向に略直交する方向におけ
る仕事量の変化を示す図である。図１に示す実施の形態
によるホイール２０（単層砥石）は、円板形の台金１２
の略円形をなす一面１２ａの外周側に同心円（同心円で
なくてもよい）のリング状をなす複数層（図では３層）
からなる砥粒層２１が設けられて構成されている。砥粒
層２１は最も外周側に最大径（例えば台金１２と同一
径）をなす第一砥粒層２１Ａが形成され、その内側に間
隔をおいて第二砥粒層２１Ｂが形成され、最も内側に最
小径をなす第三砥粒層２１Ｃが形成されており、第一乃
至第三砥粒層２１Ａ，Ｂ，Ｃは同心円をなしている。し
かも第三砥粒層２１Ｃの内側には砥粒層は形成されてい
ない。
【００１３】各砥粒層２１Ａ，Ｂ，Ｃは、例えばＮｉか
らなる金属結合相（金属めっき相）１５中にダイヤモン
ドなどの超砥粒１４が分散配置されていて、超砥粒１４
は金属結合相１５の厚み方向に一層のみ配列されてお
り、例えば電気めっきによって製作されている。しかも
各砥粒層２１Ａ，Ｂ，Ｃは、図２に示すホイール２０の
Ｘ−Ｘ線縦断面図において、先端側の研削面２１ａ，２
１ｂ，２１ｃの両側のエッジがＲ状（または傾斜面状）
に面取り加工されて面取り部ｔ，ｔを形成している。こ
の面取り部ｔ，ｔは各砥粒層２１Ａ，Ｂ，Ｃの全周に亘
って形成されている。第一乃至第三砥粒層２１Ａ，Ｂ，
Ｃの周方向に略直交する研削面２１ａ，２１ｂ，２１ｃ
の幅Ｗａ，Ｗｂ，Ｗｃは最も内側の砥粒層２１ｃで最大
であり外側の層に向かって漸次幅が狭くなるように設定
されている。そのため、Ｗａ＜Ｗｂ＜Ｗｃとされてい
る。尚、第一乃至第三の各砥粒層２１Ａ，Ｂ，Ｃでは一
定幅となる。このように設定したのは、パッド４の回転
方向Ｐに略直交する方向の任意位置の仮想線ａ，ｂ，
ｃ，ｄを各砥粒層２１Ａ，Ｂ，Ｃに内接させた場合に径
の大きい外側の砥粒層に交差する研磨長さ（例えば仮想
線ｄの研磨長さＬｄ１）が内側の径の小さい砥粒層に交
差する研磨長さより大きくなり研磨時の仕事量がより大
きくなるために、より内側の砥粒層の幅を大きくして各
砥粒層の研磨長さ（仕事量）をより均一にするためであ
る。
【００１４】例えば、図１において第一乃至第三砥粒層
２１Ａ，Ｂ，Ｃに対してパッド４の回転方向Ｐに略平行
な方向に延びる仮想線を、この方向に略直交する方向に
ずらせて任意の位置に仮想線ａ，ｂ，ｃ，ｄとして引
き、例えば仮想線ａ，ｂは第一乃至第三砥粒層２１Ａ，
Ｂ，Ｃに交差し、仮想線ｃは第三砥粒層２１Ｃに外接し
て第一及び第二砥粒層２１Ａ，Ｂに交差し、仮想線ｄは
第一砥粒層２１Ａに内接して交差するものとする。そし
て各仮想線ａ，ｂ，ｃ，ｄが交差する第一乃至第三砥粒
層２１Ａ，Ｂ，Ｃの領域の研磨長さを次のように設定す
る。単層砥石２０の中心Ｏに最も近い仮想線ａで交差す
る第一乃至第三砥粒層２１Ａ，Ｂ，Ｃの研磨長さ（面
積）をＬａ１，Ｌａ２，Ｌａ３とし、回転中心Ｏに次に
近い仮想線ｂで交差する第一乃至第三砥粒層２１Ａ，
Ｂ，Ｃの研磨長さ（面積）をＬｂ１，Ｌｂ２，Ｌｂ３と
し、回転中心Ｏに次に近い仮想線ｃで交差する第一及び
第二砥粒層２１Ａ，Ｂの研磨長さ（面積）をＬｃ１，Ｌ
ｃ２とし、回転中心Ｏから最も遠い外側の仮想線ｄで交
差する第一砥粒層２１Ａの研磨長さ（面積）をＬｄ１と
すると、 ２×(La1＋La2＋La3)≒２×(Lb1＋Lb2＋Lb3)≒２×(Lc1
＋Lc2）≒２×(Ld1） となるように第一乃至第三砥粒層２１Ａ，Ｂ，Ｃの幅Ｗ
ａ，Ｗｂ，Ｗｃを設定する。これによって、Ｗａ＜Ｗｂ
＜Ｗｃとなる。
【００１５】また砥粒層２１には所定間隔、例えば４５
°間隔で径方向にスラリｓや切り粉を排出するための凹
溝１７が形成されている。この凹溝１７は図１では第一
乃至第三砥粒層２１Ａ，Ｂ，Ｃに対して直線をなすよう
に一列に形成されている。しかしながら凹溝１７は必ず
しも一列に形成されている必要はなく第一乃至第三砥粒
層２１Ａ，Ｂ，Ｃで周方向に異なる位置にずらせて径方
向に向けて配設されていてもよい。また内側の層に対し
て外側の層の凹溝１７を多くしても良い。このように形
成すれば、第一乃至第三砥粒層２１Ａ，Ｂ，Ｃ間で冷却
効率と切り粉の排出性が良い。
【００１６】本実施の形態によるホイール２０は上述の
構成を備えており、パッド４のコンディショニングを行
うに際して、パッド４をＰ方向に回転させつつホイール
２０を回転させてパッド４の起毛を研削してその平坦度
を回復または維持させる。研削に際して砥粒層２１の第
一乃至第三砥粒層２１Ａ，Ｂ，Ｃの研削面２１ａ，ｂ，
ｃの幅方向両端に位置するエッジが面取り部ｔ…とされ
ているために、ホイール２０による研削開始時にはパッ
ド４の上面を各砥粒層２１Ａ，Ｂ，Ｃの入射側の面取り
部ｔ…で起毛の先端を順次なぎ倒しつつ粗研削する。そ
して頂部の平坦な研削面２１ａ，ｂ，ｃで仕上げ研削を
続けて行う。しかも砥粒層２１の第一乃至第三砥粒層２
１Ａ，Ｂ，Ｃにおいて、パッド４の回転方向に略直交す
る方向にホイール２０の中心Ｏからずらせて配列した複
数の仮想線ａ，ｂ，ｃ，ｄについていえば、各仮想線上
の研磨長さの和（面積の和）２×（La1＋La2＋La3）、
２×（Lb1＋Lb2＋Lb3）、２×（Lc1＋Lc2）、２×（Ld
1）が互いにぼほ同一となるから、図３に示すように砥
粒層２１の揺動方向の全領域に亘ってほぼ均一な仕事量
で研磨加工が行える。そのために、パッド４のコンディ
ショニングにおいてホイール２０をパッド４上に載置し
て回転させるだけで揺動運動が必ずしも必要がなくな
り、効率的で平坦度のより高いパッド４の研磨加工が行
える。
【００１７】上述のように本実施の形態によれば、コン
ディショニングに際してホイール２０をほとんどオーバ
ーハングさせることなく全領域を使って効率的に研磨加
工でき、しかもパッド４の回転方向Ｐに略平行な方向の
砥粒層２１の各研磨長さの和（面積の和）がほぼ等しい
ために従来のホイール１１と比較して平坦度のより高い
研磨加工が行える。しかも各砥粒層２１Ａ，Ｂ，Ｃの幅
方向の両エッジに面取り部ｔ，ｔを設けたことでパッド
４を傷つけることなく粗研削から仕上げ研削まで連続し
て高精度な研磨が行える。またホイール２０のコンディ
ショナ８への装着角度に関わらず上述の効果が得られ
る。
【００１８】次に本発明の第二の実施の形態を図４によ
り説明するが、上述の第一の実施の形態と同一または同
様な部材には同一の符号を用いてその説明を省略する。
図４はホイールの要部平面図である。図４に示すホイー
ル３０は第一の実施の形態によるホイール２０と基本構
成を同じくしており、相違点は砥粒層３１が１層の連続
する螺旋状を形成しており、少なくとも砥粒層３１が径
方向に間隔をおいて３層以上巻回されていることが好ま
しい（図４では３層に形成されている）。この実施の形
態においても、砥粒層３１は径方向外側から内側に向け
ての３層として見れば最外周の第一砥粒層３１Ａ，第二
砥粒層３１Ｂ、最も内側の第三砥粒層３１Ｃを順次形成
するように螺旋状に連続して形成されており、その幅Ｗ
は螺旋方向の先端と後端を除いて内側から外側に向けて
漸次小さくなるように連続して変化している。しかも砥
粒層３１を径方向に向けての３層として見れば任意位置
で第一砥粒層３１Ａ，第二砥粒層３１Ｂ、第三砥粒層３
１Ｃのそれぞれの径方向の幅Ｗａ，Ｗｂ，ＷｃがＷａ＜
Ｗｂ＜Ｗｃに設定されている。そしてホイール３０につ
いて、パッド４の回転方向Ｐに沿う仮想線ａ，ｂ，ｃ，
ｄを方向Ｐに略直交する方向の適宜位置にずらせて引
き、仮想線ａ，ｂ，ｃ，ｄ上の砥粒層３１の研磨長さ
（面積）の和がそれぞれ2×(La1＋La2＋La3）≒2×(Lb1
＋Lb2＋Lb3）≒2×(Lc1＋Lc2＋Lc3）≒2×(Ld1）となる
ように第一乃至第三砥粒層３１Ａ，Ｂ，Ｃの幅Ｗａ，Ｗ
ｂ，Ｗｃを設定する。本実施の形態においても第一の実
施の形態と同一の作用効果が得られる。
【００１９】次に本発明の第三の実施の形態を図５によ
り説明する。図５はホイール４０の要部縦断面図であ
り、上述の実施の形態と同一または同様の部分には同一
の符号を用いて説明する。図５に示すホイール４０にお
いて、例えば第一の実施の形態と同様に同心円リング状
の第一、第二、第三砥粒層２１Ａ，２１Ｂ，２１Ｃで成
る砥粒層４１が台金１２の一面１２ａに形成されてい
る。しかも一面１２ａでは第一、第二、第三砥粒層２１
Ａ，２１Ｂ，２１Ｃが形成される部分がリング状に突出
して第一突部４１ａ、第二突部４１ｂ、第三突部４１ｃ
が形成され、各突部４１ａ，４１ｂ，４１ｃ上にそれぞ
れ第一、第二、第三砥粒層２１Ａ，２１Ｂ，２１Ｃが設
けられている。最外周に位置する第一砥粒層２１Ａに固
着された超砥粒１４Ａは、平均粒径ｒ１が第二及び第三
砥粒層２１Ｂ，２１Ｃに固着された超砥粒１４Ｂ，１４
Ｂの平均粒径ｒ２より小さいものが採用されている。し
かも、第一乃至第三砥粒層２１Ａ，２１Ｂ，２１Ｃの超
砥粒１４Ａ，１４Ｂ，１４Ｂが同一高さに並ぶように、
平均粒径の差Ｍ（ｒ２−ｒ１）だけ第一突部４１ａが第
二及び第三突部４１ｂ，４１ｃより突出高さが大きく設
定されている。
【００２０】ホイール４０は研削時に研削抵抗により上
下方向（パッド４に接触及び離間する方向）に微少振動
を生じているが、振動の振幅が最大になる最外周の第一
砥粒層２１Ａの超砥粒１４Ａを他の超砥粒１４Ｂより小
径にすることで振動の影響を小さくでき、パッド４に対
する攻撃性を低減して研削面粗さを改善でき、内側の第
二及び第三砥粒層２１Ｂ，２１Ｃの超砥粒１４Ｂ，１４
Ｂを比較的大径にすることで研削能力の向上と切屑排出
性を改善できる。
【００２１】尚、上述の実施の形態において砥粒層２
１、３１、４１は必ずしも３層に巻回構成されている必
要はなく、２層または４層以上でも良い。このような場
合でも各層の幅を適宜調整すれば揺動方向Ｐに略直交す
る方向での仮想線上の研磨長さの和をほぼ均一に設定可
能である。また砥粒層２１、３１，４１の幅は必ずしも
同一または単純に増減変化するように構成する必要はな
く幅が狭くなる途中で広くなることやその逆の変化も可
能である。要するに揺動方向Ｐに略直交する方向での任
意位置の仮想線上における砥粒層の研磨長さ（面積）の
和をほぼ均一に設定できればよい。また本発明の単層砥
石はＣＭＰ装置に用いるコンディショナ以外にも研磨研
削装置に採用できることはいうまでもない。
【００２２】
【発明の効果】以上説明したように、本発明に係る単層
砥石は、砥粒層が径方向に間隔をおいて複数層配設され
ているから、被削材の相対移動方向に略平行な方向にお
ける単層砥石の砥粒層領域の研磨長さ（面積）の和をほ
ぼ均一に設定することが可能で各領域の仕事量の不均一
が改善され、オーバーハングさせることなく効率的によ
り均一な被削材の研磨を達成できる。
【００２３】また砥粒層は複数層のリング状または螺旋
状で形成されているから、被削材の相対移動方向に略平
行な方向における砥粒層領域の面積の和を相対移動方向
に略直交する方向の任意位置でほぼ均一にすることがで
きる。また砥粒層を構成する複数層は３層以上に設定さ
れているから、被削材の相対移動方向に略平行な方向に
略直交する任意位置での砥粒層領域の面積の和を容易に
均一にできる。
【００２４】また砥粒層の複数層は内側の層が外側の層
よりも幅広に形成されているから、相対移動方向に略直
交する方向の砥粒層領域の研磨長さ（面積）の和は径の
大きい外側の層でより大きくなるために、内側の層を相
対的に幅広にすれば上記研磨長さの和のバランスをとり
やすい。砥粒層は縦断面視で縁部が面取り加工されてい
るから、単層砥石を回転させて研削加工すると、面取り
部で被削材に接触し始めるために被削材が面取り部での
粗研削から仕上げ研削まで連続して研削されてゆき、研
磨精度がよい。砥粒層は最外周の層に設けられた超砥粒
の平均粒径が内側の層に設けられた超砥粒の平均粒径よ
り小さいので、単層砥石は研削時に研削抵抗により微少
振動を生じているが、最外周の層の超砥粒による振動の
悪影響を小さくでき、被削材に対する攻撃性を低減して
研削面粗さを改善でき、内側の層の超砥粒を比較的大径
にすることで研削能力の向上と切屑排出性を改善でき
る。また、砥粒層の最外周の層と内側の層との高さが相
互にほぼ等しく設定されていると共に、最外周の層の台
金の高さが内側の層の台金の高さより超砥粒の平均粒径
の差に相当する距離高く設定したので、研削精度を確保
できる。
【００２５】また本発明による単層砥石は、被削材の相
対移動方向に略平行な方向に引いた複数の任意位置の仮
想線と交差する砥粒層の研磨長さの和が相互にほぼ同一
であるから、単層砥石で研削する際、任意位置で砥粒層
による研磨仕事量に差異があまり生じないので被削材の
平坦度の著しく高い研削加工が行え且つ単層砥石の寿命
を向上できる。
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態によるホイールの
砥粒層を装着した面の平面図である。
【図２】 図１に示すホイールのＸ−Ｘ線部分縦断面図
である。
【図３】 図１に示すホイールの一点鎖線で仕切る半円
部分についてパッドの回転方向における砥粒層位置と仕
事量との関係を示す図である。
【図４】 第二の実施の形態によるホイールの要部平面
図である。
【図５】 第三の実施の形態によるホイールの部分縦断
面図である。
【図６】 従来のＣＭＰ装置の要部斜視図である。
【図７】 図６に示すＣＭＰ装置で用いられる従来のホ
イールを示すもので（Ａ）はホイールの半円状部分平面
図、（Ｂ）は（Ａ）で示すホイールのＡ−Ａ′線縦断面
図である。
【図８】 図７に示すホイールの砥粒層を示す要部拡大
断面図である。
【図９】 パッドに対するホイールのコンディショニン
グ状態を示す要部平面図である。
【図１０】 図９に対応するホイールのコンディショニ
ング時において、パッドの回転方向における砥粒層位置
と仕事量との関係を示す図である。
【符号の説明】
１２ 台金 ２０，３０，４０ ホイール ２１，３１，４１ 砥粒層 ２１Ａ，３１Ａ 第一砥粒層 ２１Ｂ，３１Ｂ 第二砥粒層 ２１Ｃ，３１Ｃ 第三砥粒層 Ｗａ，Ｗｂ，Ｗｃ 幅 ｔ 面取り部 ａ，ｂ，ｃ，ｄ 仮想線

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 金属結合相中に超砥粒が分散配置された
    砥粒層が台金に装着されてなる単層砥石において、前記
    砥粒層は径方向に間隔をおいて複数層配設されているこ
    とを特徴とする単層砥石。
  2. 【請求項２】 前記砥粒層は複数層のリング状または螺
    旋状で形成されていることを特徴とする請求項１記載の
    単層砥石。
  3. 【請求項３】 前記砥粒層の複数層は３層以上に設定さ
    れていることを特徴とする請求項１または２記載の単層
    砥石。
  4. 【請求項４】 前記砥粒層の複数層は内側の層が外側の
    層よりも幅広に形成されていることを特徴とする請求項
    １乃至３のいずれか記載の単層砥石。
  5. 【請求項５】 前記砥粒層は縦断面視で縁部が面取り加
    工されていることを特徴とする請求項１乃至４のいずれ
    か記載の単層砥石。
  6. 【請求項６】 前記砥粒層は最外周の層に設けられた超
    砥粒の平均粒径が内側の層に設けられた超砥粒の平均粒
    径より小さいことを特徴とする請求項１乃至５のいずれ
    か記載の単層砥石。
  7. 【請求項７】 前記砥粒層の最外周の層と内側の層との
    高さが相互にほぼ等しく設定されていると共に、前記最
    外周の層の台金の高さが前記内側の層の台金の高さより
    超砥粒の平均粒径の差に相当する距離高く設定したこと
    を特徴とする請求項６記載の単層砥石。
  8. 【請求項８】 金属結合相中に超砥粒が分散配置された
    砥粒層が台金に装着されてなる単層砥石において、被削
    材の相対移動方向に略平行な方向に引いた複数の任意位
    置の仮想線と交差する前記砥粒層の研磨長さの和が相互
    にほぼ同一であることを特徴とする単層砥石。
JP23617599A 1998-06-12 1999-08-23 単層砥石 Pending JP2001062734A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/446,979 US6396145B1 (en) 1998-06-12 1998-06-12 Semiconductor device and method for manufacturing the same technical field
JP23617599A JP2001062734A (ja) 1999-08-23 1999-08-23 単層砥石
TW89113676A TW457171B (en) 1999-01-08 2000-07-10 Abrasive tool
CN00126965A CN1285261A (zh) 1999-08-23 2000-07-14 研磨工具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23617599A JP2001062734A (ja) 1999-08-23 1999-08-23 単層砥石

Publications (1)

Publication Number Publication Date
JP2001062734A true JP2001062734A (ja) 2001-03-13

Family

ID=16996889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23617599A Pending JP2001062734A (ja) 1998-06-12 1999-08-23 単層砥石

Country Status (3)

Country Link
US (1) US6396145B1 (ja)
JP (1) JP2001062734A (ja)
CN (1) CN1285261A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926598B2 (en) 2003-03-28 2005-08-09 Noritake Super Abrasive Co., Ltd. Grinding wheel
JP2009113194A (ja) * 2007-10-17 2009-05-28 Mezoteku Dia Kk 研削砥石
KR101010381B1 (ko) * 2004-12-21 2011-01-21 엘지디스플레이 주식회사 액정표시장치용 연마 휠 및 이를 이용한 연마방법
US8047898B2 (en) 2005-06-20 2011-11-01 Lg Display Co., Ltd. Grinder wheel for liquid crystal display device and method of fabricating liquid crystal display device using the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583513B1 (en) * 1999-10-12 2003-06-24 Agilent Technologies, Inc. Integrated circuit package with an IC chip and pads that dissipate heat away from the chip
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6696765B2 (en) * 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US7279787B1 (en) * 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
JP3726906B2 (ja) * 2003-03-18 2005-12-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6955939B1 (en) 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric
JP3841087B2 (ja) * 2004-03-17 2006-11-01 セイコーエプソン株式会社 電気光学装置用パネル及びその製造方法、電気光学装置、並びに電子機器
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102004037610B3 (de) * 2004-08-03 2006-03-16 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP4207004B2 (ja) 2005-01-12 2009-01-14 セイコーエプソン株式会社 半導体装置の製造方法
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
JPWO2017203848A1 (ja) * 2016-05-27 2019-03-22 株式会社アライドマテリアル 超砥粒ホイール
CN106078516B (zh) * 2016-06-21 2018-09-04 大连理工大学 一种cmp抛光垫修整器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113235A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
TW358239B (en) 1995-03-30 1999-05-11 Mitsubishi Electric Corp Semiconductor package
JPH10163386A (ja) 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6075290A (en) 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6926598B2 (en) 2003-03-28 2005-08-09 Noritake Super Abrasive Co., Ltd. Grinding wheel
KR101010381B1 (ko) * 2004-12-21 2011-01-21 엘지디스플레이 주식회사 액정표시장치용 연마 휠 및 이를 이용한 연마방법
US8047898B2 (en) 2005-06-20 2011-11-01 Lg Display Co., Ltd. Grinder wheel for liquid crystal display device and method of fabricating liquid crystal display device using the same
JP2009113194A (ja) * 2007-10-17 2009-05-28 Mezoteku Dia Kk 研削砥石

Also Published As

Publication number Publication date
CN1285261A (zh) 2001-02-28
US6396145B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
JP2001062734A (ja) 単層砥石
JP3295888B2 (ja) ケミカルマシンポリッシャの研磨盤用研磨ドレッサ
JP4216025B2 (ja) 研磨布用ドレッサー及びそれを用いた研磨布のドレッシング方法
TWI449598B (zh) 高速研磨方法
JP4624293B2 (ja) Ｃｍｐパッドコンディショナー
JP4441552B2 (ja) ダイヤモンドコンディショナ
JP2001157967A (ja) 単層砥石
JP2011161584A (ja) 研磨工具
JP2001219376A (ja) 電着砥石
JPH11207636A (ja) カップ型砥石
JP2006218577A (ja) 研磨布用ドレッサー
JP3759399B2 (ja) 研磨布用ドレッサーおよびその製造方法
JP3968924B2 (ja) 単層砥石およびその製造方法
JP2001105327A (ja) 単層砥石
JP4281253B2 (ja) 電着砥石とその製造装置及び製造方法
JP2006055944A (ja) Ｃｍｐパッドコンディショナー
JP2010036303A (ja) 半導体ウェーハ裏面研削用砥石及び半導体ウェーハ裏面研削方法
JP2001315062A (ja) 電着砥石及びその製造方法
JP4348900B2 (ja) ドレッシング方法
JP3656475B2 (ja) Ｃｍｐコンディショナ
JP2003025230A (ja) 電着砥石
JP2002283240A (ja) 単層砥石
JP2001038637A (ja) 電着砥石
JP5041803B2 (ja) 研磨布用ドレッサー
JP2010264567A (ja) パッドコンディショナ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311