JP2001007140A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JP2001007140A
JP2001007140A JP2000081062A JP2000081062A JP2001007140A JP 2001007140 A JP2001007140 A JP 2001007140A JP 2000081062 A JP2000081062 A JP 2000081062A JP 2000081062 A JP2000081062 A JP 2000081062A JP 2001007140 A JP2001007140 A JP 2001007140A
Authority
JP
Japan
Prior art keywords
frequency semiconductor
semiconductor device
signal line
line
ground line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000081062A
Other languages
English (en)
Other versions
JP3483132B2 (ja
Inventor
Shinji Kamiya
真司 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000081062A priority Critical patent/JP3483132B2/ja
Priority to DE60028649T priority patent/DE60028649T2/de
Priority to EP00302981A priority patent/EP1047130B1/en
Priority to US09/552,309 priority patent/US6492667B2/en
Publication of JP2001007140A publication Critical patent/JP2001007140A/ja
Application granted granted Critical
Publication of JP3483132B2 publication Critical patent/JP3483132B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 高周波半導体回路チップの本来の性能を引き
出すことが可能な高周波半導体装置を提供する。 【解決手段】 チップ内の出力段トランジスタ２のコレ
クタとエミッタ（またはドレインとソース）の配線は通
常、信号線４と接地線５の関係にある。これらの信号線
４と接地線５の電流位相は、通常１８０°異なってい
る。信号線４と接地線５のボンディングワイヤを隣り合
う様に近接させて平行に配置することで、お互いのボン
ディングワイヤが作り出す磁界が打ち消しあい、該各ボ
ンディングワイヤの等価インダクタンス値を低減させる
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波半導体装置
に関するもので、特にギガヘルツ帯域で動作する高周波
半導体装置において良好な高周波特性を実現するための
電気的接続に関するものである。
【０００２】
【従来の技術】近年、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａ
ｎｄｙ Ｐｈｏｎｅ Ｓｙｓｔｅｍ）やＰＤＣ（Ｐｅｒ
ｓｏｎａｌ Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｐｈ
ｏｎｅ）等の移動体通信の普及に伴い、マイクロ波やミ
リ波を扱う集積回路が必要とされるようになってきた。
【０００３】このため、ＳｉやＧａＡｓを材料に用いた
トランジスタの開発が進み、これらトランジスタを使用
したパワーアンプやミキサ、ローノイズアンプ等、集積
度の高いＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏ
ｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が
開発されている。
【０００４】このような高周波帯域を扱う集積回路で
は、寄生インダクタンスを無視できず、集積回路の特性
に大きな影響を与える。
【０００５】例えば、高周波半導体回路チップをパッケ
ージまたは基板上に実装する場合、電気的な接続のため
に使用するボンディングワイヤの持つインダクタンス成
分の影響が非常に大きくなり、このインダクタンスを少
しでも低減しないと、高周波半導体回路チップ本来の回
路性能を引き出すことができない。
【０００６】また、高周波半導体回路チップから導出さ
れた信号線については、負荷回路を外部接続して整合を
とることにより、そのインダクタンス成分の影響を低減
できるが、これに対して接地線のインダクタンス成分は
このような整合を取ることができない。
【０００７】従って、例えばガリウムヒ素（ＧａＡｓ）
等で構成された高周波半導体回路チップを実装する場
合、高周波半導体回路チップ内の接地線のインダクタン
スをいかに小さくして、該接地線を接地面に接続するか
が大きな問題となる。
【０００８】これは、上記インダクタンスにより、チッ
プ内の増幅回路の利得が特に高周波帯域において低減す
るからである。
【０００９】従来、このインダクタンスを低減するため
に、主に２つの方法がとられていた。
【００１０】一つは、例えばＧａＡｓ集積回路チップを
パッケージに搭載しワイヤボンディングにより電気的接
続を行う場合、チップ内の接地線から少しでも多くの本
数のボンディングワイヤを引き出し、これらをリードフ
レームまたはチップ直下のスラグに接続するという方法
である。つまり、あるインダクタンス値を持つ複数のボ
ンディングワイヤを並列接続することで、全体のインダ
クタンスを低減させている。
【００１１】この様なワイヤボンディングの並列接続に
よる方法を図３に模式的に示す。この例は、マルチユニ
ットトランジスタによる増幅回路の出力段におけるワイ
ヤボンディングである。
【００１２】図３において、１はＩＣチップ、２はチッ
プ内の出力段トランジスタ、３はチップ上のボンディン
グパッド、４は信号線（ボンディングワイヤ）、５は接
地線（ボンディングワイヤ）、７は信号線リードフレー
ムピン、８は接地部位である。
【００１３】接地部位８は、通常スラグと呼ばれるパッ
ケージ裏面に露出した金属部分であることが多いが、接
地用リードフレームピンを用いる場合もある。
【００１４】図３に示す様に、接地線５の接続を４本の
ボンディングワイヤで行い、ＩＣチップ１内の出力段ト
ランジスタ２のエミッタを接地させている。
【００１５】もう一つは、ボンディングワイヤ長を短く
することでインダクタンスを低減するという方法であ
る。
【００１６】この方法においては、例えば特開平２−１
０７００１号公報や特開平３−２６２３０２号公報に開
示されている様に、チップのダイボンドする位置を周辺
よりも低くし、チップ上のボンディングパッドと基板の
パターン面の高さを同一にすることでボンディングワイ
ヤ長を短くし、これによりボンディングワイヤによるイ
ンダクタンス値を小さくしている。
【００１７】さらに、配線長を短くする方法としては、
ＧａＡｓ集積回路チップに極小さい穴をあけて、チップ
内の接地線をこの穴を通じてチップ裏側の接地面と接続
するという方法もある。
【００１８】
【発明が解決しようとする課題】しかしながら、接地線
側のインダクタンスを低減するため接地用のボンディン
グワイヤを並列接続で引き出す場合は、ワイヤボンディ
ングの間隔をそのままに本数を増やせば、本数が増える
分、チップサイズを大きくせざるを得ない。集積度を下
げることを避けるためにはボンディングワイヤの間隔を
狭くしていかなければならない。この間隔を狭くするこ
とは、隣接するボンディングワイヤ同士の電磁界結合、
すなわち、相互インダクタンスの増加につながってしま
う。このため、ボンディングワイヤ数を増やしても、こ
れに比例した全体でのインダクタンスの低減効果は望め
ない。
【００１９】この例を図４に示す。図４のグラフは、長
さ１ｍｍのボンディングワイヤを１４０μｍ間隔で並列
接続配置したときのワイヤ本数と、それによる等価イン
ダクタンス値を電磁界シミュレーションで見積もった結
果と、１本のワイヤのシミュレーション結果を単純にワ
イヤ本数で除した値との比較を示している。
【００２０】シミュレーションの条件として、使用周波
数は２ＧＨｚで、ワイヤに接続した信号線のインピーダ
ンスはパワーアンプの出力段トランジスタを想定し、２
Ωとしている。
【００２１】図４に示す様に、ボンディングワイヤによ
る等価インダクタンス値は、ワイヤ本数に反比例しては
低下せず、それよりも高い値に留まっている。これはワ
イヤ周辺に発生する同位相の磁界が隣接するワイヤに影
響を及ぼし、隣接するワイヤに電流が流れることを阻止
しようとする、いわゆる相互インダクタンスの作用によ
るものと考えられる。
【００２２】ちなみに図４のシミュレーションのボンデ
ィングワイヤの間隔は、本数を増やしても１４０μｍ一
定としている。先述の様にチップサイズの増大を避ける
ためにボンディングワイヤの間隔を狭くすれば、相互イ
ンダクタンスが大きくなるので、本数を増やした効果は
さらに低減し、等価インダクタンスは低減しないことは
明らかである。
【００２３】また、図５のグラフは、先の図４で求めた
電磁界シミュレーションの結果を出力段トランジスタの
エミッタ接地用ボンディングワイヤに適用して、この出
力段を含む増幅回路のシミュレーションを行った結果を
示している。ここでは、使用周波数２ＧＨｚにおけるＭ
ＡＧ（Ｍａｘｉｍｕｍ Ａｖａｉｌａｂｌｅ Ｇａｉ
ｎ：入出力のインピーダンス整合を完全にとることによ
って得られる最大利得）を求めている。
【００２４】図４及び図５に示す様にワイヤ本数を増や
す程、ボンディングワイヤによるインダクタンスが低減
され、増幅回路の利得を大きくとることができる。
【００２５】しかし、ワイヤ本数を増やせば、先に述べ
た様にチップ上のボンディングパッドの増加によるチッ
プサイズの増大を招くことになりコストアップの要因と
なる。
【００２６】これを避けるためワイヤ間隔を狭くすれ
ば、前述の隣接のワイヤ同士による相互インダクタンス
の増大による影響で増幅回路の利得もさほど大きく得ら
れないことが容易に想像できる。
【００２７】一方、前述のボンディングワイヤ長を短く
してワイヤのインダクタンスを低減する場合は、チップ
をダイボンドする部分に凹部を作らねばならず、加工コ
ストが高くなりコスト面で不利となる。また、当然ボン
ダー機の性能により制限される最短ワイヤ長より短いワ
イヤは実現できないこともあり、現状からの更なるワイ
ヤ長の短縮化は難しい。
【００２８】一方、チップに穴をあけて接地をとる方法
でもプロセスが複雑となりコストアップは免れない。
【００２９】そこで、本発明は、上記従来の課題を鑑み
なされたものであり、高周波半導体回路チップから引き
出された接地線のインダクタンスを低減するため、この
接地線に対応する信号線も含めた配置を考慮し、両者を
隣合うように近接して配置することで相互インダクタン
スを低減させ、高周波半導体回路チップの本来の性能を
引き出すことが可能な高周波半導体装置を提供すること
を目的とする。
【００３０】
【課題を解決するための手段】本発明による高周波半導
体装置は、高周波半導体回路チップと、該高周波半導体
回路チップを搭載した基板と、該高周波半導体回路チッ
プと該基板を接続する信号線及び該信号線に対応する接
地線とを備え、該信号線及び該接地線は、該信号線及び
該接地線が作り出す磁界が打ち消されるような位置に配
置され、それにより上記目的が達成される。
【００３１】高周波半導体装置は、前記信号線及び前記
接地線が隣接して配置されてもよい。
【００３２】高周波半導体装置は、前記信号線及び前記
接地線が略並行に配置されてもよい。
【００３３】高周波半導体装置は、前記信号線及び前記
接地線の導体中間距離が６０μｍの位置に配置されても
よい。
【００３４】高周波半導体装置は、前記信号線及び前記
接地線が長さ１ｍｍ、径２５μｍであってもよい。
【００３５】高周波半導体装置は、前記信号線及び前記
接地線が金（Ａｕ）線からなってもよい。
【００３６】高周波半導体装置は、前記高周波半導体回
路チップがガリウムヒ素（ＧａＡｓ）で構成されてもよ
い。
【００３７】高周波半導体装置は、前記高周波半導体回
路チップが、前記信号線及び前記接地線と共にパッケー
ジ内に配置されていてもよい。
【００３８】高周波半導体装置は、前記パッケージが封
止樹脂であってもよい。
【００３９】本発明による高周波半導体装置は、高周波
半導体回路チップと、該高周波半導体回路チップを搭載
した基板と、該高周波半導体回路チップと該基板を接続
する１本の信号線及び１本の接地線からなる組を複数備
え、該信号線及び該接地線は、該各組み毎に、該信号線
及び該接地線が作り出す磁界が打ち消されるような位置
に配置され、それにより上記目的が達成される。
【００４０】高周波半導体装置は、前記信号線及び前記
接地線が隣接して配置されてもよい。
【００４１】高周波半導体装置は、前記信号線及び前記
接地線が略並行に配置されてもよい。
【００４２】高周波半導体装置は、前記信号線及び前記
接地線の導体中間距離が１４０μｍの位置に配置されて
もよい。
【００４３】高周波半導体装置は、前記信号線及び前記
接地線が長さ１ｍｍ、径２５μｍであってもよい。
【００４４】高周波半導体装置は、前記信号線及び前記
接地線が金（Ａｕ）線からなってもよい。
【００４５】高周波半導体装置は、前記高周波半導体回
路チップがガリウムヒ素（ＧａＡｓ）で構成されてもよ
い。
【００４６】高周波半導体装置は、前記複数の組が相互
に隣接してもよい。
【００４７】高周波半導体装置は、前記各信号線及び前
記各接地線を交互に配置しており、前記各組みの信号線
及び接地線は相互に隣接してもよい。
【００４８】高周波半導体装置は、前記高周波半導体回
路チップが、前記信号線及び前記接地線と共にパッケー
ジ内に配置されていてもよい。
【００４９】高周波半導体装置は、前記パッケージが封
止樹脂であってもよい。
【００５０】
【発明の実施の形態】図１は、本発明の高周波半導体装
置の第１実施形態を示す模式図である。
【００５１】図１において、１は例えばＧａＡｓ ＩＣ
チップ、２はＩＣチップ１内の出力段トランジスタ、３
はボンディングパッド、４は信号線（ボンディングワイ
ヤ）、５は接地線（ボンディングワイヤ）、６は信号線
４と接地線５間の電磁結合を表す矢印、７は信号線用リ
ードフレームピン、８は接地部位である。接地部位８
は、先に説明したと同じく通常スラグと呼ばれるパッケ
ージ裏面に露出した金属部分であることが多いが、接地
用リードフレームピンを用いる場合もある。
【００５２】ここでは、説明の簡略化のため、出力段ト
ランジスタ２のみを記載している。
【００５３】チップ内の出力段トランジスタ２のコレク
タとエミッタ（またはドレインとソース）の配線は通
常、信号線４と接地線５の関係にある。これらの信号線
４と接地線５の電流位相は、通常１８０°異なってい
る。
【００５４】信号線４と接地線５のボンディングワイヤ
を隣り合う様に近接させて平行に配置することで、お互
いのボンディングワイヤが作り出す磁界が打ち消しあ
う。
【００５５】従って、信号線４と接地線５のボンディン
グワイヤをＩＣチップ１内のボンディングパッド３から
引き出す際、両者のボンディングワイヤをできるだけ接
近させて平行に配置することで、これらのボンディング
ワイヤを電磁界的に結合させれば、反転した電流位相に
よって生じる相互インダクタンスの効果により該各ボン
ディングワイヤの等価インダクタンス値を低減させるこ
とができる。
【００５６】尚、各ボンディグワイヤの平行な配置と
は、両者のボンディグワイヤの電磁的結合による相互イ
ンダクタンスの効果が生じる範囲での平行性であれば良
く、幾何学的に厳密な意味の平行性ではない。
【００５７】先に述べたように、特にトランジスタ２の
エミッタ（またはソース）側の接地線５のインダクタン
ス成分を低減することが、トランジスタ２における増幅
特性の改善に大きく寄与する。
【００５８】図６のグラフは、長さ１ｍｍの２本のワイ
ヤに、位相が１８０°異なる電流を流した際の等価イン
ダクタンス値と、２本のワイヤの導体中心間距離との関
係を電磁界シミュレーションで求めて示したものであ
る。
【００５９】ここでは、信号線４と接地線５のボンディ
ングワイヤは金（Ａｕ）線であり、ワイヤ径が２５μｍ
とする。
【００６０】図６から明らかな様に、接地線５とそれに
対応する信号線４の間隔を狭くする程、等価インダクタ
ンス値は小さくなっている。
【００６１】尚、シミュレーションではワイヤ径やボン
ダーの性能を勘案して、ワイヤの導体中心間距離６０μ
ｍまでをシミュレーションしている。
【００６２】図７のグラフは、図６で求めた電磁界シミ
ュレーションの結果を先述の図１の出力段トランジスタ
２のコレクタの信号線４とエミッタの接地線５に適用
し、この出力段トランジスタ２を含む増幅回路のシミュ
レーションを行った結果を示している。ここでは、使用
周波数２ＧＨｚにおけるＭＡＧを求めている。
【００６３】この様なシミュレーションの結果から分か
るように、接地線５とそれに対応する信号線４の間隔が
狭くなると、等価インダクタンスが低減され増幅回路
（図１では出力段トランジスタ２のみ記載）の利得も大
きくなっている。
【００６４】本実施形態における信号線４と接地線５の
ボンディングワイヤを６０μｍまで近づけることで、従
来例（図５を参照）における接地用ボンディングワイヤ
４本分に匹敵する増幅回路の利得が得られる。
【００６５】また、接地線５とそれに対応する信号線４
の間隔が狭い程、効果が高いことから、本発明は高密度
実装に適していることが分かる。
【００６６】図２は、本発明の高周波半導体装置の第２
実施形態を示す模式図である。
【００６７】移動体通信用高周波パワーアンプ等におい
ては、出力段トランジスタとして駆動能力の点から大き
なサイズのトランジスタが採用されており、一般的には
図２に示す様なマルチユニットトランジスタが用いられ
る。本実施形態においては、出力段トランジスタ２が５
個のトランジスタでユニット化されている。
【００６８】出力段トランジスタ２のコレクタとエミッ
タ（またはドレインとソース）に接続されるボンディン
グワイヤは、マルチユニットトランジスタ１個につき複
数本配置される。
【００６９】図２において、１は例えばＧａＡｓ ＩＣ
チップ、２はＩＣチップ１内の出力段トランジスタ（５
個のトランジスタから構成）、３はボンディングパッ
ド、４は信号線（ボンディングワイヤ）、５は接地線
（ボンディングワイヤ）、６は信号線４と接地線５間の
電磁結合を表す矢印、７は信号線用リードフレームピ
ン、８は接地部位である。接地部位８は、先に説明した
と同じく通常スラグと呼ばれるパッケージ裏面に露出し
た金属部分であることが多いが、接地用リードフレーム
ピンを用いる場合もある。
【００７０】出力段トランジスタ５の各トランジスタの
コレクタ側及びエミッタ側は、各々内部配線により共通
化されている。該各トランジスタに近い場所に各ボンデ
ィングパッド３が設けられており、該各トランジスタの
コレクタとエミッタ（又はドレインとソース）にそれぞ
れのボンディングパッド３を介して各信号線４と各接地
線５を接続し、各信号線４と各接地線５を交互に近接し
て配置している。
【００７１】この様に各信号線４と各接地線５を交互に
近接して配置したことにより、先の実施形態１と同様
に、各信号線４と各接地線５のボンディングワイヤの等
価インダクタンスを低減することができる。
【００７２】ここで、例えば各信号線４と各接地線５の
ボンディングワイヤは、長さが１ｍｍでかつ径が２５μ
ｍの金（Ａｕ）線とする。また、各信号線４が５本、各
接地線５が４本であって、各信号線４と各接地線５の間
隔が１４０μｍであり、各信号線４と各接地線５が交互
に配置されている。この様な本実施形態による配置構成
を交互配置と称す。
【００７３】また、図３は、各信号線４と各接地線５の
配置だけが本実施形態とは異なる従来例であり、各信号
線４と各接地線５が別々に独立配置されている。これを
独立配置と称す。
【００７４】図８のグラフは、本実施形態による交互配
置及び図３の従来の独立配置を比較するために、それぞ
れの配置毎に、電磁界シミュレーションによって信号線
４及び接地線５の等価インダクタンス値を求めて示した
ものである。
【００７５】図８から分かる様に、特に重要な接地線５
のボンディングワイヤの等価インダクタンスは、本実施
形態による交互配置の方が、従来の独立配置と比較して
約半分に低減されている。
【００７６】図９のグラフは、本実施形態による交互配
置と従来の独立配置毎に、図８の電磁界シミュレーショ
ンの結果を出力段トランジスタ２のコレクタに接続され
た信号線４とエミッタに接続された接地線５に適用し、
出力段トランジスタ２を含む増幅回路のシミュレーショ
ンを行って、ＭＡＧを求めた結果を示している。先と同
様に、使用周波数２ＧＨｚでシミュレーションを行って
いる。
【００７７】図９から明らかな様に、本実施形態による
交互配置の方は、従来の独立配置と比較して約４ｄＢ
（電力では約２．５倍）以上、高い利得が得られること
が分かる。（但し、この回路シミュレーションで用いた
トランジスタは、図５や図７のシミュレーションで用い
たトランジスタよりもユニットサイズが大きいため、利
得の絶対値は小さくなっている。） 尚、本発明は、上記実施形態に限定されることはなく、
要旨を逸脱しない範囲で種々に変形できることは言うま
でもない。
【００７８】これまでは、出力段トランジスタについて
説明してきたが、これに限らずＩＣチップからＩＣチッ
プ外に引き出される信号線とこれに対応する接地線であ
れば、信号線と接地線を隣り合わせ近接して略平行に配
置することによって同様の効果を得ることができる。
【００７９】また、第２実施形態では、接地線と信号線
を交互に近接して略平行に配置する例を示したが、接地
線−信号線−信号線−接地線−……という様な配置であ
っても、従来の独立配置よりは等価インダクタンスの低
減効果があることは分かっている。
【００８０】さらに、ここでは、高周波半導体回路チッ
プをフェイスアップに搭載し、高周波半導体回路チップ
をワイヤボンディングにてパッケージの端子もしくは基
板と電気的接続する例を説明しているが、高周波半導体
回路チップの端子にバンプを形成し、高周波半導体回路
チップをフェイスダウンにてパッケージに搭載する場合
でも、接地線とこれに対応する信号線を隣合うように近
接して略平行に配置することで、接地線の等価インダク
タンスを低減させることができる。
【００８１】次に、図１および図２で示された本発明の
高周波半導体装置をパッケージする場合について説明す
る。
【００８２】図１０は、パッケージ化された高周波半導
体装置を示す。図１１は、図１０におけるパッケージの
断面図である。図１０および図１１は、説明のためＩＣ
チップ１の一方の側部を示している。実際は両側部もし
くは４辺にワイヤボンディングがなされている。
【００８３】基板９および各リードフレームピン７は、
Ｆｅ−Ｎｉ合金等からなる平板の化学エッチングやプレ
ス打ち抜き等の加工によって、それぞれ形成されてい
る。ＩＣチップ１は、基板９上にダイボンド材１１を介
して実装されている。ダイボンド材１１としては銀ペー
スト、半田等が用いられる。ＩＣチップ１上の各ボンデ
ィングパッド３と、リードフレームピン７とは信号線４
および接地線５により電気的に接続されている。基板
９、ＩＣチップ１および各リードフレームピン７の一部
は、エポキシ樹脂等の樹脂１２によって樹脂封止されて
おり、これによりパッケージ化された高周波半導体装置
とされている。各リードフレームピン７は、それぞれ樹
脂１２から突出しており、接地用の各リードフレームピ
ン７、すなわち１つおきに配置された各リードフレーム
ピン７が外部配線１０によってそれぞれ設置される。ま
た、基板９の背面は、樹脂１２にてモールドすることな
く、金属部を設けてもよい。この場合、金属部は放熱用
あるいは接地用端子として利用し得る。
【００８４】尚、このように、接地線をリードフレーム
７によって樹脂１２の外部に引き出して外部配線１０に
よって接地する構成に限らず、樹脂１２の内部の基板９
から直接引き出したリードフレームを接地電位としてワ
イヤボンディングしてもよい。図１０に示すようにリー
ドフレームピン７から接地部位８へ外部配線１０を引き
出す必要が無いため、外部への接続端子となるリードフ
レームピン７を減らすことができる。また、基板９の背
面は、樹脂１２にてモールドすることなく、金属部を設
けてもよい。この場合、金属部は放熱用あるいは接地用
端子として利用し得る。
【００８５】ＩＣチップ１を基板９上にフェイスアップ
にてダイボンディングして、ワイヤボンディングによっ
て、信号線４の引き出しを行う場合を説明したが、ＩＣ
チップ１をフェイスダウンにてダイボンディングしても
よい。この場合、ＩＣチップ１の端子をバンプ構造とし
て形成し、リードフレーム上にＩＣチップ１をフリップ
チップボンディングすればよい。
【００８６】
【発明の効果】以上詳細に説明した様に本発明は、信号
線と接地線間の相互インダクタンスの効果を逆に利用
し、接地線と、該接地線とは電流位相が１８０°異なる
信号線とを隣り合うように、または、交互に近接して略
平行に配置することで、高周波半導体回路での特に重要
な接地線側の等価インダクタンスを著しく低減すること
ができる。
【００８７】また、本発明は、従来の様にワイヤ長を機
構的に短くするためにダイボンド部に凹部を形成すると
いう特殊な加工を必要とせず、非常に低コストで実現で
きる。
【００８８】しかし、ワイヤ長を短くする従来の方法を
併用することでさらなるインダクタンス値の低減が可能
であることは言うまでもない。
【００８９】また、パワーアンプの場合、近年の低電圧
化に伴い出力電力を取り出すために、出力段トランジス
タの出力インピーダンスを低く、すなわち電流振幅を大
きく取れるよう設計する必要がある。相互インダクタン
ス効果は電流変化の大きさに比例して大きくなるので、
パワーアンプの様に電流振幅を大きく取りたいときには
本発明の効果が特に大きなものとなる。
【００９０】移動体通信が盛んになるにつれ、より高い
周波数の電波利用が多くなりつつある。ギガヘルツ帯域
等の高周波数における半導体回路は、デバイスを性能限
界付近で動作させなければならない。よってデバイス周
辺回路はデバイス単体の性能を十分引き出すものでなけ
ればならず、回路全体の性能がデバイス単体の性能と比
較して大きく劣るような事態は極力避けなければならな
い。
【００９１】接地線のインダクタンス成分も回路全体の
性能を劣化させる大きな要因の一つで、このインダクタ
ンス成分を低減することは、より高い周波数の電波利用
に大きな利益をもたらす。
【００９２】さらに、接地線および信号線を樹脂にて封
止してパッケージ化することにより取り扱いやすい高周
波半導体装置を提供することができる。樹脂封止する
と、ＩＣチップから引き出される接地線は、ＩＣチップ
の近傍にて信号線との間隔が最も狭く、隣接する信号線
が作り出す磁界の影響を最も受けやすくなるため、特
に、接地線の等価インダクタンスを効果的に低減するこ
とができる。
【図面の簡単な説明】
【図１】本発明の高周波半導体装置の第１実施形態を示
す模式図である。
【図２】本発明の高周波半導体装置の第２実施形態を示
す模式図である。
【図３】従来の高周波半導体装置を例示する模式図であ
る。
【図４】長さ１ｍｍのボンディングワイヤを１４０μｍ
間隔で並列接続配置したときのワイヤ本数と、等価イン
ダクタンス値と、１本当たりの等価インダクタンスを単
純にワイヤ本数で除した値との比較を示すグラフであ
る。
【図５】図４のグラフに示す関係を出力段トランジスタ
のエミッタの接地用ボンディングワイヤに適用して、こ
の出力段トランジスタを含む増幅回路の最大利得を求め
て示すグラフである。
【図６】長さ１ｍｍの２本のワイヤに、位相が１８０°
異なる電流を流した際の等価インダクタンス値と、２本
のワイヤの導体中心間距離との関係を示すグラフであ
る。
【図７】図６のグラフに示す関係を図１の出力段トラン
ジスタのコレクタの信号線とエミッタの接地線に適用
し、この出力段トランジスタを含む増幅回路の最大利得
を求めて示すグラフである。
【図８】図１の交互配置及び図３の従来の独立配置を比
較するために、それぞれの配置毎に、信号線及び接地線
の等価インダクタンス値を求めて示したグラフである。
【図９】図１の交互配置と図３の従来の独立配置毎に、
図８のグラフの等価インダクタンスを出力トランジスタ
のコレクタの信号線とエミッタの接地線に適用し、該出
力段トランジスタを含む増幅回路の最大利得を求めて示
すグラフである。
【図１０】パッケージ化された高周波半導体装置を示す
模式図である。
【図１１】図１０におけるパッケージ化された高周波半
導体装置の断面図である。
【符号の説明】
１ ＧａＡｓ ＩＣチップ ２ 出力段トランジスタ ３ ボンディングパッド ４ 信号線（ボンディングワイヤ） ５ 接地線（ボンディングワイヤ） ６ 信号線４と接地線５間の電磁結合を表す矢印 ７ 信号線用リードフレームピン ８ 接地部位

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 高周波半導体回路チップと、該高周波半
    導体回路チップを搭載した基板と、該高周波半導体回路
    チップと該基板を接続する信号線及び該信号線に対応す
    る接地線とを備え、該信号線及び該接地線は、該信号線
    及び該接地線が作り出す磁界が打ち消されるような位置
    に配置される高周波半導体装置。
  2. 【請求項２】 前記信号線及び前記接地線は隣接して配
    置される、請求項１に記載の高周波半導体装置。
  3. 【請求項３】 前記信号線及び前記接地線は略並行に配
    置される、請求項１に記載の高周波半導体装置。
  4. 【請求項４】 前記信号線及び前記接地線の導体中間距
    離が６０μｍの位置に配置される、請求項１に記載の高
    周波半導体装置。
  5. 【請求項５】 前記信号線及び前記接地線が長さ１ｍ
    ｍ、径２５μｍである、請求項１に記載の高周波半導体
    装置。
  6. 【請求項６】 前記信号線及び前記接地線が金（Ａｕ）
    線からなる、請求項１に記載の高周波半導体装置。
  7. 【請求項７】 前記高周波半導体回路チップがガリウム
    ヒ素（ＧａＡｓ）で構成された、請求項１に記載の高周
    波半導体装置。
  8. 【請求項８】 前記高周波半導体回路チップが、前記信
    号線及び前記接地線と共にパッケージ内に配置されてい
    る、請求項１に記載の高周波半導体装置。
  9. 【請求項９】 前記パッケージは封止樹脂である、請求
    項８に記載の高周波半導体装置。
  10. 【請求項１０】 高周波半導体回路チップと、該高周波
    半導体回路チップを搭載した基板と、該高周波半導体回
    路チップと該基板を接続する１本の信号線及び１本の接
    地線からなる組を複数備え、該信号線及び該接地線は、
    該各組み毎に、該信号線及び該接地線が作り出す磁界が
    打ち消されるような位置に配置される高周波半導体装
    置。
  11. 【請求項１１】 前記信号線及び前記接地線は隣接して
    配置される、請求項１０に記載の高周波半導体装置。
  12. 【請求項１２】 前記信号線及び前記接地線は略並行に
    配置される、請求項１０に記載の高周波半導体装置。
  13. 【請求項１３】 前記信号線及び前記接地線の導体中間
    距離が１４０μｍの位置に配置される、請求項１０に記
    載の高周波半導体装置。
  14. 【請求項１４】 前記信号線及び前記接地線が長さ１ｍ
    ｍ、径２５μｍである、請求項１０に記載の高周波半導
    体装置。
  15. 【請求項１５】 前記信号線及び前記接地線が金（Ａ
    ｕ）線からなる、請求項１０に記載の高周波半導体装
    置。
  16. 【請求項１６】 前記高周波半導体回路チップがガリウ
    ムヒ素（ＧａＡｓ）で構成された、請求項１０に記載の
    高周波半導体装置。
  17. 【請求項１７】 前記複数の組は相互に隣接する、請求
    項１０に記載の高周波半導体装置。
  18. 【請求項１８】 前記各信号線及び前記各接地線を交互
    に配置しており、前記各組みの信号線及び接地線は相互
    に隣接する、請求項１０に記載の高周波半導体装置。
  19. 【請求項１９】 前記高周波半導体回路チップが、前記
    信号線及び前記接地線と共にパッケージ内に配置されて
    いる、請求項１０に記載の高周波半導体装置。
  20. 【請求項２０】 前記パッケージは封止樹脂である、請
    求項１９に記載の高周波半導体装置。
JP2000081062A 1999-04-23 2000-03-22 高周波半導体装置 Expired - Lifetime JP3483132B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000081062A JP3483132B2 (ja) 1999-04-23 2000-03-22 高周波半導体装置
DE60028649T DE60028649T2 (de) 1999-04-23 2000-04-07 Halbleiteranordnung für Radiofrequenzen
EP00302981A EP1047130B1 (en) 1999-04-23 2000-04-07 Radio frequency semiconductor apparatus
US09/552,309 US6492667B2 (en) 1999-04-23 2000-04-19 Radio frequency semiconductor apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11733699 1999-04-23
JP11-117336 1999-04-23
JP2000081062A JP3483132B2 (ja) 1999-04-23 2000-03-22 高周波半導体装置

Publications (2)

Publication Number Publication Date
JP2001007140A true JP2001007140A (ja) 2001-01-12
JP3483132B2 JP3483132B2 (ja) 2004-01-06

Family

ID=26455472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000081062A Expired - Lifetime JP3483132B2 (ja) 1999-04-23 2000-03-22 高周波半導体装置

Country Status (4)

Country Link
US (1) US6492667B2 (ja)
EP (1) EP1047130B1 (ja)
JP (1) JP3483132B2 (ja)
DE (1) DE60028649T2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334935A (ja) * 2001-05-08 2002-11-22 Mitsubishi Electric Corp 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法
WO2006137197A1 (ja) * 2005-06-23 2006-12-28 Rohm Co., Ltd 半導体集積回路装置及びこれを用いたレギュレータ
JP2007267026A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 高出力増幅器
JP2008187658A (ja) * 2007-01-31 2008-08-14 Matsushita Electric Ind Co Ltd 増幅回路
JP2008271044A (ja) * 2007-04-18 2008-11-06 Sharp Corp 並列接続トランジスタ
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US7923851B2 (en) 2009-03-13 2011-04-12 Tessera Research Llc Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
WO2019142354A1 (ja) * 2018-01-22 2019-07-25 三菱電機株式会社 増幅器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
FR2856196B1 (fr) * 2003-06-13 2005-09-09 St Microelectronics Sa Composant electronique protege contre les decharges electrostatiques
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
US7683480B2 (en) * 2006-03-29 2010-03-23 Freescale Semiconductor, Inc. Methods and apparatus for a reduced inductance wirebond array
US8664774B1 (en) * 2010-04-09 2014-03-04 Lattice Semiconductor Corporation Bondwire configuration for reduced crosstalk
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
WO2015067985A1 (en) 2013-11-07 2015-05-14 Freescale Semiconductor, Inc. Adjustable losses of bond wire arrangement
US9875963B2 (en) * 2014-12-19 2018-01-23 Toshiba Memory Corporation Semiconductor device
CN106980158A (zh) * 2016-01-19 2017-07-25 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686492A (en) * 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
JPH02107001A (ja) 1988-10-17 1990-04-19 Matsushita Electric Ind Co Ltd 高周波回路装置
JPH02226748A (ja) * 1989-02-28 1990-09-10 Toshiba Corp パッケージ型集積回路部品
JPH03262302A (ja) 1990-03-13 1991-11-22 Toshiba Corp 高周波用基板
JPH08222657A (ja) * 1995-02-17 1996-08-30 Hitachi Ltd 半導体集積回路装置
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334935A (ja) * 2001-05-08 2002-11-22 Mitsubishi Electric Corp 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法
US7872459B2 (en) 2005-06-23 2011-01-18 Rohm Co., Ltd. Semiconductor integrated circuit device and regulator using it
WO2006137197A1 (ja) * 2005-06-23 2006-12-28 Rohm Co., Ltd 半導体集積回路装置及びこれを用いたレギュレータ
JP2007005509A (ja) * 2005-06-23 2007-01-11 Rohm Co Ltd 半導体集積回路装置及びこれを用いたレギュレータ
JP2007267026A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 高出力増幅器
JP2008187658A (ja) * 2007-01-31 2008-08-14 Matsushita Electric Ind Co Ltd 増幅回路
JP2008271044A (ja) * 2007-04-18 2008-11-06 Sharp Corp 並列接続トランジスタ
US8269357B2 (en) 2009-03-13 2012-09-18 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US7923851B2 (en) 2009-03-13 2011-04-12 Tessera Research Llc Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8253259B2 (en) 2009-03-13 2012-08-28 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8575766B2 (en) 2009-03-13 2013-11-05 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8994195B2 (en) 2009-03-13 2015-03-31 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US9030031B2 (en) 2009-03-13 2015-05-12 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
WO2019142354A1 (ja) * 2018-01-22 2019-07-25 三菱電機株式会社 増幅器

Also Published As

Publication number Publication date
DE60028649T2 (de) 2007-05-31
DE60028649D1 (de) 2006-07-27
EP1047130B1 (en) 2006-06-14
US6492667B2 (en) 2002-12-10
US20020163018A1 (en) 2002-11-07
JP3483132B2 (ja) 2004-01-06
EP1047130A1 (en) 2000-10-25

Similar Documents

Publication Publication Date Title
JP3483132B2 (ja) 高周波半導体装置
US7937105B2 (en) Semiconductor device and electronic device
US7312511B2 (en) Semiconductor device with electrically isolated ground structures
KR100541494B1 (ko) 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법
US20210313284A1 (en) Stacked rf circuit topology
US20100253435A1 (en) Rf power amplifier circuit utilizing bondwires in impedance matching
JP2008042063A (ja) 半導体装置
JP3539549B2 (ja) 半導体装置
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
JP4652281B2 (ja) 樹脂封止型半導体装置
JP2996641B2 (ja) 高周波半導体装置及びその製造方法
CN113141162A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
JPH10150068A (ja) 半導体装置
JP2538072B2 (ja) 半導体装置
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
CN100536123C (zh) 半导体器件和电子设备
JP2001308226A (ja) 半導体装置
JP2725317B2 (ja) 樹脂封止型半導体装置
JP2003282622A (ja) 半導体装置
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
JPS63229725A (ja) 半導体装置
JPH09148363A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031002

R150 Certificate of patent or registration of utility model

Ref document number: 3483132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

EXPY Cancellation because of completion of term