DE60028649T2 - Halbleiteranordnung für Radiofrequenzen - Google Patents

Halbleiteranordnung für Radiofrequenzen Download PDF

Info

Publication number
DE60028649T2
DE60028649T2 DE60028649T DE60028649T DE60028649T2 DE 60028649 T2 DE60028649 T2 DE 60028649T2 DE 60028649 T DE60028649 T DE 60028649T DE 60028649 T DE60028649 T DE 60028649T DE 60028649 T2 DE60028649 T2 DE 60028649T2
Authority
DE
Germany
Prior art keywords
ground
line
chip
lines
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60028649T
Other languages
English (en)
Other versions
DE60028649D1 (de
Inventor
Shinji Soraku-gun Kamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE60028649D1 publication Critical patent/DE60028649D1/de
Application granted granted Critical
Publication of DE60028649T2 publication Critical patent/DE60028649T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Microwave Amplifiers (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft eine Halbleiteranordnung für Radiofrequenzen (RF) und insbesondere einen Aufbau für eine elektrische Verbindung, um in einer Halbleiteranordnung für Radiofrequenzen, die im Gigahertz (GHz-) Band betrieben wird, ausgezeichnete Radiofrequenzeigenschaften zu erzielen.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • In den vergangenen Jahren hat das Bedürfnis nach integrierten Schaltungen, die im Mikrowellen- oder Millimeterwellenband betrieben werden können, aufgrund der verbreiteten Anwendung mobiler Kommunikationseinrichtungen wie PHS (Personal Handy Phone System) und PDC ( Personal Digital Cellular phone) zugenommen.
  • Dadurch ist die Entwicklung von Si oder GaAs Transistoren ausreichend vorangeschritten, um hochintegrierte MMICs (Monolithic Microwave Integrated Circuits) mit derartigen Transistoren herzustellen, z.B. Leistungsverstärker, Mixer und rauscharme Verstärker.
  • In einer solchen in einem Radiofrequenzband arbeitenden integrierten Schaltung kann eine nicht mehr vernachlässigbare parasitäre Induktivität vorliegen, welche die Eigenschaften der integrierten Schaltung erheblich beeinflusst.
  • Wird ein RF Halbleiterchip beispielsweise in ein Gehäuse oder auf ein Substrat montiert, so neigen die für elektrische Verbindungszwecke verwendeten Bonddrähte zu einer erheblichen Induktivitätskomponente. Um das erwartete Schaltungsverhalten des RF Halbleiterchips zu erzielen, ist es wichtig, derartige induktive Komponenten zu minimieren.
  • Obwohl es möglich ist, die induktive Komponente einer sich von einem RF Halbleiterchip ausdehnenden Signalleitung durch Impedanzanpassung an eine extern angeschlossene Lastschaltung zu reduzieren, kann die auf eine Masseleitung zurückzuführende induktive Komponente nicht durch eine solche Impedanzanpassung gesteuert werden.
  • Somit ist es beim Montieren eines RF Halbleiterchips, der z. B. aus Galliumarsenid (GaAs) besteht, wichtig, die Masseleitung mit einer Masse-Oberfläche auf solche Weise zu verbinden, dass die mit der Masseleitung innerhalb des Chips verknüpfte Induktivität minimiert wird. Andernfalls neigt die obige Induktivität dazu, die Verstärkung einer beliebigen Verstärkungsschaltung innerhalb des Chips, insbesondere in einem RF Band, zu reduzieren.
  • Herkömmliche Verfahren zum Reduzieren der obigen Induktivität fallen in zwei Hauptkategorien. Eine Kategorie liegt dann vor, falls z. B. ein integrierter GaAs Halbleiterchip auf ein Gehäuse montiert wird und durch Draht-Bonden elektrisch angeschlossen wird. Diese Verfahren neigen zur größtmöglichen Erhöhung der Anzahl von Bonddrähten, die sich von den Bondpads im Chip erstrecken und jeweils mit einem Trägersubstrat oder einem unmittelbar unterhalb des Chips liegenden Anschlussbereich zu verbinden sind. Mit anderen Worten werden mehrere Bonddrähte, die jeweils einen bestimmten Induktivitätswert aufweisen, parallel zueinander geschaltet, so dass die gesamte Induktivität der Bonddrähte verringert wird.
  • 3 zeigt eine schematische Darstellung des oben beschriebenen Verfahrens zum Anordnen von Bonddrähten bei einer derartigen Parallelschaltung. Dieses Beispiel zeigt das Draht-Bonden für eine Ausgangsstufe einer Verstärkerschaltung innerhalb einer Multitransistoreinheit.
  • In 3 kennzeichnet das Bezugskennzeichen 1 einen IC Chip; 2 kennzeichnet einen Ausgangsstufentransistor innerhalb des Chips; 3 kennzeichnet ein Bondpad auf dem Chip; 4 kennzeichnet eine Signalleitung (Bonddraht); 5 kennzeichnet eine Masseleitung (Bonddraht); 7 kennzeichnet einen Signalpin des Trägersubstrats; 8 kennzeichnet einen Massepunkt; und 9 kennzeichnet ein Substrat. Der Massepunkt 8 besteht üblicherweise aus einem Metallbereich (gewöhnlich als „Slug" bezeichnet), der auf einer Rück- seite eines Gehäuses freigelegt ist; ansonsten kann ein Massepin des Trägersubstrats verwendet werden.
  • In dem in 3 gezeigten Beispiel werden vier Bonddrähte als Masseleitungen 5 verwendet, um die Emitter des Ausgangsstufentransistors 2 des IC Chips 1 an Masse zu Bonden.
  • Die andere Kategorie zum Reduzieren der Induktivität eines Bonddrahtes betrifft die Reduzierung der Länge der Bonddrähte. Bei Verfahren dieser Kategorie wird ein Bereich eines Chips, der einem Die-Bondvorgang unterzogen werden soll, derart angeordnet, dass dieser tiefer als die anderen Bereiche des Chips liegt. Auf diese Weise wird die Höhe der Bondpads auf dem Chip an diejenige der Schaltungsstruktur auf der Oberfläche des Substrats angepasst. Dadurch wird die Länge der Bonddrähte verkürzt, wodurch die Induktivitätswerte der Bonddrähte abnehmen. Solche Verfahren sind beispielhaft in JP 2-107001 und JP 3-262302 beschrieben.
  • Ein weiteres Verfahren zum Verkürzen der Länge eines Bonddrahts stellt das Bereitstellen eines sehr kleinen Loches in einen integrierten GaAs Halbleiterchip dar, so dass eine Masseleitung innerhalb des Chips an eine Masse-Oberfläche auf der Rückseite des Chips durch dieses Loch angeschlossen werden kann.
  • Jedoch weisen die eingangs erwähnten herkömmlichen Verfahren zum Minimieren der induktiven Komponenten die folgenden Probleme auf:
  • Eine Mehrzahl von Massebonddrähten kann parallel zueinander angeordnet sein, um die Induktivität der Masseleitungen zu reduzieren. Nimmt jedoch die Anzahl von Bonddrähten zu, wird die Chipgröße größer aufgrund der für die Drähte bei gleichbleibendem Abstand zwischen den Bonddrähten erforderlichen Fläche. Um, mit anderen Worten, eine Abnahme der Packungsdichte des Chips zu vermeiden, sollten die Abstände zwischen den Bonddrähten eng gestaltet werden. Jedoch verursachen enger gestaltete Abstände zwischen den Bonddrähten eine elektromagnetische Kopplung zwischen benachbarten Bonddrähten, was zu einer vergrößerten gegenseitigen Induktivität zwischen den Drähten führt. Deshalb kann eine einfache Erhöhung der Anzahl der Bonddrähte nicht notwendigerweise zu einer gewünschten Abnahme der gesamten Induktivität führen.
  • Das obige Problem ist in 4 dargestellt, wobei diese Abbildung den Zusammenhang zwischen der Anzahl von Bonddrähten (Länge: ungefähr 1 mm), die parallel zueinander mit einem Abstand von 140 μm angeordnet sind, und deren über eine elektromagnetische Feldsimulation abgeschätzten Ersatzinduktivitätswert darstellt. Zum Vergleich sind die Induktivitätswerte durch entsprechendes Teilen des simulierten Resultates bezogen auf einen Draht bei verschiedener Anzahl von Drähten gezeigt.
  • Die Simulation wurde bei einer Betriebsfrequenz von ungefähr 2 GHz und einer Signalleitungsimpedanz von ungefähr 2 Ω durchgeführt (unter Annahme eines Ausgangsstufentransistors für einen Leistungsverstärker).
  • Wie in 4 gezeigt ist, nimmt der Ersatzinduktivitätswert der Bonddrähte nicht exakt invers proportional zur Anzahl der Drähte ab (was bei nicht vorhandener Auswirkung der gegenseitigen Induktivität der Fall wäre). Der Ersatzinduktivitätswert verbleibt oberhalb des erwarteten Wertes. Dies wird vermutlich von dem Phänomen der sogenannten gegenseitigen Induktivität verursacht, bei dem die gleichphasigen Magnetfelder, welche um die Drähte herum auftreten, benachbarte Drähte davon abhalten, Ströme hindurchzulassen.
  • In der in 4 gezeigten Simulation wurde der Abstand zwischen den Bonddrähten unabhängig von der Anzahl von Drähten konstant bei 140 μm gehalten. Wie eingangs beschrieben wurde, nimmt die gegenseitige Induktivität mit Abnahme des Abstands zwischen den Bonddrähten zu. Somit ist verständlich, dass der mit einer Zunahme der Anzahl von Bonddrähten verbundene Effekt der Abnahme der Ersatzinduktivität mit kleiner werdendem Abstand zwischen den Bonddrähten aufgrund der vergrößerten gegenseitigen Induktivität abgeschwächt wird.
  • 5 zeigt eine Darstellung einer MAG (maximal verfügbare Verstärkung: eine maximal verfügbare Verstärkung bei vollständiger Impedanzanpassung von Eingang/Ausgang) einer Verstärkungsschaltung einschließlich eines Ausgangsstufentransistors, wobei die Ergebnisse der Abbildung in 4 auf eine sich vom Emitter des Ausgangsstufentransistors aus erstreckende Masseleitung 5 übertragen werden. Diese Simulation wurde zur Ermittlung der MAG Werte bei einer Betriebsfrequenz von ungefähr 2 GHz durchgeführt.
  • Wie in den 4 und 5 gezeigt ist, kann die Ersatzinduktivität der Bonddrähte mit zunehmender Anzahl von Drähten erniedrigt werden, wodurch es möglich wird, in einer Verstärkungsschaltung mit derartigen Bonddrähten eine große Verstärkung zu erzielen. Jedoch würde, wie eingangs beschrieben wurde, eine vergrößerte Anzahl von Drähten aufgrund einer entsprechenden Zunahme in der Anzahl von Bondpads auf dem Chip zu einer größeren Chipgröße führen, was seinerseits höhere Herstellungskosten mit sich bringt.
  • Andererseits führt eine Abnahme des Abstands zwischen den Bonddrähten zur Vermeidung einer Chipvergrößerung auch zu keiner erheblichen Zunahme der Verstärkung der Verstärkungsschaltung, da zwischen benachbarten Drähten eine vergrößerte gegenseitige Induktivität auftritt, vergleiche obige Ausführungen.
  • Im Hinblick auf das Verfahren zum Verkürzen der Länge des Bonddrahtes zur Minimierung der Induktivität von Drähten tritt das Problem auf, dass es erforderlich ist, einen ausgesparten Bereich auf einem Substrat dort auszubilden, wo der Chip einem Die-Bondvorgang unterzogen wird. Dies vergrößert die Herstellungskosten. Darüber hinaus besteht eine Begrenzung im Hinblick auf die Verkürzung eines zu verwendenden Drahtes, wobei eine derartige Begrenzung von einem Drahtbondgerät zur Ausführung des Draht-Bondens auferlegt wird. Damit ist es schwierig, Drahtlängen zu verwenden, die etwas kürzer als die gegenwärtig verwendeten Drahtlängen sind.
  • Darüber hinaus führt das Verfahren zum Herstellen einer Masseöffnung in einem Chip zu einem komplexeren Herstellungsverfahren und damit auch zu einem Kostenanstieg.
  • US 5 606 196 beschreibt ein Gehäuse für eine Halbleiteranordnung einschließlich eines Halbleiterchips mit einer Mehrzahl von Bondpads, die wenigstens zwei Mehrfach-Bondpads enthalten, denen übereinstimmende Signale übermittelt werden; einem mit einer Chipunterstützung versehenen Substrat sowie einer Mehrzahl von Leitern zum elektrischen Verbinden des Chips mit externen Vorrichtungen; einer Mehrzahl von Bonddrähten zum elektrischen Verbinden der Bondpads mit den Leitern einschließlich Mehrfach-Bonddrähten zum elektrischen Verbinden der Mehrfach-Bondpads mit zugeordneten Leitern; und einer Stromschleife zum Abschirmen von Magnetfeldern der Bonddrähte, so dass die Magnetfelder sich nicht gegenseitig ü berlagern, wobei die Stromschleife zwischen den Mehrfach-Bonddrähten angeordnet ist und das Substrat an beiden Enden bondet. In einer Modifikation wird die Stromschleife an einem Ende mit einem Bondpad auf dem Chip verbunden, wobei dieses selbst mit einer Masseversorgung des Substrats verbunden ist, und diese ist mit dem anderen Ende mit dem Substrat verbunden. Die identischen Signale in den Bonddrähten auf beiden Seiten der Stromschleife führen zu einem verschwindenden induzierten Strom in der Schleife.
  • US-A-4 686 492 beschreibt eine Halbleiteranordnung für Radiofrequenzen mit:
    einem RF Halbleiterchip;
    einem Keramiksubstrat, auf das der RF Halbleiterchip montiert ist;
    einer Mehrzahl von benachbarten Trippeln von Signalleitungen und Masseleitungen, wobei jedes Tripel eine Signalleitung und zwei zugeordnete Masseleitungen aufweist, die an die entsprechende Signalleitung angrenzen, um den RF Halbleiterchip mit dem Substrat zu verbinden, wobei die Signalleitungen und Masseleitungen im Wesentlichen parallel und benachbart zueinander bezüglich jedes der Mehrzahl von Tripeln angeordnet sind. Die Bonddrähte der Signalleitungen und der Masseleitungen sind mit dem Chip an entsprechenden Kontaktpunkten verbunden.
  • ÜBERSICHT ÜBER DIE ERFINDUNG
  • Erfindungsgemäß wird eine Halbleiteranordnung für Radiofrequenzen (RF) angegeben mit: einem RF-Halbleiterchip (1); einem Substrat, auf das der RF-Halbleiterchip (1) montiert ist; einer Mehrzahl benachbarter Paare von Signalleitungen (4) und Masseleitungen (5), wobei jedes Paar eine Signalleitung (4) und eine zugehörige Masseleitung (5) aufweist, um den RF-Halbleiterchip (1) an das Substrat anzuschließen, wobei die Signalleitungen (4) und die Masseleitungen (5) an eine Transistorausgangsstufe des RF-Halbleiterchips (1) angeschlossen sind und hinsichtlich jedes der Mehrzahl von Paaren im Wesentlichen parallel und benachbart zueinander angeordnet sind, die Signalleitungen und Masseleitungen alternieren und die Transistorausgangsstufe einen jeweils invertierten Stromfluss durch die Signalleitung (4) und Masseleitung (5) jedes Paars verursacht.
  • Vorzugsweise sind die Signalleitung und die Masseleitung in einem Abstand von ungefähr 140 μm zwischen entsprechenden Leitungszentren der Signalleitung und Masseleitung angeordnet.
  • Vorzugsweise weisen die Signalleitung und die Masseleitung jeweils eine Länge von ungefähr 1 mm und einen Durchmesser von ungefähr 25 μm auf.
  • Vorzugsweise weisen die Signalleitung und die Masseleitung Gold (Au) auf.
  • Vorzugsweise weist der RF-Halbleiterchip Galliumarsenid (GaAS) auf.
  • Vorzugsweise sind der RF-Halbleiterchip, die Signalleitung und die Masseleitung innerhalb eines Gehäuses angeordnet.
  • Vorzugsweise weist das Gehäuse ein Harzgehäuse auf.
  • Erfindungsgemäß sind eine Masseleitung und eine Signalleitung, die entsprechend invertierte Ströme tragen (auf die nachfolgend mit einer gegenseitigen Phasendifferenz von ungefähr 180° Bezug genommen wird), parallel und benachbart zueinander in alternierender Anordnung positioniert, so dass die gegenseitige Induktivität zwischen der Signalleitung und der Masseleitung in vorteilhafter Weise genutzt wird. Folglich reduziert die Erfindung erheblich den Ersatzinduktivitätswert einer beliebigen Masseleitung in einer RF-Halbleiterschaltung.
  • Die hierin beschriebene Erfindung gibt somit in vorteilhafter Weise eine RF-Halbleiteranordnung mit einem Radiofrequenz (RF)-Halbleiterchip an, wobei das Leistungsvermögen des RF-Halbleiterchips in vollen Zügen zum Tragen kommt. Dies kann durch eine spezielle Anordnung einer Masseleitung und einer zugeordneten Signalleitung erzielt werden, wobei sich die Signalleitung von dem Chip aus zur Reduzierung der Induktivität der Masseleitung erstreckt und diese Leitungen benachbart zueinander positioniert werden, um deren gegenseitige Induktivität zu minimieren.
  • Dem besseren Verständnis der Erfindung dienend, werden nachfolgend spezifische Beispiele mit Bezug auf begleitende Abbildungen beschrieben.
  • KURZBESCHREIBUNG DER ABBILDUNGEN
  • 1 zeigt eine schematische Darstellung einer Radiofrequenz (RF)-Halbleiteranordnung gemäß einem Hintergrundbeispiel, das als Beispiel 1 bezeichnet wird.
  • 2 zeigt eine schematische Darstellung einer RF-Halbleiteranordnung gemäß einer Ausführungsform der Erfindung, die als Beispiel 2 bezeichnet wird;
  • 3 zeigt eine schematische Darstellung einer herkömmlichen RF-Halbleiteranordnung;
  • 4 zeigt ein Diagramm zum Zusammenhang zwischen der Anzahl von Bonddrähten (Länge: ungefähr 1 mm), die parallel zueinander mit einem Abstand von ungefähr 140 μm geschaltet sind, und deren über eine elektromagnetische Feldsimulation abgeschätzten Ersatzinduktivitätswert; zum Vergleich sind die Induktivitätswerte dargestellt, die durch Teilen des simulierten Ergebnisses in Bezug auf einen Draht für verschiedene Anzahl von Drähten erzielt werden;
  • 5 zeigt ein Diagramm einer MAG einer Verstärkungsschaltung einschließlich eines Ausgangsstufentransistors, wobei die Ergebnisse des Diagramms in 4 für die Massenleitung gelten, die sich vom Emitter des Ausgangsstufentransistors aus erstreckt;
  • 6 zeigt ein Diagramm zum Zusammenhang zwischen einem Ersatzinduktivitätswert bei Anlegen von Strömen an zwei Drähte (Länge: ungefähr 1 mm) und einem Abstand zwischen den entsprechenden Leitermitten der beiden Drähte, wobei eine Phasendifferenz von ungefähr 180° zwischen den beiden Strömen auftritt.
  • 7 zeigt ein Diagramm einer MAG einer Verstärkungsschaltung einschließlich des Ausgangsstufentransistors von 1, wobei die Ergebnisse der Darstellung in 6 für die Signalleitung und die Masseleitung gelten, welche sich jeweils vom Kollektor und Emitter des Ausgangsstufentransistors aus erstrecken;
  • 8 zeigt ein Diagramm von simulierten Ersatzinduktivitätswerten von Signalleitungen und Masseleitungen in Bezug auf die in 2 gezeigte alternierende Anordnung und die in 3 gezeigte herkömmliche, getrennte Anordnung;
  • 9 zeigt ein Diagramm einer simulierten MAG einer Verstärkungsschaltung mit einem Ausgangsstufentransistor, bei der die Ersatzinduktivitätswerte der Darstellung von 8 für die sich vom Kollektor und Emitter des Ausgangsstufentransistors aus erstreckende Signalleitung und Masseleitung gelten, in Bezug auf die in 1 gezeigte alternierende Anordnung und die in 3 gezeigte herkömmliche, getrennte Anordnung.
  • 10 zeigt eine schematische Darstellung einer Radiofrequenz (RF)-Halbleiteranordnung; und
  • 11 zeigt eine Querschnittsansicht der gehäusten Radiofrequenz (RF)-Halbleiteranordnung von 10.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • (Beispiel 1)
  • 1 zeigt eine schematische Darstellung einer Radiofrequenz-Halbleiteranordnung gemäß einem Hintergrundbeispiel.
  • In 1 kennzeichnet das Bezugskennzeichen 1 einen IC Chip (z. B. GaAs); 2 kennzeichnet einen Ausgangsstufentransistor innerhalb des IC Chips; 3 kennzeichnet ein Bondpad; 4 kennzeichnet eine Signalleitung (Bonddraht); 5 kennzeichnet eine Masseleitung (Bonddraht); 7 kennzeichnet einen Trägersubstratpin für die Signalleitung; 8 kennzeichnet einen Massepunkt; und 9 kennzeichnet ein Substrat. Die Richtung der elektromagnetischen Kopplung zwischen der Signalleitung 4 und der Masseleitung 5 wird durch den Pfeil 6 gekennzeichnet. Wie vorhergehend beschrieben wurde, besteht der Massepunkt 8 üblicherweise aus einem Metallbereich (gewöhnlich als „slug" bezeichnet), der auf einer Rückseite des Gehäuses frei liegt. Alternativ hierzu kann ein Massepin des Trägersubstrats als Massepunkt 8 verwendet werden.
  • Der Prägnanz halber wird lediglich der Ausgangsstufentransistor 2 erläutert, wobei weitere Elemente der Radiofrequenz-Halbleiteranordnung ausgelassen werden.
  • Der Ausgangsstufentransistor 2 innerhalb des Chips enthält einen Kollektor (oder ein Drain) und einen Emitter (oder eine Source). Die Drähte für den Kollektor und den Emitter dienen als entsprechende Signalleitung 4 und Masseleitung 5. Die jeweiligen Ströme in der Signalleitung 4 und der Masseleitung 5 weisen gewöhnlich eine Phasendifferenz von ungefähr 180° auf.
  • Die Bonddrähte (d. h. die Signalleitung 4 und die Masseleitung 5) sind parallel und benachbart zueinander angeordnet, so dass die von entsprechenden Bonddrähten 4 und 5 erzeugten Magnetfelder einander reduzieren oder im Wesentlichen auslöschen.
  • Somit sind die Bonddrähte (d. h. die Signalleitung 4 und die Masseleitung 5), die sich von den Bondpads 3 innerhalb des IC Chips 1 erstrecken, parallel zueinander und so nahe als möglich benachbart zueinander angeordnet, so dass diese Bonddrähte elektromagnetisch gekoppelt werden können. Dadurch kann der Ersatzinduktivitätswert der Bonddrähte 4 und 5 aufgrund der durch die invertierten Stromphasen innerhalb der Bonddrähte 4 und 5 erzeugten gegenseitigen Induktivität reduziert werden.
  • Die hierin verwendete „parallele" Anordnung der Bonddrähte 4 und 5 betrifft einen Grad an Parallelität, der zur Erzeugung einer elektromagnetischen Kopplung zwischen den Bonddrähten 4 und 5 ausreicht. Die Parallelität zwischen den Bonddrähten 4 und 5 erfordert keine geometrische Präzision.
  • Wie vorhergehend beschrieben wurde, kann eine erhebliche Verbesserung der Verstärkungseigenschaften des Transistors 2 erzielt werden, indem die Induktivitätskomponente, die insbesondere der sich vom Emitter (oder der Source) des Transistors 2 erstreckenden Masseleitung 5 zuzuschreiben ist, reduziert wird.
  • 6 zeigt eine Darstellung eines Zusammenhangs zwischen einem Ersatzinduktivitätswert bei Einprägen von Strömen in zwei Drähte (Länge: 1 mm), und einem Abstand zwischen den jeweiligen Leitermitten der beiden Drähte, wobei zwischen den beiden Strömen eine Phasendifferenz von ungefähr 180° vorliegt. Die in 6 gezeigten Ergebnisse rühren von einer elektromagnetischen Feldsimulation bei Einsatz von Bonddrähten (entsprechend der Signalleitung 4 und der Masseleitung 5) aus Gold (Au) mit einem Durchmesser von ungefähr 25 μm her.
  • Der 6 kann entnommen werden, dass der Ersatzinduktivitätswert abnimmt, falls der Abstand zwischen der Masseleitung 5 und der entsprechenden Signalleitung 4 kleiner wird.
  • In Anbetracht des tatsächlichen Drahtdurchmessers, der üblicherweise verwendet wird, und den seitens der Bondgeräte auferlegten Begrenzungen wurde die obige Simulation lediglich bis zu einem Abstand von 60 μm zwischen den entsprechenden Leitermitten der beiden Drähte durchgeführt.
  • 7 zeigt eine Darstellung der Ergebnisse einer Simulation einer Verstärkungsschaltung einschließlich des Ausgangsstufentransistors 2 (in 1 gezeigt), wobei die Ergebnisse der elektromagnetischen Feldsimulation (in 6 gezeigt) für die Signalleitung 4 und die Masseleitung 5, die sich entsprechend vom Kollektor und Emitter des Ausgangsstufentransistors 2 erstrecken, gelten. Die Simulationen wurden zur Ermittlung einer MAG (maximal verfügbaren Verstärkung) bei einer Betriebsfrequenz von ungefähr 2 GHz durchgeführt.
  • Wie den Ergebnissen obiger Simulation entnommen werden kann, nimmt mit abnehmendem Abstand zwischen der Masseleitung 5 und der zugeordneten Signalleitung 4 der Ersatzinduktivitätswert ab und die Verstärkung der Verstärkungsschaltung steigt an (es gilt zu beachten, dass in 1 lediglich der Ausgangsstufentransistor 2 gezeigt ist).
  • Somit sind die Bonddrähte (d. h. die Signalleitung 4 und die Masseleitung 5) dieses Beispiels bis zu einem Abstand von 60 μm benachbart zueinander angeordnet, so dass die Verstärkungsschaltung mit derartigen Bonddrähten eine Verstärkung erzielt, die einer mit dem herkömmlichen Beispiel erzielbaren Verstärkung gleichkommt, wobei im letzteren Falle vier Bonddrähte zum Erstellen des Massebezugs verwendet werden (siehe Darstellung in 5).
  • Ebenso ist zu erkennen, dass die Erfindung sich für eine Packung bei hoher Dichte eignet, da die Wirkung der Erfindung zunimmt, falls der Abstand zwischen der Masseleitung 5 und der entsprechenden Signalleitung 4 abnimmt.
  • (Beispiel 2)
  • 2 zeigt eine schematische Darstellung einer RF-Halbleiteranordnung gemäß einem Beispiel 2, das eine Ausführungsform der Erfindung darstellt.
  • Ein in mobilen Kommunikationsgeräten verwendeter RF-Leistungsverstärker oder Desgleichen enthält typischerweise großflächig ausgelegte Transistoren als Ausgangsstufentransistoren für eine bessere Treiberfähigkeit. Darüber hinaus wird herkömmlich eine wie in 2 gezeigte Mehrfachtransistoreinheit verwendet. Das gegenwärtige Beispiel stellt einen Fall dar, bei dem die in 2 gezeigte Mehrfachtransistoreinheit (die fünf Transistoren enthält) als Ausgangsstufentransistor eingesetzt wird.
  • Für eine einzelne Mehrfachtransistoreinheit sind eine Mehrzahl von Bonddrähten vorgesehen, um die Kollektoren (oder Drains) und Emitter (oder Sources) des Ausgangsstufentransistors anzuschließen.
  • In 2 kennzeichnet das Bezugskennzeichen 1 einen IC Chip (z. B. GaAs); 2 kennzeichnet den Ausgangsstufentransistor (aus fünf Transistoren bestehend) innerhalb des IC Chips; 3 kennzeichnet ein Bondpad, 4 kennzeichnet eine Signalleitung (Bonddraht), 5 kennzeichnet eine Masseleitung (Bonddraht); 7 kennzeichnet einen Trägersubstratpin für die Signalleitung; 8 kennzeichnet einen Massepunkt; und 9 kennzeichnet ein Substrat. Die Richtung der elektromagnetischen Kopplung zwischen der Signalleitung 4 und der Masseleitung 5 ist mit einem Pfeil 6 gekennzeichnet. Der Massepunkt 8 besteht typischerweise aus einem Metallbereich (gewöhnlich als „slug" bezeichnet) und liegt auf einer Rückseite des Gehäuses frei oder es wird ein Massepin des Trägersubstrats, wie vorhergehend beschrieben, verwendet.
  • Alle Kollektoren der fünf Transistoren innerhalb des Ausgangsstufentransistors 2 sind mittels interner Drähte in einer gemeinsamen Leitung integriert; dasselbe trifft auf die Emitter der fünf Transistoren innerhalb des Ausgangsstufentransistors 2 zu. Die Bondpads 3 sind benachbart zu den einzelnen Transistoren vorgesehen, so dass die Kollektoren (oder die Drains) und die Emitter (oder die Sources) der Transistoren mit den entsprechenden Signalleitungen 4 und Masseleitungen 5 über die Bondpads 3 verbunden sind. Die Signalleitungen 4 und Masseleitungen 5 sind alternierend angeordnet.
  • Aufgrund der alternierenden und benachbarten Anordnung der Signalleitungen 4 und Masseleitungen 5 kann der Ersatzinduktivitätswert der Signalleitungen 4 und Masseleitungen 5 auf dieselbe Weise wie im Beispiel 1 reduziert werden.
  • In diesem Beispiel wird angenommen, dass die entsprechenden Bonddrähte (entsprechend der Signalleitungen 4 und Masseleitungen 5) aus Gold (Au) bestehen. Es wird angenommen, dass diese eine Länge von ungefähr 1 mm und einen Durchmesser von ungefähr 25 μm einnehmen. Es sind fünf Signalleitungen 4 vorgesehen, wobei vier Masseleitungen 5 bereitgestellt werden. Die Signalleitungen 4 und die Masseleitungen 5 sind alternierend mit einem Abstand von ungefähr 140 μm zwischen den entsprechenden Leitungen angeordnet. Nachfolgend wird die Anordnung gemäß dieses Beispiels der Erfindung als „alternierende Anordnung" bezeichnet.
  • 3 zeigt eine herkömmliche Anordnung, die mit der Anordnung des gegenwärtigen Beispiels der Erfindung übereinstimmt, abgesehen von der Anordnung der Signalleitungen 4 und der Masseleitungen 5. In der herkömmlichen Anordnung sind die Signalleitungen 4 und die Masseleitungen 5 getrennt voneinander angeordnet; eine derartige Anordnung wird im Folgenden als „getrennte Anordnung" bezeichnet.
  • 8 zeigt eine Darstellung der Ergebnisse von Simulationen für die alternierende Anordnung gemäß dem gegenwärtigen Beispiel der Erfindung als auch der herkömmlichen separaten Anordnung. Die Ersatzinduktivitätswerte der Signalleitungen 4 und Masseleitungen 5 für die entsprechenden Anordnungen wurden mittels elektromagnetischen Feldsimulationen erzielt.
  • Wie der 8 entnommen werden kann, wird der Ersatzinduktivitätswert der den Masseleitungen 5 entsprechenden Bonddrähte, deren Induktivität schwerer zu reduzieren ist und deshalb von größerer Bedeutung als diejenige der Signalleitungen 4 ist, gemäß diesem Beispiel der alternierenden Anordnung auf ungefähr die Hälfte derjenigen der herkömmlichen getrennten Anordnung reduziert.
  • 9 zeigt eine Darstellung der Ergebnisse einer Simulation in Bezug auf die alternierende Anordnung gemäß diesem Beispiel und der herkömmlichen getrennten Anordnung für eine Verstärkungsschaltung einschließlich des Ausgangsstufenverstärkers 2, wobei die Ergebnisse der elektromagnetischen Feldsimulation (in 8 gezeigt) für die Signalleitungen 4 und die Masseleitungen 5, welche sich von den entsprechenden Kollektoren und Emittern des Ausgangsstufentransistors 2 aus erstrecken, gelten. Die Simulation wurde zur Bestimmung einer MAG bei einer Betriebsfrequenz von ungefähr 2 GHz auf die eingangs beschriebene Weise durchgeführt.
  • Der 9 kann entnommen werden, dass die alternierende Anordnung gemäß dem gegenwärtigen Beispiel der Erfindung eine Verstärkung bereitstellt, die ungefähr 4 dB größer ist (mit ungefähr 2.5 mehr Leistung) als diejenige der herkömmlichen getrennten Anordnung. (Es gilt zu beachten, dass die Absolutwerte der in der Darstellung von 9 gezeigten Verstärkung kleiner als diejenigen der Simulationen für die 5 und 7 erscheinen, da die Einheitsgröße des in der Simulation von 9 eingesetzten Transistors größer als die Einheitsgröße des in den Simulationen von 5 und 7 verwendeten Transistors war)
  • Hierin beschriebene Beispiele betreffen Ausgangsstufentransistoren. Solange jedoch eine Signalleitung und eine zugeordnete Masseleitung vorliegen, die sich von einem IC Chip aus erstrecken, können die Auswirkungen dieser Erfindung durch eine ähnliche Anordnung von Signalleitung und Masseleitung in zueinander im Wesentlichen paralleler und benachbarter Weise erzielt werden.
  • Obwohl das Beispiel 2 eine alternierende Anordnung für Masseleitungen und Signalleitungen darstellt, die im Wesentlichen parallel und benachbart zueinander liegen, können die Masseleitungen und Signalleitungen etwa ebenso in der folgenden Reihenfolge angeordnet werden: Masseleitung – Signalleitung – Signalleitung – Masseleitung – usw. Die Erfinder dieser Anmeldung haben herausgefunden, dass eine derartige Anordnung, die ein weiteres Hintergrundbeispiel darstellt, ebenso den Ersatzinduktivitätswert der Masseleitungen im Vergleich zur herkömmlichen getrennten Anordnung reduzieren kann.
  • Die hierin gegebenen Beispiele stellen einen RF-Halbleiterchip dar, der von oben montiert wird und elektrisch mit den Anschlüssen eines Gehäuses oder eines Substrats durch Drahtbonden verbunden ist. Selbst falls der RF-Halbleiterchip von unten in ein Gehäuse über Lotkontakthügel an dessen Anschlüssen montiert wird, ist es möglich, den Ersatzinduktivitätswert der Masseleitungen zu reduzieren, indem die Masseleitungen und die entsprechenden Signalleitungen im Wesentlichen parallel und benachbart zueinander positioniert werden.
  • Unten stehend wird ein Fall beschrieben, bei dem die in 2 gezeigte RF-Halbleiteranordnung der Erfindung verpackt wird.
  • 10 zeigt eine schematische Darstellung einer verpackten, d. h. gehäusten RF-Halbleiteranordnung und 11 zeigt eine Querschnittsansicht der verpackten RF-Halbleiteranordnung von 10. Zur Erläuterung ist in den 10 und 11 lediglich eine Seite eines IC Chips dargestellt. Jedoch wird der IC Chip in der Praxis über Drähte an zwei gegenüberliegenden Seiten der vier Seiten des IC Chips gebondet.
  • Sowohl das Substrat 9 und jeder Trägersubstratpin werden unter Einsatz von Prozesstechniken wie chemischem Ätzen und Druckpressen mit einer flachen Platte aus z. B. einem Fe-Ni Legierungsmaterial ausgebildet. Der IC Chip 1 wird mit einem Die-Bondmaterial 11 auf das Substrat 9 montiert. Materialien wie eine Silberpaste und Lot kommen als Die-Bondmaterial 11 zum Einsatz. Jedes Bondpad 3 ist elektrisch mit einem zugeordneten Trägersubstratpin 7 entweder über eine Signalleitung 4 oder eine Masseleitung 5 verbunden. Das Substrat 9, der IC Chip 1 und ein Bereich jedes Trägersubstratpins 7 sind über ein Harz 12 (z. B. Epoxydharz) abgedichtet, wodurch die RF-Halbleiteranordnung verpackt wird. Die Trägersubstratpins 7 stehen vom Harz 12 ab. Jeder weitere Trägersubstratpin 7 (der zum Herstellen eines Massebezugs verwendet wird) ist mit einem externen Draht 10 zum Herstellen des Massebezugs ausgestattet. Die Rückseite des Substrats 9 muss nicht mit dem Harz 12 vergossen werden. Stattdessen kann ein Metallbereich auf der Rückseite des Substrats 9 vorgesehen sein, so dass der Metallbereich zur Abstrahlung von Wärme oder als Anschluss zum Herstellen des Massebezugs verwendet werden kann.
  • Bei obigem Aufbau erstrecken sich die Masseleitungen außerhalb des Harzes 12 über die Trägersubstratpins 7, so dass diese über die jeweiligen externen Leitungen 10 einen Massebezug erfahren. Alternativ hierzu kann eine Ausdehnung des Substrats 9, das durch das Harz 12 abgedichtet ist, als Masse-Trägersubstrat zum Draht-Bonden verwendet werden. In diesem Fall ist es nicht erforderlich, die externen Drähte 10 von den Trägersubstratpins 7 zu den Massepunkten 8, wie in 10 gezeigt, zu erstrecken. Dadurch können die externen Verbindungsanschlüsse (Trägersubstratpins 7) zum Herstellen des Massebezugs weggelassen werden, so dass die Anzahl der Trägersubstratpins 7 reduziert werden kann. Die Rückseite des Substrats 9 muss nicht mit dem Harz 12 vergossen werden. Stattdessen kann ein Metallbereich auf der Rückseite des Substrats 9 bereitgestellt werden, so dass der Metallbereich zur Wärmeabstrahlung oder als Anschluss zum Herstellen des Massebezugs verwendet werden kann.
  • Obwohl ein solcher Fall beschrieben wurde, bei dem der IC Chip 1 von oben auf das Substrat 9, auf das die Signalleitungen 4 Draht-gebondet werden, Die-gebondet wird, kann der IC Chip 1 auch von unten Die-gebondet werden. In diesem Falle werden Lotkügelchen ausgebildet, die als Anschlüsse dienen und der IC-Chip 1 kann auf die Trägersubstrate mittels Flip-Chip-Bonden aufgebracht werden.
  • Wie hierin detailliert beschrieben wurde, werden Masseleitungen und Signalleitungen, die eine Phasendifferenz von ungefähr 180° zueinander aufweisen, parallel und benachbart zueinander angeordnet und alternierend positioniert, um die gegenseitige Induktivität zwischen den Signalleitungen und den Masseleitungen zu nutzen. Dadurch reduziert die Erfindung insbesondere auf effektive Weise den Ersatzinduktivitätswert der Masseleitungen in einer RF-Halbleiteranordnung.
  • Somit ist es erfindungsgemäß nicht erforderlich, einen speziellen Prozess zum Ausbilden eines Aussparungsbereichs für eine Die-Bond-Sektion vorzusehen, um die Länge der Bonddrähte zu verkürzen, was jedoch bei einem der oben beschriebenen herkömmlichen Verfahren erforderlich wäre. Dadurch kann die Erfindung zu sehr geringen Herstellungskosten realisiert werden. Ebenso ist zu erkennen, dass das herkömmliche Verfahren des Kürzens der Länge der Bonddrähte zusammen mit dieser Erfindung zu einer weiteren Reduzierung der Induktivitätswerte führt.
  • Die in einem Leistungsverstärker verwendeten Ausgangsstufentransistoren sind typischerweise derart gestaltet, dass diese eine geringe Ausgangs impedanz aufweisen (wodurch eine große Stromamplitude möglich wird), so dass trotz des Trends der vergangenen Jahre hin zu einer geringen Betriebsspannung ausreichend Ausgangsleistung erzielt werden kann. Die Erfindung ist insbesondere in Anwendungen wie Leistungsverstärkern, bei denen eine große Stromamplitude erforderlich ist, von Vorteil, da hier die Auswirkungen der gegenseitigen Induktivität mit zunehmender Stromamplitude ausgeprägter sind.
  • Da mobile Kommunikation zunehmend an Bedeutung gewinnt, werden höhere Frequenzen in den verschiedenen Typen mobiler Geräte eingesetzt werden. In einem mobilen Gerät, das bei sehr hohen Frequenzen betrieben wird (z. B. einem GHz Band), muss jedes RF-Halbleitergerät innerhalb der Anordnung in der Nähe seiner Leistungsgrenze betrieben werden. Aus diesem Grund muss es möglich sein, die optimale Leistungsfähigkeit jeder Halbleiteranordnung zu beanspruchen, um nicht die gesamte Leistungsfähigkeit des mobilen Geräts zu beeinträchtigen.
  • Die induktive Komponente einer Masseleitung ist ein Hauptfaktor, der die Leistungsfähigkeit einer gegebenen Halbleiteranordnung als Ganzes erniedrigen könnte. Deshalb bringt die Reduzierung der induktiven Komponente gemäß dieser Erfindung einen erheblichen Vorteil bei höheren Frequenzen mit sich.
  • Darüber hinaus ist es möglich, eine RF-Halbleiteranordnung anzugeben, die einfach handzuhaben ist, indem deren Masseleitungen und Signalleitungen mit einem Harz abgedichtet und verpackt werden. Das Abdichten und Verpacken des IC Chips mit einem Harz ist insbesondere im Hinblick auf die Reduzierung der Ersatzinduktivität der Masseleitungen in der Umgebung des IC Chips von Vorteil, wo die Masseleitungen in unmittelbarer Nähe zu den Signalleitungen liegen und deshalb auf die von den benachbarten Signalleitungen erzeugten Magnetfelder sehr empfindlich sind.

Claims (7)

  1. Halbleiteranordnung für Radiofrequenzen (RF) mit: einem RF-Halbleiterchip (1); einem Substrat, auf das der RF-Halbleiterchip (1) montiert ist; einer Mehrzahl benachbarter Paare von Signalleitungen (4) und Masseleitungen (5), wobei jedes Paar eine Signalleitung (4) und eine zugehörige Masseleitung (5) aufweist um den RF-Halbleiterchip (1) an das Substrat anzuschließen, wobei die Signalleitungen (4) und die Masseleitungen (5) an eine Transistorausgangsstufe des RF-Halbleiterchips (1) angeschlossen sind und hinsichtlich jedes der Mehrzahl von Paaren im Wesentlichen parallel und benachbart zueinander angeordnet sind, die Signalleitungen und Masseleitungen alternieren, und die Transistorausgangsstufe einen jeweils invertierten Stromfluss durch die Signalleitung (4) und Masseleitung (5) jedes Paars verursacht.
  2. RF-Halbleiteranordnung nach Anspruch 1, wobei die Signalleitung (4) und die Masseleitung (5) in einem Abstand von ungefähr 140 μm zwischen entsprechenden Leitungszentren der Signalleitung und Masseleitung angeordnet sind.
  3. RF-Halbleiteranordnung nach Anspruch 1, wobei die Signalleitung (4) und die Masseleitung (5) jeweils eine Länge von ungefähr 1 mm und einen Durchmesser von ungefähr 25 μm aufweisen.
  4. RF-Halbleiteranordnung nach Anspruch 1, wobei die Signalleitung (4) und die Masseleitung (5) Gold (Au) aufweisen.
  5. RF-Halbleiteranordnung nach Anspruch 1, wobei der RF-Halbleiterchip (1) Galliumarsenid (GaAs) aufweist.
  6. RF-Halbleiteranordnung nach Anspruch 1, wobei der RF-Halbleiterchip (1), die Signalleitung (4) und die Masseleitung (5) innerhalb eines Gehäuses platziert sind.
  7. RF-Halbleiteranordnung nach Anspruch 6, wobei das Gehäuse eine Harzabdichtung aufweist.
DE60028649T 1999-04-23 2000-04-07 Halbleiteranordnung für Radiofrequenzen Expired - Fee Related DE60028649T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11733699 1999-04-23
JP11733699 1999-04-23
JP2000081062A JP3483132B2 (ja) 1999-04-23 2000-03-22 高周波半導体装置
JP2000081062 2000-03-22

Publications (2)

Publication Number Publication Date
DE60028649D1 DE60028649D1 (de) 2006-07-27
DE60028649T2 true DE60028649T2 (de) 2007-05-31

Family

ID=26455472

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60028649T Expired - Fee Related DE60028649T2 (de) 1999-04-23 2000-04-07 Halbleiteranordnung für Radiofrequenzen

Country Status (4)

Country Link
US (1) US6492667B2 (de)
EP (1) EP1047130B1 (de)
JP (1) JP3483132B2 (de)
DE (1) DE60028649T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001268597A1 (en) * 2000-07-06 2002-01-21 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
JP4804643B2 (ja) * 2001-05-08 2011-11-02 三菱電機株式会社 高周波回路装置とその製造方法
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
FR2856196B1 (fr) * 2003-06-13 2005-09-09 St Microelectronics Sa Composant electronique protege contre les decharges electrostatiques
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
JP2007005509A (ja) * 2005-06-23 2007-01-11 Rohm Co Ltd 半導体集積回路装置及びこれを用いたレギュレータ
JP5181424B2 (ja) * 2006-03-28 2013-04-10 富士通株式会社 高出力増幅器
US7683480B2 (en) * 2006-03-29 2010-03-23 Freescale Semiconductor, Inc. Methods and apparatus for a reduced inductance wirebond array
JP2008187658A (ja) * 2007-01-31 2008-08-14 Matsushita Electric Ind Co Ltd 増幅回路
JP4870610B2 (ja) * 2007-04-18 2012-02-08 シャープ株式会社 並列接続トランジスタ
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8664774B1 (en) * 2010-04-09 2014-03-04 Lattice Semiconductor Corporation Bondwire configuration for reduced crosstalk
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
CN105706223B (zh) * 2013-11-07 2019-02-12 恩智浦美国有限公司 键合线布置的可调损耗
US9875963B2 (en) * 2014-12-19 2018-01-23 Toshiba Memory Corporation Semiconductor device
CN106980158A (zh) * 2016-01-19 2017-07-25 青岛海信宽带多媒体技术有限公司 一种光模块
DE112018006918T5 (de) * 2018-01-22 2020-10-01 Mitsubishi Electric Corporation Verstärker
CN113703099A (zh) * 2020-05-21 2021-11-26 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686492A (en) * 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
JPH02107001A (ja) 1988-10-17 1990-04-19 Matsushita Electric Ind Co Ltd 高周波回路装置
JPH02226748A (ja) * 1989-02-28 1990-09-10 Toshiba Corp パッケージ型集積回路部品
JPH03262302A (ja) 1990-03-13 1991-11-22 Toshiba Corp 高周波用基板
JPH08222657A (ja) * 1995-02-17 1996-08-30 Hitachi Ltd 半導体集積回路装置
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
EP0895287A3 (de) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und Leiterrahmen für dieselbe

Also Published As

Publication number Publication date
US6492667B2 (en) 2002-12-10
EP1047130A1 (de) 2000-10-25
US20020163018A1 (en) 2002-11-07
JP3483132B2 (ja) 2004-01-06
JP2001007140A (ja) 2001-01-12
DE60028649D1 (de) 2006-07-27
EP1047130B1 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
DE60028649T2 (de) Halbleiteranordnung für Radiofrequenzen
DE102016105742B4 (de) Multi-Hohlraum-Package mit einem einzigen Metallflansch und Herstellungsverfahren dafür
DE69326112T2 (de) Umhüllte Halbleiteranordnung
KR0156334B1 (ko) 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
DE3786844T2 (de) Packung für integrierte Schaltung.
DE69321052T2 (de) Oberflächenmontierte Hybrid-Mikroschaltung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102006033457A1 (de) Hochfrequenzleistungsverstärker
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE2352357A1 (de) Halbleitergehaeuse
DE69010546T2 (de) Hochfrequenz-Halbleiteranordnung.
DE10142585A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE19837911A1 (de) Auf einem Zuleitungsrahmen basierendes Vertikalverbindungsgehäuse
DE4115128C2 (de) Halbleiter-Leistungs-Anordnung für Hochfrequenz-Anwendungen und Verfahren zu Bildung einer solchen
DE10238781A1 (de) Halbleitervorrichtung
DE112021002506T5 (de) Hochfrequenzmodul und Kommunikationsgerät
DE102013223500B4 (de) Hochfrequenzvorrichtung
DE10205563A1 (de) Halbleiter-Die-Packung mit zwei Die-Paddles
EP0668615A1 (de) Kunststoff-SMD-Gehäuse für einen Halbleiterchip
DE3688205T2 (de) Packungsstruktur fuer einen halbleiterchip.
DE19641875C2 (de) Hochfrequenzschaltungsbauelement
EP0602278B1 (de) Bipolarer Hochfrequenztransistor
DE112018008188B4 (de) Halbleitervorrichtung und Antennenvorrichtung
DE69724882T2 (de) Hochfrequenz-FET
DE19648308A1 (de) Funkkommunikationsmodul

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee