JPH02226748A - パッケージ型集積回路部品 - Google Patents
パッケージ型集積回路部品Info
- Publication number
- JPH02226748A JPH02226748A JP1047140A JP4714089A JPH02226748A JP H02226748 A JPH02226748 A JP H02226748A JP 1047140 A JP1047140 A JP 1047140A JP 4714089 A JP4714089 A JP 4714089A JP H02226748 A JPH02226748 A JP H02226748A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- integrated circuit
- grounding
- wiring
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000004080 punching Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 7
- 239000000919 ceramic Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はパッケージ型集積回路部品に係り、特に周波数
がＩＧＨｚを超える高速信号を扱う端子を備えたパッケ
ージ型集積回路部品に関する。
がＩＧＨｚを超える高速信号を扱う端子を備えたパッケ
ージ型集積回路部品に関する。
（従来の技術）
たとえばＳｒ（シリコン）もしくはＧａＡｓ（ガリウム
ヒ素）などの半導体チップに、複数のトランジスタなど
を形成して成る高速動作可能の半導体集積回路チップを
、気密封止したパッケージ型集積回路部品が知られてい
る。たとえば、第４図に要部を断面的に、また第５図に
要部を平面的にそれぞれ示すような構成のパッケージ型
の高速ディジタル集積回路部品が開発されている。第４
図および第５図において、１はほぼ中心部が打ち抜かれ
た絶縁基板、２はこの絶縁基板１の一方の主面側に一体
的に配設された金属板、３は前記絶縁基板１の打ち抜か
れにより露出した領域の金属板面２ａ上に搭載された半
導体集積回路チップである。４は前記絶縁基板１の他方
の主面に周縁方向に、たとえばメタライズにより並列し
て延設されかつ、半導体集積回路チップ３に電気的に接
続される信号用配線、５はこれら互いに隣り合う信号用
配線４の間に離隔してメタライズにより形設された接地
用配線、６は前記半導体集積回路チップ３の電極パット
３ａと信号用配線４および接地用配線５とを電気的に接
続するボンディングワイヤである。なお、上記接地用配
線５は構成されるパッケージ型集積回路部品の共振周波
数を上げるため、上記信号用配線５複数本当り１本の割
で形設されるもので、その形設ピッチは、パッケージ型
集積回路部品についての所要周波数帯域の上限値の１７
４波長以下になるように選ばれる。上記例示では、信号
用配線４間の漏話を抑制するため、この接地用配線５を
信号用配線４間にそれぞれ形設しコブラナ型の配線構造
としである。さらに、７は開口する端面が前記信号用配
線４および接地用配線５を横切り前記絶縁基板１面上に
絶縁的に対接して前記回路チップ３を気密封止する蓋体
であり、この例での蓋体７はセラミック筒体７ａとこの
筒体７ａの他端面を封止する封止金属板７ｂとで構成し
である。なお、このセラミック筒体７ａは一般に前記両
４．５の形成後、つまり導体ペーストを所要のパターン
に印刷し、焼成する段階で焼きつけることにより装着さ
れている。
ヒ素）などの半導体チップに、複数のトランジスタなど
を形成して成る高速動作可能の半導体集積回路チップを
、気密封止したパッケージ型集積回路部品が知られてい
る。たとえば、第４図に要部を断面的に、また第５図に
要部を平面的にそれぞれ示すような構成のパッケージ型
の高速ディジタル集積回路部品が開発されている。第４
図および第５図において、１はほぼ中心部が打ち抜かれ
た絶縁基板、２はこの絶縁基板１の一方の主面側に一体
的に配設された金属板、３は前記絶縁基板１の打ち抜か
れにより露出した領域の金属板面２ａ上に搭載された半
導体集積回路チップである。４は前記絶縁基板１の他方
の主面に周縁方向に、たとえばメタライズにより並列し
て延設されかつ、半導体集積回路チップ３に電気的に接
続される信号用配線、５はこれら互いに隣り合う信号用
配線４の間に離隔してメタライズにより形設された接地
用配線、６は前記半導体集積回路チップ３の電極パット
３ａと信号用配線４および接地用配線５とを電気的に接
続するボンディングワイヤである。なお、上記接地用配
線５は構成されるパッケージ型集積回路部品の共振周波
数を上げるため、上記信号用配線５複数本当り１本の割
で形設されるもので、その形設ピッチは、パッケージ型
集積回路部品についての所要周波数帯域の上限値の１７
４波長以下になるように選ばれる。上記例示では、信号
用配線４間の漏話を抑制するため、この接地用配線５を
信号用配線４間にそれぞれ形設しコブラナ型の配線構造
としである。さらに、７は開口する端面が前記信号用配
線４および接地用配線５を横切り前記絶縁基板１面上に
絶縁的に対接して前記回路チップ３を気密封止する蓋体
であり、この例での蓋体７はセラミック筒体７ａとこの
筒体７ａの他端面を封止する封止金属板７ｂとで構成し
である。なお、このセラミック筒体７ａは一般に前記両
４．５の形成後、つまり導体ペーストを所要のパターン
に印刷し、焼成する段階で焼きつけることにより装着さ
れている。
（発明が解決しようとする課題）
上記のように、パッケージ型集積回路部品において、信
号用配線４および接地用配線５の配線構造をコブラナ構
造にし、そのパッケージ型集積回路部品の共振周波数を
上げ、信号用配線間結合を低減し得るとしても、反射特
性など他の高速信号特性の点で問題がある。すなわち、
取り扱う信号が高速になるに伴い、前記信号用配線４お
よび接地用配線５を分布定数線路と考え、これら信号用
配線４および接地用配線５の特性インピーダンスを制御
することが必要となる。この特性インピーダンス制御の
必要性は伝送路長が信号の波長と同程度以下になると顕
著になってくる。ところで、上記構成のパッケージ型集
積回路部品の場合は、信号用配線４および接地用配線５
が絶縁基板１と蓋体７のセラミック筒体７ａで両側を挟
まれた部分と、絶縁基板１で支持されているだけの部分
とがある。このため、前記信号用配線４の特性インピー
ダンスに不連続が生じ、この特性インピーダンスの不連
続（不整合）によって反射損失が増大して、パッケージ
型集積回路部品の高周波特性が十分に向上、改善されて
いないのが実情である。
号用配線４および接地用配線５の配線構造をコブラナ構
造にし、そのパッケージ型集積回路部品の共振周波数を
上げ、信号用配線間結合を低減し得るとしても、反射特
性など他の高速信号特性の点で問題がある。すなわち、
取り扱う信号が高速になるに伴い、前記信号用配線４お
よび接地用配線５を分布定数線路と考え、これら信号用
配線４および接地用配線５の特性インピーダンスを制御
することが必要となる。この特性インピーダンス制御の
必要性は伝送路長が信号の波長と同程度以下になると顕
著になってくる。ところで、上記構成のパッケージ型集
積回路部品の場合は、信号用配線４および接地用配線５
が絶縁基板１と蓋体７のセラミック筒体７ａで両側を挟
まれた部分と、絶縁基板１で支持されているだけの部分
とがある。このため、前記信号用配線４の特性インピー
ダンスに不連続が生じ、この特性インピーダンスの不連
続（不整合）によって反射損失が増大して、パッケージ
型集積回路部品の高周波特性が十分に向上、改善されて
いないのが実情である。
本発明は上記事情に対処してなされたもので、パッケー
ジ型集積回路部品の信号用配線４および接地用配線５の
配線構造をコブラナ構造にしかつ、これら信号用配線４
および接地用配線５の特性インピーダンスの不整合をな
（して、良好な高周波特性を保持させることを目的とす
る。
ジ型集積回路部品の信号用配線４および接地用配線５の
配線構造をコブラナ構造にしかつ、これら信号用配線４
および接地用配線５の特性インピーダンスの不整合をな
（して、良好な高周波特性を保持させることを目的とす
る。
［発明の構成］
（課題を解決するための手段）
本発明はパッケージ型集積回路部品の信号用配線４およ
び接地用配線５の配線構造をコプラナ構造にしかつ、蓋
体端面との気密封止領域において隣合う信号用配線４お
よび接地用配線の間隙を、前記気密封止領域以外におけ
る両開線４，５の間隙よりも広（することを骨子とする
。つまり、気密封止領域において、互いに隣り合う信号
用配線４および接地用配線５のうち少なくとも接地用配
線５の幅を狭くして両開線４．５間を他の部分より離隔
させたことを特徴とする。
び接地用配線５の配線構造をコプラナ構造にしかつ、蓋
体端面との気密封止領域において隣合う信号用配線４お
よび接地用配線の間隙を、前記気密封止領域以外におけ
る両開線４，５の間隙よりも広（することを骨子とする
。つまり、気密封止領域において、互いに隣り合う信号
用配線４および接地用配線５のうち少なくとも接地用配
線５の幅を狭くして両開線４．５間を他の部分より離隔
させたことを特徴とする。
（作 用）
上記構成によれば、信号用配線は気密封止部において両
面を絶縁基板乃至絶縁体で挟着した形を成しているため
、非気密封止部における信号用配線の特性インピーダン
スが低くなる。しかし、前記信号用配線に平行して（並
列に）形設しである隣接の接地用配線との間隙が非気密
封止部における間隙よりも広く （大きく）採っである
ため、信号用配線の幅を全体的に狭くせずとも容易に特
性インピーダンスの整合を採ることができる。
面を絶縁基板乃至絶縁体で挟着した形を成しているため
、非気密封止部における信号用配線の特性インピーダン
スが低くなる。しかし、前記信号用配線に平行して（並
列に）形設しである隣接の接地用配線との間隙が非気密
封止部における間隙よりも広く （大きく）採っである
ため、信号用配線の幅を全体的に狭くせずとも容易に特
性インピーダンスの整合を採ることができる。
（実施例）
以下第１図乃至第３図を参照して本発明の実施例を説明
する。第１図は本発明に係るパッケージ型集積回路部品
の要部を平面的に示したもので、基本的な構成乃至構造
は第４図に示した場合と同様である。すなわち、本発明
に係るパッケージ型集積回路部品たとえば、高速ディジ
タル集積回路部品の構成乃至構造は、ほぼ中心部が打ち
抜かれた絶縁基板１、この絶縁基板１の一方の主面側に
一体的に配設された金属板２および前記絶縁基板１の打
ち抜かれにより露出した領域の金属板面２ａ上に搭載さ
れた半導体集積回路チップ３で本体部を構成している。
する。第１図は本発明に係るパッケージ型集積回路部品
の要部を平面的に示したもので、基本的な構成乃至構造
は第４図に示した場合と同様である。すなわち、本発明
に係るパッケージ型集積回路部品たとえば、高速ディジ
タル集積回路部品の構成乃至構造は、ほぼ中心部が打ち
抜かれた絶縁基板１、この絶縁基板１の一方の主面側に
一体的に配設された金属板２および前記絶縁基板１の打
ち抜かれにより露出した領域の金属板面２ａ上に搭載さ
れた半導体集積回路チップ３で本体部を構成している。
また、前記絶縁基板１の他方の主面には厚膜印刷法もし
くはメタライズにより並列（ほぼ平行に）して信号用配
線４と、これら互いに隣り合う信号用配線４の間に離隔
して厚膜印刷法もしくはメタライズにより接地用配線５
とが周縁方向にそれぞれ延設（形設）しである。つまり
、信号用配線４および接地用配線５はコブラナ型の配線
構造を成している。しかして、これらの、信号用配線４
および接地用配線５はたとえばアルミニウムからなるボ
ンディングワイヤ７により、前記半導体集積回路チップ
３の電極バット３ａと電気的に接続されるとともに他端
側は外部端子としての機能を成す。さらに、前記絶縁基
板１の他方の主面に形設されている信号用配線４および
接地用配線５を横切りかつ、絶縁基板１面上に絶縁的に
開口端が対接して前記回路チップ３を気密封止する蓋体
７、たとえばセラミック筒体７ａとこの筒体７ａの一端
面を封止金属板７ｂで封止して構成された蓋体７が装着
されて高速ディジタル集積回路部品を構成している。
くはメタライズにより並列（ほぼ平行に）して信号用配
線４と、これら互いに隣り合う信号用配線４の間に離隔
して厚膜印刷法もしくはメタライズにより接地用配線５
とが周縁方向にそれぞれ延設（形設）しである。つまり
、信号用配線４および接地用配線５はコブラナ型の配線
構造を成している。しかして、これらの、信号用配線４
および接地用配線５はたとえばアルミニウムからなるボ
ンディングワイヤ７により、前記半導体集積回路チップ
３の電極バット３ａと電気的に接続されるとともに他端
側は外部端子としての機能を成す。さらに、前記絶縁基
板１の他方の主面に形設されている信号用配線４および
接地用配線５を横切りかつ、絶縁基板１面上に絶縁的に
開口端が対接して前記回路チップ３を気密封止する蓋体
７、たとえばセラミック筒体７ａとこの筒体７ａの一端
面を封止金属板７ｂで封止して構成された蓋体７が装着
されて高速ディジタル集積回路部品を構成している。
上記基本構成を採りながら、本発明に係る高速ディジタ
ル集積回路部品においては、信号用配線４および接地用
配線５の気密封上部に対応する領域は、第１図平面的に
示すように、信号用配線４に隣接する接地用配線５の幅
を狭くし、この部分（領域）では信号用配線４と接地用
配線５との間隙が広くなるように形成しである。たとえ
ば誘電率９．５、厚さ３０１１の絶縁基板１面に厚さ２
９μ量の信号用配線４形設しくただし、気密封止部では
めっきされないため厚さは２５μ層）シ、信号用配線４
の特性インピーダンスを５０Ωにするために、信号用配
線４幅を１５０μ■１信号用配線４と接地用配線５との
間隙を１００μ禦にそれぞれ設定した場合、気密封止部
以外における信号用配線４の特性インピーダンスは５０
Ωとなし得るが、気密封止部における信号用配線４の特
性インピーダンスは３５Ωとなっている。しかるに、前
記において気密封止部における信号用配線４と接地用配
線５との間隙を３２０μ１１気密封上部以外における信
号用配線４と接地用配線５との間隙をそのまま １００
μ■とそれぞれ設定した場合には信号用配線４の特性イ
ンピーダンスを全体的に５０Ωに整合できる。
ル集積回路部品においては、信号用配線４および接地用
配線５の気密封上部に対応する領域は、第１図平面的に
示すように、信号用配線４に隣接する接地用配線５の幅
を狭くし、この部分（領域）では信号用配線４と接地用
配線５との間隙が広くなるように形成しである。たとえ
ば誘電率９．５、厚さ３０１１の絶縁基板１面に厚さ２
９μ量の信号用配線４形設しくただし、気密封止部では
めっきされないため厚さは２５μ層）シ、信号用配線４
の特性インピーダンスを５０Ωにするために、信号用配
線４幅を１５０μ■１信号用配線４と接地用配線５との
間隙を１００μ禦にそれぞれ設定した場合、気密封止部
以外における信号用配線４の特性インピーダンスは５０
Ωとなし得るが、気密封止部における信号用配線４の特
性インピーダンスは３５Ωとなっている。しかるに、前
記において気密封止部における信号用配線４と接地用配
線５との間隙を３２０μ１１気密封上部以外における信
号用配線４と接地用配線５との間隙をそのまま １００
μ■とそれぞれ設定した場合には信号用配線４の特性イ
ンピーダンスを全体的に５０Ωに整合できる。
この現象について説明すると、信号用配線４の特性イン
ピーダンスは、前記気密封止部では絶縁基板１の誘電率
や厚さ、両配線４，５の幅や厚さ、両配線４．５の間隔
、絶縁基板１を介した金属板２による接地などに左右さ
れるばかりでなく、蓋体７の影響を受ける。しかして、
上記蓋体７による影響の回避、つまり信号用配線４の全
領域に亘っての特性インピーダンスの整合は、前記気密
封止部において、信号用配線４と接地用配線５との間隙
を広く設定することにより達成される。
ピーダンスは、前記気密封止部では絶縁基板１の誘電率
や厚さ、両配線４，５の幅や厚さ、両配線４．５の間隔
、絶縁基板１を介した金属板２による接地などに左右さ
れるばかりでなく、蓋体７の影響を受ける。しかして、
上記蓋体７による影響の回避、つまり信号用配線４の全
領域に亘っての特性インピーダンスの整合は、前記気密
封止部において、信号用配線４と接地用配線５との間隙
を広く設定することにより達成される。
なお、上記実施例では気密封止部における信号用配線４
と接地用配線５との間隙を広く設定するため、接地用配
線５の幅のみを狭くしたが、第２図に平面的に示すよう
に、信号用配線４および接地用配線５の両者の幅をそれ
ぞれ狭くしてもよい。
と接地用配線５との間隙を広く設定するため、接地用配
線５の幅のみを狭くしたが、第２図に平面的に示すよう
に、信号用配線４および接地用配線５の両者の幅をそれ
ぞれ狭くしてもよい。
また、上記では信号用配線４および接地用配線５がそれ
ぞれ複数配設された例を示したが、第３図に平面的に示
すように、単数の信号用配線４をたとえば一つの接地用
配線５の切り欠き部で挟むような構成にしても上記と同
様に所要のインピーダンス整合を達成し得る。さらに、
上記では気密封止部における信号用配線４や接地用配線
５の幅を不連続的に狭くしたが、たとえばテーパ状にし
信号用配線５や接地用配線５の幅を連続的に狭（すると
、フリンジング容量などの影響も低減できる。
ぞれ複数配設された例を示したが、第３図に平面的に示
すように、単数の信号用配線４をたとえば一つの接地用
配線５の切り欠き部で挟むような構成にしても上記と同
様に所要のインピーダンス整合を達成し得る。さらに、
上記では気密封止部における信号用配線４や接地用配線
５の幅を不連続的に狭くしたが、たとえばテーパ状にし
信号用配線５や接地用配線５の幅を連続的に狭（すると
、フリンジング容量などの影響も低減できる。
さらにまた、上記では高速ディジタル集積回路部品につ
いて説明したが、高速ディジタル集積回路部品に限らず
高速信号に係る他のパッケージ型集積回路部品において
も、また金属製蓋体をフリットガラスで接合封止した構
成の場合も同様な作用。
いて説明したが、高速ディジタル集積回路部品に限らず
高速信号に係る他のパッケージ型集積回路部品において
も、また金属製蓋体をフリットガラスで接合封止した構
成の場合も同様な作用。
効果が得られる。
［発明の効果］
上記説明したように本発明によれば、パッケージ型集積
回路部品において、信号用配線および接地用配線の配線
構造をコブラナ構造とする一方、気密封止部における信
号用配線および接地用配線の間隙（ｆｉｔ隔距離）を、
他の部分における信号用配線および接地用配線の間隙よ
り広（設定したことにより、前記気密封止部での特性イ
ンピーダンスが整合それている。このため、従来のこの
種パッケージ型集積回路部品なたとえば、パッケージ型
の高速ディジタル集積回路部品に比べ反射損失が低減さ
れ、すぐれた高周波特性を維持１発揮する。
回路部品において、信号用配線および接地用配線の配線
構造をコブラナ構造とする一方、気密封止部における信
号用配線および接地用配線の間隙（ｆｉｔ隔距離）を、
他の部分における信号用配線および接地用配線の間隙よ
り広（設定したことにより、前記気密封止部での特性イ
ンピーダンスが整合それている。このため、従来のこの
種パッケージ型集積回路部品なたとえば、パッケージ型
の高速ディジタル集積回路部品に比べ反射損失が低減さ
れ、すぐれた高周波特性を維持１発揮する。
第１図、第２図および第３図は本発明に係るパッケージ
型集積回路部品の信号用配線および接地用配線構造のそ
れぞれ異なる例を示す平面図、第４図はパッケージ型集
積回路部品の構成例を示す断面図、第５図は従来のパッ
ケージ型集積回路部品の信号用配線および接地用配線構
造を示す平面図である。 １・・・絶縁基板 ２・・・金属板 ３・・・集積回路チップ ４・・・信号用配線 ５・・・接地用配線 ８・・・蓋体 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 −
型集積回路部品の信号用配線および接地用配線構造のそ
れぞれ異なる例を示す平面図、第４図はパッケージ型集
積回路部品の構成例を示す断面図、第５図は従来のパッ
ケージ型集積回路部品の信号用配線および接地用配線構
造を示す平面図である。 １・・・絶縁基板 ２・・・金属板 ３・・・集積回路チップ ４・・・信号用配線 ５・・・接地用配線 ８・・・蓋体 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 −
Claims (1)
- 【特許請求の範囲】 ほぼ中心部が打ち抜かれた絶縁基板と、 この絶縁基板の一方の主面側に一体的に配設された金属
板と、 前記絶縁基板の打ち抜かれにより露出した領域の金属板
面上に搭載された半導体集積回路チップと、 前記絶縁基板の他方の主面に周縁方向に延設されかつ、
前記回路チップに電気的に接続される信号用配線と、 この信号用配線を挟むように離隔して同一面上に配設さ
れた接地用配線と、 開口する端面が前記信号用配線および接地用配線を横切
り前記絶縁基板面上に絶縁的に対接して前記回路チップ
を気密封止する蓋体とを具備し、前記絶縁基板と蓋体と
が対接封止する領域に位置する信号用配線および接地用
配線の間隔を少くとも接地用配線の幅を小にして広大化
したことを特徴とするパッケージ型集積回路部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047140A JPH02226748A (ja) | 1989-02-28 | 1989-02-28 | パッケージ型集積回路部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047140A JPH02226748A (ja) | 1989-02-28 | 1989-02-28 | パッケージ型集積回路部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226748A true JPH02226748A (ja) | 1990-09-10 |
Family
ID=12766804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047140A Pending JPH02226748A (ja) | 1989-02-28 | 1989-02-28 | パッケージ型集積回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492667B2 (en) * | 1999-04-23 | 2002-12-10 | Sharp Kabushiki Kaisha | Radio frequency semiconductor apparatus |
-
1989
- 1989-02-28 JP JP1047140A patent/JPH02226748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492667B2 (en) * | 1999-04-23 | 2002-12-10 | Sharp Kabushiki Kaisha | Radio frequency semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908694A (en) | Semiconductor device | |
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| US6204448B1 (en) | High frequency microwave packaging having a dielectric gap | |
| JPH0812887B2 (ja) | 高速集積回路パツケ−ジ | |
| US10777493B2 (en) | Semiconductor device mounting board and semiconductor package | |
| US3801938A (en) | Package for microwave semiconductor device | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JPH02226748A (ja) | パッケージ型集積回路部品 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JPH05121913A (ja) | 高周波素子用パツケージ | |
| JP3409767B2 (ja) | 高周波回路基板 | |
| JP3810566B2 (ja) | 高周波用パッケージ | |
| US3908186A (en) | Packaged semiconductor device for microwave use | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JP3725983B2 (ja) | 高周波回路用パッケージ | |
| JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
| JP2000164755A (ja) | 高周波回路用パッケージ | |
| JP3297607B2 (ja) | 高周波回路用パッケージ | |
| JP2001298306A (ja) | 高周波伝送線路基板、及び高周波パッケージ | |
| JPH11186458A (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JP3395290B2 (ja) | 高周波用回路基板 | |
| JP2000286364A (ja) | 高周波用パッケージ | |
| JP2003133462A (ja) | 高周波素子用パッケージ | |
| JP3297604B2 (ja) | 高周波回路用パッケージ |