JP2725317B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2725317B2 JP2725317B2 JP63272231A JP27223188A JP2725317B2 JP 2725317 B2 JP2725317 B2 JP 2725317B2 JP 63272231 A JP63272231 A JP 63272231A JP 27223188 A JP27223188 A JP 27223188A JP 2725317 B2 JP2725317 B2 JP 2725317B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- external lead
- lead
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置に関し、特に、樹脂
封止型高周波半導体装置に関する。
封止型高周波半導体装置に関する。
従来、この種の樹脂封止型半導体装置は、トランジス
タを例とし示すと、第３図に示す構造のものが知られて
いる。
タを例とし示すと、第３図に示す構造のものが知られて
いる。
即ち、第３図は、ガリウムひ素FET（GaAsFET）等の半
導体チップ１をソースリードＳと一体の金属からなるア
イランド２に、銀ペーストあるいは、金・銀合金等のろ
う材７を用いてマウントし、さらに、マウントしたGaAs
FETの電極と外部リード（ドレインリードＤ、ゲートリ
ードＧ）とを、金あるいは、アルミニウム等からなるワ
イヤ４にて、ボンディング接続し、しかる後に、半導体
チップ1,ワイヤ４を絶縁保護する目的で、エポキシ樹脂
（一般にSiO2フィラー添加）等にて、封止した構造を有
している。
導体チップ１をソースリードＳと一体の金属からなるア
イランド２に、銀ペーストあるいは、金・銀合金等のろ
う材７を用いてマウントし、さらに、マウントしたGaAs
FETの電極と外部リード（ドレインリードＤ、ゲートリ
ードＧ）とを、金あるいは、アルミニウム等からなるワ
イヤ４にて、ボンディング接続し、しかる後に、半導体
チップ1,ワイヤ４を絶縁保護する目的で、エポキシ樹脂
（一般にSiO2フィラー添加）等にて、封止した構造を有
している。
なお、外部リードD,G,S,アイランド２は、Fe−Ni合金
あるいは、Cu系合金からなり、一般に、半導体チップ１
のマウント性及びワイヤ４の接続性を良くする目的で、
Agあるいは、Auメッキ等が、施されている。さらに、外
部リードは、面実装対応として、L,J型形状にフォーミ
ングして、一般に使用されている。こうした、半導体装
置は、高周波化，高パワー化，小型化が進展している。
あるいは、Cu系合金からなり、一般に、半導体チップ１
のマウント性及びワイヤ４の接続性を良くする目的で、
Agあるいは、Auメッキ等が、施されている。さらに、外
部リードは、面実装対応として、L,J型形状にフォーミ
ングして、一般に使用されている。こうした、半導体装
置は、高周波化，高パワー化，小型化が進展している。
上述した従来の樹脂封止型半導体装置は、高周波化が
進むにつれて、半導体素子自体の特性インピーダンス及
び半導体装置が固定使用される外部装置の特性インピー
ダンス（通常50Ω）と外部リード部の特性インピーダン
スとの間の、不整合のため、また高周波による電磁波の
漏れのために、入出力通過減衰量が大きくなり、利得の
低下を生じるとか、外部素子、配線への電磁波によるノ
イズ等をさけるために、周辺回路配線パターンの高密度
化が困難であり、周辺装置の小型化が実現できないとい
った、欠点を有していた。
進むにつれて、半導体素子自体の特性インピーダンス及
び半導体装置が固定使用される外部装置の特性インピー
ダンス（通常50Ω）と外部リード部の特性インピーダン
スとの間の、不整合のため、また高周波による電磁波の
漏れのために、入出力通過減衰量が大きくなり、利得の
低下を生じるとか、外部素子、配線への電磁波によるノ
イズ等をさけるために、周辺回路配線パターンの高密度
化が困難であり、周辺装置の小型化が実現できないとい
った、欠点を有していた。
本発明の樹脂封止型半導体装置は、半導体チップを搭
載するアイランドと一体をなす金属からなる一外部リー
ドと、前記一外部リードと独立の少なくとも一つの信号
用の外部リードとを有し、前記半導体チップの信号用の
電極と前記信号用の外部リードが接続用導体により接続
されてなる樹脂封止型半導体装置において、前記半導体
チップ、接続用導体及び一つの信号用の外部リードの一
部が、前記アイランドと一体をなす一外部リードに接合
する導電性シールド部材によって覆われ、それによって
前記一つの信号用の外部リードの特性インピーダンスが
調整されているというものである。
載するアイランドと一体をなす金属からなる一外部リー
ドと、前記一外部リードと独立の少なくとも一つの信号
用の外部リードとを有し、前記半導体チップの信号用の
電極と前記信号用の外部リードが接続用導体により接続
されてなる樹脂封止型半導体装置において、前記半導体
チップ、接続用導体及び一つの信号用の外部リードの一
部が、前記アイランドと一体をなす一外部リードに接合
する導電性シールド部材によって覆われ、それによって
前記一つの信号用の外部リードの特性インピーダンスが
調整されているというものである。
次に本発明について、図面を参照して説明する。
第１図（ａ）は、本発明の一実施例であるGaAsFETチ
ップを搭載した半導体装置の平面図、第１図（ｂ）は第
１図（ａ）のＸ−Ｘ′線縦断面図、第１図（ｃ）は、第
１図（ａ）のＹ−Ｙ′線縦断面図である。
ップを搭載した半導体装置の平面図、第１図（ｂ）は第
１図（ａ）のＸ−Ｘ′線縦断面図、第１図（ｃ）は、第
１図（ａ）のＹ−Ｙ′線縦断面図である。
この実施例はソースリードS,ゲートリードG,ドレイン
リードＤを有し、半導体チップ（GaAsFET）11が、ソー
スリードＳの中央部（アイランド12）にAgペースト等の
ろう材17により固着され、さらに半導体チップの電極
（図示せず）が、ワイヤ14（接続用導体）により、ソー
スリードS,ゲートリードG,ドレインリードＤにそれぞれ
接続されている。
リードＤを有し、半導体チップ（GaAsFET）11が、ソー
スリードＳの中央部（アイランド12）にAgペースト等の
ろう材17により固着され、さらに半導体チップの電極
（図示せず）が、ワイヤ14（接続用導体）により、ソー
スリードS,ゲートリードG,ドレインリードＤにそれぞれ
接続されている。
また、金属材料（例えば、Fe−Ni合金等）からなる金
属シールド部材13を、Ａ部にて、Agペースト,Au−Sn合
金等のろう材により、ソースリードＳに固着している。
金属シールド部材13を取り付けた後、トランスファ成形
法等により樹脂にて封止することで、本発明の半導体装
置が得られる。
属シールド部材13を、Ａ部にて、Agペースト,Au−Sn合
金等のろう材により、ソースリードＳに固着している。
金属シールド部材13を取り付けた後、トランスファ成形
法等により樹脂にて封止することで、本発明の半導体装
置が得られる。
第４図は、同一特性を有する半導体チップを搭載した
従来例とこの実施例の利得一周波数特性図である。
従来例とこの実施例の利得一周波数特性図である。
第４図より明らかな様に、低周波域はもとより、高周
波域まで、利得（ソース接地）が安定していることが分
かる。
波域まで、利得（ソース接地）が安定していることが分
かる。
第２図は第２の実施例のGaAsFETの縦断面図である。
第１の実施例と異なり、封止樹脂25の外側に金属シー
ルド部材23と金属シールド補助部材26がソースリードＳ
を挟んでＢ部にて抵抗溶接又はAu−Sn合金等のろう材で
取付けられている。
ルド部材23と金属シールド補助部材26がソースリードＳ
を挟んでＢ部にて抵抗溶接又はAu−Sn合金等のろう材で
取付けられている。
この実施例は金属シールド部材と封止樹脂との熱膨張
係数の相違に留意する必要がない利点がある。
係数の相違に留意する必要がない利点がある。
金属シールド補助部材26は必ずしも必要でないが、こ
れを取付けることにより一層シールド効果を完全にする
ことができる。
れを取付けることにより一層シールド効果を完全にする
ことができる。
以上説明したように本発明は、一外部リードと一体の
アイランドと導電性シールド部材とで半導体チップとそ
の周辺を囲むことにより、信号用の外部リード１と接続
用導体のワイヤが同軸構造に準じた構成となり、特性イ
ンピーダンスを最適化することが容易となり、樹脂封止
型半導体装置が搭載される外部装置の特性インピーダン
スとの整合性を良くすることができる。また、高周波に
より電磁波による漏れも電磁的シールド効果により防止
することができる。すなわち従来の樹脂封止型半導体装
置に比べて、入出力通過減衰量を小さくすることがで
き、利得の低下を防いだ樹脂封止型半導体装置を提供す
ることができる。同時に、電磁波の発生を少なくできる
ため、外部装置の配線パターンへのノイズ発生を防止す
ることができ、外部装置の高密度化（小型化）が可能で
ある。
アイランドと導電性シールド部材とで半導体チップとそ
の周辺を囲むことにより、信号用の外部リード１と接続
用導体のワイヤが同軸構造に準じた構成となり、特性イ
ンピーダンスを最適化することが容易となり、樹脂封止
型半導体装置が搭載される外部装置の特性インピーダン
スとの整合性を良くすることができる。また、高周波に
より電磁波による漏れも電磁的シールド効果により防止
することができる。すなわち従来の樹脂封止型半導体装
置に比べて、入出力通過減衰量を小さくすることがで
き、利得の低下を防いだ樹脂封止型半導体装置を提供す
ることができる。同時に、電磁波の発生を少なくできる
ため、外部装置の配線パターンへのノイズ発生を防止す
ることができ、外部装置の高密度化（小型化）が可能で
ある。
第１図（ａ）は、本発明の第１の実施例のGaAsFETの平
面図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線縦断面
図、第１図（ｃ）は第１図（ａ）のＹ−Ｙ′線縦断面
図、第２図は、第２の実施例のGaAsFETの縦断面図、第
３図は、従来例のGaAsFETの平面図、第４図は、従来例
のGaAsFETと第１の実施例の利得−周波数特性図であ
る。 Ｄ…ドレインリード、Ｇ…ゲートリード、Ｇ…ゲートリ
ード、1,11,21…半導体チップ、2,12,22…アイランド、
13,23…金属シールド部材、4,14,24…ワイヤ、5,15,25
…封止樹脂、26…金属シールド補助部材、7,17,27…ろ
う材。
面図、第１図（ｂ）は第１図（ａ）のＸ−Ｘ′線縦断面
図、第１図（ｃ）は第１図（ａ）のＹ−Ｙ′線縦断面
図、第２図は、第２の実施例のGaAsFETの縦断面図、第
３図は、従来例のGaAsFETの平面図、第４図は、従来例
のGaAsFETと第１の実施例の利得−周波数特性図であ
る。 Ｄ…ドレインリード、Ｇ…ゲートリード、Ｇ…ゲートリ
ード、1,11,21…半導体チップ、2,12,22…アイランド、
13,23…金属シールド部材、4,14,24…ワイヤ、5,15,25
…封止樹脂、26…金属シールド補助部材、7,17,27…ろ
う材。
Claims (3)
- 【請求項１】半導体チップを搭載するアイランドと一体
をなす金属からなる一外部リードと、前記一外部リード
と独立の少なくとも一つの信号用の外部リードとを有
し、前記半導体チップの信号用の電極と前記信号用の外
部リードが接続用導体により接続されてなる樹脂封止型
半導体装置において、前記半導体チップ、接続用導体及
び一つの信号用の外部リードの一部が、前記アイランド
と一体をなす一外部リードに接合する導電性シールド部
材によって覆われ、それによって前記一つの信号用の外
部リードの特性インピーダンスが調整されていることを
特徴とする樹脂封止型半導体装置。 - 【請求項２】導電性シールド部材が封止樹脂の外側に設
けられた金属シールド部材である請求項１記載の樹脂封
止型半導体装置。 - 【請求項３】アイランドと一体をなす一外部リードを挟
んで金属シールド部材とともに金属シールド補助部材が
設けられている請求項２記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272231A JP2725317B2 (ja) | 1988-10-27 | 1988-10-27 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272231A JP2725317B2 (ja) | 1988-10-27 | 1988-10-27 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119166A JPH02119166A (ja) | 1990-05-07 |
| JP2725317B2 true JP2725317B2 (ja) | 1998-03-11 |
Family
ID=17510948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272231A Expired - Fee Related JP2725317B2 (ja) | 1988-10-27 | 1988-10-27 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725317B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06254633A (ja) * | 1993-03-08 | 1994-09-13 | Uchinuki:Kk | 打抜き加工装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972748A (ja) * | 1982-10-20 | 1984-04-24 | Nec Kyushu Ltd | 半導体装置 |
-
1988
- 1988-10-27 JP JP63272231A patent/JP2725317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02119166A (ja) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317107A (en) | Shielded stripline configuration semiconductor device and method for making the same | |
| US6492667B2 (en) | Radio frequency semiconductor apparatus | |
| JP2978533B2 (ja) | 半導体集積回路装置 | |
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| US5109270A (en) | High frequency semiconductor device | |
| JP2725317B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH06104372A (ja) | 半導体装置 | |
| JP2976634B2 (ja) | 半導体集積回路 | |
| JPH09213868A (ja) | マイクロ波半導体集積回路用リ−ドフレ−ム | |
| JP3034672B2 (ja) | 半導体装置実装体 | |
| JP3023720B2 (ja) | 半導体装置 | |
| JP2836602B2 (ja) | モールド型半導体装置 | |
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JP2000349221A (ja) | リードフレームおよびそれを用いた半導体デバイス | |
| JPH06216143A (ja) | 改良型トランジスタ装置レイアウト | |
| JPS6049639A (ja) | 半導体装置 | |
| JPH0732213B2 (ja) | マイクロ波集積回路用外囲器 | |
| JPH07183421A (ja) | 半導体パッケージ | |
| KR100212706B1 (ko) | 반도체 디바이스 | |
| JP2606571B2 (ja) | 半導体装置 | |
| JPS60245259A (ja) | 半導体集積回路装置用パツケ−ジ | |
| JPH09148363A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |