JPH0732213B2 - マイクロ波集積回路用外囲器 - Google Patents
マイクロ波集積回路用外囲器Info
- Publication number
- JPH0732213B2 JPH0732213B2 JP60008377A JP837785A JPH0732213B2 JP H0732213 B2 JPH0732213 B2 JP H0732213B2 JP 60008377 A JP60008377 A JP 60008377A JP 837785 A JP837785 A JP 837785A JP H0732213 B2 JPH0732213 B2 JP H0732213B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- integrated circuit
- ground
- envelope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Waveguides (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の技術的分野〕 本発明はマイクロ波帯周波数で用いられる半導体装置を
収容するマイクロ波用集積回路の外囲器に関する。
収容するマイクロ波用集積回路の外囲器に関する。
マイクロ波帯周波数で用いられる半導体装置として、Ga
As等の半絶縁性の半導体基板上に整合回路やバイアス回
路あるいはFET等の半導体素子を一体化するモノリシッ
ク・マイクロ波集積回路（以下MMICと称す）は小形化，
軽量化，量産等の低価格化の点で注目されている。この
MMICは信頼性の点から気密封じの外囲器に組込む必要が
あり、一般にマイクロ波回路で使用する外囲器として
は、入出力リード部がマイクロストリツプ線路を形成し
ていて、かつ側壁部が３層構造になつているものが多
い。しかしながらこの外囲器は高周波入出力部での寄生
リアクタンスが小さいという長所はあるが、価格が非常
に高いという欠点がある。そこで低価格の外囲器として
は、現在デジタル集積回路等に広く用いられている外囲
器がありこの外囲器にMMICチツプを組込んだ構造を第２
図に示す。第２図（ａ）は平面図、第２図（ｂ）は裏面
図、第２図（ｃ）はＡ−Ａ′における断面図、第２図
（ｄ）は側面図である。セラミツク基板１上の周辺部に
複数個の接続端子部を対称に設け、又セラミツク基板１
上の周辺部にはその中心部を囲むようにセラミック基板
１の外形と同様な形状であるセラミツクの側壁２を設け
ている。さらにこのセラミツクの側壁２の上部を閉じる
蓋３を設けている。ここでセラミツク基板１の中央部に
は、接地導体４を設けて、この接地導体４上にはMMIC5
が取り付けられている。又MMIC5の高周波入出力端子及
びバイアス端子はそれぞれボンデイングワイヤ６により
セラミツク基板１の表面に設けられた複数個の接続端子
部の中の所定の入出力端子７に接続されている。一方MM
IC5の接地電極は、MMIC5内のスルーホール等により接地
導体４に接続され、この接地導体４はボンデイングワイ
ヤ６によりセラミツク基板の表面の所定の接地端子８に
接続される。ここで外囲器の入出力端子７及び接地端子
８は、それぞれセラミツク基板１の周辺に設けられた金
属膜９及び接地用金属膜10を介してセラミツク基板１の
裏面に設けられた外部接続端子11及び外部接地端子12に
接続されている。
As等の半絶縁性の半導体基板上に整合回路やバイアス回
路あるいはFET等の半導体素子を一体化するモノリシッ
ク・マイクロ波集積回路（以下MMICと称す）は小形化，
軽量化，量産等の低価格化の点で注目されている。この
MMICは信頼性の点から気密封じの外囲器に組込む必要が
あり、一般にマイクロ波回路で使用する外囲器として
は、入出力リード部がマイクロストリツプ線路を形成し
ていて、かつ側壁部が３層構造になつているものが多
い。しかしながらこの外囲器は高周波入出力部での寄生
リアクタンスが小さいという長所はあるが、価格が非常
に高いという欠点がある。そこで低価格の外囲器として
は、現在デジタル集積回路等に広く用いられている外囲
器がありこの外囲器にMMICチツプを組込んだ構造を第２
図に示す。第２図（ａ）は平面図、第２図（ｂ）は裏面
図、第２図（ｃ）はＡ−Ａ′における断面図、第２図
（ｄ）は側面図である。セラミツク基板１上の周辺部に
複数個の接続端子部を対称に設け、又セラミツク基板１
上の周辺部にはその中心部を囲むようにセラミック基板
１の外形と同様な形状であるセラミツクの側壁２を設け
ている。さらにこのセラミツクの側壁２の上部を閉じる
蓋３を設けている。ここでセラミツク基板１の中央部に
は、接地導体４を設けて、この接地導体４上にはMMIC5
が取り付けられている。又MMIC5の高周波入出力端子及
びバイアス端子はそれぞれボンデイングワイヤ６により
セラミツク基板１の表面に設けられた複数個の接続端子
部の中の所定の入出力端子７に接続されている。一方MM
IC5の接地電極は、MMIC5内のスルーホール等により接地
導体４に接続され、この接地導体４はボンデイングワイ
ヤ６によりセラミツク基板の表面の所定の接地端子８に
接続される。ここで外囲器の入出力端子７及び接地端子
８は、それぞれセラミツク基板１の周辺に設けられた金
属膜９及び接地用金属膜10を介してセラミツク基板１の
裏面に設けられた外部接続端子11及び外部接地端子12に
接続されている。
ところで上記のようにMMIC5を外囲器に組み込んだ場
合、MMIC5の接地電極と外囲器の外部接地端子12の間に
は、ボンデイングワイヤ６や接地端子８や接地用金属膜
10のインダクタンスが接続されるために接地インダクタ
ンスが大きくなり特にMMIC5がFETを用いた増幅器の場合
には利得が低下する欠点があつた。又MMIC5の高周波入
出力端子あるいはバイアス端子と外部接続端子11の間に
はボンデイングワイヤ６と入出力端子７及び金属膜９を
介しているので上記と同様にインダクタンスが大きくな
るのでMMICの利得が低下する欠点があつた。さらに外囲
器を外部回路に接続する場合に、高周波入出力部では、
接続端子７及び金属膜９と接地端子８及び接地金属膜10
との間隔が広いので接続端子７及び金属膜９に寄生イン
ピーダンスが接続されるので所定のインピーダンスを持
つ経路が形成されず外囲器の入出力部におけるインピー
ダンスが大きく変化してMMICの特性が低下するという欠
点もあつた。
合、MMIC5の接地電極と外囲器の外部接地端子12の間に
は、ボンデイングワイヤ６や接地端子８や接地用金属膜
10のインダクタンスが接続されるために接地インダクタ
ンスが大きくなり特にMMIC5がFETを用いた増幅器の場合
には利得が低下する欠点があつた。又MMIC5の高周波入
出力端子あるいはバイアス端子と外部接続端子11の間に
はボンデイングワイヤ６と入出力端子７及び金属膜９を
介しているので上記と同様にインダクタンスが大きくな
るのでMMICの利得が低下する欠点があつた。さらに外囲
器を外部回路に接続する場合に、高周波入出力部では、
接続端子７及び金属膜９と接地端子８及び接地金属膜10
との間隔が広いので接続端子７及び金属膜９に寄生イン
ピーダンスが接続されるので所定のインピーダンスを持
つ経路が形成されず外囲器の入出力部におけるインピー
ダンスが大きく変化してMMICの特性が低下するという欠
点もあつた。
本発明は上記の欠点を除去するもので、マイクロ波集積
回路用外囲器の誘電体基板上の導体及び接地導体を改良
することによりMMICの特性を低下させないマイクロ波集
積回路用外囲器を提供することを目的とする。
回路用外囲器の誘電体基板上の導体及び接地導体を改良
することによりMMICの特性を低下させないマイクロ波集
積回路用外囲器を提供することを目的とする。
上記目的を達成するために本発明のマイクロ波集積回路
用外囲器では、誘電体基板と、この誘電体基板の表面上
の周辺部に設けられた少なくとも１個の入出力端子と、
前記誘電体基板の中央部に設けられ、マイクロ波集積回
路を載置するとともにこの載置されるマイクロ波集積回
路の接地電極が接続される接地導体と、前記入出力端子
の両側に沿って一定の距離を有して前記入出力端子を中
心に互いに対向して前記誘電体基板上に設けられるとと
もに、前記接地導体に接続された接地端子と、前記接地
導体に取り付けられるマイクロ波集積回路の入出力部と
前記入出力端子を接続する接続体と、前記誘電体基板の
裏面上の周辺部に設けられた外部接続端子及び外部接地
端子と、この外部接続端子及び外部接地端子と前記入出
力端子及び前記接地導体とをそれぞれ接続する接続導体
と、前記誘電体基板の表面上の周辺部に前記誘電体基板
の中心部を囲むように設けられた側壁部と、この側壁部
の上部を閉じる蓋とを具備したものである。これによ
り、外囲器の入出力部におけるインピーダンスの変化を
抑制し、外囲器内のMMICの特性の低下を防止するもので
ある。
用外囲器では、誘電体基板と、この誘電体基板の表面上
の周辺部に設けられた少なくとも１個の入出力端子と、
前記誘電体基板の中央部に設けられ、マイクロ波集積回
路を載置するとともにこの載置されるマイクロ波集積回
路の接地電極が接続される接地導体と、前記入出力端子
の両側に沿って一定の距離を有して前記入出力端子を中
心に互いに対向して前記誘電体基板上に設けられるとと
もに、前記接地導体に接続された接地端子と、前記接地
導体に取り付けられるマイクロ波集積回路の入出力部と
前記入出力端子を接続する接続体と、前記誘電体基板の
裏面上の周辺部に設けられた外部接続端子及び外部接地
端子と、この外部接続端子及び外部接地端子と前記入出
力端子及び前記接地導体とをそれぞれ接続する接続導体
と、前記誘電体基板の表面上の周辺部に前記誘電体基板
の中心部を囲むように設けられた側壁部と、この側壁部
の上部を閉じる蓋とを具備したものである。これによ
り、外囲器の入出力部におけるインピーダンスの変化を
抑制し、外囲器内のMMICの特性の低下を防止するもので
ある。
以下本発明の一実施例を図面によつて説明する。第１図
は本発明による外囲器にMMICを取り付けた構成図であ
り、第１図（ａ）は平面図、第１図（ｂ）は裏面図、第
１図（ｃ）はＡ−Ａ′における断面図、第１図（ｄ）は
側面図である。第１図において、セラミツク基板１上の
周辺部に入出力端子７及び接地端子８を含む接続端子部
を対称に設け、又セラミツク基板１上の周辺部にはその
中心部を囲むようにセラミツク基板１の外形と同様な形
状であるセラミツクの側壁２を設けている。さらにこの
セラミツクの側壁２の上部を閉じる蓋３を設けている。
ここでセラミツク基板１の中央部には接地導体４を設
け、この接地導体４と接続端子部の接地端子８とは直接
接続されている。又この接地導体４にはMMIC5が取り付
けられて、このMMIC5の高周波入出力端子及びバイアス
端子はそれぞれボンデイングワイヤ６によりセラミツク
基板１上の接続端子部の入出力端子７に接続されてい
る。一方このMMIC5の接地電極は接地導体４にMMIC5内の
スルーホール等により直接接続されている。ここで外囲
器の各々の入出力端子７及び接地導体４に直接接続され
た各々の接地端子８はそれぞれ金属膜９及び接地用金属
膜10を通してセラミツク基板１の裏面に設けられた外部
接続端子11及び外部接地端子12に接続されている。又、
各々の接続端子部の入出力端子７と接地端子８との間に
それぞれギヤツプ13を設けている。
は本発明による外囲器にMMICを取り付けた構成図であ
り、第１図（ａ）は平面図、第１図（ｂ）は裏面図、第
１図（ｃ）はＡ−Ａ′における断面図、第１図（ｄ）は
側面図である。第１図において、セラミツク基板１上の
周辺部に入出力端子７及び接地端子８を含む接続端子部
を対称に設け、又セラミツク基板１上の周辺部にはその
中心部を囲むようにセラミツク基板１の外形と同様な形
状であるセラミツクの側壁２を設けている。さらにこの
セラミツクの側壁２の上部を閉じる蓋３を設けている。
ここでセラミツク基板１の中央部には接地導体４を設
け、この接地導体４と接続端子部の接地端子８とは直接
接続されている。又この接地導体４にはMMIC5が取り付
けられて、このMMIC5の高周波入出力端子及びバイアス
端子はそれぞれボンデイングワイヤ６によりセラミツク
基板１上の接続端子部の入出力端子７に接続されてい
る。一方このMMIC5の接地電極は接地導体４にMMIC5内の
スルーホール等により直接接続されている。ここで外囲
器の各々の入出力端子７及び接地導体４に直接接続され
た各々の接地端子８はそれぞれ金属膜９及び接地用金属
膜10を通してセラミツク基板１の裏面に設けられた外部
接続端子11及び外部接地端子12に接続されている。又、
各々の接続端子部の入出力端子７と接地端子８との間に
それぞれギヤツプ13を設けている。
ここで、入出力端子７とギャップ13を介した接地端子８
とからなる接続端子部は一つの伝送線路と考えられ、入
出力端子７の幅が広いほど、また、ギャップ13の幅が狭
い（入出力端子７と接地端子８の間隔が小さい）ほどイ
ンピーダンスが小さくなる。したがって、各々の入出力
端子７の幅とギャップ13の幅を最適に選ぶことによっ
て、外囲器の入出力部（接続端子部，金属膜９及び接地
用金属膜10,外部接続端子11及び外部接地端子12を含
む）における寄生インダクタンスを小さくすることがで
き、MMIC5の性能が低下するのを防ぐことができる。
とからなる接続端子部は一つの伝送線路と考えられ、入
出力端子７の幅が広いほど、また、ギャップ13の幅が狭
い（入出力端子７と接地端子８の間隔が小さい）ほどイ
ンピーダンスが小さくなる。したがって、各々の入出力
端子７の幅とギャップ13の幅を最適に選ぶことによっ
て、外囲器の入出力部（接続端子部，金属膜９及び接地
用金属膜10,外部接続端子11及び外部接地端子12を含
む）における寄生インダクタンスを小さくすることがで
き、MMIC5の性能が低下するのを防ぐことができる。
本発明によればマイクロ波集積回路用外囲器内の誘電体
基板上において、入出力端子の両側に沿って一定の距離
を有して入出力端子を中心に互いに対向して接地端子を
設けてかつこの接地端子はマイクロ波集積回路が載置さ
れる接地導体に接続することにより、マイクロ波集積回
路用外囲器の入出力部における寄生インピーダンスの発
生によるインピーダンスの変動を抑制し、集積回路本来
の性能を引き出すことができるマイクロ波集積回路用外
囲器を提供できる。
基板上において、入出力端子の両側に沿って一定の距離
を有して入出力端子を中心に互いに対向して接地端子を
設けてかつこの接地端子はマイクロ波集積回路が載置さ
れる接地導体に接続することにより、マイクロ波集積回
路用外囲器の入出力部における寄生インピーダンスの発
生によるインピーダンスの変動を抑制し、集積回路本来
の性能を引き出すことができるマイクロ波集積回路用外
囲器を提供できる。
第１図（ａ）は本発明による外囲器にマイクロ波集積回
路を組込んだ平面図、第１図（ｂ）は第１図（ａ）の裏
面図、第１図（ｃ）は第１図（ａ）におけるＡ−Ａ′断
面図、第１図（ｄ）は第１図（ａ）の側面図、第２図
（ａ）は従来の外囲器にマイクロ波集積回路を組込んだ
平面図、第２図（ｂ）は第２図（ａ）の裏面図、第２図
（ｃ）は第２図（ａ）のＡ−Ａ′における断面図、第２
図（ｄ）は第２図（ａ）の側面図である。 １…誘電体基板、４…接地導体、７…入出力端子、８…
接地端子、９…金属膜、10…接地用金属膜、11…外部接
続端子、12…外部接地端子
路を組込んだ平面図、第１図（ｂ）は第１図（ａ）の裏
面図、第１図（ｃ）は第１図（ａ）におけるＡ−Ａ′断
面図、第１図（ｄ）は第１図（ａ）の側面図、第２図
（ａ）は従来の外囲器にマイクロ波集積回路を組込んだ
平面図、第２図（ｂ）は第２図（ａ）の裏面図、第２図
（ｃ）は第２図（ａ）のＡ−Ａ′における断面図、第２
図（ｄ）は第２図（ａ）の側面図である。 １…誘電体基板、４…接地導体、７…入出力端子、８…
接地端子、９…金属膜、10…接地用金属膜、11…外部接
続端子、12…外部接地端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−11666（ＪＰ，Ａ) 特開 昭59−99746（ＪＰ，Ａ) 特開 昭60−37170（ＪＰ，Ａ) 実開 昭59−121841（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】誘電体基板と、この誘電体基板の表面上の
周辺部に設けられた少なくとも１個の入出力端子と、前
記誘電体基板の中央部に設けられ、マイクロ波集積回路
を載置するとともにこの載置されるマイクロ波集積回路
の接地電極が接続される接地導体と、前記入出力端子の
両側に沿って一定の距離を有して前記入出力端子を中心
に互いに対向して前記誘電体基板上に設けられるととも
に、前記接地導体に接続された接地端子と、前記接地導
体に取り付けられるマイクロ波集積回路の入出力部と前
記入出力端子を接続する接続体と、前記誘電体基板の裏
面上の周辺部に設けられた外部接続端子及び外部接地端
子と、この外部接続端子及び外部接地端子と前記入出力
端子及び前記接地導体とをそれぞれ接続する接続導体
と、前記誘電体基板の表面上の周辺部に前記誘電体基板
の中心部を囲むように設けられた側壁部と、この側壁部
の上部を閉じる蓋とを具備したマイクロ波集積回路用外
囲器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008377A JPH0732213B2 (ja) | 1985-01-22 | 1985-01-22 | マイクロ波集積回路用外囲器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60008377A JPH0732213B2 (ja) | 1985-01-22 | 1985-01-22 | マイクロ波集積回路用外囲器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260921A Division JP2534841B2 (ja) | 1994-10-03 | 1994-10-03 | マイクロ波集積回路用外囲器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61168939A JPS61168939A (ja) | 1986-07-30 |
| JPH0732213B2 true JPH0732213B2 (ja) | 1995-04-10 |
Family
ID=11691531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60008377A Expired - Lifetime JPH0732213B2 (ja) | 1985-01-22 | 1985-01-22 | マイクロ波集積回路用外囲器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732213B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3114790B2 (ja) * | 1995-12-28 | 2000-12-04 | ローム株式会社 | サーマルヘッド |
| JP2793541B2 (ja) * | 1995-12-28 | 1998-09-03 | ローム株式会社 | サーマルヘッド |
-
1985
- 1985-01-22 JP JP60008377A patent/JPH0732213B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61168939A (ja) | 1986-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534727A (en) | Semiconductor device | |
| US6768192B2 (en) | Pin layout of dual band receiver with two input pads/pins restricted to a single side of a four sided package | |
| US4276558A (en) | Hermetically sealed active microwave integrated circuit | |
| US5557144A (en) | Plastic packages for microwave frequency applications | |
| US4193083A (en) | Package for push-pull semiconductor devices | |
| JPH0786460A (ja) | 半導体装置 | |
| JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
| US5530285A (en) | Low-impedance surface-mount device | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| JPH0732213B2 (ja) | マイクロ波集積回路用外囲器 | |
| JP2574510B2 (ja) | 高周波半導体装置 | |
| US4841353A (en) | Transistor devices for microwave oscillator elements | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH09213868A (ja) | マイクロ波半導体集積回路用リ−ドフレ−ム | |
| JP2725317B2 (ja) | 樹脂封止型半導体装置 | |
| JP2565283B2 (ja) | モノリシックマイクロ波集積回路 | |
| JPH0697203A (ja) | 半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH0774557A (ja) | マイクロ波半導体装置 | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JPS647682B2 (ja) | ||
| JP2775678B2 (ja) | 高周波半導体集積回路装置 | |
| JPH0578184B2 (ja) |