JP2000352943A - 超精密電気機械式シャッタ・アセンブリ及び同形成方法 - Google Patents
超精密電気機械式シャッタ・アセンブリ及び同形成方法Info
- Publication number
- JP2000352943A JP2000352943A JP2000159277A JP2000159277A JP2000352943A JP 2000352943 A JP2000352943 A JP 2000352943A JP 2000159277 A JP2000159277 A JP 2000159277A JP 2000159277 A JP2000159277 A JP 2000159277A JP 2000352943 A JP2000352943 A JP 2000352943A
- Authority
- JP
- Japan
- Prior art keywords
- shutter
- layer
- conductive layer
- address
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
- H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/207—Display of intermediate tones by domain size control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
(57)【要約】
【課題】 小型画面高解像度装置及び大型ディスプレイ
の両方を実現することが可能な双安定のシャッタ・ディ
スプレイ装置を提供する。 【解決手段】 シャッタ・アセンブリＡは、アセンブリ
を環境の影響から保護するために備えられた透明な面板
層１０、空洞１５を形成する垂直な側壁１４によりパタ
ーン形成される導電層１２、ばね２２により支持される
シャッタ・セグメント２０を含む導電シャッタ１８、ス
ペーサー層２６、電気的に絶縁される底層２８、底層２
８上の列アドレス電極２４、選択的に発動されるバイア
ス電圧を側壁１４に供給する電気端子１６、選択的に発
動されるアドレス信号をシャッタ・アセンブリに供給す
るアドレス線３４、及び列アドレス電極２４に接続され
たアドレス信号線３２から構成される。
の両方を実現することが可能な双安定のシャッタ・ディ
スプレイ装置を提供する。 【解決手段】 シャッタ・アセンブリＡは、アセンブリ
を環境の影響から保護するために備えられた透明な面板
層１０、空洞１５を形成する垂直な側壁１４によりパタ
ーン形成される導電層１２、ばね２２により支持される
シャッタ・セグメント２０を含む導電シャッタ１８、ス
ペーサー層２６、電気的に絶縁される底層２８、底層２
８上の列アドレス電極２４、選択的に発動されるバイア
ス電圧を側壁１４に供給する電気端子１６、選択的に発
動されるアドレス信号をシャッタ・アセンブリに供給す
るアドレス線３４、及び列アドレス電極２４に接続され
たアドレス信号線３２から構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、反射及び投射ディ
スプレイに関し、より詳細には、それらのディスプレイ
で使用される超精密電気機械式（micro-electromechani
cal）シャッタ・アセンブリに関する。
スプレイに関し、より詳細には、それらのディスプレイ
で使用される超精密電気機械式（micro-electromechani
cal）シャッタ・アセンブリに関する。
【０００２】
【従来の技術】超精密電気機械装置（micro-electromec
hanical devices）を製造するための技法はこれまで
に、技術雑誌に掲載された様々な論文で発表されてい
る。更に、超精密電気機械的に工夫されたシャッタを使
用した光変調に関する特許が発行されている。
hanical devices）を製造するための技法はこれまで
に、技術雑誌に掲載された様々な論文で発表されてい
る。更に、超精密電気機械的に工夫されたシャッタを使
用した光変調に関する特許が発行されている。
【０００３】
【発明が解決しようとする課題】従って、本発明は、個
人情報伝達装置等の小型画面高解像度装置及びビルボー
ド（広告板）等の大型ディスプレイの両方を実現するこ
とが可能な双安定のシャッタ・ディスプレイ装置を提供
することを目的とする。更に、本発明は、現存の電子デ
ィスプレイにおいて成されるような電圧又は電荷のリフ
レッシュを必要とせずに、画像を維持するための維持電
圧のみを使用することを可能にする双安定特性を有する
超精密電気機械式シャッタ・アセンブリ・ディスプレイ
を提供することを目的とする。即ち、画像が表示されて
いる間は、電力消費量は０である。従って、全ての電力
消費は、取得画像の表示にではなく、ある画像から他の
画像への切替えに関わる。また、本発明は、パッシブ・
マトリックス・ディスプレイとも表現され得るので、反
射、投射又はトランスリフレクティブ（transreflectiv
e：表面からの入射光は反射するが、背面からの光は透
過する）ディスプレイの製造コストを増加させるトラン
ジスタ及び他の装置を必要としない。
人情報伝達装置等の小型画面高解像度装置及びビルボー
ド（広告板）等の大型ディスプレイの両方を実現するこ
とが可能な双安定のシャッタ・ディスプレイ装置を提供
することを目的とする。更に、本発明は、現存の電子デ
ィスプレイにおいて成されるような電圧又は電荷のリフ
レッシュを必要とせずに、画像を維持するための維持電
圧のみを使用することを可能にする双安定特性を有する
超精密電気機械式シャッタ・アセンブリ・ディスプレイ
を提供することを目的とする。即ち、画像が表示されて
いる間は、電力消費量は０である。従って、全ての電力
消費は、取得画像の表示にではなく、ある画像から他の
画像への切替えに関わる。また、本発明は、パッシブ・
マトリックス・ディスプレイとも表現され得るので、反
射、投射又はトランスリフレクティブ（transreflectiv
e：表面からの入射光は反射するが、背面からの光は透
過する）ディスプレイの製造コストを増加させるトラン
ジスタ及び他の装置を必要としない。
【０００４】
【課題を解決するための手段】本発明において、超精密
電気機械式シャッタ・アセンブリは、反射及び／又は透
過膜を覆う花弁状のシャッタ・セグメントを有するシャ
ッタを含む。白黒ディスプレイにおいてこれらの膜は白
と黒との何れかを反射し、カラー・ディスプレイにおい
ては膜はピクシレーションされた（pixilated）カラー
・フィルタである。このアセンブリは、特定のシャッタ
・アセンブリ内の膜を露光するように反射、透過、及び
トランスリフレクティブ・モードで使用されることが可
能であり、このアセンブリのシャッタ・セグメントは、
捻転ヒンジ式シャッタ・セグメントを「折畳む」静電引
力を使用して水平位置から垂直位置へ移動される。シャ
ッタ・アセンブリは、結果として生じるシャッタ・アセ
ンブリの形状が高密度二次元配列を形成するようにスタ
ックされる（積み重ねられる）ことが可能である限り、
幾つのセグメントを有してもよい。正方形又は長方形の
２つ又は４つのセグメント、又は６つのセグメントから
成る六角形シャッタ・アセンブリは所望の密度を得るた
めに使用されることが可能な形状である。
電気機械式シャッタ・アセンブリは、反射及び／又は透
過膜を覆う花弁状のシャッタ・セグメントを有するシャ
ッタを含む。白黒ディスプレイにおいてこれらの膜は白
と黒との何れかを反射し、カラー・ディスプレイにおい
ては膜はピクシレーションされた（pixilated）カラー
・フィルタである。このアセンブリは、特定のシャッタ
・アセンブリ内の膜を露光するように反射、透過、及び
トランスリフレクティブ・モードで使用されることが可
能であり、このアセンブリのシャッタ・セグメントは、
捻転ヒンジ式シャッタ・セグメントを「折畳む」静電引
力を使用して水平位置から垂直位置へ移動される。シャ
ッタ・アセンブリは、結果として生じるシャッタ・アセ
ンブリの形状が高密度二次元配列を形成するようにスタ
ックされる（積み重ねられる）ことが可能である限り、
幾つのセグメントを有してもよい。正方形又は長方形の
２つ又は４つのセグメント、又は６つのセグメントから
成る六角形シャッタ・アセンブリは所望の密度を得るた
めに使用されることが可能な形状である。
【０００５】シートの形状で構成される場合、シャッタ
・アセンブリは、組み込まれた導電性電極膜を有する絶
縁後板と透明面板／膜とに挟装された３層のスタック及
び／又は膜から構成される。第１の層は、導電性側壁を
有するように形成される導電材料である。第２の層もま
た導電材料であり、導電材料はシャッタ・セグメントを
有するシャッタを形成するようにパターン形成される。
第３の層は、シャッタと後板との間に間隙を形成する絶
縁膜である。
・アセンブリは、組み込まれた導電性電極膜を有する絶
縁後板と透明面板／膜とに挟装された３層のスタック及
び／又は膜から構成される。第１の層は、導電性側壁を
有するように形成される導電材料である。第２の層もま
た導電材料であり、導電材料はシャッタ・セグメントを
有するシャッタを形成するようにパターン形成される。
第３の層は、シャッタと後板との間に間隙を形成する絶
縁膜である。
【０００６】
【発明の実施の形態】図１は、本発明の教義に従った層
の積み重ね構成で形成される、六角形シャッタ・アセン
ブリＡを示し、図３（ａ）及び図３（ｂ）は、同様に形
成される正方形シャッタ・アセンブリＡ’を示す。アセ
ンブリＡ又はＡ’等の個々のアセンブリは、二次元の高
密度充填配列ディスプレイを形成するために多数の同様
のアセンブリにより形成されることが理解されるであろ
う。
の積み重ね構成で形成される、六角形シャッタ・アセン
ブリＡを示し、図３（ａ）及び図３（ｂ）は、同様に形
成される正方形シャッタ・アセンブリＡ’を示す。アセ
ンブリＡ又はＡ’等の個々のアセンブリは、二次元の高
密度充填配列ディスプレイを形成するために多数の同様
のアセンブリにより形成されることが理解されるであろ
う。
【０００７】図１は、六角構造に関し、図３（ａ）及び
（ｂ）は正方形構造に関するが、これらはどちらも同様
の手順で構成される。図１には、シャッタ・アセンブリ
の開口部即ち上面が下方向を向いて示されており、図３
（ａ）及び（ｂ）に示されるアセンブリは、上方向を向
いている開口部即ち上面を示している。以下の論議は両
方の設計に関連する。詳細には、最上層／膜１０は、保
護目的で使用される透明な面板であり、薄いガラス、積
層ポリマー・フィルム、又は他の透明材料であり得る。
最上層／膜１０の下の第１の層は、空洞１５を形成する
垂直の側壁１４によりパターン形成された導電層（又は
導電塗料により被覆された絶縁体）１２であり、本実施
の形態においては縦横比＞０．５（深さ≧幅の１／２）
である。これは、導電層１２の厚さがシャッタ・アセン
ブリＡ（以下の論議ではＡと示されるが、シャッタ・ア
センブリＡ’にも等しく適用可能である）のピクセル・
サイズの少なくとも半分（例えば、２００μｍ幅のピク
セルに対しては１００μｍ厚さ以上）であることを意味
する。空洞１５は上述の縦横比を有することを必要とす
るわけではなく、もし側壁１４がピクセル・サイズの長
さよりも短い場合にも機能することが理解されるであろ
う。この構造では、支柱又は他の公知の支持具が最上層
／膜１０を支持するために使用される。
（ｂ）は正方形構造に関するが、これらはどちらも同様
の手順で構成される。図１には、シャッタ・アセンブリ
の開口部即ち上面が下方向を向いて示されており、図３
（ａ）及び（ｂ）に示されるアセンブリは、上方向を向
いている開口部即ち上面を示している。以下の論議は両
方の設計に関連する。詳細には、最上層／膜１０は、保
護目的で使用される透明な面板であり、薄いガラス、積
層ポリマー・フィルム、又は他の透明材料であり得る。
最上層／膜１０の下の第１の層は、空洞１５を形成する
垂直の側壁１４によりパターン形成された導電層（又は
導電塗料により被覆された絶縁体）１２であり、本実施
の形態においては縦横比＞０．５（深さ≧幅の１／２）
である。これは、導電層１２の厚さがシャッタ・アセン
ブリＡ（以下の論議ではＡと示されるが、シャッタ・ア
センブリＡ’にも等しく適用可能である）のピクセル・
サイズの少なくとも半分（例えば、２００μｍ幅のピク
セルに対しては１００μｍ厚さ以上）であることを意味
する。空洞１５は上述の縦横比を有することを必要とす
るわけではなく、もし側壁１４がピクセル・サイズの長
さよりも短い場合にも機能することが理解されるであろ
う。この構造では、支柱又は他の公知の支持具が最上層
／膜１０を支持するために使用される。
【０００８】導電層１２は、全てのピクセルに共通であ
り、即ち、電気的にピクシレーションされていないの
で、二次元配列全体に対して電気端子１６が１つだけ必
要とされる。導電層１２の側壁１４は、光学的に反射性
であり、薄い絶縁層（例えば、酸化物）により被覆され
る。
り、即ち、電気的にピクシレーションされていないの
で、二次元配列全体に対して電気端子１６が１つだけ必
要とされる。導電層１２の側壁１４は、光学的に反射性
であり、薄い絶縁層（例えば、酸化物）により被覆され
る。
【０００９】スタックの下にある第２の膜は、超精密電
気機械式シャッタ１８の形状にパターン形成された薄い
導電膜（又は導電塗料により被覆された絶縁体）であ
り、シャッタ１８に回転自由度を与える可撓部材により
空洞１５の底部近くに支持される。図１に示され、更に
図２（ａ）及び（ｂ）に示される実施の形態において、
シャッタ１８のシャッタ・セグメント２０は、シャッタ
１８と同じステップで同一のフィルムから型抜きされる
捻じりばね又はヒンジ２２により支持される。また、こ
とによると同じステップで、下にある第２の膜（即ち、
シャッタ１８）は、互いに電気絶縁されるピクセルの行
を形成するようにパターン形成される。シャッタ１８は
また、側壁１４を形成する導電層１２から、電気絶縁さ
れる。本実施の形態において、各シャッタ・セグメント
２０の表面は、光学的吸収性（黒）を有し、その裏面は
光学的反射性を有する。しかしながら、表面（並びに裏
面も）は白、又は他の任意の色にすることが可能である
ことが理解されるであろう。
気機械式シャッタ１８の形状にパターン形成された薄い
導電膜（又は導電塗料により被覆された絶縁体）であ
り、シャッタ１８に回転自由度を与える可撓部材により
空洞１５の底部近くに支持される。図１に示され、更に
図２（ａ）及び（ｂ）に示される実施の形態において、
シャッタ１８のシャッタ・セグメント２０は、シャッタ
１８と同じステップで同一のフィルムから型抜きされる
捻じりばね又はヒンジ２２により支持される。また、こ
とによると同じステップで、下にある第２の膜（即ち、
シャッタ１８）は、互いに電気絶縁されるピクセルの行
を形成するようにパターン形成される。シャッタ１８は
また、側壁１４を形成する導電層１２から、電気絶縁さ
れる。本実施の形態において、各シャッタ・セグメント
２０の表面は、光学的吸収性（黒）を有し、その裏面は
光学的反射性を有する。しかしながら、表面（並びに裏
面も）は白、又は他の任意の色にすることが可能である
ことが理解されるであろう。
【００１０】更に下にある第３の膜は、支持されたシャ
ッタ１８と底層又は後板２８との間に小さい間隙を形成
する薄いスペーサーフィルム（絶縁体）２６である。
ッタ１８と底層又は後板２８との間に小さい間隙を形成
する薄いスペーサーフィルム（絶縁体）２６である。
【００１１】底層又は後板２８は、列アドレス電極２４
及び列アドレス電極線３２を覆っているピクシレーショ
ンされたＲＧＢカラー・フィルタ・フィルム３０を支持
することが可能な電気絶縁支持プレートである。反射デ
ィスプレイと共に使用される場合には、後板２８は不透
明であってよく、列アドレス電極２４及び線３２は反射
金属であってよい。バック・ライト又は投射ディスプレ
イの場合には、後板２８は、列アドレス電極２４及び線
３２と共に光学的に透明（例えば、ガラス）でなければ
ならない。行アドレス線３４は、行アドレスパルス用の
経路を提供する。
及び列アドレス電極線３２を覆っているピクシレーショ
ンされたＲＧＢカラー・フィルタ・フィルム３０を支持
することが可能な電気絶縁支持プレートである。反射デ
ィスプレイと共に使用される場合には、後板２８は不透
明であってよく、列アドレス電極２４及び線３２は反射
金属であってよい。バック・ライト又は投射ディスプレ
イの場合には、後板２８は、列アドレス電極２４及び線
３２と共に光学的に透明（例えば、ガラス）でなければ
ならない。行アドレス線３４は、行アドレスパルス用の
経路を提供する。
【００１２】本発明は、小さい角／アングルのために設
計された構造においてさえも、シャッタ・セグメント１
８を破損せずに９０度以上捩じることが可能な方法につ
いて説明する。シャッタ・セグメントが単結晶シリコン
（ＳＣＳ）から造られる場合には、ＳＣＳは疲労、クリ
ープ、又は塑性変形を生じないので、寿命は実用目的で
は一切問題にならないであろう。しかし、多結晶又は非
晶質材料からシャッタ・セグメントが造られる場合は寿
命は問題である。このような材料は、同様の負荷条件下
において、約１０5サイクルの寿命（多結晶／ポリ、ア
ルミニウム又はクロム／金）を有し得ることが報告され
ている。これらの材料のためには、捻じりばね２２は、
９０度での圧力が疲労限界又は弾性応力限界よりも低い
ように設計される必要がある。このような捻じりばね
は、単結晶シリコンよりも長く薄くなければならない。
計された構造においてさえも、シャッタ・セグメント１
８を破損せずに９０度以上捩じることが可能な方法につ
いて説明する。シャッタ・セグメントが単結晶シリコン
（ＳＣＳ）から造られる場合には、ＳＣＳは疲労、クリ
ープ、又は塑性変形を生じないので、寿命は実用目的で
は一切問題にならないであろう。しかし、多結晶又は非
晶質材料からシャッタ・セグメントが造られる場合は寿
命は問題である。このような材料は、同様の負荷条件下
において、約１０5サイクルの寿命（多結晶／ポリ、ア
ルミニウム又はクロム／金）を有し得ることが報告され
ている。これらの材料のためには、捻じりばね２２は、
９０度での圧力が疲労限界又は弾性応力限界よりも低い
ように設計される必要がある。このような捻じりばね
は、単結晶シリコンよりも長く薄くなければならない。
【００１３】図２（ｃ）は、本発明の別の実施の形態の
シャッタ・セグメント２０’を捻じりばね２２’と共に
示す。シャッタ・セグメント２０’は、１つ又は複数の
折返しを有する折返し梁を使用することによって、より
長い捻じりばね２２’を限られたピクセル領域に組み入
れる。この構成のシャッタ・セグメント２０’は、片側
が固定されており、両側固定ではないことから、誘起さ
れる引張応力又は圧縮応力に影響されないので、ディス
プレイの操作性の点で物理的にロバストである。
シャッタ・セグメント２０’を捻じりばね２２’と共に
示す。シャッタ・セグメント２０’は、１つ又は複数の
折返しを有する折返し梁を使用することによって、より
長い捻じりばね２２’を限られたピクセル領域に組み入
れる。この構成のシャッタ・セグメント２０’は、片側
が固定されており、両側固定ではないことから、誘起さ
れる引張応力又は圧縮応力に影響されないので、ディス
プレイの操作性の点で物理的にロバストである。
【００１４】ここで、シャッタ・アセンブリＡの動作原
理を、ａ）電圧が印加されない、ｂ）バイアス電圧が印
加される、並びにｃ）アドレス電圧及びバイアス電圧が
印加される、という状況に関連して説明する。
理を、ａ）電圧が印加されない、ｂ）バイアス電圧が印
加される、並びにｃ）アドレス電圧及びバイアス電圧が
印加される、という状況に関連して説明する。
【００１５】［動作特性］ ａ）電圧の印加なし 図３（ａ）及び（ｂ）に特に注目すると、導体、即ち、
側壁１４、シャッタ行アドレス線３４、及び後板２８上
の列アドレス電極２４の何れにも電気信号を供給するこ
となく、シャッタ１８は単安定位置、即ち、偏向角θ＝
０度である水平に位置される。
側壁１４、シャッタ行アドレス線３４、及び後板２８上
の列アドレス電極２４の何れにも電気信号を供給するこ
となく、シャッタ１８は単安定位置、即ち、偏向角θ＝
０度である水平に位置される。
【００１６】ｂ）バイアス電圧の印加 直流バイアス電圧が、側壁１４とシャッタ１８との間に
印加されると、静電力が、捻転ヒンジ式シャッタ・セグ
メント２０をそれらの中立面から側壁１４に向かって引
っ張るトルクを発生させる。捻じりばね２２からの復原
トルクは、この静電トルクを反作用で無効にする。平衡
角度は、両トルクの相対的な大きさの関数であり、捻じ
りばね２２の復原トルクは偏向角θ、及びばねの長さ、
幅、厚さの関数、並びにばね材の剪断弾性係数に比例す
る。平衡角度は、水平面に対する角度（θ）に比例して
増加する一方で、静電トルクは垂直面に対する角度の二
乗（９０°−θ）2、シャッタ・セグメント２０の面積
と印加されるバイアス電圧の関数に反比例する。
印加されると、静電力が、捻転ヒンジ式シャッタ・セグ
メント２０をそれらの中立面から側壁１４に向かって引
っ張るトルクを発生させる。捻じりばね２２からの復原
トルクは、この静電トルクを反作用で無効にする。平衡
角度は、両トルクの相対的な大きさの関数であり、捻じ
りばね２２の復原トルクは偏向角θ、及びばねの長さ、
幅、厚さの関数、並びにばね材の剪断弾性係数に比例す
る。平衡角度は、水平面に対する角度（θ）に比例して
増加する一方で、静電トルクは垂直面に対する角度の二
乗（９０°−θ）2、シャッタ・セグメント２０の面積
と印加されるバイアス電圧の関数に反比例する。
【００１７】シャッタ１８と側壁１４との間に印加され
るバイアス電圧に応じて、復原トルクは、ある角度（通
常、０°と４５°の間）で静電偏向を安定させるか、又
は静電トルクが復原トルクよりも大きい場合には、シャ
ッタ１８は不安定であり、θ＝９０°の位置、即ち、側
壁１４の１つに接近して垂直に引き込まれる。後者の位
置は、シャッタ・アセンブリＡの動作にとって好ましい
バイアス状態であり、直流バイアス「Ｖｂ」が特定の臨
界しきい値「Ｖｂｃ」を超えて印加されることが必要と
される。
るバイアス電圧に応じて、復原トルクは、ある角度（通
常、０°と４５°の間）で静電偏向を安定させるか、又
は静電トルクが復原トルクよりも大きい場合には、シャ
ッタ１８は不安定であり、θ＝９０°の位置、即ち、側
壁１４の１つに接近して垂直に引き込まれる。後者の位
置は、シャッタ・アセンブリＡの動作にとって好ましい
バイアス状態であり、直流バイアス「Ｖｂ」が特定の臨
界しきい値「Ｖｂｃ」を超えて印加されることが必要と
される。
【００１８】図５（ａ）及び（ｂ）は、トルク及び位置
エネルギーと偏向角度との関係、並びに増加するバイア
ス電圧Ｖｂに関するモデル評価の例を示す。
エネルギーと偏向角度との関係、並びに増加するバイア
ス電圧Ｖｂに関するモデル評価の例を示す。
【００１９】図５（ａ）は、単結晶シリコンで実施され
た２００μｍのピクセル・サイズのシャッタ・アセンブ
リでの結果を示す。Ｖｂ＝０（バイアスなし）の場合
に、万一シャッタ・セグメント２０がその中立位置から
移動されると、シャッタ・セグメント２０上で作用する
唯一のトルクは、ばねの復原トルク（偏向角度と直線状
であり、且つ反対方向）である。このトルクは、シャッ
タ１８をその中立位置に戻す。このシステムに蓄積され
た位置エネルギーは、この例では、図５（ｂ）に示され
るように偏向角度に対して放物線状である。システムは
最小エネルギー方向に作用するので、シャッタ１８は、
この例（唯一の最小値を有する）では平衡状態がθ＝０
（放物線の底）である場合に単安定である。
た２００μｍのピクセル・サイズのシャッタ・アセンブ
リでの結果を示す。Ｖｂ＝０（バイアスなし）の場合
に、万一シャッタ・セグメント２０がその中立位置から
移動されると、シャッタ・セグメント２０上で作用する
唯一のトルクは、ばねの復原トルク（偏向角度と直線状
であり、且つ反対方向）である。このトルクは、シャッ
タ１８をその中立位置に戻す。このシステムに蓄積され
た位置エネルギーは、この例では、図５（ｂ）に示され
るように偏向角度に対して放物線状である。システムは
最小エネルギー方向に作用するので、シャッタ１８は、
この例（唯一の最小値を有する）では平衡状態がθ＝０
（放物線の底）である場合に単安定である。
【００２０】しかしながら、Ｖｂがゼロでない（即ち、
バイアス電圧がシャッタ１８と側壁１４との間に存在す
る）場合、ばねの復原トルクに加えて静電トルクがシャ
ッタ・セグメント２０に作用する。静電トルクは小さい
偏向角θに対しては小さいが、偏向角の増大と共に急速
に大きくなる（１／（９０°−θ）2関数）。所定の角
度では、静電トルクは、図５（ａ）の交点で示されるよ
うに復原トルクに等しく、この交点は図５（ｂ）の位置
エネルギー曲線における極小又は極大と対応する。例え
ば、図５（ａ）において５０［Ｖ］のバイアス電圧が印
加されると、静電トルクはθ≒２°とθ≒７８°の２点
間で復原トルクを挟み取る。
バイアス電圧がシャッタ１８と側壁１４との間に存在す
る）場合、ばねの復原トルクに加えて静電トルクがシャ
ッタ・セグメント２０に作用する。静電トルクは小さい
偏向角θに対しては小さいが、偏向角の増大と共に急速
に大きくなる（１／（９０°−θ）2関数）。所定の角
度では、静電トルクは、図５（ａ）の交点で示されるよ
うに復原トルクに等しく、この交点は図５（ｂ）の位置
エネルギー曲線における極小又は極大と対応する。例え
ば、図５（ａ）において５０［Ｖ］のバイアス電圧が印
加されると、静電トルクはθ≒２°とθ≒７８°の２点
間で復原トルクを挟み取る。
【００２１】図５（ｂ）において、２°のシャッタ位置
は極小（安定）であり、７８°の位置は極大（不安定）
であることが示される。従って、もしシャッタ１８が７
８°を超えると、θ＝９０°の位置（垂直）にシャッタ
は引き込まれる。７８°以下の位置である場合、シャッ
タ・セグメント２０はθ＝２°の安定位置に移動する。
これらの臨界角度は、印加されるバイアス電圧、シャッ
タの寸法及び幾何学的形状要素により変化する。これ
は、図５（ｂ）に示され、Ｖｂ＝１００［Ｖ］の場合で
は、極小が８°であり、極大が６０°である。
は極小（安定）であり、７８°の位置は極大（不安定）
であることが示される。従って、もしシャッタ１８が７
８°を超えると、θ＝９０°の位置（垂直）にシャッタ
は引き込まれる。７８°以下の位置である場合、シャッ
タ・セグメント２０はθ＝２°の安定位置に移動する。
これらの臨界角度は、印加されるバイアス電圧、シャッ
タの寸法及び幾何学的形状要素により変化する。これ
は、図５（ｂ）に示され、Ｖｂ＝１００［Ｖ］の場合で
は、極小が８°であり、極大が６０°である。
【００２２】Ｖｂ＝１４０［Ｖ］では、極大及び極小の
最適条件はθ＝３０°で一致する。これは、図５（ａ）
及び（ｂ）の例に対する臨界バイアス電圧である。１４
０［Ｖ］を超えるバイアス電圧では、静電トルクはばね
の復原トルクよりも常に大きく、従って、図５（ａ）で
は交差せず、図５（ｂ）（例えば、Ｖｂ＝１７５
［Ｖ］、Ｖｂ＝２００［Ｖ］）においてはθ＝０°であ
っても極小は存在しない。シャッタ・セグメント２０は
従って、唯一の安定位置、即ち、θ＝９０°での垂直位
置を有し、これは好ましいバイアス状態／条件である。
最適条件はθ＝３０°で一致する。これは、図５（ａ）
及び（ｂ）の例に対する臨界バイアス電圧である。１４
０［Ｖ］を超えるバイアス電圧では、静電トルクはばね
の復原トルクよりも常に大きく、従って、図５（ａ）で
は交差せず、図５（ｂ）（例えば、Ｖｂ＝１７５
［Ｖ］、Ｖｂ＝２００［Ｖ］）においてはθ＝０°であ
っても極小は存在しない。シャッタ・セグメント２０は
従って、唯一の安定位置、即ち、θ＝９０°での垂直位
置を有し、これは好ましいバイアス状態／条件である。
【００２３】ｃ）アドレス電圧及びバイアス電圧の印加 次に、バイアス電圧及びアドレス電圧がシャッタ・アセ
ンブリＡに印加される場合について論議する。この状態
の下で、図３（ａ）及び（ｂ）に示されるように、シャ
ッタ・セグメント２０と、シャッタ１８の近位置の後板
２８上のアドレス電極２４と、の間にアドレス電圧「Ｖ
ａ」を印加することにより、第２の安定位置（水平シャ
ッタ、θ＝０゜）が生成される。アドレス電極２４は、
バイアス・トルクと反作用する更なる静電トルク（アド
レス・トルク）をシャッタ１８上で作用させる。
ンブリＡに印加される場合について論議する。この状態
の下で、図３（ａ）及び（ｂ）に示されるように、シャ
ッタ・セグメント２０と、シャッタ１８の近位置の後板
２８上のアドレス電極２４と、の間にアドレス電圧「Ｖ
ａ」を印加することにより、第２の安定位置（水平シャ
ッタ、θ＝０゜）が生成される。アドレス電極２４は、
バイアス・トルクと反作用する更なる静電トルク（アド
レス・トルク）をシャッタ１８上で作用させる。
【００２４】印加されたアドレス電圧「Ｖａ」が十分に
高いと、アドレス・トルクは小さい角度ではバイアスト
ルクよりも大きく、その結果として安定シャッタ位置が
θ＝０゜で生成され、それによりシャッタ・アセンブリ
Ａを双安定にする。この状態が生じる臨界アドレス電圧
は、シャッタが水平位置にある場合に、アドレス・コン
デンサ（狭間隙平行板コンデンサと定義され得る）がバ
イアス・コンデンサ（板同士の間が９０°である広間隙
コンデンサと定義され得る）よりもはるかに大きい静電
容量を有するので、バイアス電圧よりもはるかに小さ
い。これは、全てのピクセルに共通のこのバイアスのみ
が、高電圧（即ち、約数百ボルト）であることを必要と
する。全てのピクシレーションされた切換動作及びアド
レス指定は、低電圧（例えば、５から１０［Ｖ］）で行
われることが可能である。
高いと、アドレス・トルクは小さい角度ではバイアスト
ルクよりも大きく、その結果として安定シャッタ位置が
θ＝０゜で生成され、それによりシャッタ・アセンブリ
Ａを双安定にする。この状態が生じる臨界アドレス電圧
は、シャッタが水平位置にある場合に、アドレス・コン
デンサ（狭間隙平行板コンデンサと定義され得る）がバ
イアス・コンデンサ（板同士の間が９０°である広間隙
コンデンサと定義され得る）よりもはるかに大きい静電
容量を有するので、バイアス電圧よりもはるかに小さ
い。これは、全てのピクセルに共通のこのバイアスのみ
が、高電圧（即ち、約数百ボルト）であることを必要と
する。全てのピクシレーションされた切換動作及びアド
レス指定は、低電圧（例えば、５から１０［Ｖ］）で行
われることが可能である。
【００２５】図６（ａ）は模擬トルクを示し、図６
（ｂ）は適切にバイアスされた場合（例えば、図５
（ａ）及び（ｂ）からＶｂ＝２００［Ｖ］）の位置エネ
ルギーを示すが、ここでは異なるアドレス指定電圧に関
し、また図５（ａ）及び（ｂ）の原点近くの領域に焦点
を絞って示される（０°から８°の角度のみ示す）。図
６（ｂ）の曲線「Ｖａ＝０［Ｖ］」は再び、シャッタ１
８の不安定性を示す。アドレス電圧「Ｖａ」が存在しな
いと、シャッタ１８は垂直（θ＝９０°）であり、シャ
ッタ・アセンブリは明状態にある。
（ｂ）は適切にバイアスされた場合（例えば、図５
（ａ）及び（ｂ）からＶｂ＝２００［Ｖ］）の位置エネ
ルギーを示すが、ここでは異なるアドレス指定電圧に関
し、また図５（ａ）及び（ｂ）の原点近くの領域に焦点
を絞って示される（０°から８°の角度のみ示す）。図
６（ｂ）の曲線「Ｖａ＝０［Ｖ］」は再び、シャッタ１
８の不安定性を示す。アドレス電圧「Ｖａ」が存在しな
いと、シャッタ１８は垂直（θ＝９０°）であり、シャ
ッタ・アセンブリは明状態にある。
【００２６】しかしながら、図６（ａ）はまた、θ＝０
°である場合に３［Ｖ］以上のアドレス電圧が陽静電ト
ルクを生成し、シャッタを水平位置に保持し、シャッタ
・アセンブリを暗状態にすることを示す。アドレスしき
い値「Ｖｔａ」（図５（ａ）、（ｂ）及び図６（ａ）、
（ｂ）の例における３［Ｖ］に等しい）を超えるアドレ
ス電圧は、原点近くの位置エネルギー曲線に「窪み」を
生じさせ、（例えば、図６（ｂ）の「４、６及び８
［Ｖ］」曲線で）θ＝０°で極小（安定位置）を生み出
す。前述の条件下で、シャッタ・アセンブリＡは双安定
である。
°である場合に３［Ｖ］以上のアドレス電圧が陽静電ト
ルクを生成し、シャッタを水平位置に保持し、シャッタ
・アセンブリを暗状態にすることを示す。アドレスしき
い値「Ｖｔａ」（図５（ａ）、（ｂ）及び図６（ａ）、
（ｂ）の例における３［Ｖ］に等しい）を超えるアドレ
ス電圧は、原点近くの位置エネルギー曲線に「窪み」を
生じさせ、（例えば、図６（ｂ）の「４、６及び８
［Ｖ］」曲線で）θ＝０°で極小（安定位置）を生み出
す。前述の条件下で、シャッタ・アセンブリＡは双安定
である。
【００２７】シャッタ１８が水平状態（暗）にあり、電
圧が一切印加されない状態から始めると、しきい値を超
えるアドレス電圧「Ｖａ」（例えば、５［Ｖ］）が印加
され、この電圧はシャッタ１８を水平状態で維持する。
次に、例えば２００［Ｖ］の適切な直流バイアスが側壁
１４に印加される。上述のとおり、直流バイアスは配列
の全シャッタ・アセンブリに共通に印加されるので、１
つの電気端子にのみ接続される。この時点で、アドレス
指定電圧「Ｖａ」は、シャッタ１８を依然として水平状
態に保持している。「明」状態にされる必要のあるシャ
ッタはここで、アドレス電圧「Ｖａ」を取り除くことに
より選択的に「解放」されることが可能であり、アドレ
ス電圧の除去はθ＝０°での安定位置を除去し、このゆ
えにシャッタ１８を残りの（θ＝９０°での）安定位置
に引き込む。この位置は垂直位置であり、これにより明
状態をもたらす。
圧が一切印加されない状態から始めると、しきい値を超
えるアドレス電圧「Ｖａ」（例えば、５［Ｖ］）が印加
され、この電圧はシャッタ１８を水平状態で維持する。
次に、例えば２００［Ｖ］の適切な直流バイアスが側壁
１４に印加される。上述のとおり、直流バイアスは配列
の全シャッタ・アセンブリに共通に印加されるので、１
つの電気端子にのみ接続される。この時点で、アドレス
指定電圧「Ｖａ」は、シャッタ１８を依然として水平状
態に保持している。「明」状態にされる必要のあるシャ
ッタはここで、アドレス電圧「Ｖａ」を取り除くことに
より選択的に「解放」されることが可能であり、アドレ
ス電圧の除去はθ＝０°での安定位置を除去し、このゆ
えにシャッタ１８を残りの（θ＝９０°での）安定位置
に引き込む。この位置は垂直位置であり、これにより明
状態をもたらす。
【００２８】あるアドレス指定順序では、新しいフレー
ムは、バイアス電圧「Ｖｂ」の除去から開始され、全シ
ャッタ１８を水平状態に戻し、このサイクルを再始動す
る。あるいは、特定のシャッタ・アドレス指定線が、高
電圧切換オプションのために、Ｖｂでパルス振動される
ことにより選択的にリセットされ得る。アドレス選択の
ための第３の選択肢は、図１６、１７及び１８に関連し
て以下で説明される。
ムは、バイアス電圧「Ｖｂ」の除去から開始され、全シ
ャッタ１８を水平状態に戻し、このサイクルを再始動す
る。あるいは、特定のシャッタ・アドレス指定線が、高
電圧切換オプションのために、Ｖｂでパルス振動される
ことにより選択的にリセットされ得る。アドレス選択の
ための第３の選択肢は、図１６、１７及び１８に関連し
て以下で説明される。
【００２９】アドレスしきい値電圧は捻じりばね２２の
寸法における偏差に応答しないことに留意すべきであ
る。捻じりばね２２の幅、長さ又は厚さにおける偏差
は、ばね定数（図６（ａ）の「ばね」と表示された曲線
の勾配に対応する）には影響を及ぼすが、これは、シャ
ッタがその水平状態で安定しているか否かを画定する図
６（ｂ）に示される静電トルク曲線との交点にはほとん
ど影響を及ぼさない。これは、アドレス指定が非常に強
固であることを意味する。これはまた、シャッタの水平
状態においては、引っ張り合いは、２つの静電トルク間
で成されるのであって、小さい角／アングルに対しては
取るに足らないほど小さいばねの復原トルクと静電トル
クとの間で成されるのではないことを認識することによ
り理解されるであろう。
寸法における偏差に応答しないことに留意すべきであ
る。捻じりばね２２の幅、長さ又は厚さにおける偏差
は、ばね定数（図６（ａ）の「ばね」と表示された曲線
の勾配に対応する）には影響を及ぼすが、これは、シャ
ッタがその水平状態で安定しているか否かを画定する図
６（ｂ）に示される静電トルク曲線との交点にはほとん
ど影響を及ぼさない。これは、アドレス指定が非常に強
固であることを意味する。これはまた、シャッタの水平
状態においては、引っ張り合いは、２つの静電トルク間
で成されるのであって、小さい角／アングルに対しては
取るに足らないほど小さいばねの復原トルクと静電トル
クとの間で成されるのではないことを認識することによ
り理解されるであろう。
【００３０】捻じりばね２２が満たさなければならない
要件は、ばね定数がバイアスしきい値電圧（例えば、図
５（ａ）の１４０［Ｖ］曲線）を妥当なレベルに保つた
めに十分低くなければならないことである。図７は、し
きい値下のバイアス状態の下でアドレス電圧「Ｖａ」が
除去される場合に何が起こるかを示す例を詳細に示す。
アドレス電圧が除去されると、シャッタ１８は９０°の
代わりに１３°の偏向で安定位置を見出す。この点にお
ける強さは、印加されるバイアス電圧（例えば、図５
（ａ）の１４０［Ｖ］の代わりに１７５［Ｖ］又は２０
０［Ｖ］）における安全マージンを尊重することにより
容易に達成される。これはまた、ばね定数における偏差
に応答しない適切なバイアスを達成させる。
要件は、ばね定数がバイアスしきい値電圧（例えば、図
５（ａ）の１４０［Ｖ］曲線）を妥当なレベルに保つた
めに十分低くなければならないことである。図７は、し
きい値下のバイアス状態の下でアドレス電圧「Ｖａ」が
除去される場合に何が起こるかを示す例を詳細に示す。
アドレス電圧が除去されると、シャッタ１８は９０°の
代わりに１３°の偏向で安定位置を見出す。この点にお
ける強さは、印加されるバイアス電圧（例えば、図５
（ａ）の１４０［Ｖ］の代わりに１７５［Ｖ］又は２０
０［Ｖ］）における安全マージンを尊重することにより
容易に達成される。これはまた、ばね定数における偏差
に応答しない適切なバイアスを達成させる。
【００３１】［単結晶シリコン内に構成されるシャッタ
・アセンブリ］図８は、単結晶シリコン（ＳＣＳ）内に
構成されるシャッタ・アセンブリＡ”の実施の形態の概
念略図である。シャッタ・アセンブリＡ”は、３枚のウ
ェーハ、２枚のガラス、及び１枚のＳＯＩシリコン（Si
licon On Insulator）から構成される。底部のガラスウ
ェーハ４０はＩＴＯ又はＡｌ列アドレス電極４２及びピ
クシレーションされたカラー・フィルタ（Ｒ、Ｇ、Ｂ）
４４を有する。最上部のガラスウェーハ４６にはパター
ンは形成されておらず、保護目的のために備えられる。
中間ウェーハ４８は、ＳＯＩウェーハ、即ち、最上層で
ある薄い単結晶シリコンの下に埋設された酸化ケイ素層
を伴うＳｉ基板である。
・アセンブリ］図８は、単結晶シリコン（ＳＣＳ）内に
構成されるシャッタ・アセンブリＡ”の実施の形態の概
念略図である。シャッタ・アセンブリＡ”は、３枚のウ
ェーハ、２枚のガラス、及び１枚のＳＯＩシリコン（Si
licon On Insulator）から構成される。底部のガラスウ
ェーハ４０はＩＴＯ又はＡｌ列アドレス電極４２及びピ
クシレーションされたカラー・フィルタ（Ｒ、Ｇ、Ｂ）
４４を有する。最上部のガラスウェーハ４６にはパター
ンは形成されておらず、保護目的のために備えられる。
中間ウェーハ４８は、ＳＯＩウェーハ、即ち、最上層で
ある薄い単結晶シリコンの下に埋設された酸化ケイ素層
を伴うＳｉ基板である。
【００３２】最上部ウェーハ４６の厚さは、捻じりばね
５０及びシャッタ・セグメント５２の好ましい厚さに等
しく形成される。シャッタ・アセンブリの空洞部５４
は、縦横の比率（即ち、縦／横）が大きい反応性イオン
エッチング（ＲＩＥ）（例えば、仕切壁の縦横比＝２
０：１、ＳＴＳ「Surface Technology Systems社」）を
使用して基板にエッチングされるが、ＲＩＥは埋設され
た酸化物の所で自動的に止まるので、薄いＳＣＳ薄膜は
空洞部５４上に支持された状態で残される。本実施の形
態において、基板はピクセル幅の半分をそれほど超えな
い厚さを有する（側壁の反射率が非常に高い場合を除
く。側壁の反射率が非常に高い場合には、視角及び明度
比は、「より深い」ピクセルを有することによってそれ
ほど影響を及ぼされない）。また、前述のとおり、より
短い側壁が形成されてもよい。ＣＶＤ酸化物は、ウェー
ハの表面側に付着され、適切な空間層５６をもたらすよ
うにパターン形成される。光学的反射／吸収／不透明度
を調整するために、金属又は酸化物の非常に薄い被覆
（例えば、８０％の反射率を超えるためには、３００Å
のアルミニウム）を使用することが可能である。
５０及びシャッタ・セグメント５２の好ましい厚さに等
しく形成される。シャッタ・アセンブリの空洞部５４
は、縦横の比率（即ち、縦／横）が大きい反応性イオン
エッチング（ＲＩＥ）（例えば、仕切壁の縦横比＝２
０：１、ＳＴＳ「Surface Technology Systems社」）を
使用して基板にエッチングされるが、ＲＩＥは埋設され
た酸化物の所で自動的に止まるので、薄いＳＣＳ薄膜は
空洞部５４上に支持された状態で残される。本実施の形
態において、基板はピクセル幅の半分をそれほど超えな
い厚さを有する（側壁の反射率が非常に高い場合を除
く。側壁の反射率が非常に高い場合には、視角及び明度
比は、「より深い」ピクセルを有することによってそれ
ほど影響を及ぼされない）。また、前述のとおり、より
短い側壁が形成されてもよい。ＣＶＤ酸化物は、ウェー
ハの表面側に付着され、適切な空間層５６をもたらすよ
うにパターン形成される。光学的反射／吸収／不透明度
を調整するために、金属又は酸化物の非常に薄い被覆
（例えば、８０％の反射率を超えるためには、３００Å
のアルミニウム）を使用することが可能である。
【００３３】第２のＲＩＥエッチングにおいて、薄膜
は、ウェーハの表面側からシャッタ、捻じりばね５０、
係止点５８及び行／行分離トレンチ（溝）６０の形状に
穿孔される。最後に、これらの層は、例えば感熱インク
ジェット（ＴＩＪ）のために開発されたＥＰＯＮ接着ウ
ェーハ結合方法又は他の公知の接着方法を使用して組み
立てられる。更に、他のシリコン製造手法、ガラス上ポ
リシリコン手法、並びに積層に基づくポリマー手法等も
また使用することが可能である。
は、ウェーハの表面側からシャッタ、捻じりばね５０、
係止点５８及び行／行分離トレンチ（溝）６０の形状に
穿孔される。最後に、これらの層は、例えば感熱インク
ジェット（ＴＩＪ）のために開発されたＥＰＯＮ接着ウ
ェーハ結合方法又は他の公知の接着方法を使用して組み
立てられる。更に、他のシリコン製造手法、ガラス上ポ
リシリコン手法、並びに積層に基づくポリマー手法等も
また使用することが可能である。
【００３４】［シャッタ・アセンブリのモデル評価］次
に一次分析モデル評価の数量的な例の提示を補助するた
めに、シャッタ及びばねの寸法と、材料特性と、バイア
ス電圧とを入力として、そしてしきい値アドレス電圧
と、共振周波数と、応力マージンとを出力として示す、
表１及び２、並びに図９に注目する。
に一次分析モデル評価の数量的な例の提示を補助するた
めに、シャッタ及びばねの寸法と、材料特性と、バイア
ス電圧とを入力として、そしてしきい値アドレス電圧
と、共振周波数と、応力マージンとを出力として示す、
表１及び２、並びに図９に注目する。
【００３５】提示される値は、図４（ｂ）に示されるよ
うなシャッタ・アセンブリ配列の２００μｍ幅の正方形
で２セグメントから成るシャッタ・アセンブリＡに関す
るものである。シャッタ・セグメント２０の幅は１００
μｍ、長さは２００μｍ、厚さは０．７５μｍである。
捻じりばね２２は、１８０μｍ長、２μｍ幅、そして
０．７５μｍ厚さである。シャッタ１８とアドレス電極
３２の間の空隙は１．５μｍで、アドレス電極の充填係
数は１である。充填係数は、シャッタ面積に対する電極
の面積と定義される。１７５［Ｖ］の印加バイアス電圧
「Ｖｂ」（しきい値バイアスは上述の条件下で１４０
［Ｖ］である）では、アドレスしきい値電圧は４［Ｖ］
であり、第１のモードの共振周波数は約１２ｋＨｚであ
り、そして応力マージンは約１２Ｘである（捻じりばね
１２における最大応力は降伏強度よりも１２倍低い）。
うなシャッタ・アセンブリ配列の２００μｍ幅の正方形
で２セグメントから成るシャッタ・アセンブリＡに関す
るものである。シャッタ・セグメント２０の幅は１００
μｍ、長さは２００μｍ、厚さは０．７５μｍである。
捻じりばね２２は、１８０μｍ長、２μｍ幅、そして
０．７５μｍ厚さである。シャッタ１８とアドレス電極
３２の間の空隙は１．５μｍで、アドレス電極の充填係
数は１である。充填係数は、シャッタ面積に対する電極
の面積と定義される。１７５［Ｖ］の印加バイアス電圧
「Ｖｂ」（しきい値バイアスは上述の条件下で１４０
［Ｖ］である）では、アドレスしきい値電圧は４［Ｖ］
であり、第１のモードの共振周波数は約１２ｋＨｚであ
り、そして応力マージンは約１２Ｘである（捻じりばね
１２における最大応力は降伏強度よりも１２倍低い）。
【００３６】図９は、６［Ｖ］のアドレス電圧に関する
エネルギーと角度の対応関係を示す曲線を示す。
エネルギーと角度の対応関係を示す曲線を示す。
【００３７】
【表１】
【００３８】
【表２】
【００３９】［シャッタ・アセンブリの特徴］ ａ．色 本発明のカラー・ディスプレイは、多数の方法により達
成されることができ、その内の２つが図１０（ａ）及び
（ｂ）に示される。
成されることができ、その内の２つが図１０（ａ）及び
（ｂ）に示される。
【００４０】図１０（ａ）は、ピクセルごとに１つのカ
ラー・フィルタ（ＲＧＢピクシレーションされたポリマ
ー被覆）を提供する。反射ディスプレイの場合には、こ
れらのフィルタは、反射フィルタ又は反射性の背面の上
に位置される透過フィルタであろう。透過性バックライ
ト又は投射ディスプレイでは、これらは透明な背面の上
に位置される透過フィルタであろう。
ラー・フィルタ（ＲＧＢピクシレーションされたポリマ
ー被覆）を提供する。反射ディスプレイの場合には、こ
れらのフィルタは、反射フィルタ又は反射性の背面の上
に位置される透過フィルタであろう。透過性バックライ
ト又は投射ディスプレイでは、これらは透明な背面の上
に位置される透過フィルタであろう。
【００４１】図１０（ｂ）は、シャッタ・セグメントご
とに１つのカラー・フィルタを有する。即ち、各ピクセ
ル内にＲＧＢ全てのフィルタが存在する。この手法は、
（同一の有効ディスプレイ解像度において）ピクセルが
大きくなることを可能にし、様々な製造態様を緩和す
る。
とに１つのカラー・フィルタを有する。即ち、各ピクセ
ル内にＲＧＢ全てのフィルタが存在する。この手法は、
（同一の有効ディスプレイ解像度において）ピクセルが
大きくなることを可能にし、様々な製造態様を緩和す
る。
【００４２】図１０（ａ）の手法において、ピクセルご
とのセグメントの複合性は、タイム・ドメイン（時間領
域）のグレー・スケールに代わるものとして双安定のグ
レー・スケールを取得するために使用されることが可能
である。この概念は、以下でより詳細に説明される。
とのセグメントの複合性は、タイム・ドメイン（時間領
域）のグレー・スケールに代わるものとして双安定のグ
レー・スケールを取得するために使用されることが可能
である。この概念は、以下でより詳細に説明される。
【００４３】ｂ．グレー・スケール グレー・スケールは、スペース・ドメイン（空間領域）
及び／又はタイム・ドメインにおいて達成されることが
可能である。
及び／又はタイム・ドメインにおいて達成されることが
可能である。
【００４４】（ｉ）スペース・ドメイン・グレー・スケ
ール ピクセルごとに１つのカラー及びピクセルごとに複数の
カラーを示す図１０（ａ）及び（ｂ）の例では、図１１
（ａ）乃至（ｃ）に示されるように下位のアドレス電極
もセグメント化することが可能である。アドレス電極
は、基板により支持された導体である。図１１（ａ）乃
至（ｃ）において、三角形２１ａは動いており、三角形
２１ｂは静止していることに留意されたい。アドレス電
極セグメントが、異なる面積を有する（アドレス電極セ
グメントとシャッタ・セグメントの面積の比として定義
される充填係数が異なる）ならば、シャッタ１８の異な
るシャッタ・セグメント２０は、例えそれらが同一のア
ドレス線に電気接続されていても、異なるアドレスしき
い値電圧「Ｖａ」で切換られる。
ール ピクセルごとに１つのカラー及びピクセルごとに複数の
カラーを示す図１０（ａ）及び（ｂ）の例では、図１１
（ａ）乃至（ｃ）に示されるように下位のアドレス電極
もセグメント化することが可能である。アドレス電極
は、基板により支持された導体である。図１１（ａ）乃
至（ｃ）において、三角形２１ａは動いており、三角形
２１ｂは静止していることに留意されたい。アドレス電
極セグメントが、異なる面積を有する（アドレス電極セ
グメントとシャッタ・セグメントの面積の比として定義
される充填係数が異なる）ならば、シャッタ１８の異な
るシャッタ・セグメント２０は、例えそれらが同一のア
ドレス線に電気接続されていても、異なるアドレスしき
い値電圧「Ｖａ」で切換られる。
【００４５】図１３は、アドレス電極充填係数の関数と
してのアドレスしきい値電圧のシミュレート曲線であ
る。この図は、表１に示される条件及び寸法を使用して
いる。このグラフでは、アドレスセグメントはシャッタ
・セグメント２０の下に集中して配置されると仮定され
る。全てのシリコン・シャッタは同一であり、コンデン
サ極板にパターン形成された下位のアドレス電極のみが
異なる面積から成る。所要アドレスしきい値は、充填係
数の放物関数である。図１３の例は、例えば、６つの双
安定グレー・スケールレベルが六角形のシャッタ・アセ
ンブリで取得される方法を、４から９ボルトまで１ボル
トおきのしきい値で示し、更に６電極セグメントの所要
幾何学的充填係数が、１から０．１６までであろうこと
を示す。
してのアドレスしきい値電圧のシミュレート曲線であ
る。この図は、表１に示される条件及び寸法を使用して
いる。このグラフでは、アドレスセグメントはシャッタ
・セグメント２０の下に集中して配置されると仮定され
る。全てのシリコン・シャッタは同一であり、コンデン
サ極板にパターン形成された下位のアドレス電極のみが
異なる面積から成る。所要アドレスしきい値は、充填係
数の放物関数である。図１３の例は、例えば、６つの双
安定グレー・スケールレベルが六角形のシャッタ・アセ
ンブリで取得される方法を、４から９ボルトまで１ボル
トおきのしきい値で示し、更に６電極セグメントの所要
幾何学的充填係数が、１から０．１６までであろうこと
を示す。
【００４６】上述の手法を用いると、双安定グレー・ス
ケールは容易に達成される。双安定グレー・スケール・
ディスプレイは、本発明の発明者により開発され、以下
により詳細に説明されるパッシブ・マトリックス・アド
レス指定方式と適合することが理解されるであろう。
ケールは容易に達成される。双安定グレー・スケール・
ディスプレイは、本発明の発明者により開発され、以下
により詳細に説明されるパッシブ・マトリックス・アド
レス指定方式と適合することが理解されるであろう。
【００４７】（ii）タイム・ドメイン・グレー・スケー
ル グレー・スケール・ディスプレイへの異なるアプローチ
は、グレー・スケールをタイム・ドメインで達成するた
めに、シャッタ・アセンブリの高帯域幅（例えば、約１
０ｋＨｚ以上での共振）を利用することである。１０ｋ
Ｈｚの帯域幅では、各フレーム内で多くの回数シャッタ
・セグメント２０を暗状態と明状態との間で切換えるこ
とが可能である。目は高速切換を平均し、ピクセルの全
体的な明るさの外観（グレー・スケール）は、ビデオフ
レーム内でシャッタが「明」状態と「暗」状態にある時
間の増分の多さに比例する。
ル グレー・スケール・ディスプレイへの異なるアプローチ
は、グレー・スケールをタイム・ドメインで達成するた
めに、シャッタ・アセンブリの高帯域幅（例えば、約１
０ｋＨｚ以上での共振）を利用することである。１０ｋ
Ｈｚの帯域幅では、各フレーム内で多くの回数シャッタ
・セグメント２０を暗状態と明状態との間で切換えるこ
とが可能である。目は高速切換を平均し、ピクセルの全
体的な明るさの外観（グレー・スケール）は、ビデオフ
レーム内でシャッタが「明」状態と「暗」状態にある時
間の増分の多さに比例する。
【００４８】タイム・ドメイン・グレー・スケールの欠
点は、増加する電力消費、即ち、交流帯電／放出電流で
ある。また、線のリセット方式が二次元フレームリセッ
トの代わりに使用されなければならない。これは、以下
で十分に説明されるように、シャッタ線上で高電圧リセ
ット・パルスを使用するパッシブ・マトリックスにおい
て可能である。
点は、増加する電力消費、即ち、交流帯電／放出電流で
ある。また、線のリセット方式が二次元フレームリセッ
トの代わりに使用されなければならない。これは、以下
で十分に説明されるように、シャッタ線上で高電圧リセ
ット・パルスを使用するパッシブ・マトリックスにおい
て可能である。
【００４９】ｃ．パッシブ・マトリックス・アドレス指
定 （ｉ）二次元フレーム・リセット、低電圧切換 シャッタ・アセンブリＡの配列のパッシブ・マトリック
ス・アドレス指定は、図１４（ａ）乃至（ｃ）に示され
る順序（例えば、４×４配列）で達成され得る。水平ア
ドレス線は、行電極（シャッタの異なる行は電気的に絶
縁されており、各行内のシャッタは互いに電気接続され
ている）を表わし、垂直線は、列電極（後板上のアドレ
ス電極の異なる列は電気的に絶縁されており、各列内の
電極は接続されている）を表わす。
定 （ｉ）二次元フレーム・リセット、低電圧切換 シャッタ・アセンブリＡの配列のパッシブ・マトリック
ス・アドレス指定は、図１４（ａ）乃至（ｃ）に示され
る順序（例えば、４×４配列）で達成され得る。水平ア
ドレス線は、行電極（シャッタの異なる行は電気的に絶
縁されており、各行内のシャッタは互いに電気接続され
ている）を表わし、垂直線は、列電極（後板上のアドレ
ス電極の異なる列は電気的に絶縁されており、各列内の
電極は接続されている）を表わす。
【００５０】アドレス切換の第２の代替案では、アドレ
ス指定の開始点が全ての行で０［Ｖ］であり、全ての列
でアドレスしきい値電圧「Ｖｔａ」（例えば［５Ｖ］）
より僅かに上の電圧である、図１４（ａ）が注目され
る。全ての側壁１４に印加されるバイアス電圧「Ｖｂ」
は、バイアスしきい値電圧「Ｖｂｔ」（例えば２００
［Ｖ］）を超える。この構成では、全てのピクセルが暗
状態（シャッタは水平状態）である。
ス指定の開始点が全ての行で０［Ｖ］であり、全ての列
でアドレスしきい値電圧「Ｖｔａ」（例えば［５Ｖ］）
より僅かに上の電圧である、図１４（ａ）が注目され
る。全ての側壁１４に印加されるバイアス電圧「Ｖｂ」
は、バイアスしきい値電圧「Ｖｂｔ」（例えば２００
［Ｖ］）を超える。この構成では、全てのピクセルが暗
状態（シャッタは水平状態）である。
【００５１】所定のピクセルを明状態にするために、所
定のピクセルの行及び列の両方の線に−Ｖｔ［Ｖ］のパ
ルスを発生させ、他の全ての列は＋Ｖｔ［Ｖ］で維持さ
れ、他の全ての行は０［Ｖ］で維持される。切換られる
べきピクセル内のシャッタ・セグメントは、ここではバ
イアス電圧「Ｖｂ」のみを認識して、９０°の位置に切
換る（シャッタ全体及びその下のアドレス電極は０
［Ｖ］）。他のピクセルは、それらのシャッタ１８とア
ドレス電極３２との間に、いずれもアドレスしきい値
「Ｖｔａ」を超える「Ｖｔ」又は「２Ｖｔ」を認識す
る。これらは従って、図１４（ｂ）に示されるように暗
状態で維持される。
定のピクセルの行及び列の両方の線に−Ｖｔ［Ｖ］のパ
ルスを発生させ、他の全ての列は＋Ｖｔ［Ｖ］で維持さ
れ、他の全ての行は０［Ｖ］で維持される。切換られる
べきピクセル内のシャッタ・セグメントは、ここではバ
イアス電圧「Ｖｂ」のみを認識して、９０°の位置に切
換る（シャッタ全体及びその下のアドレス電極は０
［Ｖ］）。他のピクセルは、それらのシャッタ１８とア
ドレス電極３２との間に、いずれもアドレスしきい値
「Ｖｔａ」を超える「Ｖｔ」又は「２Ｖｔ」を認識す
る。これらは従って、図１４（ｂ）に示されるように暗
状態で維持される。
【００５２】ピクセルの切換後、その行及び列の線は、
バイアス電界の存在による双安定性のために、それぞれ
０［Ｖ］及び＋Ｖｔ［Ｖ］に戻されることが可能であ
る。これは、図１４（ｃ）で説明される元の構成への切
換をもたらし、次のピクセル（又はピクセル行）の切換
の準備を整える。
バイアス電界の存在による双安定性のために、それぞれ
０［Ｖ］及び＋Ｖｔ［Ｖ］に戻されることが可能であ
る。これは、図１４（ｃ）で説明される元の構成への切
換をもたらし、次のピクセル（又はピクセル行）の切換
の準備を整える。
【００５３】上述の動作の代替として、＋Ｖｔ［Ｖ］が
全ての線に加えられることが可能であり、これは結果と
して負の電圧への切換を回避する。
全ての線に加えられることが可能であり、これは結果と
して負の電圧への切換を回避する。
【００５４】アドレス・パルスの最小持続時間は、シャ
ッタが位置エネルギー曲線の極大を超えるようにするた
めに必要とされる時間によって画定される。例えば、図
９におけるアドレス・パルスの最小持続時間は、シャッ
タに２°の偏向角度を超えさせるために必要とされる時
間である。これは、表１の条件（２００μｍピクセル）
下で１７μ秒であり、表２の条件（１００μｍピクセ
ル）下では約４μ秒である。「二次元のフレーム・リセ
ット」のシナリオの下で、二次元配列全体は新しいフレ
ームを開始するために（バイアス電圧を瞬間的にリセッ
トすることによって）リセットされるので、先に書かれ
た線よりも後に書かれた線が薄暗くみえることを避ける
ために「維持」時間が組み入れられなければならない。
１０倍の維持時間を仮定すると、表１の対応するフレー
ム速度は（１行当り２００μｍである３２０行のディス
プレイで）約２０フレーム毎秒であり、表２では（１行
当り１００μｍである６５０行のサイズのＶＧＡディス
プレイで）約４０フレーム毎秒である。これらのフレー
ム速度は、小型ディスプレイ（即ち、ＰＤＲ／ＰＤＡ）
タイプへの適用では許容される。より速いフレーム速度
及び／又はより大型のディスプレイでは、ライン・リセ
ット方式が使用され得る。ライン・リセット方式は、デ
ィスプレイのハードウェアの幾何学形状において如何な
る変更も必要としない（即ち、図１乃至３は依然として
適用される）が、シャッタ線上で高電圧のリセット・パ
ルスを使用することが可能である。パッシブ・マトリッ
クス方式は、双安定グレー・スケールと組合せても依然
として機能する。
ッタが位置エネルギー曲線の極大を超えるようにするた
めに必要とされる時間によって画定される。例えば、図
９におけるアドレス・パルスの最小持続時間は、シャッ
タに２°の偏向角度を超えさせるために必要とされる時
間である。これは、表１の条件（２００μｍピクセル）
下で１７μ秒であり、表２の条件（１００μｍピクセ
ル）下では約４μ秒である。「二次元のフレーム・リセ
ット」のシナリオの下で、二次元配列全体は新しいフレ
ームを開始するために（バイアス電圧を瞬間的にリセッ
トすることによって）リセットされるので、先に書かれ
た線よりも後に書かれた線が薄暗くみえることを避ける
ために「維持」時間が組み入れられなければならない。
１０倍の維持時間を仮定すると、表１の対応するフレー
ム速度は（１行当り２００μｍである３２０行のディス
プレイで）約２０フレーム毎秒であり、表２では（１行
当り１００μｍである６５０行のサイズのＶＧＡディス
プレイで）約４０フレーム毎秒である。これらのフレー
ム速度は、小型ディスプレイ（即ち、ＰＤＲ／ＰＤＡ）
タイプへの適用では許容される。より速いフレーム速度
及び／又はより大型のディスプレイでは、ライン・リセ
ット方式が使用され得る。ライン・リセット方式は、デ
ィスプレイのハードウェアの幾何学形状において如何な
る変更も必要としない（即ち、図１乃至３は依然として
適用される）が、シャッタ線上で高電圧のリセット・パ
ルスを使用することが可能である。パッシブ・マトリッ
クス方式は、双安定グレー・スケールと組合せても依然
として機能する。
【００５５】（ii）一次元ライン・リセット 配列内のシャッタの１つの線を選択的にリセットするた
めに、その線上の電圧はバイアス電圧（例えば、表１の
１７５［Ｖ］）のパルスを瞬間的に発生させる。リセッ
ト・パルス前は「下がった」状態にあったこの線内のシ
ャッタは、それらのシャッタのアドレス・コンデンサ
（平行板コンデンサ）全体にわたって非常に大きい電圧
をこの時点で認識するので、「下がった」状態に留ま
る。他方、「上がった」状態にあったシャッタは、リセ
ット・パルスの間、シャッタ１８と側壁１４との間の電
位差はゼロであるので（即ち、どちらも１７５
［Ｖ］）、「下がった」状態にリセットされる。これ
は、それらのシャッタが再びアドレス電界に「捕獲され
る」ことを可能にする。
めに、その線上の電圧はバイアス電圧（例えば、表１の
１７５［Ｖ］）のパルスを瞬間的に発生させる。リセッ
ト・パルス前は「下がった」状態にあったこの線内のシ
ャッタは、それらのシャッタのアドレス・コンデンサ
（平行板コンデンサ）全体にわたって非常に大きい電圧
をこの時点で認識するので、「下がった」状態に留ま
る。他方、「上がった」状態にあったシャッタは、リセ
ット・パルスの間、シャッタ１８と側壁１４との間の電
位差はゼロであるので（即ち、どちらも１７５
［Ｖ］）、「下がった」状態にリセットされる。これ
は、それらのシャッタが再びアドレス電界に「捕獲され
る」ことを可能にする。
【００５６】ラインのリセットは、ディスプレイの一部
を選択的にリフレッシュすることを可能にする。これ
は、高速化を可能にし、また交流電力消費量を減少させ
る。
を選択的にリフレッシュすることを可能にする。これ
は、高速化を可能にし、また交流電力消費量を減少させ
る。
【００５７】（iii）ディスプレイ・アドレス指定の実
施 本発明のシャッタ・アセンブリＡの配列を実施するディ
スプレイは、様々な方法によりアドレス指定されること
が可能である。好ましい方法が、図１５（ａ）乃至
（ｃ）に示される。この特定のアドレス指定方式は、双
安定グレー・スケール（ピクセル当り複数のシャッタ・
セグメント）と適合するパッシブ・マトリックスタイプ
であり、行及び列上の低電圧（例えば、２０［Ｖ］以
下）のスイッチのみを必要とする。１つの不連続的な高
電圧スイッチ（例えば、１５０［Ｖ］）が、配列のボデ
ィ部（即ち、空洞部側壁）を切換るために必要とされ
る。図１５（ａ）は１／２ピクセルの概略断面図を表わ
し、図１５（ｂ）は３×６の配列の概略平面図を表わ
し、そして図１５（ｃ）はピクセル当り４シャッタ・セ
グメント（例えば、４つの三角形が正方形のピクセルを
形成している）のシナリオを示すヒステリシス（履歴）
図を表わす。図１６（ａ）乃至（ｆ）は、３×６の配列
がアドレス指定されている例を示す。図１７は、この例
のタイム・チャートである。前述の図は、以下で更に詳
細に説明される。
施 本発明のシャッタ・アセンブリＡの配列を実施するディ
スプレイは、様々な方法によりアドレス指定されること
が可能である。好ましい方法が、図１５（ａ）乃至
（ｃ）に示される。この特定のアドレス指定方式は、双
安定グレー・スケール（ピクセル当り複数のシャッタ・
セグメント）と適合するパッシブ・マトリックスタイプ
であり、行及び列上の低電圧（例えば、２０［Ｖ］以
下）のスイッチのみを必要とする。１つの不連続的な高
電圧スイッチ（例えば、１５０［Ｖ］）が、配列のボデ
ィ部（即ち、空洞部側壁）を切換るために必要とされ
る。図１５（ａ）は１／２ピクセルの概略断面図を表わ
し、図１５（ｂ）は３×６の配列の概略平面図を表わ
し、そして図１５（ｃ）はピクセル当り４シャッタ・セ
グメント（例えば、４つの三角形が正方形のピクセルを
形成している）のシナリオを示すヒステリシス（履歴）
図を表わす。図１６（ａ）乃至（ｆ）は、３×６の配列
がアドレス指定されている例を示す。図１７は、この例
のタイム・チャートである。前述の図は、以下で更に詳
細に説明される。
【００５８】シャッタ・アセンブリ７０の半分の概略断
面図である図１５（ａ）に注目すると、捻転式に支持さ
れるシャッタ７２は行に電気接続される（行上の電圧は
Ｖｓ、即ちＶ−シャッタと呼ばれる）。後板７４上のア
ドレスコンデンサ極板は列に電気接続される（列上の電
圧はＶａ、即ちＶアドレスと呼ばれる）。全てのシャッ
タ・アセンブリ７０のためのボディ部７８の側壁７６は
電気接続され、即ち配列の「ボディ部」を構成する（ボ
ディ部上のバイアス電圧はＶｂ、即ちＶボディ又はＶバ
イアスと呼ばれる）。前述のとおり、シャッタの位置
（角度θ）は、２つの静電界の間での「引っ張り合い」
により決定される。シャッタとボディ部との間の電界
（Ｖｂ−Ｖｓにより決定される）はシャッタを垂直方向
に引っ張り（θ→９０°）、シャッタと後板上のアドレ
ス電極との間の電界（Ｖｓ−Ｖａにより決定される）は
シャッタを水平方向に引っ張る（θ→０°、又は僅かに
負角でもあり得る、図１５（ａ）参照）。電圧Ｖｂ、Ｖ
ｓ及びＶａを印加した後のシャッタの状態は、その前の
状態と、（Ｖｓ−Ｖａ）対（Ｖｂ−Ｖｓ）の大きさとに
より決定される。電圧（Ｖｓ−Ｖａ）は、行及び列電圧
間の差である。電圧（Ｖｂ−Ｖｓ）は、ボディ部電圧
（Ｖｂ）と行電圧（Ｖｓ）との間の差である（図１５
（ｂ）参照）。
面図である図１５（ａ）に注目すると、捻転式に支持さ
れるシャッタ７２は行に電気接続される（行上の電圧は
Ｖｓ、即ちＶ−シャッタと呼ばれる）。後板７４上のア
ドレスコンデンサ極板は列に電気接続される（列上の電
圧はＶａ、即ちＶアドレスと呼ばれる）。全てのシャッ
タ・アセンブリ７０のためのボディ部７８の側壁７６は
電気接続され、即ち配列の「ボディ部」を構成する（ボ
ディ部上のバイアス電圧はＶｂ、即ちＶボディ又はＶバ
イアスと呼ばれる）。前述のとおり、シャッタの位置
（角度θ）は、２つの静電界の間での「引っ張り合い」
により決定される。シャッタとボディ部との間の電界
（Ｖｂ−Ｖｓにより決定される）はシャッタを垂直方向
に引っ張り（θ→９０°）、シャッタと後板上のアドレ
ス電極との間の電界（Ｖｓ−Ｖａにより決定される）は
シャッタを水平方向に引っ張る（θ→０°、又は僅かに
負角でもあり得る、図１５（ａ）参照）。電圧Ｖｂ、Ｖ
ｓ及びＶａを印加した後のシャッタの状態は、その前の
状態と、（Ｖｓ−Ｖａ）対（Ｖｂ−Ｖｓ）の大きさとに
より決定される。電圧（Ｖｓ−Ｖａ）は、行及び列電圧
間の差である。電圧（Ｖｂ−Ｖｓ）は、ボディ部電圧
（Ｖｂ）と行電圧（Ｖｓ）との間の差である（図１５
（ｂ）参照）。
【００５９】図１５（ｃ）は、シャッタ状態のヒステリ
シス・ループの例を示す。水平軸は（Ｖｓ−Ｖａ）（行
−列）を表わし、垂直軸は正方形ピクセル内の４つの個
々のシャッタ・セグメントの状態（垂直θ≒９０°又は
水平θ≒０°）を表わす。４つのシャッタ・セグメント
の各々に対応する後板上の４つのアドレス電極は、異な
る領域／面積を有するので、アドレスしきい値電圧は４
つのセグメントでは異なる。前述のことは、図１１
（ａ）乃至（ｃ）に関連して先に論議されている。
シス・ループの例を示す。水平軸は（Ｖｓ−Ｖａ）（行
−列）を表わし、垂直軸は正方形ピクセル内の４つの個
々のシャッタ・セグメントの状態（垂直θ≒９０°又は
水平θ≒０°）を表わす。４つのシャッタ・セグメント
の各々に対応する後板上の４つのアドレス電極は、異な
る領域／面積を有するので、アドレスしきい値電圧は４
つのセグメントでは異なる。前述のことは、図１１
（ａ）乃至（ｃ）に関連して先に論議されている。
【００６０】図１５（ｃ）の例において、第１のシャッ
タ・セグメントは、ボディ部上にバイアス電圧が存在す
る際に、電圧（Ｖｓ−Ｖａ、即ち、行／列の差）が６
［Ｖ］より低くなるとすぐに水平位置から垂直位置に勢
いよく動き（θ：０°→９０°）、第２のシャッタ・セ
グメントは（Ｖｓ−Ｖａ）＜５［Ｖ］の場合に、第３の
シャッタ・セグメントは（Ｖｓ−Ｖａ）＜４［Ｖ］の場
合に、そして第４のシャッタ・セグメントは（Ｖｓ−Ｖ
ａ）＜３［Ｖ］の場合にそれぞれ勢いよく動く。（Ｖｓ
−Ｖａ）≧６［Ｖ］の場合は、４つの全てのシャッタは
水平状態（即ち、黒）である。４−セグメントシャッタ
はグレー・スケールの５つのレベル（黒、グレー１、グ
レー２、グレー３、白）の実現が可能である。
タ・セグメントは、ボディ部上にバイアス電圧が存在す
る際に、電圧（Ｖｓ−Ｖａ、即ち、行／列の差）が６
［Ｖ］より低くなるとすぐに水平位置から垂直位置に勢
いよく動き（θ：０°→９０°）、第２のシャッタ・セ
グメントは（Ｖｓ−Ｖａ）＜５［Ｖ］の場合に、第３の
シャッタ・セグメントは（Ｖｓ−Ｖａ）＜４［Ｖ］の場
合に、そして第４のシャッタ・セグメントは（Ｖｓ−Ｖ
ａ）＜３［Ｖ］の場合にそれぞれ勢いよく動く。（Ｖｓ
−Ｖａ）≧６［Ｖ］の場合は、４つの全てのシャッタは
水平状態（即ち、黒）である。４−セグメントシャッタ
はグレー・スケールの５つのレベル（黒、グレー１、グ
レー２、グレー３、白）の実現が可能である。
【００６１】また、アドレス指定ヒステリシス・ループ
の重要な特徴は、通常１５０［Ｖ］のバイアス電圧がシ
ャッタを垂直位置に勢いよく動かすために必要とされる
が、側壁／シャッタの静電容量が垂直状態で非常に大き
いので、シャッタを動かすための電圧よりも非常に低い
電圧がシャッタ・セグメントを垂直に保持するために必
要とされる。これは、線がアドレス指定された後、垂直
なシャッタ・セグメントが水平位置に戻ってしまうこと
なく、配列のボディ部上のバイアス電圧が（１５０
［Ｖ］から）２０［Ｖ］程度にまで下げられ得ることを
意味する。この特性は、以下で論議されるように行又は
列上の高電圧スイッチを回避するために使用される。
の重要な特徴は、通常１５０［Ｖ］のバイアス電圧がシ
ャッタを垂直位置に勢いよく動かすために必要とされる
が、側壁／シャッタの静電容量が垂直状態で非常に大き
いので、シャッタを動かすための電圧よりも非常に低い
電圧がシャッタ・セグメントを垂直に保持するために必
要とされる。これは、線がアドレス指定された後、垂直
なシャッタ・セグメントが水平位置に戻ってしまうこと
なく、配列のボディ部上のバイアス電圧が（１５０
［Ｖ］から）２０［Ｖ］程度にまで下げられ得ることを
意味する。この特性は、以下で論議されるように行又は
列上の高電圧スイッチを回避するために使用される。
【００６２】図１６（ａ）乃至（ｆ）は、アドレス指定
の例を示し、図１７は時間線上のセグメントのセットを
示す。これらの図は図１５（ｃ）のヒステリシス・ルー
プの例に対応する。
の例を示し、図１７は時間線上のセグメントのセットを
示す。これらの図は図１５（ｃ）のヒステリシス・ルー
プの例に対応する。
【００６３】図１６（ａ）は、静止且つ暗状態にある３
×６配列を示し、全てのシャッタが水平（黒）である。
ボディ部上のバイアス電圧は、例えば２０［Ｖ］であ
り、行（シャッタ・セグメント）は６［Ｖ］より僅かに
低く維持され、列（アドレス電極）は−６［Ｖ］で維持
される（全電圧は全てを単極にするように上にシフトさ
れ得るが、説明の目的では双極方式の方が明白に見える
ことに留意されたい）。
×６配列を示し、全てのシャッタが水平（黒）である。
ボディ部上のバイアス電圧は、例えば２０［Ｖ］であ
り、行（シャッタ・セグメント）は６［Ｖ］より僅かに
低く維持され、列（アドレス電極）は−６［Ｖ］で維持
される（全電圧は全てを単極にするように上にシフトさ
れ得るが、説明の目的では双極方式の方が明白に見える
ことに留意されたい）。
【００６４】行２がアドレス指定される必要がある場
合、ボディ部が先ず１５０［Ｖ］バイアス状態にされ、
行２は３［Ｖ］より僅かに低い状態にされる。この時点
で、列電圧に応じて、グレー・レベルが行２のピクセル
に書き込まれる。列が元の−６［Ｖ］（行は３−ε）で
維持されると、行及び列の間の差は３−ε（−６）
［Ｖ］、即ち約９［Ｖ］である。図１５（ｃ）のヒステ
リシス・ループは、ピクセル内の第１のシャッタ・セグ
メントは（Ｖｓ−Ｖａ）＜６［Ｖ］でのみ上に勢いよく
動くことを示している。従ってこのピクセルは、暗状態
に留まる（全てのセグメントが水平、即ち、図１６
（ｂ）の行２列１）。他方、列電圧が（−６［Ｖ］か
ら）−３［Ｖ］まで上げられると、（Ｖｓ−Ｖａ）＝６
−εであり、５＜６−ε＜６である。従ってこのピクセ
ル（図１６（ｂ）の行２列２）は、４つのセグメントの
内の１つは「上がった」状態であり、他の３つは「下が
った」状態（即ち、グレー・レベル１）である。
合、ボディ部が先ず１５０［Ｖ］バイアス状態にされ、
行２は３［Ｖ］より僅かに低い状態にされる。この時点
で、列電圧に応じて、グレー・レベルが行２のピクセル
に書き込まれる。列が元の−６［Ｖ］（行は３−ε）で
維持されると、行及び列の間の差は３−ε（−６）
［Ｖ］、即ち約９［Ｖ］である。図１５（ｃ）のヒステ
リシス・ループは、ピクセル内の第１のシャッタ・セグ
メントは（Ｖｓ−Ｖａ）＜６［Ｖ］でのみ上に勢いよく
動くことを示している。従ってこのピクセルは、暗状態
に留まる（全てのセグメントが水平、即ち、図１６
（ｂ）の行２列１）。他方、列電圧が（−６［Ｖ］か
ら）−３［Ｖ］まで上げられると、（Ｖｓ−Ｖａ）＝６
−εであり、５＜６−ε＜６である。従ってこのピクセ
ル（図１６（ｂ）の行２列２）は、４つのセグメントの
内の１つは「上がった」状態であり、他の３つは「下が
った」状態（即ち、グレー・レベル１）である。
【００６５】同様に、ヒステリシス・ループに従うと、
行２／列３では２つのセグメントが「上がった」状態
（Ｖｓ−Ｖａ＝５ε、グレー２）であり、行２／列４で
は３つのセグメントが「上がった」状態（グレー３、Ｖ
ｓ−Ｖａ＝４−ε）であり、列５（アドレス電圧０
［Ｖ］）ではシャッタ・アセンブリは全てのシャッタ・
セグメントが「上がった」状態（明状態）（Ｖｓ−Ｖａ
＝３−ε）である。
行２／列３では２つのセグメントが「上がった」状態
（Ｖｓ−Ｖａ＝５ε、グレー２）であり、行２／列４で
は３つのセグメントが「上がった」状態（グレー３、Ｖ
ｓ−Ｖａ＝４−ε）であり、列５（アドレス電圧０
［Ｖ］）ではシャッタ・アセンブリは全てのシャッタ・
セグメントが「上がった」状態（明状態）（Ｖｓ−Ｖａ
＝３−ε）である。
【００６６】行及び全ての列上にパルスを「書き込ん
だ」後（図１７の時間線参照）、ボディ部上のバイアス
電圧は２０［Ｖ］にまで戻されることが可能である。２
０［Ｖ］の（あるいはより低い）維持電圧は、全てのシ
ャッタをそのアドレス指定された状態で維持するのに十
分である。これは再び、静止状態である（図１６
（ｃ））。電力消費は漏れ電流に起因するもののみであ
る。
だ」後（図１７の時間線参照）、ボディ部上のバイアス
電圧は２０［Ｖ］にまで戻されることが可能である。２
０［Ｖ］の（あるいはより低い）維持電圧は、全てのシ
ャッタをそのアドレス指定された状態で維持するのに十
分である。これは再び、静止状態である（図１６
（ｃ））。電力消費は漏れ電流に起因するもののみであ
る。
【００６７】ボディ部上の１５０［Ｖ］のパルスは、切
換られたＬＣ回路により達成され得る。これは、ボディ
部からシャッタへの静電容量の電荷を放散するよりも寧
ろ回復することを可能にする。この電荷は、ボディ部上
の高い電圧のために、かなり大きい。交流電力消費の主
な発生元は、このコンデンサの帯電及び放電に関係す
る。
換られたＬＣ回路により達成され得る。これは、ボディ
部からシャッタへの静電容量の電荷を放散するよりも寧
ろ回復することを可能にする。この電荷は、ボディ部上
の高い電圧のために、かなり大きい。交流電力消費の主
な発生元は、このコンデンサの帯電及び放電に関係す
る。
【００６８】図１６（ｄ）は、同様の方法で（異なるビ
ット・パターンではあるが）アドレス指定されている別
の行（行３）を示す。全てのピクセルにおける行／列の
差が６［Ｖ］を超える（即ち、ピクセルの第１セグメン
トが上に勢いよく動くために必要とされるより高い（ヒ
ステリシス・ループ参照））ので、行３のアドレス指定
中に、先にアドレス指定された行２は影響されない。任
意の特定時にアドレスされている行以外の全ての行で
は、「下がった」セグメントは「下がった」状態に留ま
り、「上がった」セグメントは「上がった」状態に留ま
ることに留意すべきである。
ット・パターンではあるが）アドレス指定されている別
の行（行３）を示す。全てのピクセルにおける行／列の
差が６［Ｖ］を超える（即ち、ピクセルの第１セグメン
トが上に勢いよく動くために必要とされるより高い（ヒ
ステリシス・ループ参照））ので、行３のアドレス指定
中に、先にアドレス指定された行２は影響されない。任
意の特定時にアドレスされている行以外の全ての行で
は、「下がった」セグメントは「下がった」状態に留ま
り、「上がった」セグメントは「上がった」状態に留ま
ることに留意すべきである。
【００６９】図１６（ｅ）は再び静止状態であり、この
状態においてボディ部は行３のアドレス指定後に２０
［Ｖ］に戻され、全ての行が６＋εに戻り、全ての列が
−６［Ｖ］に戻る。
状態においてボディ部は行３のアドレス指定後に２０
［Ｖ］に戻され、全ての行が６＋εに戻り、全ての列が
−６［Ｖ］に戻る。
【００７０】最後に、図１６（ｆ）及び図１７は、特定
行（行２）のリセットを示す。行を選択的にリセットす
るために（行を「リセットする」とは、「上がった」状
態のセグメントを「下がった」状態に戻すことを意味す
る）、行電圧が２０［Ｖ］（又は更に幾分低い）にパル
スされ、ボディ部電圧もまた２０［Ｖ］にされる。他の
全ての行は６＋εで維持され、全ての列は、例えば−６
［Ｖ］で維持される。リセットされるべき行をボディ部
と同電圧にすると、側壁／シャッタ・コンデンサは放電
され、捻じりばねの復原力（に加えてアドレス・コンデ
ンサ、即ち列上の電圧）は、シャッタ・セグメントを水
平位置に戻す。即ち、この行はこの時点でリセットされ
る。
行（行２）のリセットを示す。行を選択的にリセットす
るために（行を「リセットする」とは、「上がった」状
態のセグメントを「下がった」状態に戻すことを意味す
る）、行電圧が２０［Ｖ］（又は更に幾分低い）にパル
スされ、ボディ部電圧もまた２０［Ｖ］にされる。他の
全ての行は６＋εで維持され、全ての列は、例えば−６
［Ｖ］で維持される。リセットされるべき行をボディ部
と同電圧にすると、側壁／シャッタ・コンデンサは放電
され、捻じりばねの復原力（に加えてアドレス・コンデ
ンサ、即ち列上の電圧）は、シャッタ・セグメントを水
平位置に戻す。即ち、この行はこの時点でリセットされ
る。
【００７１】実際には、この方法は（全てを６［Ｖ］ず
つ上にシフトすることにより）単極であってよく、リセ
ット・パルスには直ちにアドレス電圧等が続いてもよ
い。この主題には多様な変更が可能であり、駆動回路又
は他のパラメータの観点から最も適したものが決定され
るであろう。実際の実施にとって好ましい駆動方式が図
１８に示される。これは、リセット・パルスが書き込み
パルス（行）の直前に発生され、ボディ部が静止状態に
おいて１４［Ｖ］で維持され、書き込みステップ中に瞬
間的に１５０［Ｖ］にされる単極方式である。行上の静
止電圧は０［Ｖ］であり、列上の静止電圧は１２［Ｖ］
である。アドレス指定ステップの間、行は（３−ε）
［Ｖ］まで上げられ、列は９［Ｖ］、８［Ｖ］、７
［Ｖ］又は６［Ｖ］（グレー・スケール値）まで下げら
れる。
つ上にシフトすることにより）単極であってよく、リセ
ット・パルスには直ちにアドレス電圧等が続いてもよ
い。この主題には多様な変更が可能であり、駆動回路又
は他のパラメータの観点から最も適したものが決定され
るであろう。実際の実施にとって好ましい駆動方式が図
１８に示される。これは、リセット・パルスが書き込み
パルス（行）の直前に発生され、ボディ部が静止状態に
おいて１４［Ｖ］で維持され、書き込みステップ中に瞬
間的に１５０［Ｖ］にされる単極方式である。行上の静
止電圧は０［Ｖ］であり、列上の静止電圧は１２［Ｖ］
である。アドレス指定ステップの間、行は（３−ε）
［Ｖ］まで上げられ、列は９［Ｖ］、８［Ｖ］、７
［Ｖ］又は６［Ｖ］（グレー・スケール値）まで下げら
れる。
【００７２】図１７及び図１８に示される２つの方式の
関係は、図１８の方式は、（１）全ての行及び列アドレ
ス電圧を６［Ｖ］ずつ下にシフトすること、及び（２）
（リセット・パルス以外の）全ての行及び列アドレス電
圧を逆にすること、により図１７から導き出すことがで
きるというものである。
関係は、図１８の方式は、（１）全ての行及び列アドレ
ス電圧を６［Ｖ］ずつ下にシフトすること、及び（２）
（リセット・パルス以外の）全ての行及び列アドレス電
圧を逆にすること、により図１７から導き出すことがで
きるというものである。
【００７３】（ボディ部がリセット前に下げられる）任
意の低電圧リセット方式において、ボディ部（各行がア
ドレス指定されている）上の１５０［Ｖ］パルスに関わ
る電荷を回復することは、電力消費量を最小化すること
が望まれるならば非常に重要に思われる。これは、「ク
ラスＥ」の切換調整方式を使用して実行できそうであ
る。配列の静止電力消費は、漏れ電流及び駆動回路にお
ける静止電流により決定される。非静止型電流（切換電
流）は、ボディ部切換電荷の回復に加えて、シャッタ・
アセンブリの双安定性を十分に利用することによって、
低く保たれることが可能である。しかしながら、双安定
性の十分な利用は、特別仕様の駆動回路の開発を必要と
し得る。
意の低電圧リセット方式において、ボディ部（各行がア
ドレス指定されている）上の１５０［Ｖ］パルスに関わ
る電荷を回復することは、電力消費量を最小化すること
が望まれるならば非常に重要に思われる。これは、「ク
ラスＥ」の切換調整方式を使用して実行できそうであ
る。配列の静止電力消費は、漏れ電流及び駆動回路にお
ける静止電流により決定される。非静止型電流（切換電
流）は、ボディ部切換電荷の回復に加えて、シャッタ・
アセンブリの双安定性を十分に利用することによって、
低く保たれることが可能である。しかしながら、双安定
性の十分な利用は、特別仕様の駆動回路の開発を必要と
し得る。
【００７４】ｄ．低電力 提供されるディスプレイ・システムの利点は、その双安
定性、及びそれに伴い直流電力消費が不要であることで
あり、ＰＤＲ（パーソナル・ドキュメント・リーダー：
Personal Document Reader）等の電池式や携帯用の装置
に特に適している。安定状態において、維持電界は存在
するが、（ごく少量の漏れ電流を除き）電流は存在せ
ず、即ち、この状態では小型電池が事実上無限に持続す
ることが可能である。電力の消費は、ピクセル切換時の
み、即ち、ピクセル・コンデンサの帯電／放電に起因し
て生じる。格段に大きな電荷は、明状態（シャッタが垂
直）にあるシャッタから側壁への静電容量の帯電に関連
する。
定性、及びそれに伴い直流電力消費が不要であることで
あり、ＰＤＲ（パーソナル・ドキュメント・リーダー：
Personal Document Reader）等の電池式や携帯用の装置
に特に適している。安定状態において、維持電界は存在
するが、（ごく少量の漏れ電流を除き）電流は存在せ
ず、即ち、この状態では小型電池が事実上無限に持続す
ることが可能である。電力の消費は、ピクセル切換時の
み、即ち、ピクセル・コンデンサの帯電／放電に起因し
て生じる。格段に大きな電荷は、明状態（シャッタが垂
直）にあるシャッタから側壁への静電容量の帯電に関連
する。
【００７５】このコンデンサは、バイアス電圧（例え
ば、１７５［Ｖ］）まで帯電される。シャッタと側壁と
の間には狭い間隙のみが存在するので、静電容量の値は
明状態ではかなり大きい（Ｃ＝ε Ａ／ｄと表現され得
る）。これらのコンデンサは、ピクセル配列全体におけ
る暗／明及び明／暗変換の度に帯電及び放電される。従
って電力消費量は、リフレッシュ率及びシャッタから側
壁への静電容量、ディスプレイの面積及び充填係数、並
びにバイアス電圧の二乗に比例する。
ば、１７５［Ｖ］）まで帯電される。シャッタと側壁と
の間には狭い間隙のみが存在するので、静電容量の値は
明状態ではかなり大きい（Ｃ＝ε Ａ／ｄと表現され得
る）。これらのコンデンサは、ピクセル配列全体におけ
る暗／明及び明／暗変換の度に帯電及び放電される。従
って電力消費量は、リフレッシュ率及びシャッタから側
壁への静電容量、ディスプレイの面積及び充填係数、並
びにバイアス電圧の二乗に比例する。
【００７６】電力消費量は幾つかのＰＤＲシナリオのた
めに算出され、対応するＡＡＡ−サイズのアルカリ蓄電
池の寿命（電池の容量を５０Ｗｈｒ／ｌｂと仮定する）
と共に表３に示された。所定のディスプレイ・サイズ及
びリフレッシュ率では、電力消費量は、バイアス電圧を
下げること（Ｖｂ、二次効果；低解像度ディスプレイで
も可能）により、又はθ＝９０°でのシャッタから側壁
への静電容量を下げることにより更なる減少のみが可能
である。後者は、開状態でのより大きな間隙を設けるこ
とにより達成されることができる。
めに算出され、対応するＡＡＡ−サイズのアルカリ蓄電
池の寿命（電池の容量を５０Ｗｈｒ／ｌｂと仮定する）
と共に表３に示された。所定のディスプレイ・サイズ及
びリフレッシュ率では、電力消費量は、バイアス電圧を
下げること（Ｖｂ、二次効果；低解像度ディスプレイで
も可能）により、又はθ＝９０°でのシャッタから側壁
への静電容量を下げることにより更なる減少のみが可能
である。後者は、開状態でのより大きな間隙を設けるこ
とにより達成されることができる。
【００７７】
【表３】
【００７８】電力消費量を更に減少させるための他の方
法には、イベント駆動のフレームリフレッシュ、又は他
の公知のアドレス指定関連方式の使用が含まれ得る。そ
のような操作の１つには、コンデンサ上の切換電荷をフ
レームのリセットごとに放散する代わりに再利用するこ
とが含まれる。しかしながら、様々なシナリオにおける
電力消費量は、基礎的な方式を用いる場合でさえも、デ
ィスプレイ自体よりも格段に小さい面積を有する太陽電
池により生成され得る量よりも既に少ないであろう。
法には、イベント駆動のフレームリフレッシュ、又は他
の公知のアドレス指定関連方式の使用が含まれ得る。そ
のような操作の１つには、コンデンサ上の切換電荷をフ
レームのリセットごとに放散する代わりに再利用するこ
とが含まれる。しかしながら、様々なシナリオにおける
電力消費量は、基礎的な方式を用いる場合でさえも、デ
ィスプレイ自体よりも格段に小さい面積を有する太陽電
池により生成され得る量よりも既に少ないであろう。
【００７９】ｆ．視角、明度比 明度比及び視角の両方は、シャッタの正面側が黒くさ
れ、他の全ての面が反射性にされた場合、及びピクセル
の充填係数が高い場合に、非常に良好であると確認され
ている。図８に示されるように構成されたシャッタ・ア
センブリＡ”では、充填係数は９０％（２０：１の縦横
比エッチング）であり得る。
れ、他の全ての面が反射性にされた場合、及びピクセル
の充填係数が高い場合に、非常に良好であると確認され
ている。図８に示されるように構成されたシャッタ・ア
センブリＡ”では、充填係数は９０％（２０：１の縦横
比エッチング）であり得る。
【００８０】ピクセル空洞部の側壁及びシャッタの背面
が反射性である場合（図３）、空洞部は複数のコーナー
・キューブ反射鏡（corner cube reflectors）から構成
され、これは高反射効率をもたらす。ＳＴＳのＲＩＥエ
ッチングを施されたシリコン空洞の側壁は、比較的平ら
で且つ反射性であり、薄いＡ１（３００Å）被覆は、全
ての可視波長において８０％を十分に超える反射率を容
易にもたらすことが可能である。また視角は、側壁及び
シャッタの背面が８０％を超えると、非常に広くなる。
が反射性である場合（図３）、空洞部は複数のコーナー
・キューブ反射鏡（corner cube reflectors）から構成
され、これは高反射効率をもたらす。ＳＴＳのＲＩＥエ
ッチングを施されたシリコン空洞の側壁は、比較的平ら
で且つ反射性であり、薄いＡ１（３００Å）被覆は、全
ての可視波長において８０％を十分に超える反射率を容
易にもたらすことが可能である。また視角は、側壁及び
シャッタの背面が８０％を超えると、非常に広くなる。
【００８１】ｇ．結論 上述のシャッタ・アセンブリは、例えば２．５×３イン
チのＰＤＲディスプレイのための現時点での超精密加工
技術を用いた単結晶シリコンで容易に実行可能である。
この概念は大面積ディスプレイに合わせて調整すること
が可能である。また、本発明のディスプレイ配列は、ガ
ラス上ポリシリコン技法又はプラスチック・フィルム積
層処理を用いて製造されることが可能である。
チのＰＤＲディスプレイのための現時点での超精密加工
技術を用いた単結晶シリコンで容易に実行可能である。
この概念は大面積ディスプレイに合わせて調整すること
が可能である。また、本発明のディスプレイ配列は、ガ
ラス上ポリシリコン技法又はプラスチック・フィルム積
層処理を用いて製造されることが可能である。
【００８２】上述の内容は、本発明の原理の単なる例示
と考えられる。更に、当業者は多数の修正及び変更を容
易に考えつくであろうことから、本発明を、例示され説
明された正確な構造及び作用に制限することは好ましく
ない。従って、全ての適切な変更及び同等内容は、本発
明の範囲内であることが主張される。
と考えられる。更に、当業者は多数の修正及び変更を容
易に考えつくであろうことから、本発明を、例示され説
明された正確な構造及び作用に制限することは好ましく
ない。従って、全ての適切な変更及び同等内容は、本発
明の範囲内であることが主張される。
【図１】本発明の六角形シャッタ・アセンブリの分解図
である。
である。
【図２】（ａ）は水平位置にある図１のシャッタ・アセ
ンブリのシャッタ・セグメントの拡大図であり、（ｂ）
は折畳まれた位置にある（ａ）のシャッタ・セグメント
を表わす図であり、（ｃ）は本発明のシャッタ・アセン
ブリのシャッタ・セグメントの他の実施の一形態を描写
する図である。
ンブリのシャッタ・セグメントの拡大図であり、（ｂ）
は折畳まれた位置にある（ａ）のシャッタ・セグメント
を表わす図であり、（ｃ）は本発明のシャッタ・アセン
ブリのシャッタ・セグメントの他の実施の一形態を描写
する図である。
【図３】（ａ）は、シャッタが閉じている状態の本発明
の正方形シャッタ・アセンブリの断面図及び関連平面図
であり、（ｂ）はシャッタが開いている状態の（ａ）に
示されるシャッタ・アセンブリの断面図及び対応する平
面図である。
の正方形シャッタ・アセンブリの断面図及び関連平面図
であり、（ｂ）はシャッタが開いている状態の（ａ）に
示されるシャッタ・アセンブリの断面図及び対応する平
面図である。
【図４】（ａ）乃至（ｃ）は、異なるシャッタ・アセン
ブリの幾何学的形状を描写する図である。
ブリの幾何学的形状を描写する図である。
【図５】（ａ）は、アドレス電圧が印加されない状態で
のスプリング・トルク及び静電バイアス・トルクと偏向
角との関係を表わすグラフ図であり、（ｂ）は、アドレ
ス電圧が印加されない状態での蓄積位置エネルギーと偏
向角とのグラフ図である。
のスプリング・トルク及び静電バイアス・トルクと偏向
角との関係を表わすグラフ図であり、（ｂ）は、アドレ
ス電圧が印加されない状態での蓄積位置エネルギーと偏
向角とのグラフ図である。
【図６】（ａ）は、印加された異なるバイアス電圧及び
あるアドレス電圧での静電及び復原トルクのグラフ図で
あり、（ｂ）は、印加された異なるバイアス電圧及びあ
るアドレス電圧での本発明の実施の形態に関わる総位置
エネルギーのグラフ図である。
あるアドレス電圧での静電及び復原トルクのグラフ図で
あり、（ｂ）は、印加された異なるバイアス電圧及びあ
るアドレス電圧での本発明の実施の形態に関わる総位置
エネルギーのグラフ図である。
【図７】好ましくない最大安定位置が１３度である、し
きい値下のバイアス電圧の一例のグラフ図である。
きい値下のバイアス電圧の一例のグラフ図である。
【図８】本発明に係る２つのシャッタ・アセンブリの断
面図及び対応する平面図である。
面図及び対応する平面図である。
【図９】本発明のシャッタ・アセンブリのエネルギーと
角度との関係を示す曲線のグラフ図である。
角度との関係を示す曲線のグラフ図である。
【図１０】（ａ）は、個々のシャッタ・アセンブリごと
に１つの色が提供されるカラー・グレー・スケール配列
を提供する実施の一形態を描写する図であり、（ｂ）
は、単一のシャッタ・アセンブリ内で複数の色が提供さ
れるタイム・ドメイン（時間領域）におけるカラー・グ
レー・スケール配列の更なる実施の一形態を示す図であ
る。
に１つの色が提供されるカラー・グレー・スケール配列
を提供する実施の一形態を描写する図であり、（ｂ）
は、単一のシャッタ・アセンブリ内で複数の色が提供さ
れるタイム・ドメイン（時間領域）におけるカラー・グ
レー・スケール配列の更なる実施の一形態を示す図であ
る。
【図１１】（ａ）乃至（ｃ）は、セグメント化されたア
ドレス電極を使用する複数のセグメントがシャッタ・ア
センブリごとに描写された、スペース・ドメイン（空間
領域）双安定グレー・スケール環境で稼働するシャッタ
・アセンブリの変化する位置を示す図である。
ドレス電極を使用する複数のセグメントがシャッタ・ア
センブリごとに描写された、スペース・ドメイン（空間
領域）双安定グレー・スケール環境で稼働するシャッタ
・アセンブリの変化する位置を示す図である。
【図１２】異なる充填係数のセグメント化されたアドレ
ス電極を有する階段状のアナロググレー・スケールの平
面図である。
ス電極を有する階段状のアナロググレー・スケールの平
面図である。
【図１３】アドレスしきい値電圧とアドレス電極充填係
数との関係を示す階段状のアナログ双安定グレー・スケ
ールのグラフ図である。
数との関係を示す階段状のアナログ双安定グレー・スケ
ールのグラフ図である。
【図１４】（ａ）乃至（ｃ）は、パッシブ・マトリック
ス・アドレス指定方式を示す図である。
ス・アドレス指定方式を示す図である。
【図１５】（ａ）乃至（ｃ）は、本発明のアドレス指定
方式の理解を助けるための図である。
方式の理解を助けるための図である。
【図１６】（ａ）乃至（ｆ）は、本発明のアドレス指定
方式の更なる概念を示す図である。
方式の更なる概念を示す図である。
【図１７】図１６（ａ）乃至（ｆ）に示されるアドレス
指定方式に従う信号線を示す図である。
指定方式に従う信号線を示す図である。
【図１８】本発明の更なるアドレス指定方式用の信号線
を示す図である。
を示す図である。
１０ 最上層 １２ 導電層 １４ 側壁 １５ 空洞 １６ 電気端子 １８ シャッタ ２０ シャッタ・セグメント ２２ 捻じりばね ２４ アドレス電極 ２６ スペーサー・フィルム ２８ 底層 ３０ カラー・フィルタ・フィルム ３２ 列アドレス電極線 ３４ 行アドレス電極線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャクソン ホー アメリカ合衆国 94301 カリフォルニア 州 パロ アルト ハミルトン アベニュ ー 1168 (72)発明者 フェイシア パン アメリカ合衆国 14580 ニューヨーク州 ウェブスター カントリー マナー ウ ェイ 144 アパートメント 10 (72)発明者 ラジュ ビー．アプト アメリカ合衆国 94306−2831 カリフォ ルニア州 パロ アルト マタデーロ ア ベニュー 210 (72)発明者 ジョエル エー．クビー アメリカ合衆国 14622 ニューヨーク州 ロチェスター スプリング ヴァレイ ドライブ 63 (72)発明者 ロナルド ティー．フルクス アメリカ合衆国 94040 カリフォルニア 州 マウンテン ビュー リー ドライブ 1672 (72)発明者 ディカイ サン アメリカ合衆国 94087 カリフォルニア 州 サニーベイル ノーサンバーランド ドライブ 1127 (72)発明者 パトリック ワイ．マエダ アメリカ合衆国 94040 カリフォルニア 州 マウンテン ビュー デイル アベニ ュー 1200 ナンバー 95 (72)発明者 デイビッド フォーク アメリカ合衆国 94024 カリフォルニア 州 ロス アルトス ファーンドン アベ ニュー 1993 (72)発明者 ロバート ソーントン アメリカ合衆国 97034 オレゴン州 レ イク オズウィーゴ サウスウエスト フ ァイファー ドライブ 14520 (72)発明者 ロス ブリンガンズ アメリカ合衆国 95014 カリフォルニア 州 クパーティーノ ラムフォード ドラ イブ 21345 (72)発明者 ジー．エー．ネビル コネル アメリカ合衆国 95014 カリフォルニア 州 クパーティーノ アンソン アベニュ ー 10386 (72)発明者 フィリップ ドン フロイド アメリカ合衆国 94086 カリフォルニア 州 サニーベイル ヴィーセンテ ドライ ブ 1251 アパートメント 103 (72)発明者 トアン アン ヴォ アメリカ合衆国 90250 カリフォルニア 州 ホーソーン ウエスト ワンハンドレ ッドサーティエイトス ストリート 5126 (72)発明者 コンラード ヴァン シュイレンバーグ アメリカ合衆国 94041 カリフォルニア 州 マウンテン ビュー チキータ アベ ニュー 496エー
Claims (3)
- 【請求項１】 シャッタ・アセンブリを環境の影響から
保護するために備えられた透明な面板の層と、 該透明な面板の下に位置され、空洞を形成する垂直な側
壁によりパターン形成される第１の導電層と、 該第１の導電層の下に位置され、ばねにより支持される
シャッタ・セグメントを含むシャッタの形状にパターン
形成される第２の導電層であって、前記シャッタは前記
空洞の底部付近に形成されている第２の導電層と、 前記第２の導電層の下に位置されるスペーサー層と、 該スペーサー層の下に位置される電気的に絶縁されてい
る底層であって、該底層によって前記スペーサー層が前
記第２の導電層と前記底層との間に間隙を形成する底層
と、 該底層上に位置される第３の導電層と、 選択的に発動されるバイアス電圧を前記側壁に供給する
電気端子と、 選択的に発動されるアドレス信号を前記シャッタ・アセ
ンブリに供給するアドレス線と、 前記第３の導電層に接続されるアドレス信号線と、 を含む、超精密電気機械式シャッタ・アセンブリ。 - 【請求項２】 前記シャッタ・アセンブリが単結晶シリ
コン内に形成される、請求項１に記載の超精密電気機械
式シャッタ・アセンブリ。 - 【請求項３】 空洞を形成する垂直な側壁を有する第１
の導電層をパターン形成するステップと、 前記垂直な側壁の下に位置される第２の導電層をシャッ
タの形状にパターン形成するステップであって、前記シ
ャッタはばねを介してシャッタ・ボディ部に接続される
少なくとも２つのシャッタ・セグメントを有し、前記ば
ねは前記シャッタ・セグメントの運動を可能にする、第
２の導電層のパターン形成ステップと、 前記第２の導電層の下にスペーサー層を形成するステッ
プと、 前記スペーサー層の下に電気的に絶縁された底層を、前
記第２の導電層と前記底層との間に間隙が形成されるよ
うに備えるステップと、 バイアス電圧を供給するために前記第１の導電層上に電
気端子を形成するステップであって、前記バイアス電圧
は、前記シャッタ・セグメントの少なくとも１つが０度
である水平位置から９０度である垂直位置へ移動するこ
とをもたらす、電気端子形成ステップと、 アドレス指定信号を供給するために前記シャッタと前記
底層の少なくとも１つの上にアドレス指定線を形成する
ステップであって、該アドレス指定線は選択的に、９０
度の垂直位置にある前記シャッタ・セグメントの少なく
とも１つが０度の水平位置へ移動することをもたらす、
アドレス指定線形成ステップと、 を含む、超精密電気機械式シャッタ・アセンブリの形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/326,876 US6201633B1 (en) | 1999-06-07 | 1999-06-07 | Micro-electromechanical based bistable color display sheets |
| US326876 | 1999-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000352943A true JP2000352943A (ja) | 2000-12-19 |
| JP4602515B2 JP4602515B2 (ja) | 2010-12-22 |
Family
ID=23274108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000159277A Expired - Fee Related JP4602515B2 (ja) | 1999-06-07 | 2000-05-30 | 超精密電気機械式シャッタ・アセンブリ及び同形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6201633B1 (ja) |
| JP (1) | JP4602515B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091853A (ja) * | 2004-09-27 | 2006-04-06 | Idc Llc | 双安定ディスプレイに対するコントローラとドライバの特徴 |
| JP2009100271A (ja) * | 2007-10-17 | 2009-05-07 | Olympus Corp | 撮像素子および表示装置 |
| US7920135B2 (en) | 2004-09-27 | 2011-04-05 | Qualcomm Mems Technologies, Inc. | Method and system for driving a bi-stable display |
| WO2012105055A1 (ja) * | 2011-02-04 | 2012-08-09 | 株式会社日立製作所 | 光学フィルタリング方法とそのデバイスおよび基板上欠陥検査方法とその装置 |
| JP5867736B2 (ja) * | 2011-02-04 | 2016-02-24 | 株式会社日立製作所 | 光学フィルタリングデバイス、並びに欠陥検査方法及びその装置 |
Families Citing this family (232)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674562B1 (en) * | 1994-05-05 | 2004-01-06 | Iridigm Display Corporation | Interferometric modulation of radiation |
| US8014059B2 (en) * | 1994-05-05 | 2011-09-06 | Qualcomm Mems Technologies, Inc. | System and method for charge control in a MEMS device |
| US7550794B2 (en) * | 2002-09-20 | 2009-06-23 | Idc, Llc | Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer |
| US6680792B2 (en) * | 1994-05-05 | 2004-01-20 | Iridigm Display Corporation | Interferometric modulation of radiation |
| US7123216B1 (en) * | 1994-05-05 | 2006-10-17 | Idc, Llc | Photonic MEMS and structures |
| US7471444B2 (en) * | 1996-12-19 | 2008-12-30 | Idc, Llc | Interferometric modulation of radiation |
| KR100703140B1 (ko) * | 1998-04-08 | 2007-04-05 | 이리다임 디스플레이 코포레이션 | 간섭 변조기 및 그 제조 방법 |
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| WO2003007049A1 (en) * | 1999-10-05 | 2003-01-23 | Iridigm Display Corporation | Photonic mems and structures |
| US6962771B1 (en) * | 2000-10-13 | 2005-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene process |
| US6794119B2 (en) * | 2002-02-12 | 2004-09-21 | Iridigm Display Corporation | Method for fabricating a structure for a microelectromechanical systems (MEMS) device |
| US6574033B1 (en) | 2002-02-27 | 2003-06-03 | Iridigm Display Corporation | Microelectromechanical systems device and method for fabricating same |
| US7781850B2 (en) * | 2002-09-20 | 2010-08-24 | Qualcomm Mems Technologies, Inc. | Controlling electromechanical behavior of structures within a microelectromechanical systems device |
| US6972881B1 (en) | 2002-11-21 | 2005-12-06 | Nuelight Corp. | Micro-electro-mechanical switch (MEMS) display panel with on-glass column multiplexers using MEMS as mux elements |
| TWI289708B (en) | 2002-12-25 | 2007-11-11 | Qualcomm Mems Technologies Inc | Optical interference type color display |
| US7417782B2 (en) * | 2005-02-23 | 2008-08-26 | Pixtronix, Incorporated | Methods and apparatus for spatial light modulation |
| TW594360B (en) * | 2003-04-21 | 2004-06-21 | Prime View Int Corp Ltd | A method for fabricating an interference display cell |
| TW570896B (en) | 2003-05-26 | 2004-01-11 | Prime View Int Co Ltd | A method for fabricating an interference display cell |
| US7221495B2 (en) * | 2003-06-24 | 2007-05-22 | Idc Llc | Thin film precursor stack for MEMS manufacturing |
| TW200506479A (en) * | 2003-08-15 | 2005-02-16 | Prime View Int Co Ltd | Color changeable pixel for an interference display |
| TWI231865B (en) * | 2003-08-26 | 2005-05-01 | Prime View Int Co Ltd | An interference display cell and fabrication method thereof |
| TWI232333B (en) * | 2003-09-03 | 2005-05-11 | Prime View Int Co Ltd | Display unit using interferometric modulation and manufacturing method thereof |
| US7161728B2 (en) * | 2003-12-09 | 2007-01-09 | Idc, Llc | Area array modulation and lead reduction in interferometric modulators |
| US7142346B2 (en) * | 2003-12-09 | 2006-11-28 | Idc, Llc | System and method for addressing a MEMS display |
| DE602004007350T2 (de) * | 2004-01-23 | 2008-03-06 | Seiko Epson Corp. | Vorrichtung und Verfahren zur Pixelgenerierung, Vorrichtung und Verfahren zur Bildprojektion |
| US7342705B2 (en) * | 2004-02-03 | 2008-03-11 | Idc, Llc | Spatial light modulator with integrated optical compensation structure |
| US7532194B2 (en) * | 2004-02-03 | 2009-05-12 | Idc, Llc | Driver voltage adjuster |
| US7706050B2 (en) * | 2004-03-05 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | Integrated modulator illumination |
| US7855824B2 (en) * | 2004-03-06 | 2010-12-21 | Qualcomm Mems Technologies, Inc. | Method and system for color optimization in a display |
| US7476327B2 (en) * | 2004-05-04 | 2009-01-13 | Idc, Llc | Method of manufacture for microelectromechanical devices |
| US7060895B2 (en) * | 2004-05-04 | 2006-06-13 | Idc, Llc | Modifying the electro-mechanical behavior of devices |
| US7164520B2 (en) * | 2004-05-12 | 2007-01-16 | Idc, Llc | Packaging for an interferometric modulator |
| US7256922B2 (en) * | 2004-07-02 | 2007-08-14 | Idc, Llc | Interferometric modulators with thin film transistors |
| TWI233916B (en) * | 2004-07-09 | 2005-06-11 | Prime View Int Co Ltd | A structure of a micro electro mechanical system |
| KR101313117B1 (ko) * | 2004-07-29 | 2013-09-30 | 퀄컴 엠이엠에스 테크놀로지스, 인크. | 간섭 변조기의 미소기전 동작을 위한 시스템 및 방법 |
| US7560299B2 (en) * | 2004-08-27 | 2009-07-14 | Idc, Llc | Systems and methods of actuating MEMS display elements |
| US7889163B2 (en) * | 2004-08-27 | 2011-02-15 | Qualcomm Mems Technologies, Inc. | Drive method for MEMS devices |
| US7515147B2 (en) * | 2004-08-27 | 2009-04-07 | Idc, Llc | Staggered column drive circuit systems and methods |
| US7602375B2 (en) * | 2004-09-27 | 2009-10-13 | Idc, Llc | Method and system for writing data to MEMS display elements |
| US7136213B2 (en) * | 2004-09-27 | 2006-11-14 | Idc, Llc | Interferometric modulators having charge persistence |
| US7343080B2 (en) * | 2004-09-27 | 2008-03-11 | Idc, Llc | System and method of testing humidity in a sealed MEMS device |
| US7368803B2 (en) * | 2004-09-27 | 2008-05-06 | Idc, Llc | System and method for protecting microelectromechanical systems array using back-plate with non-flat portion |
| US7554714B2 (en) * | 2004-09-27 | 2009-06-30 | Idc, Llc | Device and method for manipulation of thermal response in a modulator |
| US8008736B2 (en) | 2004-09-27 | 2011-08-30 | Qualcomm Mems Technologies, Inc. | Analog interferometric modulator device |
| US7304784B2 (en) * | 2004-09-27 | 2007-12-04 | Idc, Llc | Reflective display device having viewable display on both sides |
| US7916103B2 (en) * | 2004-09-27 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | System and method for display device with end-of-life phenomena |
| US7626581B2 (en) * | 2004-09-27 | 2009-12-01 | Idc, Llc | Device and method for display memory using manipulation of mechanical response |
| US20060065622A1 (en) * | 2004-09-27 | 2006-03-30 | Floyd Philip D | Method and system for xenon fluoride etching with enhanced efficiency |
| US7692839B2 (en) * | 2004-09-27 | 2010-04-06 | Qualcomm Mems Technologies, Inc. | System and method of providing MEMS device with anti-stiction coating |
| US20060076634A1 (en) * | 2004-09-27 | 2006-04-13 | Lauren Palmateer | Method and system for packaging MEMS devices with incorporated getter |
| US7843410B2 (en) * | 2004-09-27 | 2010-11-30 | Qualcomm Mems Technologies, Inc. | Method and device for electrically programmable display |
| US7807488B2 (en) * | 2004-09-27 | 2010-10-05 | Qualcomm Mems Technologies, Inc. | Display element having filter material diffused in a substrate of the display element |
| US7630119B2 (en) * | 2004-09-27 | 2009-12-08 | Qualcomm Mems Technologies, Inc. | Apparatus and method for reducing slippage between structures in an interferometric modulator |
| US8878825B2 (en) * | 2004-09-27 | 2014-11-04 | Qualcomm Mems Technologies, Inc. | System and method for providing a variable refresh rate of an interferometric modulator display |
| US7289256B2 (en) * | 2004-09-27 | 2007-10-30 | Idc, Llc | Electrical characterization of interferometric modulators |
| US7259449B2 (en) * | 2004-09-27 | 2007-08-21 | Idc, Llc | Method and system for sealing a substrate |
| US7317568B2 (en) * | 2004-09-27 | 2008-01-08 | Idc, Llc | System and method of implementation of interferometric modulators for display mirrors |
| US8514169B2 (en) | 2004-09-27 | 2013-08-20 | Qualcomm Mems Technologies, Inc. | Apparatus and system for writing data to electromechanical display elements |
| US7327510B2 (en) * | 2004-09-27 | 2008-02-05 | Idc, Llc | Process for modifying offset voltage characteristics of an interferometric modulator |
| US7446927B2 (en) * | 2004-09-27 | 2008-11-04 | Idc, Llc | MEMS switch with set and latch electrodes |
| US20060176487A1 (en) * | 2004-09-27 | 2006-08-10 | William Cummings | Process control monitors for interferometric modulators |
| US7532195B2 (en) | 2004-09-27 | 2009-05-12 | Idc, Llc | Method and system for reducing power consumption in a display |
| US7369294B2 (en) * | 2004-09-27 | 2008-05-06 | Idc, Llc | Ornamental display device |
| US7420728B2 (en) * | 2004-09-27 | 2008-09-02 | Idc, Llc | Methods of fabricating interferometric modulators by selectively removing a material |
| US7668415B2 (en) * | 2004-09-27 | 2010-02-23 | Qualcomm Mems Technologies, Inc. | Method and device for providing electronic circuitry on a backplate |
| US20060067650A1 (en) * | 2004-09-27 | 2006-03-30 | Clarence Chui | Method of making a reflective display device using thin film transistor production techniques |
| US7355780B2 (en) * | 2004-09-27 | 2008-04-08 | Idc, Llc | System and method of illuminating interferometric modulators using backlighting |
| US20060066557A1 (en) * | 2004-09-27 | 2006-03-30 | Floyd Philip D | Method and device for reflective display with time sequential color illumination |
| US7527995B2 (en) * | 2004-09-27 | 2009-05-05 | Qualcomm Mems Technologies, Inc. | Method of making prestructure for MEMS systems |
| US7710632B2 (en) * | 2004-09-27 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Display device having an array of spatial light modulators with integrated color filters |
| US7583429B2 (en) | 2004-09-27 | 2009-09-01 | Idc, Llc | Ornamental display device |
| US7586484B2 (en) * | 2004-09-27 | 2009-09-08 | Idc, Llc | Controller and driver features for bi-stable display |
| US20060066594A1 (en) * | 2004-09-27 | 2006-03-30 | Karen Tyger | Systems and methods for driving a bi-stable display element |
| US7299681B2 (en) * | 2004-09-27 | 2007-11-27 | Idc, Llc | Method and system for detecting leak in electronic devices |
| US7492502B2 (en) * | 2004-09-27 | 2009-02-17 | Idc, Llc | Method of fabricating a free-standing microstructure |
| US7321456B2 (en) * | 2004-09-27 | 2008-01-22 | Idc, Llc | Method and device for corner interferometric modulation |
| US7424198B2 (en) | 2004-09-27 | 2008-09-09 | Idc, Llc | Method and device for packaging a substrate |
| US7944599B2 (en) | 2004-09-27 | 2011-05-17 | Qualcomm Mems Technologies, Inc. | Electromechanical device with optical function separated from mechanical and electrical function |
| US7724993B2 (en) * | 2004-09-27 | 2010-05-25 | Qualcomm Mems Technologies, Inc. | MEMS switches with deforming membranes |
| US7415186B2 (en) * | 2004-09-27 | 2008-08-19 | Idc, Llc | Methods for visually inspecting interferometric modulators for defects |
| US7553684B2 (en) * | 2004-09-27 | 2009-06-30 | Idc, Llc | Method of fabricating interferometric devices using lift-off processing techniques |
| US8310441B2 (en) | 2004-09-27 | 2012-11-13 | Qualcomm Mems Technologies, Inc. | Method and system for writing data to MEMS display elements |
| US7345805B2 (en) * | 2004-09-27 | 2008-03-18 | Idc, Llc | Interferometric modulator array with integrated MEMS electrical switches |
| US7349136B2 (en) * | 2004-09-27 | 2008-03-25 | Idc, Llc | Method and device for a display having transparent components integrated therein |
| US20060066596A1 (en) * | 2004-09-27 | 2006-03-30 | Sampsell Jeffrey B | System and method of transmitting video data |
| US7808703B2 (en) * | 2004-09-27 | 2010-10-05 | Qualcomm Mems Technologies, Inc. | System and method for implementation of interferometric modulator displays |
| US7710629B2 (en) * | 2004-09-27 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | System and method for display device with reinforcing substance |
| US20060065366A1 (en) * | 2004-09-27 | 2006-03-30 | Cummings William J | Portable etch chamber |
| US7813026B2 (en) * | 2004-09-27 | 2010-10-12 | Qualcomm Mems Technologies, Inc. | System and method of reducing color shift in a display |
| US7289259B2 (en) | 2004-09-27 | 2007-10-30 | Idc, Llc | Conductive bus structure for interferometric modulator array |
| US7417783B2 (en) * | 2004-09-27 | 2008-08-26 | Idc, Llc | Mirror and mirror layer for optical modulator and method |
| US7302157B2 (en) * | 2004-09-27 | 2007-11-27 | Idc, Llc | System and method for multi-level brightness in interferometric modulation |
| US7928928B2 (en) * | 2004-09-27 | 2011-04-19 | Qualcomm Mems Technologies, Inc. | Apparatus and method for reducing perceived color shift |
| CN100439967C (zh) * | 2004-09-27 | 2008-12-03 | Idc公司 | 用于多状态干涉光调制的方法和设备 |
| US7684104B2 (en) * | 2004-09-27 | 2010-03-23 | Idc, Llc | MEMS using filler material and method |
| US7359066B2 (en) * | 2004-09-27 | 2008-04-15 | Idc, Llc | Electro-optical measurement of hysteresis in interferometric modulators |
| US20060103643A1 (en) * | 2004-09-27 | 2006-05-18 | Mithran Mathew | Measuring and modeling power consumption in displays |
| US7701631B2 (en) * | 2004-09-27 | 2010-04-20 | Qualcomm Mems Technologies, Inc. | Device having patterned spacers for backplates and method of making the same |
| US7417735B2 (en) * | 2004-09-27 | 2008-08-26 | Idc, Llc | Systems and methods for measuring color and contrast in specular reflective devices |
| US7653371B2 (en) * | 2004-09-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | Selectable capacitance circuit |
| US7911428B2 (en) * | 2004-09-27 | 2011-03-22 | Qualcomm Mems Technologies, Inc. | Method and device for manipulating color in a display |
| US7898521B2 (en) * | 2004-09-27 | 2011-03-01 | Qualcomm Mems Technologies, Inc. | Device and method for wavelength filtering |
| US7545550B2 (en) * | 2004-09-27 | 2009-06-09 | Idc, Llc | Systems and methods of actuating MEMS display elements |
| US7679627B2 (en) | 2004-09-27 | 2010-03-16 | Qualcomm Mems Technologies, Inc. | Controller and driver features for bi-stable display |
| US7535466B2 (en) * | 2004-09-27 | 2009-05-19 | Idc, Llc | System with server based control of client device display features |
| US7460246B2 (en) * | 2004-09-27 | 2008-12-02 | Idc, Llc | Method and system for sensing light using interferometric elements |
| US7369296B2 (en) | 2004-09-27 | 2008-05-06 | Idc, Llc | Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator |
| US7675669B2 (en) * | 2004-09-27 | 2010-03-09 | Qualcomm Mems Technologies, Inc. | Method and system for driving interferometric modulators |
| US7893919B2 (en) | 2004-09-27 | 2011-02-22 | Qualcomm Mems Technologies, Inc. | Display region architectures |
| US8124434B2 (en) * | 2004-09-27 | 2012-02-28 | Qualcomm Mems Technologies, Inc. | Method and system for packaging a display |
| CN1755789B (zh) * | 2004-09-27 | 2010-05-05 | Idc公司 | 具有双稳显示元件的显示系统及其制造方法以及显示方法 |
| US7373026B2 (en) * | 2004-09-27 | 2008-05-13 | Idc, Llc | MEMS device fabricated on a pre-patterned substrate |
| US7719500B2 (en) * | 2004-09-27 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | Reflective display pixels arranged in non-rectangular arrays |
| US20060066932A1 (en) * | 2004-09-27 | 2006-03-30 | Clarence Chui | Method of selective etching using etch stop layer |
| US7372613B2 (en) * | 2004-09-27 | 2008-05-13 | Idc, Llc | Method and device for multistate interferometric light modulation |
| US7405861B2 (en) * | 2004-09-27 | 2008-07-29 | Idc, Llc | Method and device for protecting interferometric modulators from electrostatic discharge |
| US8362987B2 (en) * | 2004-09-27 | 2013-01-29 | Qualcomm Mems Technologies, Inc. | Method and device for manipulating color in a display |
| US7420725B2 (en) | 2004-09-27 | 2008-09-02 | Idc, Llc | Device having a conductive light absorbing mask and method for fabricating same |
| US7130104B2 (en) * | 2004-09-27 | 2006-10-31 | Idc, Llc | Methods and devices for inhibiting tilting of a mirror in an interferometric modulator |
| US20060077126A1 (en) * | 2004-09-27 | 2006-04-13 | Manish Kothari | Apparatus and method for arranging devices into an interconnected array |
| US7564612B2 (en) * | 2004-09-27 | 2009-07-21 | Idc, Llc | Photonic MEMS and structures |
| US7936497B2 (en) * | 2004-09-27 | 2011-05-03 | Qualcomm Mems Technologies, Inc. | MEMS device having deformable membrane characterized by mechanical persistence |
| KR100687606B1 (ko) | 2004-11-12 | 2007-02-27 | 한국과학기술원 | 가동 박막을 갖는 광 밸브 및 이를 이용한 디스플레이 장치 |
| TW200628877A (en) * | 2005-02-04 | 2006-08-16 | Prime View Int Co Ltd | Method of manufacturing optical interference type color display |
| EP1693823A1 (en) * | 2005-02-18 | 2006-08-23 | SONY DEUTSCHLAND GmbH | Shutter device for pixel element and pixel arrangement |
| WO2006087219A1 (en) * | 2005-02-18 | 2006-08-24 | Sony Deutschland Gmbh | Shutter device for pixel element and pixel arrangement |
| US7304785B2 (en) * | 2005-02-23 | 2007-12-04 | Pixtronix, Inc. | Display methods and apparatus |
| US7999994B2 (en) | 2005-02-23 | 2011-08-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US9082353B2 (en) | 2010-01-05 | 2015-07-14 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US9158106B2 (en) | 2005-02-23 | 2015-10-13 | Pixtronix, Inc. | Display methods and apparatus |
| US7675665B2 (en) | 2005-02-23 | 2010-03-09 | Pixtronix, Incorporated | Methods and apparatus for actuating displays |
| US8519945B2 (en) | 2006-01-06 | 2013-08-27 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US8159428B2 (en) * | 2005-02-23 | 2012-04-17 | Pixtronix, Inc. | Display methods and apparatus |
| US20070205969A1 (en) | 2005-02-23 | 2007-09-06 | Pixtronix, Incorporated | Direct-view MEMS display devices and methods for generating images thereon |
| US9261694B2 (en) | 2005-02-23 | 2016-02-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US7304786B2 (en) * | 2005-02-23 | 2007-12-04 | Pixtronix, Inc. | Methods and apparatus for bi-stable actuation of displays |
| US7502159B2 (en) * | 2005-02-23 | 2009-03-10 | Pixtronix, Inc. | Methods and apparatus for actuating displays |
| US7746529B2 (en) | 2005-02-23 | 2010-06-29 | Pixtronix, Inc. | MEMS display apparatus |
| US7616368B2 (en) * | 2005-02-23 | 2009-11-10 | Pixtronix, Inc. | Light concentrating reflective display methods and apparatus |
| US9229222B2 (en) | 2005-02-23 | 2016-01-05 | Pixtronix, Inc. | Alignment methods in fluid-filled MEMS displays |
| US20080158635A1 (en) * | 2005-02-23 | 2008-07-03 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US7742016B2 (en) * | 2005-02-23 | 2010-06-22 | Pixtronix, Incorporated | Display methods and apparatus |
| US20060209012A1 (en) * | 2005-02-23 | 2006-09-21 | Pixtronix, Incorporated | Devices having MEMS displays |
| US7271945B2 (en) * | 2005-02-23 | 2007-09-18 | Pixtronix, Inc. | Methods and apparatus for actuating displays |
| US7755582B2 (en) * | 2005-02-23 | 2010-07-13 | Pixtronix, Incorporated | Display methods and apparatus |
| US8310442B2 (en) | 2005-02-23 | 2012-11-13 | Pixtronix, Inc. | Circuits for controlling display apparatus |
| US7405852B2 (en) * | 2005-02-23 | 2008-07-29 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
| US8482496B2 (en) | 2006-01-06 | 2013-07-09 | Pixtronix, Inc. | Circuits for controlling MEMS display apparatus on a transparent substrate |
| US7948457B2 (en) * | 2005-05-05 | 2011-05-24 | Qualcomm Mems Technologies, Inc. | Systems and methods of actuating MEMS display elements |
| KR20080027236A (ko) | 2005-05-05 | 2008-03-26 | 콸콤 인코포레이티드 | 다이나믹 드라이버 ｉｃ 및 디스플레이 패널 구성 |
| US7920136B2 (en) * | 2005-05-05 | 2011-04-05 | Qualcomm Mems Technologies, Inc. | System and method of driving a MEMS display device |
| US20060277486A1 (en) * | 2005-06-02 | 2006-12-07 | Skinner David N | File or user interface element marking system |
| EP2495212A3 (en) * | 2005-07-22 | 2012-10-31 | QUALCOMM MEMS Technologies, Inc. | Mems devices having support structures and methods of fabricating the same |
| US7355779B2 (en) * | 2005-09-02 | 2008-04-08 | Idc, Llc | Method and system for driving MEMS display elements |
| KR20080068821A (ko) | 2005-09-30 | 2008-07-24 | 퀄컴 엠이엠스 테크놀로지스, 인크. | Ｍｅｍｓ 장치 및 해당 장치용의 접속부 |
| US7630114B2 (en) * | 2005-10-28 | 2009-12-08 | Idc, Llc | Diffusion barrier layer for MEMS devices |
| US8391630B2 (en) * | 2005-12-22 | 2013-03-05 | Qualcomm Mems Technologies, Inc. | System and method for power reduction when decompressing video streams for interferometric modulator displays |
| US7795061B2 (en) | 2005-12-29 | 2010-09-14 | Qualcomm Mems Technologies, Inc. | Method of creating MEMS device cavities by a non-etching process |
| US7636151B2 (en) * | 2006-01-06 | 2009-12-22 | Qualcomm Mems Technologies, Inc. | System and method for providing residual stress test structures |
| US7916980B2 (en) * | 2006-01-13 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| US7382515B2 (en) * | 2006-01-18 | 2008-06-03 | Qualcomm Mems Technologies, Inc. | Silicon-rich silicon nitrides as etch stops in MEMS manufacture |
| US7652814B2 (en) | 2006-01-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | MEMS device with integrated optical element |
| US20070188483A1 (en) * | 2006-01-30 | 2007-08-16 | The Samson Group, Llc | Display apparatus for outdoor signs and related system of displays and methods of use |
| US8194056B2 (en) * | 2006-02-09 | 2012-06-05 | Qualcomm Mems Technologies Inc. | Method and system for writing data to MEMS display elements |
| US7582952B2 (en) * | 2006-02-21 | 2009-09-01 | Qualcomm Mems Technologies, Inc. | Method for providing and removing discharging interconnect for chip-on-glass output leads and structures thereof |
| US7547568B2 (en) * | 2006-02-22 | 2009-06-16 | Qualcomm Mems Technologies, Inc. | Electrical conditioning of MEMS device and insulating layer thereof |
| US7550810B2 (en) * | 2006-02-23 | 2009-06-23 | Qualcomm Mems Technologies, Inc. | MEMS device having a layer movable at asymmetric rates |
| US8526096B2 (en) | 2006-02-23 | 2013-09-03 | Pixtronix, Inc. | Mechanical light modulators with stressed beams |
| US7450295B2 (en) * | 2006-03-02 | 2008-11-11 | Qualcomm Mems Technologies, Inc. | Methods for producing MEMS with protective coatings using multi-component sacrificial layers |
| US7643203B2 (en) * | 2006-04-10 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Interferometric optical display system with broadband characteristics |
| US7903047B2 (en) * | 2006-04-17 | 2011-03-08 | Qualcomm Mems Technologies, Inc. | Mode indicator for interferometric modulator displays |
| US7527996B2 (en) * | 2006-04-19 | 2009-05-05 | Qualcomm Mems Technologies, Inc. | Non-planar surface structures and process for microelectromechanical systems |
| US7417784B2 (en) * | 2006-04-19 | 2008-08-26 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing a porous surface |
| US7711239B2 (en) | 2006-04-19 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing nanoparticles |
| US20070249078A1 (en) * | 2006-04-19 | 2007-10-25 | Ming-Hau Tung | Non-planar surface structures and process for microelectromechanical systems |
| US8004743B2 (en) * | 2006-04-21 | 2011-08-23 | Qualcomm Mems Technologies, Inc. | Method and apparatus for providing brightness control in an interferometric modulator (IMOD) display |
| US8049713B2 (en) * | 2006-04-24 | 2011-11-01 | Qualcomm Mems Technologies, Inc. | Power consumption optimized display update |
| US7369292B2 (en) * | 2006-05-03 | 2008-05-06 | Qualcomm Mems Technologies, Inc. | Electrode and interconnect materials for MEMS devices |
| US7649671B2 (en) * | 2006-06-01 | 2010-01-19 | Qualcomm Mems Technologies, Inc. | Analog interferometric modulator device with electrostatic actuation and release |
| EP2541301A3 (en) * | 2006-06-05 | 2013-04-17 | Pixtronix Inc. | Circuits for controlling display apparatus |
| US7876489B2 (en) * | 2006-06-05 | 2011-01-25 | Pixtronix, Inc. | Display apparatus with optical cavities |
| US7471442B2 (en) * | 2006-06-15 | 2008-12-30 | Qualcomm Mems Technologies, Inc. | Method and apparatus for low range bit depth enhancements for MEMS display architectures |
| US7702192B2 (en) | 2006-06-21 | 2010-04-20 | Qualcomm Mems Technologies, Inc. | Systems and methods for driving MEMS display |
| US7835061B2 (en) * | 2006-06-28 | 2010-11-16 | Qualcomm Mems Technologies, Inc. | Support structures for free-standing electromechanical devices |
| US7385744B2 (en) * | 2006-06-28 | 2008-06-10 | Qualcomm Mems Technologies, Inc. | Support structure for free-standing MEMS device and methods for forming the same |
| US7777715B2 (en) | 2006-06-29 | 2010-08-17 | Qualcomm Mems Technologies, Inc. | Passive circuits for de-multiplexing display inputs |
| US7527998B2 (en) * | 2006-06-30 | 2009-05-05 | Qualcomm Mems Technologies, Inc. | Method of manufacturing MEMS devices providing air gap control |
| US7388704B2 (en) * | 2006-06-30 | 2008-06-17 | Qualcomm Mems Technologies, Inc. | Determination of interferometric modulator mirror curvature and airgap variation using digital photographs |
| US7763546B2 (en) | 2006-08-02 | 2010-07-27 | Qualcomm Mems Technologies, Inc. | Methods for reducing surface charges during the manufacture of microelectromechanical systems devices |
| US7566664B2 (en) * | 2006-08-02 | 2009-07-28 | Qualcomm Mems Technologies, Inc. | Selective etching of MEMS using gaseous halides and reactive co-etchants |
| US20080043315A1 (en) * | 2006-08-15 | 2008-02-21 | Cummings William J | High profile contacts for microelectromechanical systems |
| US8872085B2 (en) | 2006-10-06 | 2014-10-28 | Qualcomm Mems Technologies, Inc. | Display device having front illuminator with turning features |
| EP2366943B1 (en) | 2006-10-06 | 2013-04-17 | Qualcomm Mems Technologies, Inc. | Optical loss structure integrated in an illumination apparatus of a display |
| US7545552B2 (en) * | 2006-10-19 | 2009-06-09 | Qualcomm Mems Technologies, Inc. | Sacrificial spacer process and resultant structure for MEMS support structure |
| WO2008051362A1 (en) * | 2006-10-20 | 2008-05-02 | Pixtronix, Inc. | Light guides and backlight systems incorporating light redirectors at varying densities |
| US7706042B2 (en) | 2006-12-20 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | MEMS device and interconnects for same |
| US7535621B2 (en) | 2006-12-27 | 2009-05-19 | Qualcomm Mems Technologies, Inc. | Aluminum fluoride films for microelectromechanical system applications |
| US9176318B2 (en) | 2007-05-18 | 2015-11-03 | Pixtronix, Inc. | Methods for manufacturing fluid-filled MEMS displays |
| US7852546B2 (en) | 2007-10-19 | 2010-12-14 | Pixtronix, Inc. | Spacers for maintaining display apparatus alignment |
| WO2008088892A2 (en) * | 2007-01-19 | 2008-07-24 | Pixtronix, Inc. | Sensor-based feedback for display apparatus |
| JP4743132B2 (ja) * | 2007-02-15 | 2011-08-10 | ティアック株式会社 | 複数のファンクションキーを有する電子機器 |
| US7733552B2 (en) * | 2007-03-21 | 2010-06-08 | Qualcomm Mems Technologies, Inc | MEMS cavity-coating layers and methods |
| US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
| US7625825B2 (en) * | 2007-06-14 | 2009-12-01 | Qualcomm Mems Technologies, Inc. | Method of patterning mechanical layer for MEMS structures |
| US8068268B2 (en) * | 2007-07-03 | 2011-11-29 | Qualcomm Mems Technologies, Inc. | MEMS devices having improved uniformity and methods for making them |
| US7570415B2 (en) * | 2007-08-07 | 2009-08-04 | Qualcomm Mems Technologies, Inc. | MEMS device and interconnects for same |
| WO2009024971A2 (en) | 2007-08-19 | 2009-02-26 | Saar Shai | Finger-worn devices and related methods of use |
| US8068710B2 (en) | 2007-12-07 | 2011-11-29 | Qualcomm Mems Technologies, Inc. | Decoupled holographic film and diffuser |
| US7863079B2 (en) | 2008-02-05 | 2011-01-04 | Qualcomm Mems Technologies, Inc. | Methods of reducing CD loss in a microelectromechanical device |
| WO2009102639A1 (en) * | 2008-02-11 | 2009-08-20 | Qualcomm Mems Technologies, Inc. | Method and apparatus for sensing, measurement or characterization of display elements integrated with the display drive scheme, and system and applications using the same |
| US8248560B2 (en) * | 2008-04-18 | 2012-08-21 | Pixtronix, Inc. | Light guides and backlight systems incorporating prismatic structures and light redirectors |
| US7920317B2 (en) * | 2008-08-04 | 2011-04-05 | Pixtronix, Inc. | Display with controlled formation of bubbles |
| US8169679B2 (en) | 2008-10-27 | 2012-05-01 | Pixtronix, Inc. | MEMS anchors |
| KR101534011B1 (ko) * | 2008-11-20 | 2015-07-06 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| WO2010111306A1 (en) * | 2009-03-25 | 2010-09-30 | Qualcomm Mems Technologies, Inc. | Em shielding for display devices |
| US8736590B2 (en) * | 2009-03-27 | 2014-05-27 | Qualcomm Mems Technologies, Inc. | Low voltage driver scheme for interferometric modulators |
| EP2531997A1 (en) | 2010-02-02 | 2012-12-12 | Pixtronix Inc. | Circuits for controlling display apparatus |
| CN102834763B (zh) | 2010-02-02 | 2015-07-22 | 皮克斯特罗尼克斯公司 | 用于制造填充冷密封流体的显示装置的方法 |
| US20110205756A1 (en) * | 2010-02-19 | 2011-08-25 | Pixtronix, Inc. | Light guides and backlight systems incorporating prismatic structures and light redirectors |
| BR112012022900A2 (pt) | 2010-03-11 | 2018-06-05 | Pixtronix Inc | modos de operação transflexivos e refletivos para um dispositivo de exibição |
| JP2013524287A (ja) | 2010-04-09 | 2013-06-17 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 電気機械デバイスの機械層及びその形成方法 |
| US8848294B2 (en) | 2010-05-20 | 2014-09-30 | Qualcomm Mems Technologies, Inc. | Method and structure capable of changing color saturation |
| JP5917559B2 (ja) | 2010-12-20 | 2016-05-18 | ピクストロニクス，インコーポレイテッド | 音響放射が低減されたｍｅｍｓ光変調器アレイのためのシステムおよび方法 |
| US8963159B2 (en) | 2011-04-04 | 2015-02-24 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US9134527B2 (en) | 2011-04-04 | 2015-09-15 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US8659816B2 (en) | 2011-04-25 | 2014-02-25 | Qualcomm Mems Technologies, Inc. | Mechanical layer and methods of making the same |
| JP5856758B2 (ja) | 2011-05-23 | 2016-02-10 | ピクストロニクス，インコーポレイテッド | 表示装置及びその製造方法 |
| US8749538B2 (en) | 2011-10-21 | 2014-06-10 | Qualcomm Mems Technologies, Inc. | Device and method of controlling brightness of a display based on ambient lighting conditions |
| US9183812B2 (en) | 2013-01-29 | 2015-11-10 | Pixtronix, Inc. | Ambient light aware display apparatus |
| US9170421B2 (en) | 2013-02-05 | 2015-10-27 | Pixtronix, Inc. | Display apparatus incorporating multi-level shutters |
| US9134552B2 (en) | 2013-03-13 | 2015-09-15 | Pixtronix, Inc. | Display apparatus with narrow gap electrostatic actuators |
| US9897796B2 (en) | 2014-04-18 | 2018-02-20 | Snaptrack, Inc. | Encapsulated spacers for electromechanical systems display apparatus |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810787A (ja) * | 1981-07-02 | 1983-01-21 | サ−トル・エレクトロニク・オルロジユ−ル・ソシエテ・アノニム | 小型表示装置 |
| JPS61503056A (ja) * | 1984-08-21 | 1986-12-25 | シンプソン，ジヨ−ジ ア−ル． | 静電作動２進シヤツタ装置のアレイ |
| JPH1039239A (ja) * | 1996-07-18 | 1998-02-13 | Ricoh Co Ltd | 空間光変調素子 |
| JPH10162713A (ja) * | 1996-11-29 | 1998-06-19 | Omron Corp | マイクロリレー |
| JPH10186249A (ja) * | 1996-12-24 | 1998-07-14 | Casio Comput Co Ltd | 表示装置 |
| JPH10206755A (ja) * | 1997-01-24 | 1998-08-07 | Ricoh Co Ltd | メカニカル光シャッタ |
| JPH112764A (ja) * | 1997-06-10 | 1999-01-06 | Sharp Corp | 光開閉装置及び表示装置並びに光開閉装置の製造方法 |
| JPH116968A (ja) * | 1997-06-17 | 1999-01-12 | Brother Ind Ltd | 光制御装置 |
| JP2006164989A (ja) * | 2005-12-12 | 2006-06-22 | Omron Corp | 静電マイクロリレー |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH633902A5 (fr) | 1980-03-11 | 1982-12-31 | Centre Electron Horloger | Dispositif de modulation de lumiere. |
| CH654686A5 (fr) | 1983-11-18 | 1986-02-28 | Centre Electron Horloger | Procede de fabrication d'un dispositif a volets miniatures et application d'un tel procede pour l'obtention d'un dispositif de modulation de lumiere. |
| CH682523A5 (fr) | 1990-04-20 | 1993-09-30 | Suisse Electronique Microtech | Dispositif de modulation de lumière à adressage matriciel. |
| US5226099A (en) | 1991-04-26 | 1993-07-06 | Texas Instruments Incorporated | Digital micromirror shutter device |
| US5552925A (en) | 1993-09-07 | 1996-09-03 | John M. Baker | Electro-micro-mechanical shutters on transparent substrates |
| FR2710161B1 (fr) | 1993-09-13 | 1995-11-24 | Suisse Electronique Microtech | Réseau miniature d'obturateurs de lumière. |
| US5459602A (en) | 1993-10-29 | 1995-10-17 | Texas Instruments | Micro-mechanical optical shutter |
| US6034807A (en) * | 1998-10-28 | 2000-03-07 | Memsolutions, Inc. | Bistable paper white direct view display |
-
1999
- 1999-06-07 US US09/326,876 patent/US6201633B1/en not_active Expired - Lifetime
-
2000
- 2000-05-30 JP JP2000159277A patent/JP4602515B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810787A (ja) * | 1981-07-02 | 1983-01-21 | サ−トル・エレクトロニク・オルロジユ−ル・ソシエテ・アノニム | 小型表示装置 |
| JPS61503056A (ja) * | 1984-08-21 | 1986-12-25 | シンプソン，ジヨ−ジ ア−ル． | 静電作動２進シヤツタ装置のアレイ |
| JPH1039239A (ja) * | 1996-07-18 | 1998-02-13 | Ricoh Co Ltd | 空間光変調素子 |
| JPH10162713A (ja) * | 1996-11-29 | 1998-06-19 | Omron Corp | マイクロリレー |
| JPH10186249A (ja) * | 1996-12-24 | 1998-07-14 | Casio Comput Co Ltd | 表示装置 |
| JPH10206755A (ja) * | 1997-01-24 | 1998-08-07 | Ricoh Co Ltd | メカニカル光シャッタ |
| JPH112764A (ja) * | 1997-06-10 | 1999-01-06 | Sharp Corp | 光開閉装置及び表示装置並びに光開閉装置の製造方法 |
| JPH116968A (ja) * | 1997-06-17 | 1999-01-12 | Brother Ind Ltd | 光制御装置 |
| JP2006164989A (ja) * | 2005-12-12 | 2006-06-22 | Omron Corp | 静電マイクロリレー |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091853A (ja) * | 2004-09-27 | 2006-04-06 | Idc Llc | 双安定ディスプレイに対するコントローラとドライバの特徴 |
| US7920135B2 (en) | 2004-09-27 | 2011-04-05 | Qualcomm Mems Technologies, Inc. | Method and system for driving a bi-stable display |
| JP2009100271A (ja) * | 2007-10-17 | 2009-05-07 | Olympus Corp | 撮像素子および表示装置 |
| WO2012105055A1 (ja) * | 2011-02-04 | 2012-08-09 | 株式会社日立製作所 | 光学フィルタリング方法とそのデバイスおよび基板上欠陥検査方法とその装置 |
| WO2012105705A1 (ja) * | 2011-02-04 | 2012-08-09 | 株式会社日立製作所 | 光学フィルタリングデバイス、並びに欠陥検査方法及びその装置 |
| US9182592B2 (en) | 2011-02-04 | 2015-11-10 | Hitachi, Ltd. | Optical filtering device, defect inspection method and apparatus therefor |
| JP5867736B2 (ja) * | 2011-02-04 | 2016-02-24 | 株式会社日立製作所 | 光学フィルタリングデバイス、並びに欠陥検査方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6201633B1 (en) | 2001-03-13 |
| JP4602515B2 (ja) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000352943A (ja) | 超精密電気機械式シャッタ・アセンブリ及び同形成方法 | |
| KR100641920B1 (ko) | 쌍안정 페이퍼 화이트(ｐａｐｅｒ ｗｈｉｔｅ) 디렉트-뷰디스플레이 | |
| KR101195100B1 (ko) | 투명한 소자가 결합된 디스플레이 기기 및 그 제조 방법 | |
| US7898723B2 (en) | Microelectromechanical systems display element with photovoltaic structure | |
| US7302157B2 (en) | System and method for multi-level brightness in interferometric modulation | |
| CN102893212B (zh) | 通过校准数据调节静电力来保持空腔深度平行关系的反射式显示器 | |
| JP5430622B2 (ja) | Ｍｅｍｓ表示要素にデータを書き込むための方法及び装置 | |
| NL8202645A (nl) | Weergeefinrichting van het sluitertype. | |
| KR20100105584A (ko) | 프로그램가능한 오프셋 전압 제어를 구비한 용량형 ｍｅｍｓ 장치 | |
| JP4392970B2 (ja) | 干渉性変調素子を用いる表示素子 | |
| US20060227405A1 (en) | Microelectromechanical device with reset electrode | |
| NL8101165A (nl) | Weergeefinrichting. | |
| KR20080068821A (ko) | Ｍｅｍｓ 장치 및 해당 장치용의 접속부 | |
| KR20090028528A (ko) | 정전 작동 및 해제를 갖는 아날로그 간섭계 변조기 | |
| JP2005516378A (ja) | 薄い平面型スイッチおよびその用途 | |
| KR20060092924A (ko) | 간섭 변조기 디스플레이를 구현하기 위한 시스템 및 방법 | |
| CN101316790B (zh) | 制造反射像素的方法及反射结构 | |
| KR20080108440A (ko) | 미소 기전 시스템 디스플레이 소자에 대한 데이터 기록 방법 및 시스템 | |
| JP2002341267A (ja) | 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置 | |
| CN103119639A (zh) | 对干涉式显示装置中的电荷中性电极的激活和校准 | |
| EP1803017B1 (en) | Micromirror having offset addressing electrode | |
| Miles | Interferometric modulation: MOEMS as an enabling technology for high-performance reflective displays | |
| KR101235627B1 (ko) | 디스플레이 장치 | |
| CN103109315A (zh) | 对干涉式显示装置中的电荷中性电极的激活和校准 | |
| JP5491490B2 (ja) | プラズマアドレスマイクロ−ミラーディスプレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |