JP4392970B2 - 干渉性変調素子を用いる表示素子 - Google Patents
干渉性変調素子を用いる表示素子 Download PDFInfo
- Publication number
- JP4392970B2 JP4392970B2 JP2000249816A JP2000249816A JP4392970B2 JP 4392970 B2 JP4392970 B2 JP 4392970B2 JP 2000249816 A JP2000249816 A JP 2000249816A JP 2000249816 A JP2000249816 A JP 2000249816A JP 4392970 B2 JP4392970 B2 JP 4392970B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- layer
- display element
- film
- imod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
Description
【発明が属する技術分野】
本発明は、絶縁層/導体層/絶縁層の少なくとも3層をこの順に透明基板上に積層した光入射部と、可動反射膜とを、空気層を介して対峙させ、前記導体層と前記反射膜に電圧を印加して前記可動反射膜を変形させる干渉性変調(IMOD)素子を使用する表示素子に関する。
【0002】
【従来の技術】
干渉を利用する光学変調器の代表的な例を以下に説明する。
【0003】
T. Hatsuzawa等はInterferometric display devices (Transducers '99, 1999, p804−807)を開示している。これは、電圧を印加することで、ハーフミラーが基板側に移動し、基板側からの反射光がハーフミラーからの反射光と干渉し、これより反射光の明るさを変調するものである。
【0004】
他の例として、M. W. Milesより、ファブリ・ペロー干渉計の原理を応用した表示装置が提案されている(SID '00 Digest, 2000, p32−34)。これは、可動ミラーとinduced absorberを有する干渉型共振器との間での多重光束干渉により入射する多色光(自然光)の特定波長領域の光のみを反射しカラー表示を可能とするものである。
【0005】
また、3色の光源を用いて、干渉の原理を利用した反射型表示装置(United States Patent No. 4,403,248)が開示されている。
【0006】
また、ファブリ・ペロー干渉を用い紫外線光源からの光を光変調し光変調器から射出される光を、光変調器に対向配置した蛍光体照射する表示装置(特開平11−258558号公報)が開示されている。
【0007】
上述の光変調器では、液晶表示装置とは異なり偏光板が不要であり、光源から光変調器に入射する光の利用効率を飛躍的に上げることが期待できる。データプロジェクタや映画用表示装置では画面サイズが大きく、高輝度化の要望が特に大きい。投影型表示装置への応用が期待される。
【0008】
【発明が解決しようとする課題】
しかし、IMOD素子を使用する表示素子は、単純マトリクス駆動であった。一般に、単純マトリクス駆動で問題となるクロストークが、IMOD素子についても問題となる。
【0009】
図4に示すように、IMODデバイスは、基本的に、ヒステリシス特性をもつ光学的には2値の表示デバイスである。表示動作点は、暗状態(高電圧印加)と明状態(低電圧印加)の2点である。
【0010】
図5は、このような表示デバイスを単純マトリクス駆動するためのタイミングチャートである。図中に例示した電圧値は選択線、信号線に印加される電圧であり、クロストーク電位は、3.75V±0.75Vとしてある。
【0011】
単純マトリクス駆動では、画素の選択期間では、上述の表示動作点に電圧が固定される。しかしながら、非選択期間では、他の選択線を駆動している関係上、選択されていない画素に対しても、信号線の信号がクロストーク電圧として印加されることになる。
【0012】
このクロストーク電圧が実際の表示特性にどの程度影響するかを見積もってみる。
【0013】
暗表示電圧5.25V、明表示電圧2.25Vとすると、信号線電圧振幅±0.75V程度のクロストーク電圧が非選択期間に各画素に印加される。この電圧変動によるIMOD素子のAIRギャップの変動量は、もともとが明状態表示の場合、およそ+4%、−8%の変動量になる。
【0014】
IMOD素子の場合、AIRギャップの変動は、色の変化となって現れる。たとえば、青(B)を表示しようとした場合、AIRギャップは、ほぼ325nmに設定されるが、これが、クロストークの影響で、340nm〜300nmの振れを生じるようになる。この結果、その画素は、純粋なB表示ができなくなる。具体的には、長ギャップでは、緑(G)がかった色になり、狭ギャップでは、赤(R)味がかる。
【0015】
このようなクロストークによるギャップ変動の影響は、明状態表示で起こる。これは、IMODの動作原理が、2枚の電極間の静電力と反射膜すなわち反射電極の弾性力によって動作するためである。静電力は、2枚の電極間距離をL、電圧をVとすると、
F=(1/2)×ε×A×(V2/L2)
ここで、εは誘電率、Aは電極面積である。
【0016】
一方、反射電極の弾性力は、単純な1次元モデルを仮定すると、弾性率kに比例する。
【0017】
これら静電力と弾性力の両者がつりあったところで、ギャップが決まる。この結果、明状態では、実際のヒステリシス曲線は、第4図中点線で示したようになだらかな変化を示すようになる。
【0018】
暗状態においては、反射電極が、光入射部の積層膜に接触しているため、クロストークにより画素電圧が振られ静電力が多少変化しても、接触は保たれ、ギャップ自体は変化しない。
【0019】
しかしながら、暗状態でのクロストークの影響は、パネルの消費電力に現れる。
【0020】
IMOD素子は、等価回路的には、容量とみなせる。明状態では、AIRギャップによる容量と光入射部の積層膜すなわち干渉膜による容量の直列容量とみなすことができ、その容量値は小さい。一方、暗状態では、反射電極が干渉膜に接触しているため、IMOD素子の等価容量は干渉膜の容量のみとなり、容量は非常に大きくなる。
【0021】
暗状態でのクロストークの存在は、干渉膜容量の充放電電流となり、これは、非選択期間、すなわち、ほぼ、フィールド期間消費されることになる。たとえば、表示対角2インチでQuarter Video Graphics Arrays(QVGA)(320×3×240)の解像度を想定した場合、選択期間に消費される電力は、約3mWと非常に小さいのに対して、非選択期間のクロストークによる消費電力は、約20mWにもなり、全体としての消費電力は、クロストークがない場合に比べ、非常に大きくなる。
【0022】
そこで、本発明は、IMOD素子を使用する表示素子の色再現性を向上させ、消費電力を低減することを課題としている。
【0023】
【課題を解決するための手段】
上記課題を解決するための本発明は、絶縁層/導体層/絶縁層の少なくとも3層をこの順に透明基板上に積層した光入射部と、可動反射膜とを、空気層を介して対峙させ、前記導体層と前記反射膜に電圧を印加して前記可動反射膜を変形させる干渉性変調(IMOD)素子と、マトリクス状に配置された複数の走査線及び複数の信号線と、前記複数の走査線及び複数の信号線のそれぞれの交点に配置されたアクティブ素子とを備え、前記IMOD素子の前記導体層を前記アクティブ素子に接続し、前記アクティブ素子によって、前記IMOD素子を駆動するようにしている。
【0024】
アクティブマトリクス素子を設けた表示素子には、たとえば、液晶表示素子があり、TN液晶を用いて、フラットパネルディスプレイとして、あるいは、プロジェクションテレビとして商品化されている。薄膜トランジスタ(TFT)やダイオード素子、および、MIM(メタル・インシュレータ・メタル)素子などに代表される上記アクティブマトリクス素子は、そのスイッチング特性により、比較的応答の遅い上記TN液晶に対し実質ライン選択周期より長い間電圧印加状態を保持することにより液晶の光学スイッチ応答を助け、また、上記TN液晶などのようにメモリ性(自己保持性)がない液晶に対して、上記電圧印加状態保持により1フレーム間の実質的メモリ状態をもたらすものである。あるいは、各ライン間、画素間に対して原理的にはクロストークを与えず、良好な表示特性を与える特徴がある。
【0025】
本発明は、このような従来は液晶表示装置に用いられてきたアクティブマトリクス駆動をIMOD素子に適用することにより、より高性能な表示素子を提供する。
【0026】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
【0027】
図1は、本発明の表示素子の1画素分の断面図である。図1において、101はガラス基板、104はAIRギャップ、105は反射電極、107は薄膜トランジスタ(TFT)である。
【0028】
干渉膜は、ある一定の干渉条件を満たす絶縁膜121,123と、光吸収用導体膜122のサンドイッチ構造である。具体的には、121は酸化ジルコニウム膜54.46nm(ZrO膜)123は酸化シリコン膜50.00nm(SiO膜)、122はタングステン(W)14.49nmを用いることができる。干渉膜は、4層以上の多層膜であってもよい。
【0029】
TFT107は、通常のポリシリコンTFTである。IMOD素子は基本的に2値表示素子であるため、階調表現のためには、画素分割による面積諧調や、時間的に発光期間を制御するパルス幅変調(PWM)による時分割諧調が用いられる。特に、時分割階調には、解像度と階調数にもよるが、高速の駆動回路が要求される。そのため、本実施形態では、高速駆動が可能なポリシリコンTFTを用いた。面積諧調や、低解像度の表示素子においては、アモルファスシリコンTFTも用いることが可能である。
【0030】
本実施形態においては、TFTのソースあるいはドレイン電極材料108を光吸収膜として用いているタングステン122と同時に形成している。これにより特別な工程を増やすことなくTFTとIMOD素子とのマッチングが可能となる。タングステンだけでTFT回路の配線を形成しても良いが、より高速駆動を実現するため、本実施形態では、さらに、タングステン(W)より1桁以上抵抗の低いアルミニウム(Al)を積層してTFT配線材料として使用している。
【0031】
このような構成のIMOD素子において、TFT107が選択(導通)状態のとき、映像信号がTFT電極108を通して光吸収膜122に送られ、その信号レベルと反射電極105電位間での静電力により、反射電極が可動し、明(図1実線105)または暗(図1点線105)状態表示を行う。
【0032】
図2は、本発明の表示素子の等価回路図である。
【0033】
従来のIMOD素子との違いは、静電力により変形する反射電極の電位を複数の画素で共通の電位Vcom203としている点である。従来の単純マトリクスに比べ、電極の取り出し数が激減し実装コストの大幅な削減が可能となる。また、同様の理由により、素子全体の容積が減少する。
【0034】
図3は、本発明の表示素子の駆動タイミングチャートである。(a)〜(c)は、図2の走査線201を選択する走査線選択パルスである。又、(d)は、図2の信号202の信号パルスでありPWM波形である。又、(e)は、図2の共通電極信号Vcom203である。
【0035】
ある走査線が選択されている期間に、それに接続されている各画素にDigital信号(ed)をTFTを介して転送する。そのとき、共通信号線の電位は、一定としている。これは、先に説明したように、TFTによるアクティブマトリクス駆動においては、非選択期間においても信号電圧が基本的に保持され、また、クロストークもないため、共通電極電位を変動させる必要がないためである。
【0036】
本実施形態では、TFTを用いたが、クロストークの防止のためには、これに限ったものではない。たとえば、MIM(Metal−Insulator−Metal)素子をアクティブ素子として用いてもよい。又、MIM素子の場合は、一方のメタル電極を光吸収金属と共通化もしくは電気的に接続すればよい。
【0037】
【発明の効果】
以上説明した本発明によれば、IMOD素子とTFTのようなアクティブ素子との組合せによって、クロストークがなく、結果として、色再現性の良い、消費電力の少ないIMOD表示素子を提供することが可能となった。
【図面の簡単な説明】
【図1】本発明の表示素子の1画素分の断面図
【図2】本発明の表示素子の等価回路
【図3】本発明の表示素子の駆動タイミングチャート
【図4】干渉性変調(Interferometric Modulation:IMOD)素子の特性図
【図5】IMOD素子のクロストークを説明するためのタイミングチャート
【符号の説明】
101 透明基板
104 空気層
107 TFT
108 TFTのソース又はドレイン
105 反射膜
121 絶縁膜
122 導体膜
123 絶縁膜
201 行配線
202 画像信号線
203 共通電極線
Claims (2)
- マトリクス状に配置された複数の走査線および複数の信号線と、
前記複数の走査線と複数の信号線とのそれぞれの交点に配置された複数の画素と、
を有する表示素子であって、
前記複数の画素はそれぞれ、
絶縁層/導体層/絶縁層の少なくとも3層をこの順に透明基板上に積層した光入射部と、可動反射膜とを空気層を介して対峙させ、前記導体層と前記可動反射膜に電圧を印加して前記可動反射膜を変形させる干渉性変調素子と、
前記干渉性変調素子を駆動する薄膜トランジスタと、を含み、
前記導体層は前記薄膜トランジスタのソースもしくはドレインに接続されており、
かつ、前記導体層と、前記導体層に接続する前記薄膜トランジスタのソースもしくはドレインとは、同一の層で形成されていることを特徴とする表示素子。 - 前記複数の画素のそれぞれに含まれる前記可動反射膜は、共通の電極線に接続され、一定の電位に保たれていることを特徴とする請求項1に記載の表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000249816A JP4392970B2 (ja) | 2000-08-21 | 2000-08-21 | 干渉性変調素子を用いる表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000249816A JP4392970B2 (ja) | 2000-08-21 | 2000-08-21 | 干渉性変調素子を用いる表示素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002062493A JP2002062493A (ja) | 2002-02-28 |
JP4392970B2 true JP4392970B2 (ja) | 2010-01-06 |
Family
ID=18739495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000249816A Expired - Fee Related JP4392970B2 (ja) | 2000-08-21 | 2000-08-21 | 干渉性変調素子を用いる表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4392970B2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6741377B2 (en) * | 2002-07-02 | 2004-05-25 | Iridigm Display Corporation | Device having a light-absorbing mask and a method for fabricating same |
US7781850B2 (en) | 2002-09-20 | 2010-08-24 | Qualcomm Mems Technologies, Inc. | Controlling electromechanical behavior of structures within a microelectromechanical systems device |
JP4042551B2 (ja) * | 2002-12-02 | 2008-02-06 | 株式会社ニコン | マイクロアクチュエータ装置及び光スイッチシステム |
JP4559755B2 (ja) * | 2003-03-11 | 2010-10-13 | 株式会社トクヤマ | 排水の処理方法 |
TW570896B (en) | 2003-05-26 | 2004-01-11 | Prime View Int Co Ltd | A method for fabricating an interference display cell |
US7161728B2 (en) | 2003-12-09 | 2007-01-09 | Idc, Llc | Area array modulation and lead reduction in interferometric modulators |
US6912082B1 (en) * | 2004-03-11 | 2005-06-28 | Palo Alto Research Center Incorporated | Integrated driver electronics for MEMS device using high voltage thin film transistors |
US7256922B2 (en) | 2004-07-02 | 2007-08-14 | Idc, Llc | Interferometric modulators with thin film transistors |
US7889163B2 (en) | 2004-08-27 | 2011-02-15 | Qualcomm Mems Technologies, Inc. | Drive method for MEMS devices |
US7551159B2 (en) | 2004-08-27 | 2009-06-23 | Idc, Llc | System and method of sensing actuation and release voltages of an interferometric modulator |
US20060176487A1 (en) * | 2004-09-27 | 2006-08-10 | William Cummings | Process control monitors for interferometric modulators |
US20060067650A1 (en) * | 2004-09-27 | 2006-03-30 | Clarence Chui | Method of making a reflective display device using thin film transistor production techniques |
US7289259B2 (en) | 2004-09-27 | 2007-10-30 | Idc, Llc | Conductive bus structure for interferometric modulator array |
US7420725B2 (en) | 2004-09-27 | 2008-09-02 | Idc, Llc | Device having a conductive light absorbing mask and method for fabricating same |
US20060077148A1 (en) * | 2004-09-27 | 2006-04-13 | Gally Brian J | Method and device for manipulating color in a display |
US7684104B2 (en) | 2004-09-27 | 2010-03-23 | Idc, Llc | MEMS using filler material and method |
JP4995503B2 (ja) * | 2005-07-15 | 2012-08-08 | 株式会社半導体エネルギー研究所 | 微小電気機械式装置の作製方法 |
US7820470B2 (en) | 2005-07-15 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of micro-electro-mechanical device |
EP2495212A3 (en) | 2005-07-22 | 2012-10-31 | QUALCOMM MEMS Technologies, Inc. | Mems devices having support structures and methods of fabricating the same |
US7795061B2 (en) | 2005-12-29 | 2010-09-14 | Qualcomm Mems Technologies, Inc. | Method of creating MEMS device cavities by a non-etching process |
US7547568B2 (en) | 2006-02-22 | 2009-06-16 | Qualcomm Mems Technologies, Inc. | Electrical conditioning of MEMS device and insulating layer thereof |
US7711239B2 (en) | 2006-04-19 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing nanoparticles |
US7777715B2 (en) | 2006-06-29 | 2010-08-17 | Qualcomm Mems Technologies, Inc. | Passive circuits for de-multiplexing display inputs |
US7763546B2 (en) | 2006-08-02 | 2010-07-27 | Qualcomm Mems Technologies, Inc. | Methods for reducing surface charges during the manufacture of microelectromechanical systems devices |
US7706042B2 (en) | 2006-12-20 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | MEMS device and interconnects for same |
US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
US8451298B2 (en) | 2008-02-13 | 2013-05-28 | Qualcomm Mems Technologies, Inc. | Multi-level stochastic dithering with noise mitigation via sequential template averaging |
WO2010141767A1 (en) | 2009-06-05 | 2010-12-09 | Qualcomm Mems Technologies, Inc. | System and method for improving the quality of halftone video using an adaptive threshold |
US8848294B2 (en) | 2010-05-20 | 2014-09-30 | Qualcomm Mems Technologies, Inc. | Method and structure capable of changing color saturation |
US20120274611A1 (en) * | 2011-04-26 | 2012-11-01 | Qualcomm Mems Technologies, Inc. | Thin film transistors (tft) active-matrix imod pixel layout |
-
2000
- 2000-08-21 JP JP2000249816A patent/JP4392970B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002062493A (ja) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4392970B2 (ja) | 干渉性変調素子を用いる表示素子 | |
JP3865942B2 (ja) | アクティブマトリクス素子、及びアクティブマトリクス素子を用いた発光素子、光変調素子、光検出素子、露光素子、表示装置 | |
US7843533B2 (en) | Liquid crystal display with transmission and reflection regions | |
JP3201990B2 (ja) | ちらつきのない反射性液晶セル | |
JP2000028933A (ja) | アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法 | |
EP0786679A2 (en) | Electrostatically-driven light modulator and display | |
KR20020062601A (ko) | 액정 디스플레이용 영상 품질 개선 장치 및 방법 | |
JP2000098269A (ja) | アレイ型光変調素子及び平面ディスプレイの駆動方法 | |
JP2000121970A (ja) | アレイ型光変調素子及び平面ディスプレイの駆動方法 | |
US20020001056A1 (en) | Reflective microdisplay for light engine based video projection applictions | |
US20030011552A1 (en) | Electrooptic device and electronic apparatus | |
JP2000028938A (ja) | アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイの駆動方法 | |
JP2004101938A (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP2002341267A (ja) | 光学多層構造体の駆動方法および表示装置の駆動方法ならびに表示装置 | |
US20100118064A1 (en) | Driving Liquid Crystal Materials Using Low Voltages | |
US6232943B1 (en) | Liquid crystal display | |
EP1384226B1 (en) | REDUCING THE BIAS ON Spatial LIGHT MODULATORS | |
JP3116761B2 (ja) | 液晶表示装置 | |
JP5938850B2 (ja) | 反射型液晶表示装置の駆動方法、反射型液晶表示装置および電子機器 | |
JP2007511787A (ja) | 2重選択ダイオードを用いる液晶ディスプレイ | |
JP2631457B2 (ja) | ライトバルブおよび投写型表示装置 | |
JPH10333118A (ja) | 反射型液晶表示装置 | |
JP3775037B2 (ja) | 電気光学装置の駆動方法、電気光学装置及び投射型表示装置 | |
JP3797108B2 (ja) | 反射型液晶表示装置 | |
JP6176348B2 (ja) | 液晶表示装置の駆動方法、液晶表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |